JP2010008881A - データ処理装置及びデータ処理方法 - Google Patents

データ処理装置及びデータ処理方法 Download PDF

Info

Publication number
JP2010008881A
JP2010008881A JP2008170419A JP2008170419A JP2010008881A JP 2010008881 A JP2010008881 A JP 2010008881A JP 2008170419 A JP2008170419 A JP 2008170419A JP 2008170419 A JP2008170419 A JP 2008170419A JP 2010008881 A JP2010008881 A JP 2010008881A
Authority
JP
Japan
Prior art keywords
unit
majority
holding
information
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008170419A
Other languages
English (en)
Other versions
JP2010008881A5 (ja
Inventor
Toshihiro Mochizuki
俊宏 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Kofu Casio Co Ltd
Original Assignee
Casio Computer Co Ltd
Kofu Casio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd, Kofu Casio Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2008170419A priority Critical patent/JP2010008881A/ja
Publication of JP2010008881A publication Critical patent/JP2010008881A/ja
Publication of JP2010008881A5 publication Critical patent/JP2010008881A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

【課題】 当該回路内に入力された信号へのノイズの影響を確実に排除する。
【解決手段】 それぞれ命令及びデータからなる情報セットを保持するレジスタ12A〜12Cと、レジスタ12A〜12Cに同一内容の情報セットを夫々書込むレジスタ選択部11と、レジスタ選択部11によりレジスタ12A〜12Cに夫々書込まれた情報セットの多数決判断を行なう多数決判断部13と、多数決判断部13での判断結果により多数派とならなかったレジスタの内容を多数派となったレジスタの内容に倣って修復する修復部14と、多数決判断部13での判断結果によりレジスタ12A〜12Cに保持される情報セットに基づいたデータ処理を実行する命令デコーダ15及びデータ処理部16とを備える。
【選択図】 図1

Description

本発明は、入力されるデータへのノイズの影響を排除することが可能なデータ処理装置及びデータ処理方法に関する。
従来より、入力端子にシュミット回路やノイズフィルタ回路を挿入することで、外部から侵入するノイズ等による誤動作を防止する方法がある。また、誤動作が発生した場合に備えて、空いた時間に繰返し命令やデータを重ね書きして復帰させる方法も考えられている。
さらに、液晶パネル用のドライバに表示信号を提供する表示装置において、タイミング信号に加わるノイズによる誤動作を回避、抑制するべく、同一のタイミング信号を複数の経路を介して入力し、これらの多数決を採って出力するか、あるいはこれらが不一致の場合に、直前のデータに置き換えて出力することにより、ノイズを修復して正常に動作させるようにした技術が考えられている。(例えば、特許文献1)
特開平11−282401号公報
上記した入力端子部でノイズの入力を遮断する方法では、ノイズを完全に遮断するのが困難であり、誤動作を確実に防止することができないことに加え、交流信号の波形、位相が変化し、タイミング特性上も不利になる場合がある。
また、上記空いた時間に繰返し命令やデータの重ね書きを行なう方法は、それを制御するプロセッサからのアクセス頻度が高くなり、結果として消費電流やノイズが増加するという不具合がある。
さらに、上記特許文献1に記載された技術は、タイミング信号を複数の経路を介して入力するものとしており、当該データ処理回路の前段の回路で複数の経路が形成されていることが前提となっている。そのため、一旦入力された後のタイミング信号にノイズが重畳する場合を含めて、当該データ処理回路のみで対処することができない。
本発明は上記のような実情に鑑みてなされたもので、その目的とするところは、当該回路内に入力された信号に対するノイズの影響を確実に排除することが可能なデータ処理装置及びデータ処理方法を提供することにある。
請求項1記載の発明は、それぞれ命令及びデータの少なくとも1つからなる情報を保持する3個以上の保持部と、上記3個以上の保持部に同一内容の情報をそれぞれ書込む書込み部と、上記書込み部により保持部にそれぞれ書込まれた情報の多数決判断を行なう多数決判断部と、上記多数決判断部での判断結果により多数派とならなかった保持部の内容を多数派となった保持部の内容に倣って修復する修復部と、上記多数決判断部での判断結果により上記保持部に保持される情報に基づいたデータ処理を実行する処理部とを具備したことを特徴とする。
請求項2記載の発明は、それぞれ命令及びデータの少なくとも1つからなる情報を保持する3個以上の保持部と、上記3個以上の保持部に、同一内容に互いに異なるコード化が施された情報をそれぞれ書込む書込み部と、上記書込み部により保持部にそれぞれ書込まれた、異なるコード化が施された情報セットをデコードした後に多数決判断を行なう多数決判断部と、上記多数決判断部での判断結果により多数派とならなかった保持部の内容を多数派となった保持部の内容に倣って修復する修復部と、上記多数決判断部での判断結果により上記保持部に保持される情報に基づいたデータ処理を実行する処理部とを具備したことを特徴とする。
請求項3記載の発明は、それぞれ命令及びデータの少なくとも1つからなる情報を保持する3個以上の保持部を備えたデータ処理装置でのデータ処理方法であって、上記3個以上の保持部に同一内容の情報をそれぞれ書込む書込み工程と、上記書込み工程で保持部にそれぞれ書込んだ情報の多数決判断を行なう多数決判断工程と、上記多数決判断工程での判断結果により多数派とならなかった保持部の内容を多数派となった保持部の内容に倣って修復する修復工程と、上記多数決判断工程での判断結果により上記保持部に保持される情報に基づいたデータ処理を実行する処理工程とを有したことを特徴とする。
請求項4記載の発明は、それぞれ命令及びデータの少なくとも1つからなる情報を保持する3個以上の保持部を備えたデータ処理装置でのデータ処理方法であって、上記3個以上の保持部に、同一内容に互いに異なるコード化が施された情報をそれぞれ書込む書込み工程と、上記書込み工程で保持部にそれぞれ書込んだ、異なるコード化が施された情報をデコードした後に多数決判断を行なう多数決判断工程と、上記多数決判断工程での判断結果により多数派とならなかった保持部の内容を多数派となった保持部の内容に倣って修復する修復工程と、上記多数決判断工程での判断結果により上記保持部に保持される情報に基づいたデータ処理を実行する処理工程とを有したことを特徴とする。
本発明によれば、当該回路内に入力されたデータに対するノイズの影響を確実に排除することが可能となる。
(第1の実施形態)
以下本発明を表示コントローラ用LSIに適用した場合を第1の実施形態として図面を参照して説明する。
図1は、本実施形態に係る表示コントローラ用LSI10の回路構成を示すものである。この表示コントローラ用LSI10は、図示しないインタフェースから表示用の命令、表示用のデータ、あるいは上記命令とデータととからなる情報セットの内の少なくとも1つをコード化して入力され、命令コード、データをそれぞれデコードした上で図示しない表示用ドライバを動作させ、命令通りに表示素子、例えば液晶パネルでの表示駆動を実行させる。以下の実施形態では、インタフェースから表示用の命令とデータとからなる情報セットがコード化されて入力される場合について説明する。
インタフェースから予めコード化された命令及びデータとからなる3つの情報セットが上記表示コントローラ用LSI10に供給される。これらの3つの情報セットは、レジスタ選択部11に入力され、このレジスタ選択部11によって第1レジスタ12A、第2レジスタ12B、及び第3レジスタ12Cのそれぞれに同一の内容が順次書込まれる。
第1レジスタ12A、第2レジスタ12B、及び第3レジスタ12Cの保持内容は全て多数決判断部13に読出され、それらを相互参照する多数決演算により正しい命令とデータとを個別に判断する。
第1レジスタ12A、第2レジスタ12B、及び第3レジスタ12Cの保持内容の中で多数派とならなかった内容があった場合、多数決判断部13はそのレジスタと正しい内容の情報を修復部14に報知する。
修復部14は、多数決判断部13からの報知を受けて少数派となった第1レジスタ12A、第2レジスタ12B、及び第3レジスタ12Cのいずれかの内容を適宜修復する。
多数決判断部13は、正しいと判断した多数派の命令及びデータを命令デコーダ15へ出力する。命令デコーダ15では、送られてきた命令とデータのコードセットをそれぞれデコードした上でデータ処理部16に送出する。
そして、データ処理部16が命令デコーダ15のデコードした内容にしたがって図示しない表示用ドライバを動作させることで、表示対象となる例えば液晶パネルでの表示駆動が実行される。
上記のような回路構成にあって、レジスタ選択部11は図示しないインタフェースから入力した、命令及びデータのコードセットを、時分割で第1レジスタ12A、第2レジスタ12B、及び第3レジスタ12Cに順次同一内容のまま書込んでそれぞれ保持させる。
これら第1レジスタ12A、第2レジスタ12B、及び第3レジスタ12Cの保持内容を多数決判断部13が読出し、命令とデータそれぞれの多数決判断を個別に行なう。
ここで、命令及びデータ共に3つの第1レジスタ12A、第2レジスタ12B、及び第3レジスタ12Cに保持される内容がすべて等しかった場合には、特に問題ないものとしてその命令及びデータをそのまま命令デコーダ15へ出力する。
一方で、命令及びデータの少なくとも一方で3つの第1レジスタ12A、第2レジスタ12B、及び第3レジスタ12Cに保持される内容が異なっていた場合には、命令とデータのそれぞれで多数決演算により2つの内容が等しい方が多数派となり、正しいものと判断する。この判断結果にしたがい、少数派となった内容を修復部14により修復させる。修復部14による修復処理後、あらためて命令及びデータを命令デコーダ15へ出力する。
命令デコーダ15は、多数決判断部13の出力する命令とデータのコードセットをそれぞれデコードした上でデータ処理部16に送出し、データ処理部16がデコードした内容にしたがって図示しない表示用ドライバを動作させ、表示対象を駆動させる。
以上、レジスタ選択部11に命令及びデータのコードセットを入力してからデータ処理部16で表示用ドライバの駆動を行なうまでのサイクルを通常のコードセットのデコード処理と同一の周期で行なう。
そのため、レジスタ選択部11による第1レジスタ12A、第2レジスタ12B、及び第3レジスタ12Cへの順次書込みと多数決判断部13による判断、及び必要に応じて修復部14による修復処理を行なう分だけ、表示コントローラ用LSI10内部をより高速で動作させることとなる。
以上に述べた如く本実施形態によれば、表示コントローラ用LSI10内に入力された命令及びデータのコードセットに対し、3個の第1レジスタ12A、第2レジスタ12B、及び第3レジスタ12Cに異なるタイミングで書込んだ上で多数決判断を行なうものとした。
これにより、たとえそれらのうちの一部に突発的なノイズ等の影響を受けて内容が書換わっているものがあったとしても、複数のレジスタが同一の内容で書き換えられてしまうという事態は考え難いため、多数決演算によって容易に本来の正しい内容を判断することができ、結果として当該回路内に入力された信号に対するノイズの影響を確実に排除することが可能となる。
また、上記実施形態では、多数決判断部13による多数決判断の結果、少数派となったレジスタの内容を一旦修復部14によって修復し、全レジスタ12A〜12Cの内容を正しく揃えた上で命令デコーダ15に出力するものとしたので、供給された情報から誤情報を取り除いて、正しい情報をより確実に出力することができる。
(第2の実施の形態)
以下本発明を表示コントローラ用LSIに適用した場合を第2の実施形態として図面を参照して説明する。
図2は、本実施形態に係る表示コントローラ用LSI20の回路構成を示すものである。この表示コントローラ用LSI20は、図示しないインタフェースから表示用の命令、表示用のデータ、あるいは上記命令とデータからなる情報セットのうちの少なくとも1つが入力され、命令の内容に応じて図示しない表示用ドライバを動作させることで、命令通りに表示素子、例えば液晶パネルでの表示駆動を実行させる。以下の実施形態では、インタフェースから表示用の命令とデータとの情報セットが入力される場合について説明する。
インタフェースからの命令及びデータは、予め互いに異なる3つのコード化が施された3つの情報セットとして表示コントローラ用LSI20に供給される。供給された3つの情報セットは、レジスタ選択部21に入力され、このレジスタ選択部21によって第1レジスタ22A、第2レジスタ22B、及び第3レジスタ22Cのそれぞれに順次書込まれる。
これら第1レジスタ22A、第2レジスタ22B、及び第3レジスタ22Cの保持内容は全てデコーダ/多数決判断部23に読出される。デコーダ/多数決判断部23は、第1レジスタ22A、第2レジスタ22B、及び第3レジスタ22Cの各保持内容をそれぞれデコードした上で、それらを相互参照する多数決演算により正しい命令とデータとを個別に判断する。
第1レジスタ22A、第2レジスタ22B、及び第3レジスタ22Cの保持内容の中でデコード結果が多数派とならなかった内容があった場合、デコーダ/多数決判断部23はそのレジスタと、正しい内容をそのレジスタに応じてコード化した内容とを修復部24に報知する。
修復部24は、デコーダ/多数決判断部23からの報知を受けて少数派となった第1レジスタ22A、第2レジスタ22B、及び第3レジスタ22Cのいずれかの内容を適宜修復する。
デコーダ/多数決判断部23は、正しいと判断した多数派の命令及びデータをデータ処理部25に送出する。
データ処理部25は、デコーダ/多数決判断部23からのデコードされた命令及びデータにしたがって図示しない表示用ドライバを動作させることで、表示対象となる例えば液晶パネルでの表示駆動が実行される。
上記のような回路構成にあって、エンコーダ/レジスタ選択部21は図示しないインタフェースから入力された、互いに異なる3つのコード化が施された3つの情報セットを、時分割で第1レジスタ22A、第2レジスタ22B、及び第3レジスタ22Cに順次書込んでそれぞれ保持させる。
これら第1レジスタ22A、第2レジスタ22B、及び第3レジスタ22Cの保持内容をデコーダ/多数決判断部23が読出し、デコードした上で命令とデータそれぞれの多数決判断を個別に行なう。
ここで、デコードした命令及びデータ共に3つの第1レジスタ22A、第2レジスタ22B、及び第3レジスタ22Cの保持内容がすべて等しかった場合には、特に問題ないものとしてその命令及びデータをそのままデータ処理部25へ出力する。
一方で、命令及びデータの少なくとも一方で3つの第1レジスタ22A、第2レジスタ22B、及び第3レジスタ22Cの保持内容をデコードした結果が異なっていた場合には、命令とデータのそれぞれで多数決演算により2つの内容が等しい方が多数派となり、正しいものと判断する。この判断結果にしたがい、デコーダ/多数決判断部23は少数派となった内容に再度元のコード化を施した上で修復部24により修復させる。修復部24による修復処理後、あらためて正しい命令及びデータをデータ処理部25へ出力する。
データ処理部25は、デコーダ/多数決判断部23の出力する命令とデータの情報セットにしたがって図示しない表示用ドライバを動作させ、表示対象を駆動させる。
以上、エンコーダ/レジスタ選択部21に命令及びデータの情報セットを入力してからデータ処理部25で表示用ドライバの駆動を行なうまでのサイクルを通常の情報セットのデコード処理と同一の周期で行なう。
そのため、エンコーダ/レジスタ選択部21による互いに異なるエンコードと第1レジスタ22A、第2レジスタ22B、及び第3レジスタ22Cへの順次書込み、デコーダ/多数決判断部23によるデコードと多数決判断、及び必要に応じて修復部24による修復処理を行なう分だけ、表示コントローラ用LSI20内部をより高速で動作させることとなる。
以上に述べた如く本実施形態によれば、表示コントローラ用LSI20内に入力された命令及びデータの情報セットに対し、エンコーダ/レジスタ選択部21が互いに異なるコード化処理を施した上で3個の第1レジスタ22A、第2レジスタ22B、及び第3レジスタ22Cに異なるタイミングで書込み、その保持内容で多数決判断を行なうものとした。
これにより、たとえそれらのうちの一部に突発的なノイズ等の影響を受けて内容が書換わっているものがあったとしても、互いに異なるコード化が施された内容を保持する複数のレジスタが同様の影響を受けるとはきわめて考え難いため、再度デコードした上で多数決演算によって容易に本来の正しい内容を判断することができ、結果として当該回路内に入力された信号に対するノイズの影響を確実に排除することが可能となる。
また、上記実施形態では、デコーダ/多数決判断部23による多数決判断の結果、少数派となったレジスタの内容を再度コード化した後に一旦修復部24によって修復し、全レジスタ22A〜22Cの内容を正しく揃えた上でデータ処理部25に出力するものとしたので、供給された情報から誤情報を取り除いて、正しい情報をより確実に出力することができる。
なお、上記第1及び第2の実施の形態はいずれも、本発明を表示コントローラ用LSIに適用した場合について説明したものであるが、本発明はそれらに限らず、命令とデータとを組にした情報セットを取扱うようなデータ処理装置であれば、いずれにも適用可能であることは勿論である。
また、上記第1及び第2の実施の形態はいずれも、多数決判断を行なうべく3つのレジスタ12A〜12C,22A〜22Cの保持内容により多数決判断を行なうものとして説明したが、本発明はレジスタの数を限定するものではなく、3つ以上、且つ可能な限り奇数のより多くのレジスタを用いて多数決判断を行なうことで、より正確な判断を下すことができる。
その他、本発明は上述した実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上述した実施形態で実行される機能は可能な限り適宜組合わせて実施しても良い。上述した実施形態には種々の段階が含まれており、開示される複数の構成要件による適宜の組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、効果が得られるのであれば、この構成要件が削除された構成が発明として抽出され得る。
本発明の第1の実施形態に係る表示コントローラ用LSI内の回路構成を示すブロック図。 本発明の第2の実施形態に係る表示コントローラ用LSI内の回路構成を示すブロック図。
符号の説明
10…表示コントローラ用LSI、11…レジスタ選択部、12A…第1レジスタ、12B…第2レジスタ、12C…第3レジスタ、13…多数決判断部、14…修復部、15…命令デコーダ、16…データ処理部、20…表示コントローラ用LSI、21…エンコーダ/レジスタ選択部、22A…第1レジスタ、22B…第2レジスタ、22C…第3レジスタ、23…デコーダ/多数決判断部、24…修復部、25…データ処理部。

Claims (4)

  1. それぞれ命令及びデータの少なくとも1つからなる情報を保持する3個以上の保持部と、
    上記3個以上の保持部に同一内容の情報をそれぞれ書込む書込み部と、
    上記書込み部により保持部にそれぞれ書込まれた情報の多数決判断を行なう多数決判断部と、
    上記多数決判断部での判断結果により多数派とならなかった保持部の内容を多数派となった保持部の内容に倣って修復する修復部と、
    上記多数決判断部での判断結果により上記保持部に保持される情報に基づいたデータ処理を実行する処理部と
    を具備したことを特徴とするデータ処理装置。
  2. それぞれ命令及びデータの少なくとも1つからなる情報を保持する3個以上の保持部と、
    上記3個以上の保持部に、同一内容に互いに異なるコード化が施された情報をそれぞれ書込む書込み部と、
    上記書込み部により保持部にそれぞれ書込まれた、異なるコード化が施された情報セットをデコードした後に多数決判断を行なう多数決判断部と、
    上記多数決判断部での判断結果により多数派とならなかった保持部の内容を多数派となった保持部の内容に倣って修復する修復部と、
    上記多数決判断部での判断結果により上記保持部に保持される情報に基づいたデータ処理を実行する処理部と
    を具備したことを特徴とするデータ処理装置。
  3. それぞれ命令及びデータの少なくとも1つからなる情報を保持する3個以上の保持部を備えたデータ処理装置でのデータ処理方法であって、
    上記3個以上の保持部に同一内容の情報をそれぞれ書込む書込み工程と、
    上記書込み工程で保持部にそれぞれ書込んだ情報の多数決判断を行なう多数決判断工程と、
    上記多数決判断工程での判断結果により多数派とならなかった保持部の内容を多数派となった保持部の内容に倣って修復する修復工程と、
    上記多数決判断工程での判断結果により上記保持部に保持される情報に基づいたデータ処理を実行する処理工程と
    を有したことを特徴とするデータ処理方法。
  4. それぞれ命令及びデータの少なくとも1つからなる情報を保持する3個以上の保持部を備えたデータ処理装置でのデータ処理方法であって、
    上記3個以上の保持部に、同一内容に互いに異なるコード化が施された情報をそれぞれ書込む書込み工程と、
    上記書込み工程で保持部にそれぞれ書込んだ、異なるコード化が施された情報をデコードした後に多数決判断を行なう多数決判断工程と、
    上記多数決判断工程での判断結果により多数派とならなかった保持部の内容を多数派となった保持部の内容に倣って修復する修復工程と、
    上記多数決判断工程での判断結果により上記保持部に保持される情報に基づいたデータ処理を実行する処理工程と
    を有したことを特徴とするデータ処理方法。
JP2008170419A 2008-06-30 2008-06-30 データ処理装置及びデータ処理方法 Pending JP2010008881A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008170419A JP2010008881A (ja) 2008-06-30 2008-06-30 データ処理装置及びデータ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008170419A JP2010008881A (ja) 2008-06-30 2008-06-30 データ処理装置及びデータ処理方法

Publications (2)

Publication Number Publication Date
JP2010008881A true JP2010008881A (ja) 2010-01-14
JP2010008881A5 JP2010008881A5 (ja) 2011-02-24

Family

ID=41589433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008170419A Pending JP2010008881A (ja) 2008-06-30 2008-06-30 データ処理装置及びデータ処理方法

Country Status (1)

Country Link
JP (1) JP2010008881A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017182670A (ja) * 2016-03-31 2017-10-05 日本電気株式会社 情報処理システム、トランジスタ回路の診断方法及びプログラム

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235390A (ja) * 1988-07-25 1990-02-05 Fuji Electric Co Ltd 個体識別方法
JPH0895868A (ja) * 1994-09-21 1996-04-12 Fujitsu Ten Ltd バックアップデ−タの異常判定方法及び異常時の異常処理方法
JPH08307351A (ja) * 1995-05-08 1996-11-22 Fujitsu Ltd 光増幅装置
JPH11282401A (ja) * 1998-03-30 1999-10-15 Toshiba Corp 平面表示装置
JP2000250526A (ja) * 1999-02-26 2000-09-14 Canon Inc 画像表示制御方法及び装置
JP2001324965A (ja) * 2000-05-17 2001-11-22 Advanced Display Inc 液晶表示装置
JP2002055885A (ja) * 2000-08-11 2002-02-20 Denso Corp データ修復装置
JP2002229536A (ja) * 2001-02-01 2002-08-16 Sony Corp データ伝送方法、データ受信方法、ビデオデータ送信装置、ビデオ信号受信装置、ビデオ信号送受信システム、およびプログラム
JP2004101939A (ja) * 2002-09-10 2004-04-02 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法及び電子機器
JP2005196515A (ja) * 2004-01-08 2005-07-21 Meidensha Corp 不揮発性メモリのデータ復旧方式
JP2007079594A (ja) * 2006-10-24 2007-03-29 Seiko Epson Corp 表示装置
JP2009289049A (ja) * 2008-05-29 2009-12-10 Toyota Motor Corp メモリ制御装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235390A (ja) * 1988-07-25 1990-02-05 Fuji Electric Co Ltd 個体識別方法
JPH0895868A (ja) * 1994-09-21 1996-04-12 Fujitsu Ten Ltd バックアップデ−タの異常判定方法及び異常時の異常処理方法
JPH08307351A (ja) * 1995-05-08 1996-11-22 Fujitsu Ltd 光増幅装置
JPH11282401A (ja) * 1998-03-30 1999-10-15 Toshiba Corp 平面表示装置
JP2000250526A (ja) * 1999-02-26 2000-09-14 Canon Inc 画像表示制御方法及び装置
JP2001324965A (ja) * 2000-05-17 2001-11-22 Advanced Display Inc 液晶表示装置
JP2002055885A (ja) * 2000-08-11 2002-02-20 Denso Corp データ修復装置
JP2002229536A (ja) * 2001-02-01 2002-08-16 Sony Corp データ伝送方法、データ受信方法、ビデオデータ送信装置、ビデオ信号受信装置、ビデオ信号送受信システム、およびプログラム
JP2004101939A (ja) * 2002-09-10 2004-04-02 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法及び電子機器
JP2005196515A (ja) * 2004-01-08 2005-07-21 Meidensha Corp 不揮発性メモリのデータ復旧方式
JP2007079594A (ja) * 2006-10-24 2007-03-29 Seiko Epson Corp 表示装置
JP2009289049A (ja) * 2008-05-29 2009-12-10 Toyota Motor Corp メモリ制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017182670A (ja) * 2016-03-31 2017-10-05 日本電気株式会社 情報処理システム、トランジスタ回路の診断方法及びプログラム

Similar Documents

Publication Publication Date Title
US7706900B2 (en) Control apparatus with fast I/O function, and control method for control data thereof
JP3938580B2 (ja) 情報処理装置、情報処理方法、半導体装置、コンピュータプログラム
JPH1196004A (ja) データプロセッサにおける条件分岐実行を制御するための方法および装置
JP5292706B2 (ja) コンピュータシステム
JP2010008881A (ja) データ処理装置及びデータ処理方法
KR101401379B1 (ko) 낸드 플래시 메모리의 데이터 입출력 방법과 그 방법을 이용한 임베디드 시스템
JP2013257640A (ja) コンフィグレーション制御装置、コンフィグレーション制御方法及びコンフィグレーション制御プログラム
JP4911372B2 (ja) Cpu再リセットを伴うcpu再初期化時におけるタイムアウト防止方法、その装置及びそのプログラム
CN103473153B (zh) 用于检测微控制器中的潜在故障的方法和系统
JP4810488B2 (ja) 二重化制御装置、及びそのトラッキング方法
JP4357429B2 (ja) 半導体集積回路装置及びコンパイラ
JP2007041477A (ja) 表示装置
KR101846498B1 (ko) 상태회귀 가능한 내고장성 cpu 코어 및 이의 제어방법
JP2011134261A (ja) 演算処理装置、情報処理装置および演算処理装置の制御方法
CN107656764B (zh) 设置设备驱动延迟的方法及装置
US20170168842A1 (en) Circuit and method of power on initialization for configuration memory of fpga
JP2010152640A (ja) 情報処理装置およびパイプライン処理方法
JP5070108B2 (ja) 整定計算条件判定装置
JP6197667B2 (ja) ソースコード作成装置、ソースコード作成プログラム
JP2009093393A (ja) データ処理装置及びデータ処理装置の自己診断方法
CN117950908A (zh) 一种寄存器的读写控制方法及系统
JPS6172303A (ja) シーケンス論理演算制御方法
JP2008052842A (ja) 半導体集積回路
JP2006185347A (ja) 情報処理装置及び情報処理方法
JPH08328867A (ja) ディジタルシグナルプロセッサのプログラム確認方法及びディジタルシグナルプロセッサシステム

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305