JP2009289049A - メモリ制御装置 - Google Patents
メモリ制御装置 Download PDFInfo
- Publication number
- JP2009289049A JP2009289049A JP2008141130A JP2008141130A JP2009289049A JP 2009289049 A JP2009289049 A JP 2009289049A JP 2008141130 A JP2008141130 A JP 2008141130A JP 2008141130 A JP2008141130 A JP 2008141130A JP 2009289049 A JP2009289049 A JP 2009289049A
- Authority
- JP
- Japan
- Prior art keywords
- data
- writing
- flag
- storage area
- storage areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】本発明は、メモリ制御装置に関し、不揮発性メモリへのデータ書き込み中に生じる電源瞬断を、不揮発性メモリの記憶機能自体の異常や読み出し機能自体の異常と区別して判定することにある。
【解決手段】終了時、不揮発性メモリの有する複数のデータ記憶領域に同じデータをそれぞれ書き込むデータ書込手段を備えるメモリ制御装置において、データ書込手段による複数のデータ記憶領域への同じデータの書き込みが完了した場合、正常にデータの書き込みが行われた旨を示すフラグを不揮発性メモリの有するフラグ記憶領域に書き込む。また、起動時、フラグ記憶領域のフラグ状態に基づいて、前回終了時のデータ書込手段による複数のデータ記憶領域への同じデータの書き込み中に電源瞬断が生じたか否かを判別する。そして、前回終了時のデータ書き込み中に電源瞬断が生じたと判別された場合、複数のデータ記憶領域に書き込まれているデータを修復する。
【選択図】図1
【解決手段】終了時、不揮発性メモリの有する複数のデータ記憶領域に同じデータをそれぞれ書き込むデータ書込手段を備えるメモリ制御装置において、データ書込手段による複数のデータ記憶領域への同じデータの書き込みが完了した場合、正常にデータの書き込みが行われた旨を示すフラグを不揮発性メモリの有するフラグ記憶領域に書き込む。また、起動時、フラグ記憶領域のフラグ状態に基づいて、前回終了時のデータ書込手段による複数のデータ記憶領域への同じデータの書き込み中に電源瞬断が生じたか否かを判別する。そして、前回終了時のデータ書き込み中に電源瞬断が生じたと判別された場合、複数のデータ記憶領域に書き込まれているデータを修復する。
【選択図】図1
Description
本発明は、メモリ制御装置に係り、特に、例えば次回起動時に今回終了状態を多数決によって信頼性の高いデータとして読み込むべく、終了時、不揮発性メモリの有する複数のデータ記憶領域に同じデータをそれぞれ書き込むデータ書込手段を備えるうえで好適なメモリ制御装置に関する。
従来、不揮発性メモリの有する複数の記憶領域それぞれに同じデータを書き込む装置が知られている(例えば、特許文献1参照)。この装置においては、各記憶領域それぞれに書き込まれたデータの一致/不一致の多数決に基づいて、誤ったデータの書き込みが生じたか否かが判別される。そして、誤ったデータの書き込みが生じたと判別された場合、不揮発性メモリに正しいデータの再書き込みが実施される。具体的には、3つの記憶領域の3つのデータのうち1つのデータが異なっている場合、その1つのデータが書き込まれた記憶領域について他の2つのデータに合わせて再書き込みが行われる。従って、上記の装置によれば、不揮発性メモリに記憶させるデータを正しいデータに修復することができ、不揮発性メモリに記憶されるデータの高い信頼性を確保することができる。
特開2005−196515号公報
しかし、上記の装置では、不揮発性メモリの記憶機能の故障によってデータの異常が発生した場合、その異常データが正しいデータに書き換えられて見えなくなってしまうことがあるため、特にデバイスの故障を検出することでデータの信頼性を保障する必要のあるシステムでは上記の装置を単に用いることはできない。また、多数決データの不一致が、不揮発性メモリへのデータ書き込み中に電源瞬断が生じたことに起因して生じたのか、不揮発性メモリ自体の記憶機能が異常になったことに起因して生じたのかを区別することは困難である。
また、各記憶領域それぞれのデータが相互に不一致であるか否かの判別は、各記憶領域から読み出したデータを比較することにより実現可能であるが、仮に各記憶領域に記憶されているデータ自体は相互に一致していたとしても、読み出し異常が発生したときは、読み出したデータが相互に不一致になることがある。このため、この場合も上記と同様に、そのデータ不一致が、電源瞬断が生じたことに起因して生じたのか、不揮発性メモリからのデータ読み出し機能が異常になったことに起因して生じたのかを区別することは困難である。
本発明は、上述の点に鑑みてなされたものであり、不揮発性メモリへのデータ書き込み中に生じる電源瞬断を、不揮発性メモリの記憶機能の異常や読み出し,書き込み機能の異常と区別して判定することが可能なメモリ制御装置を提供することを目的とする。
上記の目的は、終了時、不揮発性メモリの有する複数のデータ記憶領域に同じデータをそれぞれ書き込むデータ書込手段を備えるメモリ制御装置であって、前記データ書込手段による前記複数のデータ記憶領域への同じデータの書き込みが完了した場合、正常にデータの書き込みが行われた旨を示すフラグをオン状態にセットして不揮発性メモリの有するフラグ記憶領域に書き込む正常終了フラグ書込手段と、起動時、前記フラグ記憶領域のフラグ状態と前記データ記憶領域のデータ状態とに基づいて、前回終了時の前記データ書込手段による前記複数のデータ記憶領域への同じデータの書き込み中に電源瞬断が生じたか否かを判別する電源瞬断判別手段と、前記電源瞬断判別手段により前回終了時のデータ書き込み中に電源瞬断が生じたと判別された場合、前記複数のデータ記憶領域に書き込まれているデータを修復するデータ修復手段と、を備えるメモリ制御装置により達成される。
この態様の発明において、不揮発性メモリの有する複数のデータ記憶領域への同じデータの書き込みが完了すると、不揮発性メモリの有するフラグ記憶領域に、正常にデータの書き込みが行われた旨を示すフラグがオン状態にセットされて書き込まれる。
複数のデータ記憶領域への同じデータの書き込み中に電源瞬断が生じない場合は、その書き込み完了後にフラグ記憶領域に正常にデータの書き込みが行われた旨を示すフラグがオン状態にセットされて書き込まれる。一方、複数のデータ記憶領域へのデータ書き込み中に電源瞬断が生じた場合は、フラグ記憶領域にそのフラグがオン状態にセットされて書き込まれることはない。尚、電源瞬断が生じなくても、不揮発性メモリのデータ記憶領域にて記憶機能や読み出し機能に異常が生じた場合は、フラグ記憶領域にそのオンフラグが書き込まれないこともある。この点、フラグ記憶領域のフラグ状態を確認すれば、電源瞬断及びデータ記憶領域の記憶機能や読み出し機能の異常の何れかが生じたか否かを判定することが可能となる。
また、複数のデータ記憶領域へのデータ書き込み中に単発の電源瞬断が生じると、不揮発性メモリのデータ記憶領域はデータの書き換えが行われた領域とデータの書き換えが未だ行われていない領域とに二分されるので、電源瞬断が一回生じただけでは、不揮発性メモリのデータ記憶領域のデータの多数決判定にてすべてのデータが不一致となることはない。一方、上記の電源瞬断が、二分されたデータ記憶領域のデータの修復を行うことなく連続して生じると、不揮発性メモリのデータ記憶領域のデータが三種類以上に分かれた状態となることがある。尚、不揮発性メモリのデータ記憶領域にて記憶機能や読み出し機能に異常が生じた場合も、不揮発性メモリのデータ記憶領域のデータが三種類以上に分かれた状態となるので、多数決判定にてすべてのデータが不一致となって、信頼できるデータを特定することができなくなる。
本発明においては、起動時、フラグ記憶領域のフラグ状態とデータ記憶領域のデータ状態とに基づいて、前回終了時の複数のデータ記憶領域への同じデータの書き込み中に電源瞬断が生じたか否かが判別される。そして、その電源瞬断が生じたと判別された場合、複数のデータ記憶領域に書き込まれているデータが修復される。このため、データ書き込み中に電源瞬断が連続しても各瞬断後の起動ごとに、複数のデータ記憶領域のデータを、その電源瞬断に起因して二分された状態から相互に一致した状態に修復することができる。電源瞬断後、起動時にデータが修復されれば、不揮発性メモリのデータ記憶領域のデータが三種類以上に分かれることはない。従って、本発明によれば、電源瞬断が終了時におけるデータ記憶領域へのデータ書き込み中に再度発生しても、複数のデータ記憶領域のデータが全不一致となることはなく、次回起動時にその電源瞬断をデータ記憶領域の記憶機能や読み出し機能の異常と区別して判断することができる。このため、本発明によれば、データ書き込み中の電源瞬断によるデータ不一致を不揮発性メモリの記憶機能自体や読み出し機能自体の異常によるデータ不一致と区別させることができ、起動時ごとに前回終了時の電源瞬断の有無を適切に判定することができる。
尚、上記したメモリ制御装置において、前記電源瞬断判別手段は、起動時、前記フラグ記憶領域のフラグがオン状態にセットされておらず、かつ、前記複数のデータ記憶領域のデータが二分されているときは、前回終了時の前記データ書込手段による前記複数のデータ記憶領域への同じデータの書き込み中に電源瞬断が生じたと判別することとしてもよい。
上記の如く、データ書き込み中に電源瞬断が生じた場合は、その一回の電源瞬断に起因して、不揮発性メモリのデータ記憶領域のデータは三種類以上に分かれることはなく、必ず二種類に分かれる。従って、本発明においては、データ書き込み中の電源瞬断の有無を適切に判定することができ、その電源瞬断によるデータ不一致を不揮発性メモリの記憶機能自体や読み出し機能自体の異常によるデータ不一致と区別することが可能となる。
また、上記したメモリ制御装置において、前記データ記憶領域は3つ設けられており、前記電源瞬断判別手段は、起動時、前記フラグ記憶領域のフラグがオン状態にセットされておらず、かつ、一つの前記データ記憶領域のデータ状態が他の2つのデータ記憶領域の共通したデータ状態と異なるときは、前回終了時の前記データ書込手段による前記複数のデータ記憶領域への同じデータの書き込み中に電源瞬断が生じたと判別することとしてもよい。
上記の如く、データ書き込み中に電源瞬断が生じた場合は、3つのデータ記憶領域があれば、2つのデータ記憶領域のデータは互いに一致するが、他の一つのデータ記憶領域のデータはその一致する共通のデータと異なるものとなる。従って、本発明においては、データ書き込み中の電源瞬断の有無を適切に判定することができ、その電源瞬断によるデータ不一致を不揮発性メモリの記憶機能自体や読み出し機能自体の異常によるデータ不一致と区別することが可能となる。
更に、上記したメモリ制御装置において、前記データ修復手段は、データ修復を前記複数のデータ記憶領域に書き込まれるデータがすべて一致するように行うこととすればよい。
本発明によれば、不揮発性メモリへのデータ書き込み中に生じる電源瞬断を、不揮発性メモリの記憶機能自体の異常や読み出し機能自体の異常と区別して判定することができる。
以下、図面を用いて、本発明の具体的な実施の形態について説明する。
図1は、本発明の一実施例であるメモリ制御装置を備えるモータ制御装置10の構成図を示す。本実施例のモータ制御装置10は、車両に搭載されており、車両がイグニションオンにあるときに電源供給されて作動可能となり、車両がイグニションオフにあるときは電源遮断されて作動不可能となる。
モータ制御装置10は、車輪やステアリング機構などに設けられた電気モータ12と、電気モータ12の回転を検出する回転センサ14と、電気モータ12を回転駆動する駆動回路16と、駆動回路16を駆動させて電気モータ12を制御する中央演算処理装置(CPU)18と、外部記憶装置20と、を備えている。電気モータ12は、イグニションオン中に電源供給されることにより回転駆動され、イグニションオフ中は電源遮断されることにより外力の作用でも回転駆動されない。
CPU18は、電気モータ12の位置目標値を算出する位置目標値算出部22と、回転センサ14に接続されて電気モータ12の回転位置を計算する位置計算部24と、駆動回路16に接続されて駆動回路16を駆動制御するモータ制御部26と、を有している。モータ制御部26は、イグニションオン時に所定の電源電圧が印加された状態で、位置目標値算出部22にて算出される電気モータ12の位置目標値と、位置計算部24にて計算される電気モータ12の実際の回転位置とに基づいて、実際の回転位置が位置目標値に一致するように駆動回路16を駆動して電気モータ12のフィードバック駆動を行う。
外部記憶装置20は、電源供給が停止されて電源遮断がなされても記憶データを保持する不揮発性のメモリ(EEPROM)である。外部記憶装置20は、イグニションオンからオフへの切替時の電源が遮断される直前に電気モータ12の回転位置のデータ(以下、終了状態データと称す)が書き込まれるデータ記憶領域と、そのデータ記憶領域へデータの書き込みが正常に完了した場合に正常にデータの書き込みが行われた旨を示すフラグ(以下、正常終了フラグと称す)が書き込まれるフラグ記憶領域と、を有している。
外部記憶装置20のデータ記憶領域は、同一の終了状態データがそれぞれ書き込まれるように複数(本実施例では3つ)設けられている。また、外部記憶装置20のフラグ記憶領域は、同一の正常終了フラグがそれぞれ書き込まれるように複数(本実施例では3つ)設けられている。以下、3つのデータ記憶領域をアドレス0×01、0×02、及び0×03とし、また、3つのフラグ記憶領域をアドレス0×FD、0×FE、及び0×FFとする。
CPU18は、電源供給が遮断される前のモータ制御終了時に電気モータ12の終了状態データを外部記憶装置20のデータ記憶領域に書き込み、その終了状態データの書き込みが正常に完了した場合に正常終了フラグを外部記憶装置20のフラグ記憶領域に書き込んでオンセットする。以下、この処理を終了制御と称す。すなわち、イグニションオフ信号を受信した後、電源供給が遮断されるまでの間(数秒間)のうちにデータ記憶を含む終了制御を行う。
また、CPU18は、イグニションオフからオンへの切替時を含む電源供給が開始されるモータ制御開始時(起動時)に外部記憶装置20のデータ記憶領域から記憶されている終了状態データを読み出して、その終了状態データに基づいて電気モータ12の現回転位置を把握し、その回転位置を初期値として電気モータ12の回転駆動制御を開始する。
ところで、起動時に使用する前回終了時の終了状態データの信頼性を高く確保するためには、前回終了時に外部記憶装置20の複数のデータ記憶領域に同一の終了状態データを書き込み、起動時に読み込んだデータの整合確認を行うことが有効である。かかる外部記憶装置20の複数のデータ記憶領域に同一の終了状態データを書き込む構成によれば、次回起動時にすべての終了状態データを読み出すことにより、多数決によって有効な終了状態データを決定することが可能となるので、データの高い信頼性を確保することが可能となる。
一方、この構成では、上記の如く終了時に外部記憶装置20の複数のデータ記憶領域に同一の終了状態データが順次時間をおいて書き込まれることとなるので、複数のデータ記憶領域への同一終了状態データの書き込み途中で電源瞬断が生じることがある。
かかるデータ書き込み途中に単発の電源瞬断が生じると、その後、外部記憶装置20のデータは二種類に分かれる。例えば、初期のすべてのアドレスの終了状態データが“B”であった状況で、アドレス0×03への終了状態データ“A”の書き込み途中に電源瞬断が生じると、その後は、図2(A)に示す如く、アドレス0×01及び0×02は終了状態データ“A”を記憶する状態となるが、アドレス0×03は従前の終了状態データ“B”の記憶を継続する状態となる。この場合は、外部記憶装置20の3つのデータ記憶領域に記憶された終了状態データから、多数決の原理により信頼性のあるデータを決めることが可能である。
しかし、複数のデータ記憶領域への同一終了状態データの書き込み途中の電源瞬断が連続して起きると、その初回瞬断後の起動時に何ら修復処理を行わなければ、各データ記憶領域それぞれの終了状態データのすべてが不一致になる事態が生じる。例えば、初期のすべてのアドレスの終了状態データが“C”であった状況で、最初にアドレス0×03への終了状態データ“B”の書き込み途中に電源瞬断が生じ、その後にアドレス0×02への終了状態データ“A”の書き込み途中に電源瞬断が生じると、その後は、図2(B)に示す如く、アドレス0×01は終了状態データ“A”を、アドレス0×02は終了状態データ“B”を、アドレス0×03は従前の終了状態データ“C”を、それぞれ記憶する状態となる。この場合は、外部記憶装置20の3つのデータ記憶領域に記憶された終了状態データから、多数決の原理により信頼性のあるデータを決定することができなくなる。
また、上記の如く各データ記憶領域の終了状態データのすべてが互いに異なりそのすべてが不一致となるのは、データ修復が行われることなく電源瞬断が連続して起きた場合だけでなく、外部記憶装置20自体の記憶機能異常や読み出し機能異常が生じた場合でも起こる。このため、各終了状態データがすべて相互に不一致になった後では、そのデータ不一致が、電源瞬断が繰り返し起きたことに起因するのか、外部記憶装置20自体の記憶機能や読み出し機能が異常になったことに起因するのかを区別することは困難であり、その各終了状態データのすべての不一致が、外部記憶装置20の記憶機能異常・読み出し機能異常によるものと即断することはできなくなる。
従って、電源瞬断が生じた場合、その後の起動時に信頼性のあるデータを使用するためには、各終了状態データがすべて相互に不一致にならないようにすなわち外部記憶装置20の記憶機能異常・読み出し機能異常と区別できるように、個々の電源瞬断が生じるごとに、その後の起動時に、その電源瞬断により他のアドレスの終了状態データと一致しないアドレスの終了状態データの修復を行って、外部記憶装置20の3つのデータ記憶領域に記憶させる終了状態データを相互に一致させることが必要となる。
ここで、データ書き込み途中に単発の電源瞬断が生じた場合は、上記の如く、外部記憶装置20のデータ記憶領域のデータは、三種類以上に分かれることはなく、二種類に分かれるだけであって、かつ、外部記憶装置20のフラグ記憶領域は、正常終了フラグが書き込まれないものとなる。尚、外部記憶装置20自体の記憶機能異常時や書き込み・読み出し機能異常時には、そのフラグ記憶領域に正常終了フラグが書き込まれない場合もあるが、データ書込み時や読み出し時のベリファイチェックにて外部記憶装置20の記憶・読み出し機能の異常を検出可能である。
従って、起動時ごとにフラグ記憶領域の正常終了フラグの状態とデータ記憶領域の終了状態データの状態とを確認すれば、データ記憶領域への終了状態データの書き込み中の電源瞬断の有無を、外部記憶装置20の記憶・読み出し機能の異常と区別して適切に判定することができ、電源瞬断による終了状態データの不一致をその記憶機能異常・読み出し機能異常による終了状態データの不一致と区別することができる。そして、電源瞬断が生じたと判別した場合には、データ記憶領域の終了状態データをその電源瞬断により相互に不一致となっている(二分されている)状態から相互に一致した状態に修復することができ、これにより、起動時の多数決判定に用いられる終了状態データの電源瞬断による破壊を防ぎ、外部記憶装置20のデータ記憶領域に記憶される終了状態データの高い信頼性を確保することが可能になる。
そこで、図3及び図4を参照して、本実施例のモータ制御装置10の備えるメモリ制御装置において上記の機能を実現すべく行われる動作について説明する。図3は、本実施例のメモリ制御装置においてCPU18がモータ制御終了時に実行する制御ルーチンの一例のフローチャートを示す。また、図4は、本実施例のメモリ制御装置においてCPU18がモータ制御開始時に実行する制御ルーチンの一例のフローチャートを示す。
本実施例において、CPU18は、イグニションオフ信号により電気モータ12の回転駆動が停止されてモータ駆動制御の終了条件が成立すると、終了制御を開始する。具体的には、まず、そのモータ制御終了条件成立後すなわち終了制御開始後に外部記憶装置20のデータ記憶領域に対する終了状態データの書き込みを試行した回数を示す書き込みリトライ回数N1を“0”にリセットする処理を行う(ステップ100)。
そして、そのモータ制御終了条件成立時に位置計算部24にて回転駆動停止した電気モータ12の実際の回転位置を計算し、その回転位置を示す終了状態データを外部記憶装置20のデータ記憶領域へ書き込む処理を行う(ステップ102)。具体的には、3つのデータ記憶領域(アドレス0×01、0×02、及び0×03)それぞれに、その同一の回転位置を示す終了状態データを順次所定時間をおいて書き込む処理を行う。データ記憶領域に終了状態データを書き込むと、そのデータ記憶領域に書き込まれた書込データをベリファイ処理して(ステップ104)、各アドレス0×01、0×02、及び0×03の記憶値と書き込み値がすべて一致するか否かを判別する(ステップ106)。
そして、その判別の結果、一致しない書き込み値がある場合は、次に、現時点の書き込みリトライ回数N1が所定回数N0以下であるか否かを判別する(ステップ108)。尚、この所定回数N0は、モータ制御終了条件成立後すなわち終了制御開始後に外部記憶装置20のデータ記憶領域に対する終了状態データの書き込みを試行する回数の上限値であり、例えば3回などに設定されている。
そして、N1≦N0が成立すると判別した場合は、次に、その書き込みリトライ回数N1を“1”だけインクリメントしたうえで(ステップ110)、再度、計算した電気モータ12の回転位置を示す終了状態データを外部記憶装置20のデータ記憶領域(アドレス0×01、0×02、及び0×03)に書き込む処理を行う(ステップ102)。
一方、上記ステップ106の判別の結果、各アドレス0×01、0×02、及び0×03の書き込み値のすべてが一致する場合は、データ記憶領域へデータの書き込みが正常に完了したと判断でき、次に、モータ制御終了条件成立後すなわち終了制御開始後に外部記憶装置20のフラグ記憶領域に対する正常終了フラグオンの書き込みを試行した回数を示す書き込みリトライ回数N2を“0”にリセットする処理を行う(ステップ112)。
そして、正常にデータの書き込みが行われた旨を示す正常終了フラグをオン状態にセットして外部記憶装置20のフラグ記憶領域に書き込む処理を行う(ステップ114)。具体的には、3つのフラグ記憶領域(アドレス0×FD、0×FE、及び0×FF)それぞれに、その同一の正常終了フラグのオンを順次所定時間をおいて書き込む処理を行う。フラグ記憶領域に正常終了フラグのオンを書き込むと、そのフラグ記憶領域に書き込まれた書込データをベリファイ処理して(ステップ116)、各アドレス0×FD、0×FE、及び0×FFの記憶値と書き込み値がすべて一致するか否かを判別する(ステップ118)。
そして、その判別の結果、一致しない書き込み値がある場合は、次に、現時点の書き込みリトライ回数N2が所定回数N0以下であるか否かを判別する(ステップ120)。尚、この所定回数N0は、モータ制御終了条件成立後に外部記憶装置20のフラグ記憶領域に対する正常終了フラグオンの書き込みを試行する回数の上限値であり、例えば3回などに設定されている。
そして、N2≦N0が成立すると判別した場合は、次に、その書き込みリトライ回数N2を“1”だけインクリメントしたうえで(ステップ122)、再度、正常終了フラグをオン状態にセットして外部記憶装置20のフラグ記憶領域(アドレス0×FD、0×FE、及び0×FF)に書き込む処理を行う(ステップ114)。
また、上記ステップ108においてN1>N0が成立すると判別した場合は、外部記憶装置20のデータ記憶領域へのデータ書き込みが正常に行われず或いはそのデータ記憶領域からのデータ読み出しが正常に行われず、その外部記憶装置20自体に記憶機能・読み出し機能の異常が生じていると判断して、かかる異常に対する処置(例えば、ランプ警告など)を実行する(ステップ124)。更に、上記ステップ120においてN2>N0が成立すると判別した場合も、外部記憶装置20のフラグ記憶領域へのデータ書き込みが正常に行われず或いはそのデータ記憶領域からのデータ読み出しが正常に行われず、その外部記憶装置20自体に記憶機能・読み出し機能の異常が生じていると判断して、かかる異常に対する処置(例えば、ランプ警告など)を実行する(ステップ126)。
CPU18は、上記ステップ118において各アドレス0×FD、0×FE、及び0×FFの書き込み値のすべてが一致すると判別し又はステップ124若しくは126の処理を終了すると、今回のルーチン(終了制御)を終了する。
上記図3に示すルーチンによれば、イグニションオフ信号により電気モータ12の回転駆動が停止されてモータ駆動制御が終了した場合に、外部記憶装置20の3つのデータ記憶領域(アドレス0×01、0×02、及び0×03)それぞれに同一の電気モータ12の終了状態データを順に書き込むことができる。そして、その書き込みが正常に行われてその書き込み値がすべて一致した場合は、外部記憶装置20の3つのフラグ記憶領域(アドレス0×FD、0×FE、及び0×FF)それぞれに同一の正常終了フラグを順に書き込むことができるが、3つのデータ記憶領域への同一の終了状態データの書き込み値が一つでも一致しない場合は、フラグ記憶領域への正常終了フラグの書き込みを禁止することができる。
また、CPU18は、電源供給開始やイグニションオン信号により電気モータ12の回転駆動が許容されてそのモータ駆動制御の開始条件が成立すると、電気モータ12の回転駆動開始前、まず、そのモータ制御開始条件成立後に外部記憶装置20のデータ記憶領域からの終了状態データの読み出しを試行した回数を示す読み出しリトライ回数N3を“0”にリセットする処理を行う(ステップ150)。そして、終了状態データを外部記憶装置20のデータ記憶領域から読み出す処理を行う(ステップ152)。具体的には、3つのデータ記憶領域(アドレス0×01、0×02、及び0×03)それぞれから、記憶されているデータを順次読み出す処理を行う。
データ記憶領域からの終了状態データの読み出しを行うと、次に、各アドレス0×01、0×02、及び0×03それぞれから読み出したデータのすべてが相互に不一致であるか否かを判別する(ステップ154)。
そして、その判別の結果、読み出したデータに一致するものがなく3つのデータがすべて一致しない場合は、次に、現時点の読み出しリトライ回数N3が所定回数N0以下であるか否かを判別する(ステップ156)。尚、この所定回数N0は、モータ制御開始条件成立後に外部記憶装置20のデータ記憶領域からの終了状態データの読み出しを試行する回数の上限値であり、例えば3回などに設定されている。
そして、N3≦N0が成立すると判別した場合は、次に、その読み出しリトライ回数N3を“1”だけインクリメントしたうえで(ステップ158)、再度、外部記憶装置20のデータ記憶領域(アドレス0×01、0×02、及び0×03)から終了状態データを読み出す処理を行う(ステップ152)。
一方、上記ステップ154の判別の結果、データ記憶領域から読み出したデータに一致するものがあり3つのデータのうち少なくとも何れか2つが一致する場合は、次に、外部記憶装置20のフラグ記憶領域の正常終了フラグがオン状態にあるか否かを判別する(ステップ160)。具体的には、3つのフラグ記憶領域(アドレス0×FD、0×FE、及び0×FF)それぞれの正常終了フラグの状態の多数決判定によって正常終了フラグがオン状態にあるか否かを判別する。
その判別の結果、多数決判定によってフラグ記憶領域の正常終了フラグがオン状態にある場合は、次に、電気モータ12の始動状態を、上記の如く3つのデータ記憶領域から読み出した終了状態データのうち多数決判定にて少なくとも2つのデータ記憶領域で一致する終了状態データにセットする(ステップ162)。
一方、上記ステップ160の処理の結果、多数決判定によってフラグ記憶領域の正常終了フラグがオフ状態にある場合は、前回モータ制御終了時においてデータ記憶領域への終了状態データの書き込みの開始からフラグ記憶領域への正常終了フラグの書き込みの終了までに電源遮断が生じていたと判断し、次に、上記したデータ記憶領域の3つのアドレス(0×01、0×02、及び0×03)のうち3番目に書き込みが実施されるアドレス(0×03)の終了状態データが他(1番目や2番目に書き込みが実施されるアドレス0×01及び0×02)の終了状態データと異なるか否かを判別する(ステップ164)。
その判別の結果、3番目の終了状態データが1番目や2番目の終了状態データと異なるものでない場合は、次回のデータ記憶領域への終了状態データの書き込み中に電源瞬断が起こっても多数決判定にて信頼性の高いデータを決定できなくなることはないと判断でき、その終了状態データの修復を行わず、次に、電気モータ12の始動状態を予め定められた初期値にセットするか、又は、その後のモータ駆動時に位置学習を行って回転位置を認識しつつ電気モータ12を駆動させる(ステップ166)。
一方、上記ステップ164の処理の結果、3番目の終了状態データが1番目や2番目の終了状態データと異なり、1番目の終了状態データと2番目の終了状態データとが一致する場合は、2番目のアドレス0×02へのデータ書き込みと3番目のアドレス0×03へのデータ書き込みとの間に電源遮断が生じていたと判断し、次に、上記ステップ164の処理後にその3番目のアドレスへの終了状態データの再書き込みを試行した回数を示す再書き込みリトライ回数N4を“0”にリセットする処理を行う(ステップ168)。
そして、その3番目のアドレスへの終了状態データの再書き込みを実施する(ステップ170)。具体的には、3番目のアドレスに、互いに一致した1番目と2番目の終了状態データと同じ終了状態データを書き込む処理を行う。データ記憶領域の3番目のアドレスに終了状態データを再書き込みすると、そのデータ記憶領域に書き込まれた書込データをベリファイ処理して(ステップ172)、アドレス0×03の書き込み値が他のアドレスのものと一致するか否かを判別する(ステップ174)。
そして、その判別の結果、書き込み値が一致しない場合は、次に、現時点の再書き込みリトライ回数N4が所定回数N0以下であるか否かを判別する(ステップ176)。尚、この所定回数N0は、上記ステップ164の処理後に外部記憶装置20のデータ記憶領域の3番目のアドレスへの終了状態データの再書き込みを試行する回数の上限値であり、例えば3回などに設定されている。
そして、N4≦N0が成立すると判別した場合は、次に、その再書き込みリトライ回数N4を“1”だけインクリメントしたうえで(ステップ178)、再度、外部記憶装置20のデータ記憶領域(アドレス0×03)に終了状態データを書き込む処理を行う(ステップ170)。
一方、上記ステップ174の判別の結果、書き込み値が一致する場合は、電気モータ12の始動状態を予め定められた初期値にセットするか、又は、その後のモータ駆動時に位置学習を行って回転位置を認識しつつ電気モータ12を駆動させる(ステップ166)。
CPU18は、上記ステップ162又は166の処理を終了すると、次に、モータ制御開始条件成立後(具体的には、そのステップ162又は166の処理後)に外部記憶装置20のフラグ記憶領域に対する正常終了フラグオフの書き込みを試行した回数を示す書き込みリトライ回数N5を“0”にリセットする処理を行う(ステップ180)。
そして、モータ駆動前に、正常にデータの書き込みが行われた旨を示すフラグ記憶領域の正常終了フラグをオフ状態にリセットして外部記憶装置のフラグ記憶領域(アドレス0×FD、0×FE、及び0×FF)に書き込む処理を行う(ステップ182)。フラグ記憶領域に正常終了フラグのオフを書き込むと、次に、そのフラグ記憶領域に書き込まれた書込データをベリファイ処理して(ステップ184)、各アドレス0×FD、0×FE、及び0×FFの記憶値と書き込み値がすべて一致するか否かを判別する(ステップ186)。
そして、その判別の結果、一致しない書き込み値がある場合は、次に、現時点の書き込みリトライ回数N5が所定回数N0以下であるか否かを判別する(ステップ188)。尚、この所定回数N0は、モータ制御開始条件成立後に外部記憶装置20のフラグ記憶領域に対する正常終了フラグオフの書き込みを試行する回数の上限値であり、例えば3回などに設定されている。
そして、N5≦N0が成立すると判別した場合は、次に、その書き込みリトライ回数N5を“1”だけインクリメントしたうえで(ステップ190)、再度、正常終了フラグをオフ状態にリセットして外部記憶装置20のフラグ記憶領域(アドレス0×FD、0×FE、及び0×FF)に書き込む処理を行う(ステップ182)。
また、上記ステップ156においてN3>N0が成立すると判別した場合は、外部記憶装置20のデータ記憶領域からのデータ読み出しを正常に行うことができず、その外部記憶装置20自体に記憶機能又は読み出し機能の異常が生じていると判断して、かかる異常に対する処置(例えば、ランプ警告など)を実行する(ステップ192)。
また、上記ステップ176においてN4>N0が成立すると判別した場合は、外部記憶装置20のデータ記憶領域へのデータ書き込みを正常に行うことができず、その外部記憶装置20自体に記憶機能又は読み出し機能の異常が生じていると判断して、かかる異常に対する処置(例えば、ランプ警告など)を実行する(ステップ194)。
更に、上記ステップ188においてN5>N0が成立すると判別した場合は、外部記憶装置20のフラグ記憶領域へのデータ書き込みを正常に行うことができず、その外部記憶装置20自体に記憶機能又は読み出し機能の異常が生じていると判断して、かかる異常に対する処置(例えば、ランプ警告など)を実行する(ステップ196)。
一方、上記ステップ186において書込み値のすべてが一致すると判別すると、今回のルーチン(始動制御)を終了して、上記ステップ162又は166でセットした電気モータ12の始動状態を基にその電気モータ12の回転駆動制御を開始する。
上記図4に示すルーチンによれば、イグニションオン後に電源供給され電気モータ12の回転駆動が許容されてそのモータ制御が開始される場合に、外部記憶装置20の3つのデータ記憶領域(アドレス0×01、0×02、及び0×03)それぞれから終了状態データを読み出して、それらの読み出した終了状態データのうちに互いに一致するものが存在するか否かすなわち多数決判定にて信頼性のあるデータを読み出すことができるか否かを判別することができる。そして、多数決判定にて互いに一致するものが存在して信頼できる終了状態データを読み出すことができる場合は、外部記憶装置20のフラグ記憶領域(アドレス0×FD、0×FE、及び0×FF)の正常終了フラグの状態に基づいて、前回の制御終了時において3つのデータ記憶領域(アドレス0×01、0×02、及び0×03)への終了状態データの書き込み中に電源瞬断が生じたか否かを判別することができる。
フラグ記憶領域に正常終了フラグオンが記憶されている場合は、前回モータ制御終了時(すなわち前回終了制御時)に電源瞬断が生じることなくかつ書き込み異常が生じることなく3つのデータ記憶領域に終了状態データが正常に書き込まれていたと判断できる。一方、フラグ記憶領域に正常終了フラグオフが記憶されており、データ記憶領域の終了状態データに多数決不一致のものが一つ含まれている場合は、前回モータ制御終了時に3つのデータ記憶領域に終了状態データが正常に書き込まれず、その前回モータ制御終了時においてデータ記憶領域への終了状態データの書き込みの開始からフラグ記憶領域への正常終了フラグの書き込みの終了までに電源遮断が生じていたと判断できる。また、データ記憶領域の終了状態データやフラグ記憶領域の正常終了フラグの状態が多数決判定にて信頼性のあるデータ状態を決定できない場合は、外部記憶装置20自体の記憶機能や読み出し機能の異常が生じていたと判断できる。
また、上記図4に示すルーチンによれば、外部記憶装置20のフラグ記憶領域に正常終了フラグオフが記憶されており、かつ、外部記憶装置20のデータ記憶領域の3番目のアドレスの終了状態データが1番目や2番目のアドレスの終了状態データと異なる場合、すなわち、前回終了制御時のデータ書き込み中に電源遮断が生じていたと判断できる場合、その3番目のアドレスの終了状態データを、1番目のアドレスと2番目のアドレスとで共通する終了状態データに書き換えることで、各アドレスのデータ不一致が蓄積されないように具体的には1番目や2番目のアドレスの共通する終了状態データと一致するように3番目のアドレスの終了状態データの修復を行うことができる。
すなわち、3つのデータ記憶領域への終了状態データの書き込み中の電源瞬断が繰り返し連続して起きるとしても、各電源瞬断後の起動ごとにデータ記憶領域のデータ修復を実施することができる。このため、電源瞬断後の起動時に、外部記憶装置20の3つのデータ記憶領域に記憶される終了状態データを、その瞬断に起因して異なった状態から相互に共通したものとすることができ、そのデータ記憶領域の終了状態データの高い信頼性を確保することができ、その結果として、3つのデータ記憶領域への終了状態データの書き込み中の電源瞬断と起動とが繰り返されても、3つのデータ記憶領域の各アドレスの終了状態データがすべて不一致となることはなく、データ記憶領域のデータが三種類に分かれることは回避される。
ここで、データ記憶領域へのデータ書き込み中に電源瞬断が生じた場合は、その一回の電源瞬断では、不揮発性メモリのデータ記憶領域のデータは三種類以上に分かれることはなく、必ず二種類に分かれる。すなわち、一回の電源瞬断が起きた場合は3つのフラグ記憶領域のうち2つのフラグ記憶領域のデータは互いに一致するが、他の一つのフラグ記憶領域のデータはその一致する共通のデータと異なるものとなる。更にこの場合、外部記憶装置20のフラグ記憶領域には正常終了フラグオンが書き込まれず、その正常終了フラグがオフ状態のままとなる。尚、外部記憶装置20自体の記憶機能異常時や読み出し機能異常時にも、そのフラグ記憶領域に正常終了フラグオンが書き込まれないこともあるが、この場合は、データ書込み時や読み出し時のベリファイチェックにて外部記憶装置20の記憶・読み出し機能の異常を検出可能である。
従って、本実施例の構成によれば、モータ制御開始時(起動時)、外部記憶装置20のフラグ記憶領域の正常終了フラグの状態とデータ記憶領域の終了状態データの状態とに基づいて、前回モータ制御終了時における3つのデータ記憶領域への終了状態データの書き込み中に電源瞬断が生じていたか否かを判別することができる。具体的には、外部記憶装置20のフラグ記憶領域に正常終了フラグオフが記憶されており、かつ、外部記憶装置20のデータ記憶領域の3番目のアドレスの終了状態データが1番目や2番目のアドレスの終了状態データと異なる場合は、前回モータ制御終了時のデータ書き込み中に電源遮断が生じていたと判別することができる。
また、3つのデータ記憶領域への終了状態データの書き込み中の電源瞬断が連続して起きるとしても、各電源瞬断後の起動ごとに、そのデータ記憶領域の終了状態データを、その電源瞬断に起因して二分された状態から相互に一致した状態に修復することができる。電源瞬断が連続しても、各瞬断後の起動ごとにデータ修復が行われれば、その電源瞬断の連続に起因して多数決判定にてデータ記憶領域の終了状態データがすべて不一致となり信頼性のないものとなることは防止される。一方、外部記憶装置20の記憶機能・読み出し機能の異常が生じている場合は、起動時でも、データ記憶領域の終了状態データの修復が行われることはない。このため、3つのデータ記憶領域の終了状態データのすべてが不一致となるのは、外部記憶装置20の記憶機能・読み出し機能の異常時に限られる。
従って、本実施例のメモリ制御装置によれば、データ記憶領域への終了状態データの書き込み中の電源瞬断によるデータ不一致と、外部記憶装置20の記憶機能や読み出し機能の異常によるデータ不一致と、を区別させることができ、これにより、データ書き込み中の電源瞬断と、外部記憶装置20自体の記憶機能や読み出し機能の異常と、を区別して判定することが可能となっており、その電源瞬断が生じている場合に、その電源瞬断を外部記憶装置20自体の記憶機能や読み出し機能の異常と誤判定するのを防止することが可能となっている。このため、データ書き込み中の電源瞬断が生じただけであるにもかかわらず外部記憶装置20自体が故障していると誤判定されて修理のため部品交換されてしまうのを防止することができる。
尚、本実施例によれば、3つのデータ記憶領域の終了状態データのすべてが不一致である場合は、その終了状態データに信頼性がなくなったとして、外部記憶装置20の記憶機能・読み出し機能の異常が生じていると判定することができ、異常処置よりその外部記憶装置20自体の交換やその外部記憶装置20を備えるモータ制御装置10の交換を促すことが可能となっている。
尚、上記の実施例においては、CPU18が、図3に示すルーチン中ステップ102の処理を実行することにより特許請求の範囲に記載した「データ書込手段」が、ステップ114の処理を実行することにより特許請求の範囲に記載した「正常終了フラグ書込手段」が、図4に示すルーチン中ステップ160の処理を実行することにより特許請求の範囲に記載した「電源瞬断判別手段」が、ステップ170の処理を実行することにより特許請求の範囲に記載した「データ修復手段」が、それぞれ実現されている。
ところで、上記の実施例においては、メモリ制御装置を車両の有するモータ制御装置10に搭載することとし、モータの終了位置情報を外部記憶装置に記憶させることとしたが、本発明はこれに限定されるものではなく、車両以外のシステムに搭載されるモータ制御装置10に適用することとしてもよく、また、モータ制御装置10以外の、終了時と起動時との間に不揮発性メモリに記憶すべきデータのあるシステムに適用することとしてもよい。
また、上記の実施例においては、外部記憶装置20のデータ記憶領域を3つ設け、同一の終了状態データを書き込むこととし、また、外部記憶装置20のフラグ記憶領域を3つ設け、同一の正常終了フラグを書き込むこととしているが、本発明はこれに限定されるものではなく、同一のデータやフラグを書き込む多数決判定可能な数の例えば5つや7つの記憶領域を設けることとしてもよい。
更に、上記の実施例においては、同一の正常終了フラグを書き込むフラグ記憶領域を3つ設けることとしたが、本発明はこれに限定されるものではなく、唯一つ設けることとしてもよい。上記した実施例の如く複数のフラグ記憶領域に同一の正常終了フラグを書き込む構成によれば、その正常終了フラグの多数決判定を実施することが可能となり、正常終了フラグ自体の信頼性を高く確保することができ、複数のデータ記憶領域への終了状態データの書き込みが正常に行われたか否かを精度よく判別することができるが、かかる変形例の如く唯一つのフラグ記憶領域に正常終了フラグを書き込む構成によれば、その正常終了フラグの書き込みや読み出しを短時間のうちに行うことができ、イグニションオフにより電源遮断がなされるモータ制御終了時に行われる終了制御に要する時間を短縮させることができる。
10 モータ制御装置
18 CPU
20 外部記憶装置
18 CPU
20 外部記憶装置
Claims (4)
- 終了時、不揮発性メモリの有する複数のデータ記憶領域に同じデータをそれぞれ書き込むデータ書込手段を備えるメモリ制御装置であって、
前記データ書込手段による前記複数のデータ記憶領域への同じデータの書き込みが完了した場合、正常にデータの書き込みが行われた旨を示すフラグをオン状態にセットして不揮発性メモリの有するフラグ記憶領域に書き込む正常終了フラグ書込手段と、
起動時、前記フラグ記憶領域のフラグ状態と前記データ記憶領域のデータ状態とに基づいて、前回終了時の前記データ書込手段による前記複数のデータ記憶領域への同じデータの書き込み中に電源瞬断が生じたか否かを判別する電源瞬断判別手段と、
前記電源瞬断判別手段により前回終了時のデータ書き込み中に電源瞬断が生じたと判別された場合、前記複数のデータ記憶領域に書き込まれているデータを修復するデータ修復手段と、
を備えることを特徴とするメモリ制御装置。 - 前記電源瞬断判別手段は、起動時、前記フラグ記憶領域のフラグがオン状態にセットされておらず、かつ、前記複数のデータ記憶領域のデータが二分されているときは、前回終了時の前記データ書込手段による前記複数のデータ記憶領域への同じデータの書き込み中に電源瞬断が生じたと判別することを特徴とする請求項1記載のメモリ制御装置。
- 前記データ記憶領域は3つ設けられており、
前記電源瞬断判別手段は、起動時、前記フラグ記憶領域のフラグがオン状態にセットされておらず、かつ、1つの前記データ記憶領域のデータ状態が他の2つの前記データ記憶領域の共通したデータ状態と異なるときは、前回終了時の前記データ書込手段による前記複数のデータ記憶領域への同じデータの書き込み中に電源瞬断が生じたと判別することを特徴とする請求項1記載のメモリ制御装置。 - 前記データ修復手段は、データ修復を前記複数のデータ記憶領域に書き込まれるデータが相互に一致するように行うことを特徴とする請求項1記載のメモリ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008141130A JP2009289049A (ja) | 2008-05-29 | 2008-05-29 | メモリ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008141130A JP2009289049A (ja) | 2008-05-29 | 2008-05-29 | メモリ制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009289049A true JP2009289049A (ja) | 2009-12-10 |
Family
ID=41458205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008141130A Pending JP2009289049A (ja) | 2008-05-29 | 2008-05-29 | メモリ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009289049A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010008881A (ja) * | 2008-06-30 | 2010-01-14 | Casio Comput Co Ltd | データ処理装置及びデータ処理方法 |
JP2013065261A (ja) * | 2011-09-20 | 2013-04-11 | Denso Corp | メモリ管理装置 |
WO2019159716A1 (ja) * | 2018-02-14 | 2019-08-22 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
JP2020035503A (ja) * | 2018-08-30 | 2020-03-05 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000207017A (ja) * | 1999-01-08 | 2000-07-28 | Toyota Motor Corp | コンピュ―タの異常終了判定装置 |
JP2001014224A (ja) * | 1999-06-28 | 2001-01-19 | Toyota Motor Corp | メモリ内容破壊判定方法および判定装置 |
JP2001084002A (ja) * | 1999-09-10 | 2001-03-30 | Aisin Seiki Co Ltd | 制御装置 |
JP2002334586A (ja) * | 2001-05-07 | 2002-11-22 | Yamaha Corp | フラッシュメモリを用いた情報記憶方法および情報記憶プログラム |
JP2003085056A (ja) * | 2001-09-07 | 2003-03-20 | Casio Comput Co Ltd | リムーバブルメモリを着脱可能な電子装置及びファイルシステム検査方法 |
-
2008
- 2008-05-29 JP JP2008141130A patent/JP2009289049A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000207017A (ja) * | 1999-01-08 | 2000-07-28 | Toyota Motor Corp | コンピュ―タの異常終了判定装置 |
JP2001014224A (ja) * | 1999-06-28 | 2001-01-19 | Toyota Motor Corp | メモリ内容破壊判定方法および判定装置 |
JP2001084002A (ja) * | 1999-09-10 | 2001-03-30 | Aisin Seiki Co Ltd | 制御装置 |
JP2002334586A (ja) * | 2001-05-07 | 2002-11-22 | Yamaha Corp | フラッシュメモリを用いた情報記憶方法および情報記憶プログラム |
JP2003085056A (ja) * | 2001-09-07 | 2003-03-20 | Casio Comput Co Ltd | リムーバブルメモリを着脱可能な電子装置及びファイルシステム検査方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010008881A (ja) * | 2008-06-30 | 2010-01-14 | Casio Comput Co Ltd | データ処理装置及びデータ処理方法 |
JP2013065261A (ja) * | 2011-09-20 | 2013-04-11 | Denso Corp | メモリ管理装置 |
WO2019159716A1 (ja) * | 2018-02-14 | 2019-08-22 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
JPWO2019159716A1 (ja) * | 2018-02-14 | 2020-12-17 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
US11231871B2 (en) | 2018-02-14 | 2022-01-25 | Hitachi Automotive Systems, Ltd. | Electronic control device with non-volatile memory |
JP2020035503A (ja) * | 2018-08-30 | 2020-03-05 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置 |
JP7029366B2 (ja) | 2018-08-30 | 2022-03-03 | 日立Astemo株式会社 | 自動車用電子制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4345860B2 (ja) | 車両用記憶管理装置 | |
JP4475320B2 (ja) | 車両用記憶管理装置 | |
CN108062259B (zh) | Mcu内部数据存储ecc处理系统及其处理方法 | |
JP2014035730A (ja) | 車両用制御装置 | |
JP4227149B2 (ja) | 電子制御装置の情報記憶方法 | |
JP2009037533A (ja) | 故障コード記憶管理装置、及び記憶管理装置 | |
JP4917604B2 (ja) | 記憶装置構成およびその駆動方法 | |
JP2009289049A (ja) | メモリ制御装置 | |
JP2006268176A (ja) | フラッシュeepromのデータ正否判定方法 | |
KR100836384B1 (ko) | 자가 진단/복구 차량용 전자제어장치 및 그 동작 방법 | |
US11314634B2 (en) | Electronic control unit and data protection method therefor | |
JP6708596B2 (ja) | 電子制御装置及び制御プログラム検証方法 | |
JP4883282B2 (ja) | 車載用電子機器制御装置 | |
JP2868001B1 (ja) | ディスクアレイ装置制御方法およびディスクアレイ装置 | |
JP6663371B2 (ja) | 電子制御装置 | |
JP5872982B2 (ja) | 車両用制御装置 | |
JP2013065261A (ja) | メモリ管理装置 | |
JPH09161493A (ja) | 書換え可能な不揮発性メモリの管理方法 | |
JP2004021520A (ja) | 車両用電子制御装置 | |
JP2000035923A (ja) | 異常検出方法および異常検出装置 | |
CN110865906A (zh) | 一种电机初始位置角度存储方法、装置、车辆及存储介质 | |
KR100887499B1 (ko) | 차량용 전자 제어 시스템에서 강유전체 메모리를 이용한동작 시간 카운터의 저장 오류 복구 방법 | |
JP2011118682A (ja) | 車載制御装置 | |
JP2005196515A (ja) | 不揮発性メモリのデータ復旧方式 | |
JP2000163274A (ja) | 電子機器およびromデータ監視プログラムを記録した記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130312 |