JP2004021520A - 車両用電子制御装置 - Google Patents
車両用電子制御装置 Download PDFInfo
- Publication number
- JP2004021520A JP2004021520A JP2002174446A JP2002174446A JP2004021520A JP 2004021520 A JP2004021520 A JP 2004021520A JP 2002174446 A JP2002174446 A JP 2002174446A JP 2002174446 A JP2002174446 A JP 2002174446A JP 2004021520 A JP2004021520 A JP 2004021520A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage area
- stored
- storage
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】より確実にデータの信頼性を確保することができるとともに保存対象データを迅速に処理することができる車両用電子制御装置を提供する。
【解決手段】RAM(バックアップRAM)16において記憶領域40に保存対象のデータを記憶するとともに、記憶領域41に保存対象のデータと同じデータを記憶し、さらに、EEPROM17での記憶領域42に保存対象のデータと同じデータを記憶する。CPU11は記憶領域40,41での保存データをチェックしながらチェック後の正常なデータを制御に供する。CPU11はそのチェックにより異常がある場合、記憶領域40,41,42での保存データを比較し、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを正しいデータとして制御に供する。
【選択図】 図1
【解決手段】RAM(バックアップRAM)16において記憶領域40に保存対象のデータを記憶するとともに、記憶領域41に保存対象のデータと同じデータを記憶し、さらに、EEPROM17での記憶領域42に保存対象のデータと同じデータを記憶する。CPU11は記憶領域40,41での保存データをチェックしながらチェック後の正常なデータを制御に供する。CPU11はそのチェックにより異常がある場合、記憶領域40,41,42での保存データを比較し、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを正しいデータとして制御に供する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は車両用電子制御装置に関するものである。
【0002】
【従来の技術】
車両用電子制御装置において、複数のメモリ(EEPROMとバッテリバックアップRAM)にデータを記憶させ、両メモリの保存データを比較して通常の制御で使われるバッテリバックアップRAMのデータの異常を検出するようにし、異常時にはEEPROMからデータをバッテリバックアップRAMに書き込むことで復旧させる技術がある(特開平11−280536号公報等)。しかし、EEPROMのデータに問題があった場合は、この手法で復旧させることはできない。
【0003】
また、イモビデータのように自動車メーカの製造ラインで1回のみ書き込むようなデータの場合には、データの信頼性を確保することが必要で、EEPROMのみを使用するケースがある。しかし、始動性を考慮するとEEPROMからのデータ読み出しを行うよりはバッテリバックアップRAM上のデータを使用した方が迅速に処理可能である。
【0004】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、より確実にデータの信頼性を確保することができるとともに保存対象データを迅速に処理することができる車両用電子制御装置を提供することにある。
【0005】
【課題を解決するための手段】
請求項1に記載の発明においては、第1〜3の各記憶領域において保存対象のデータが記憶される。そして、第1の判定手段により、第1,第2の記憶領域での保存データがチェックされながらチェック後の正常なデータが制御に供される。さらに、第2の判定手段により、第1の判定手段でのチェックにより異常がある場合、第1の記憶領域での保存データと第2の記憶領域での保存データと第3の記憶領域での保存データが比較され、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータが正しいデータとして制御に供される。
【0006】
よって、バックアップRAMでの第1および第2の記憶領域とEEPROMでの第3の記憶領域にデータを保存することにより、保存データの破壊に対しデフォルト値を持てないデータに対する信頼性を向上することができるとともに、通常はバックアップRAMでの保存データで演算処理されるため、処理そのものが高速にできる。
【0007】
その結果、より確実にデータの信頼性を確保することができるとともに保存対象データを迅速に処理することができる。
請求項2に記載のように、第1および第2の記憶領域には、保存対象のデータに加えてミラーデータを記憶し、第1の判定手段における保存データのチェックを、保存対象のデータとミラーデータとの和が所定値となっているか否か判定することにより行うようにすると、2つの異なるチェック方式の採用で、データの信頼性を向上させることができる。
【0008】
請求項3に記載のように、EEPROMはシリアル通信線にて接続され、同EEPROMへのアクセス頻度を下げたものとするとよい。つまり、処理そのものを高速化できるとともに、不要なEEPROMアクセスを減らすことができる。
【0009】
請求項4に記載のように、第2の判定手段において一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを他の一つの記憶領域での保存データとして書き換えるようにすると、実用上好ましいものになる。
【0010】
請求項5に記載のように、第2の判定手段において第1の記憶領域での保存データと第2の記憶領域での保存データと第3の記憶領域での保存データを比較し、3つのデータとも異なる場合は第3の記憶領域での保存データを正しいデータとして制御に供するようにすると、実用上好ましいものになる。
【0011】
【発明の実施の形態】
以下、この発明を具体化した一実施の形態を図面に従って説明する。
図1には、本実施形態における車両用電子制御装置の電気的構成を示す。本実施形態においては車両盗難防止機能を持つ自動車におけるイモビライザ用電子制御装置に適用しており、イモビユニットを介して車両キーに組み込まれたトランスポンダと通信を行い、トランスポンダから受信したデータに基づいて正規キーがどうか判断し、正規キーであったならばエンジンの始動等を許可する。この通信の際にトランスポンダから固有キー番号を表すデータが送信され、この送られてきたデータ(キー番号)と予め決められた固有キー番号とを照合して正規キーか否か判定する。また、通信の際に乱数を発生させ、この乱数をトランスポンダに送信し、トランスポンダが所定の演算により回答データを生成して送信し、この回答データと自己回答データとを照合して正規キーか否か判定する。この乱数発生時に今回値と前回値が一致しないように、前回使用した乱数を保存して今回の乱数発生時に前回値と一致したならば再度乱数を発生させるようにしている。
【0012】
図1において、電子制御装置10はCPU11とバッファ12とドライバ13とROM(制御ロジック)14とROM(制御用データ)15とRAM16とEEPROM17と電源回路18を備えている。RAM16には電源回路18を介してバッテリ30が接続され、このバッテリ30によりRAM16のデータが消えないようにバックアップしている。
【0013】
CPU11はバッファ12を介してイグニッションスイッチの操作信号を入力する。また、バスにて、CPU11とROM(制御ロジック)14とROM(制御用データ)15とRAM16とが接続されている。CPU11とEEPROM17とはシリアル通信線にて接続されている。
【0014】
ROM(制御ロジック)14には制御ロジック(プログラム)が記憶されている。また、ROM(制御用データ)15には制御用データが記憶されている。制御用パラメータの記憶のためのRAM16は、電源投入時にイニシャルで一度クリアされる記憶領域16aと、バッテリにてバックアップされる記憶領域16bを有する。
【0015】
CPU11にはドライバ13を介してメインリレー20が接続され、CPU11はメインリレー20のオン・オフを制御するようになっている。メインリレー20がオンしていると(閉じられていると)、電子制御装置10における電源回路18以外の機器にも作動用電源が供給される。
【0016】
RAM16におけるバッテリバックアップされる記憶領域16b(以下、バックアップRAMと称す)には2つの記憶領域40,41が設けられている。この記憶領域40,41に乱数と固有キー番号に関するデータが記憶される。また、EEPROM17には記憶領域42が設けられ、この記憶領域42にも乱数と固有キー番号に関するデータが記憶される。詳しくは、図2に示すように、EEPROM17の記憶領域42には乱数と固有キー番号が記憶される。また、バックアップRAM16bでの記憶領域40,41には、第1のキーワードと、そのキーワードに対応するミラーデータ(補数)と、乱数と、その乱数に対応するミラーデータ(補数)と、固有キー番号と、そのキー番号に対応するミラーデータ(補数)と、第2のキーワードと、そのキーワードに対応するミラーデータ(補数)が順に記憶される。
【0017】
このようにして、バックアップRAM16bには第1の記憶領域40と第2の記憶領域41が設けられ、また、EEPROM17には第3の記憶領域42が設けられ、これら各記憶領域40,41,42には少なくとも乱数と固有キー番号に関するデータが記憶される。
【0018】
さらに、図2に示すように、ROM(制御ロジック)14には、
・イグニッションスイッチから操作信号を入力した際の処理プログラム、
・イグニッションスイッチ・オフ時のメインリレー制御のためのプログラム、
・EEPROMとのハンドリングのためのプログラム(メモリのデータ消去、書き込み、読み出し)、
・バックアップRAM上の保存データの確認(ミラーコードチェック)のためのプログラム、
・バックアップRAMとEEPROMの保存データを比較するためのプログラム(各データを呼び出し3つのデータを比較・照合する処理プログラム)、
・バックアップRAMとEEPROMのデータ異常時におけるデータ復旧のためのプログラム
を含む。
【0019】
次に、電子制御装置10の作用を、図3を用いて説明する。
CPU11はイグニッションスイッチがオン操作(パワーオン)されると、まずステップ100の処理を実行する。ステップ100においてCPU11は初期設定処理としてバックアップRAM16bの記憶領域40,41における乱数と固有キー番号についてのミラーコードチェックを実行する。つまり、図4に示すように、CPU11は乱数とその乱数のミラーコードの和を計算する。例えば、乱数は2バイトであり、そのミラーコードも2バイトであり、和は2バイトである。そして、CPU11はその和の数が16進数で表したとき「FFFF」になるか否か判定する。CPU11は和の数が「FFFF」になれば正常と判定し、ならなければ異常と判定する。同様に、固有キー番号についても固有キー番号とミラーコードの和を計算し、「FFFF」になるか判定する。
【0020】
CPU11は図3のステップ100においてミラーコードチェックを実行した結果、異常であれば、図5に示すように、バックアップRAM16bの2つの記憶領域40,41での乱数および固有キー番号データと、EEPROM17の記憶領域42での乱数および固有キー番号データを比較する。即ち、3つの記憶領域40,41,42での保存データを比較・照合する(3面チェックを行う)。そして、CPU11は3つのデータのうち少なくとも2つ以上一致していればそのデータは正しいものとし、詳しくは、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを正しいデータとして制御に供するものとする。また、CPU11は一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを他の一つの記憶領域での保存データとして書き換える。
【0021】
さらに、バッテリの再接続によるバックアップRAM16bでのデータ異常(データ消失等)をチェックするために次のことを行う。図2での第1のキーワードとそのミラーコードの和が16進数の「FFFF」になっているかチェック(ミラーコードチェック)するとともに第2のキーワードとそのミラーコードの和が16進数の「FFFF」になっているかチェック(ミラーコードチェック)する。そして、このようにして両方のキーワードのミラーコードチェックを行った結果、両方のキーワードが共に異常の場合にはバッテリが交換されたと判定する。この場合には、EEPROMの記憶領域42の値を真の値としてその値をバックアップRAMの記憶領域40,41に書き込む。
【0022】
このような図3のステップ100の処理を行った後、CPU11はステップ101の処理を実行する。CPU11はステップ101においてイモビ処理タイミングか否か判断し、イモビ処理タイミングであればステップ102に移行する。CPU11はステップ102においてバックアップRAMの記憶領域40または記憶領域41における乱数と固有キー番号を使い、イモビユニットとキー照合処理を実行する。この処理により正規キーでなかった場合にはエンジン始動等が禁止される。
【0023】
CPU11は図3のステップ101においてイモビ処理タイミングでないとき、またはステップ102の処理を行った後、ステップ103に移行する。CPU11はステップ103において1秒毎のミラーコードチェックタイミングか否か判定し、ミラーコードチェックタイミングであればステップ104に移行する。CPU11はステップ104においてバックアップRAMの記憶領域40,41での乱数と固有キー番号のミラーコードチェック処理を実行する。そして、CPU11は異常時のみEEPROMでの記憶領域42の乱数と固有キー番号のデータを含め、第1〜第3の記憶領域40,41,42の保存データについて3面チェックを行い、異常時にはデータを修正する。つまり、図5に示すように、バックアップRAMの記憶領域40での乱数と記憶領域41での乱数と、EEPROMの記憶領域42での乱数の3つのデータを比較して、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを正しいデータとして制御に供するものとする。また、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを他の一つの記憶領域での保存データとして書き換える。さらに、CPU11は3つとも異なっている場合にはEEPROMの記憶領域42でのデータ(乱数と固有キー番号)を正しいものとし、EEPROMの記憶領域42の値を真の値としてその値をバックアップRAMの記憶領域40,41に書き込む。
【0024】
同様に、固有キー番号についても同様にして行う。
このように、CPU11は通常時において定期的(例えば1秒毎)にバックアップRAMの記憶領域40,41でのミラーコードチェックを行い、保存データをチェックし、正常ならばバックアップRAMの記憶領域40,41での保存データを使い演算処理を行うこととする。また、ミラーコードチェックで異常が発見された場合はEEPROMの記憶領域42でのデータを呼び出しバックアップRAMの記憶領域40,41の2つのデータも含め多数決方式により正しいデータを決め、異常データを修正復旧する。さらに、通常は、バックアップRAMの記憶領域40,41でのデータのミラーチェックによる方法で、データの信頼性は確保できる。また、メモリサイズの小さいEEPROMの保存データの効率的な使用が可能となる。
【0025】
次に、CPU11は図3のステップ103においてミラーコードチェックタイミングでないとき、またはステップ104の処理を行った後、ステップ105に移行する。CPU11はステップ105においてイグニッションスイッチがオフ操作されたか否か判定し、オフ操作されていなければステップ101に戻り、ステップ101でイモビ処理タイミングであればステップ102でキー照合を行う。このとき、ステップ104での処理による正しいデータ(乱数と固有キー番号)が使われる。
【0026】
一方、ステップ105においてイグニッションスイッチがオフ操作されていればステップ106に移行する。ステップ106においてCPU11は所定時間メインリレー20をつないだ状態にする。そして、メインリレー20をつないだ状態においてCPU11はステップ107でバックアップRAMの記憶領域40,41とEEPROMの記憶領域42における保存データ(乱数および固有キー番号)を比較・照合する。この場合、バックアップRAMの記憶領域40,41でのデータは問題ないことが確認済みのため、EEPROMの記憶領域42でのデータに異常がないかをチェックすることになる。そして、CPU11は異常時のみEEPROMの記憶領域42におけるデータをバックアップRAMの記憶領域40,41のデータ(乱数および固有キー番号)で書き換え修正する。
【0027】
このステップ107の処理が終わった後においてメインリレー20が切られることになる。
以上説明してきたように、図1においてバッテリ30によりデータが消えないようにバックアップされるバックアップRAM16bにおいて第1の記憶領域40に保存対象のデータ(乱数と固有キー番号)を記憶するとともに、第2の記憶領域41に保存対象のデータと同じデータを記憶し、さらに、EEPROM17での第3の記憶領域42に保存対象のデータと同じデータを記憶する。そして、第1の判定手段としてのCPU11は図3のステップ103,104において第1,第2の記憶領域40,41での保存データをチェックしながらチェック後の正常なデータを制御に供する。また、第2の判定手段としてのCPU11はそのチェックにより異常がある場合、第1の記憶領域40での保存データと第2の記憶領域41での保存データと第3の記憶領域42での保存データを比較し(3面チェックを行い)、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを正しいデータとして制御に供する。
【0028】
よって、バックアップRAM16bでの第1および第2の記憶領域40,41とEEPROMでの第3の記憶領域42にデータを保存することにより、保存データの破壊に対しデフォルト値を持てない(イモビ等)データに対する信頼性を向上することができるとともに、通常はバックアップRAM16bでの保存データで演算処理されるため、処理そのものが高速にできる(演算処理効率を上げることができる)。その結果、より確実にデータの信頼性を確保することができるとともに保存対象データを迅速に処理することができる。
【0029】
さらに説明を加えるならば、一般的にEEPROMの特徴として電源を失ってもデータを保存でき、また、バッテリバックアップ可能なRAMの場合はCPUとバス接続されたRAMへの保存のためデータへのアクセスが高速である。逆に、欠点はEEPROMの場合、CPUとはシリアル接続されるEEPROMが多いため、EEPROM内データへのアクセスに時間がかかるとか消去や書き込み時に所定のプロセスを経る必要があるため、時間がかかる。さらに、EEPROMのメモリ容量はRAMやフラッシュROM等に比べるとかなり小さい。また、バッテリバックアップRAMは電源を失うとデータが消えてしまう問題がある。特に、イモビ関連のデータやインジェクタ調整値などのデータはその性格から本来デフォルト値を設定することが困難であり、また迅速に処理して始動性に影響がでないようにするためには電源を失ったくらいではデータを消失させたくはないし常時保存データを不揮発性メモリから迅速に読み出し演算処理を行う必要がある。そこで、本実施形態においては、保存対象のデータをEEPROMの記憶領域42とバッテリバック可能なRAM(バックアップRAM)の記憶領域40,41に書く構成にし、通常はバックアップRAMの記憶領域40,41での保存データのみで演算処理を行い、定期的なデータチェックで異常があればEEPROMの記憶領域42でのデータも使って正しいデータを得るようにした。
【0030】
また、図2に示すごとくバックアップRAMでの第1および第2の記憶領域40,41には、保存対象のデータ(乱数と固有キー番号)に加えてミラーデータを記憶し、図3のステップ104でのCPU11における保存データのチェックを、保存対象のデータとミラーデータとの和が所定値となっているか否か判定することにより行うようにした。よって、2つの異なるチェック方式の採用で、保存データの信頼性を向上させることができる。
【0031】
また、EEPROM17はシリアル通信線にて接続し、同EEPROM17へのアクセス頻度を下げたものとした。つまり、CPUとシリアル接続されるEEPROMへのアクセス頻度を下げ、事実上異常時のみアクセスされるものとした。このことからも、処理そのものを高速化できるとともに、不要なEEPROMアクセスを減らすことができる。
【0032】
また、CPU11は図3のステップ104において一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを他の一つの記憶領域での保存データとして書き換えるようにしたので、実用上好ましいものになる。
【0033】
また、CPU11は図3のステップ104において第1の記憶領域40での保存データと第2の記憶領域41での保存データと第3の記憶領域42での保存データを比較し、3つのデータとも異なる場合は第3の記憶領域(EEPROM)42での保存データを正しいデータとして制御に供するようにした。よって、バッテリの瞬断等に対する対策として好ましいものになる。
【0034】
なお、これまでの説明においては、保存するデータとしてイモビライザ用乱数と固有キー番号を想定したがこれに限らず、保存するデータはダイアグ情報やメーカ指定の個別情報や学習値等であってもよい。
【図面の簡単な説明】
【図1】実施の形態における電子制御装置の電気的構成図。
【図2】メモリに記憶するデータを説明するための図。
【図3】作用を説明するためのフローチャート。
【図4】ミラーコードチェックを説明するための図。
【図5】3面チェックを説明するための図。
【符号の説明】
10…電子制御装置、11…CPU、14…ROM(制御ロジック)、15…ROM(制御用データ)、16…RAM、16a…電源投入時にイニシャルで一度クリアされる記憶領域、16b…バッテリにてバックアップされる記憶領域(バックアップRAM)、17…EEPROM、30…バッテリ、40…記憶領域、41…記憶領域、42…記憶領域。
【発明の属する技術分野】
本発明は車両用電子制御装置に関するものである。
【0002】
【従来の技術】
車両用電子制御装置において、複数のメモリ(EEPROMとバッテリバックアップRAM)にデータを記憶させ、両メモリの保存データを比較して通常の制御で使われるバッテリバックアップRAMのデータの異常を検出するようにし、異常時にはEEPROMからデータをバッテリバックアップRAMに書き込むことで復旧させる技術がある(特開平11−280536号公報等)。しかし、EEPROMのデータに問題があった場合は、この手法で復旧させることはできない。
【0003】
また、イモビデータのように自動車メーカの製造ラインで1回のみ書き込むようなデータの場合には、データの信頼性を確保することが必要で、EEPROMのみを使用するケースがある。しかし、始動性を考慮するとEEPROMからのデータ読み出しを行うよりはバッテリバックアップRAM上のデータを使用した方が迅速に処理可能である。
【0004】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、より確実にデータの信頼性を確保することができるとともに保存対象データを迅速に処理することができる車両用電子制御装置を提供することにある。
【0005】
【課題を解決するための手段】
請求項1に記載の発明においては、第1〜3の各記憶領域において保存対象のデータが記憶される。そして、第1の判定手段により、第1,第2の記憶領域での保存データがチェックされながらチェック後の正常なデータが制御に供される。さらに、第2の判定手段により、第1の判定手段でのチェックにより異常がある場合、第1の記憶領域での保存データと第2の記憶領域での保存データと第3の記憶領域での保存データが比較され、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータが正しいデータとして制御に供される。
【0006】
よって、バックアップRAMでの第1および第2の記憶領域とEEPROMでの第3の記憶領域にデータを保存することにより、保存データの破壊に対しデフォルト値を持てないデータに対する信頼性を向上することができるとともに、通常はバックアップRAMでの保存データで演算処理されるため、処理そのものが高速にできる。
【0007】
その結果、より確実にデータの信頼性を確保することができるとともに保存対象データを迅速に処理することができる。
請求項2に記載のように、第1および第2の記憶領域には、保存対象のデータに加えてミラーデータを記憶し、第1の判定手段における保存データのチェックを、保存対象のデータとミラーデータとの和が所定値となっているか否か判定することにより行うようにすると、2つの異なるチェック方式の採用で、データの信頼性を向上させることができる。
【0008】
請求項3に記載のように、EEPROMはシリアル通信線にて接続され、同EEPROMへのアクセス頻度を下げたものとするとよい。つまり、処理そのものを高速化できるとともに、不要なEEPROMアクセスを減らすことができる。
【0009】
請求項4に記載のように、第2の判定手段において一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを他の一つの記憶領域での保存データとして書き換えるようにすると、実用上好ましいものになる。
【0010】
請求項5に記載のように、第2の判定手段において第1の記憶領域での保存データと第2の記憶領域での保存データと第3の記憶領域での保存データを比較し、3つのデータとも異なる場合は第3の記憶領域での保存データを正しいデータとして制御に供するようにすると、実用上好ましいものになる。
【0011】
【発明の実施の形態】
以下、この発明を具体化した一実施の形態を図面に従って説明する。
図1には、本実施形態における車両用電子制御装置の電気的構成を示す。本実施形態においては車両盗難防止機能を持つ自動車におけるイモビライザ用電子制御装置に適用しており、イモビユニットを介して車両キーに組み込まれたトランスポンダと通信を行い、トランスポンダから受信したデータに基づいて正規キーがどうか判断し、正規キーであったならばエンジンの始動等を許可する。この通信の際にトランスポンダから固有キー番号を表すデータが送信され、この送られてきたデータ(キー番号)と予め決められた固有キー番号とを照合して正規キーか否か判定する。また、通信の際に乱数を発生させ、この乱数をトランスポンダに送信し、トランスポンダが所定の演算により回答データを生成して送信し、この回答データと自己回答データとを照合して正規キーか否か判定する。この乱数発生時に今回値と前回値が一致しないように、前回使用した乱数を保存して今回の乱数発生時に前回値と一致したならば再度乱数を発生させるようにしている。
【0012】
図1において、電子制御装置10はCPU11とバッファ12とドライバ13とROM(制御ロジック)14とROM(制御用データ)15とRAM16とEEPROM17と電源回路18を備えている。RAM16には電源回路18を介してバッテリ30が接続され、このバッテリ30によりRAM16のデータが消えないようにバックアップしている。
【0013】
CPU11はバッファ12を介してイグニッションスイッチの操作信号を入力する。また、バスにて、CPU11とROM(制御ロジック)14とROM(制御用データ)15とRAM16とが接続されている。CPU11とEEPROM17とはシリアル通信線にて接続されている。
【0014】
ROM(制御ロジック)14には制御ロジック(プログラム)が記憶されている。また、ROM(制御用データ)15には制御用データが記憶されている。制御用パラメータの記憶のためのRAM16は、電源投入時にイニシャルで一度クリアされる記憶領域16aと、バッテリにてバックアップされる記憶領域16bを有する。
【0015】
CPU11にはドライバ13を介してメインリレー20が接続され、CPU11はメインリレー20のオン・オフを制御するようになっている。メインリレー20がオンしていると(閉じられていると)、電子制御装置10における電源回路18以外の機器にも作動用電源が供給される。
【0016】
RAM16におけるバッテリバックアップされる記憶領域16b(以下、バックアップRAMと称す)には2つの記憶領域40,41が設けられている。この記憶領域40,41に乱数と固有キー番号に関するデータが記憶される。また、EEPROM17には記憶領域42が設けられ、この記憶領域42にも乱数と固有キー番号に関するデータが記憶される。詳しくは、図2に示すように、EEPROM17の記憶領域42には乱数と固有キー番号が記憶される。また、バックアップRAM16bでの記憶領域40,41には、第1のキーワードと、そのキーワードに対応するミラーデータ(補数)と、乱数と、その乱数に対応するミラーデータ(補数)と、固有キー番号と、そのキー番号に対応するミラーデータ(補数)と、第2のキーワードと、そのキーワードに対応するミラーデータ(補数)が順に記憶される。
【0017】
このようにして、バックアップRAM16bには第1の記憶領域40と第2の記憶領域41が設けられ、また、EEPROM17には第3の記憶領域42が設けられ、これら各記憶領域40,41,42には少なくとも乱数と固有キー番号に関するデータが記憶される。
【0018】
さらに、図2に示すように、ROM(制御ロジック)14には、
・イグニッションスイッチから操作信号を入力した際の処理プログラム、
・イグニッションスイッチ・オフ時のメインリレー制御のためのプログラム、
・EEPROMとのハンドリングのためのプログラム(メモリのデータ消去、書き込み、読み出し)、
・バックアップRAM上の保存データの確認(ミラーコードチェック)のためのプログラム、
・バックアップRAMとEEPROMの保存データを比較するためのプログラム(各データを呼び出し3つのデータを比較・照合する処理プログラム)、
・バックアップRAMとEEPROMのデータ異常時におけるデータ復旧のためのプログラム
を含む。
【0019】
次に、電子制御装置10の作用を、図3を用いて説明する。
CPU11はイグニッションスイッチがオン操作(パワーオン)されると、まずステップ100の処理を実行する。ステップ100においてCPU11は初期設定処理としてバックアップRAM16bの記憶領域40,41における乱数と固有キー番号についてのミラーコードチェックを実行する。つまり、図4に示すように、CPU11は乱数とその乱数のミラーコードの和を計算する。例えば、乱数は2バイトであり、そのミラーコードも2バイトであり、和は2バイトである。そして、CPU11はその和の数が16進数で表したとき「FFFF」になるか否か判定する。CPU11は和の数が「FFFF」になれば正常と判定し、ならなければ異常と判定する。同様に、固有キー番号についても固有キー番号とミラーコードの和を計算し、「FFFF」になるか判定する。
【0020】
CPU11は図3のステップ100においてミラーコードチェックを実行した結果、異常であれば、図5に示すように、バックアップRAM16bの2つの記憶領域40,41での乱数および固有キー番号データと、EEPROM17の記憶領域42での乱数および固有キー番号データを比較する。即ち、3つの記憶領域40,41,42での保存データを比較・照合する(3面チェックを行う)。そして、CPU11は3つのデータのうち少なくとも2つ以上一致していればそのデータは正しいものとし、詳しくは、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを正しいデータとして制御に供するものとする。また、CPU11は一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを他の一つの記憶領域での保存データとして書き換える。
【0021】
さらに、バッテリの再接続によるバックアップRAM16bでのデータ異常(データ消失等)をチェックするために次のことを行う。図2での第1のキーワードとそのミラーコードの和が16進数の「FFFF」になっているかチェック(ミラーコードチェック)するとともに第2のキーワードとそのミラーコードの和が16進数の「FFFF」になっているかチェック(ミラーコードチェック)する。そして、このようにして両方のキーワードのミラーコードチェックを行った結果、両方のキーワードが共に異常の場合にはバッテリが交換されたと判定する。この場合には、EEPROMの記憶領域42の値を真の値としてその値をバックアップRAMの記憶領域40,41に書き込む。
【0022】
このような図3のステップ100の処理を行った後、CPU11はステップ101の処理を実行する。CPU11はステップ101においてイモビ処理タイミングか否か判断し、イモビ処理タイミングであればステップ102に移行する。CPU11はステップ102においてバックアップRAMの記憶領域40または記憶領域41における乱数と固有キー番号を使い、イモビユニットとキー照合処理を実行する。この処理により正規キーでなかった場合にはエンジン始動等が禁止される。
【0023】
CPU11は図3のステップ101においてイモビ処理タイミングでないとき、またはステップ102の処理を行った後、ステップ103に移行する。CPU11はステップ103において1秒毎のミラーコードチェックタイミングか否か判定し、ミラーコードチェックタイミングであればステップ104に移行する。CPU11はステップ104においてバックアップRAMの記憶領域40,41での乱数と固有キー番号のミラーコードチェック処理を実行する。そして、CPU11は異常時のみEEPROMでの記憶領域42の乱数と固有キー番号のデータを含め、第1〜第3の記憶領域40,41,42の保存データについて3面チェックを行い、異常時にはデータを修正する。つまり、図5に示すように、バックアップRAMの記憶領域40での乱数と記憶領域41での乱数と、EEPROMの記憶領域42での乱数の3つのデータを比較して、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを正しいデータとして制御に供するものとする。また、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを他の一つの記憶領域での保存データとして書き換える。さらに、CPU11は3つとも異なっている場合にはEEPROMの記憶領域42でのデータ(乱数と固有キー番号)を正しいものとし、EEPROMの記憶領域42の値を真の値としてその値をバックアップRAMの記憶領域40,41に書き込む。
【0024】
同様に、固有キー番号についても同様にして行う。
このように、CPU11は通常時において定期的(例えば1秒毎)にバックアップRAMの記憶領域40,41でのミラーコードチェックを行い、保存データをチェックし、正常ならばバックアップRAMの記憶領域40,41での保存データを使い演算処理を行うこととする。また、ミラーコードチェックで異常が発見された場合はEEPROMの記憶領域42でのデータを呼び出しバックアップRAMの記憶領域40,41の2つのデータも含め多数決方式により正しいデータを決め、異常データを修正復旧する。さらに、通常は、バックアップRAMの記憶領域40,41でのデータのミラーチェックによる方法で、データの信頼性は確保できる。また、メモリサイズの小さいEEPROMの保存データの効率的な使用が可能となる。
【0025】
次に、CPU11は図3のステップ103においてミラーコードチェックタイミングでないとき、またはステップ104の処理を行った後、ステップ105に移行する。CPU11はステップ105においてイグニッションスイッチがオフ操作されたか否か判定し、オフ操作されていなければステップ101に戻り、ステップ101でイモビ処理タイミングであればステップ102でキー照合を行う。このとき、ステップ104での処理による正しいデータ(乱数と固有キー番号)が使われる。
【0026】
一方、ステップ105においてイグニッションスイッチがオフ操作されていればステップ106に移行する。ステップ106においてCPU11は所定時間メインリレー20をつないだ状態にする。そして、メインリレー20をつないだ状態においてCPU11はステップ107でバックアップRAMの記憶領域40,41とEEPROMの記憶領域42における保存データ(乱数および固有キー番号)を比較・照合する。この場合、バックアップRAMの記憶領域40,41でのデータは問題ないことが確認済みのため、EEPROMの記憶領域42でのデータに異常がないかをチェックすることになる。そして、CPU11は異常時のみEEPROMの記憶領域42におけるデータをバックアップRAMの記憶領域40,41のデータ(乱数および固有キー番号)で書き換え修正する。
【0027】
このステップ107の処理が終わった後においてメインリレー20が切られることになる。
以上説明してきたように、図1においてバッテリ30によりデータが消えないようにバックアップされるバックアップRAM16bにおいて第1の記憶領域40に保存対象のデータ(乱数と固有キー番号)を記憶するとともに、第2の記憶領域41に保存対象のデータと同じデータを記憶し、さらに、EEPROM17での第3の記憶領域42に保存対象のデータと同じデータを記憶する。そして、第1の判定手段としてのCPU11は図3のステップ103,104において第1,第2の記憶領域40,41での保存データをチェックしながらチェック後の正常なデータを制御に供する。また、第2の判定手段としてのCPU11はそのチェックにより異常がある場合、第1の記憶領域40での保存データと第2の記憶領域41での保存データと第3の記憶領域42での保存データを比較し(3面チェックを行い)、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを正しいデータとして制御に供する。
【0028】
よって、バックアップRAM16bでの第1および第2の記憶領域40,41とEEPROMでの第3の記憶領域42にデータを保存することにより、保存データの破壊に対しデフォルト値を持てない(イモビ等)データに対する信頼性を向上することができるとともに、通常はバックアップRAM16bでの保存データで演算処理されるため、処理そのものが高速にできる(演算処理効率を上げることができる)。その結果、より確実にデータの信頼性を確保することができるとともに保存対象データを迅速に処理することができる。
【0029】
さらに説明を加えるならば、一般的にEEPROMの特徴として電源を失ってもデータを保存でき、また、バッテリバックアップ可能なRAMの場合はCPUとバス接続されたRAMへの保存のためデータへのアクセスが高速である。逆に、欠点はEEPROMの場合、CPUとはシリアル接続されるEEPROMが多いため、EEPROM内データへのアクセスに時間がかかるとか消去や書き込み時に所定のプロセスを経る必要があるため、時間がかかる。さらに、EEPROMのメモリ容量はRAMやフラッシュROM等に比べるとかなり小さい。また、バッテリバックアップRAMは電源を失うとデータが消えてしまう問題がある。特に、イモビ関連のデータやインジェクタ調整値などのデータはその性格から本来デフォルト値を設定することが困難であり、また迅速に処理して始動性に影響がでないようにするためには電源を失ったくらいではデータを消失させたくはないし常時保存データを不揮発性メモリから迅速に読み出し演算処理を行う必要がある。そこで、本実施形態においては、保存対象のデータをEEPROMの記憶領域42とバッテリバック可能なRAM(バックアップRAM)の記憶領域40,41に書く構成にし、通常はバックアップRAMの記憶領域40,41での保存データのみで演算処理を行い、定期的なデータチェックで異常があればEEPROMの記憶領域42でのデータも使って正しいデータを得るようにした。
【0030】
また、図2に示すごとくバックアップRAMでの第1および第2の記憶領域40,41には、保存対象のデータ(乱数と固有キー番号)に加えてミラーデータを記憶し、図3のステップ104でのCPU11における保存データのチェックを、保存対象のデータとミラーデータとの和が所定値となっているか否か判定することにより行うようにした。よって、2つの異なるチェック方式の採用で、保存データの信頼性を向上させることができる。
【0031】
また、EEPROM17はシリアル通信線にて接続し、同EEPROM17へのアクセス頻度を下げたものとした。つまり、CPUとシリアル接続されるEEPROMへのアクセス頻度を下げ、事実上異常時のみアクセスされるものとした。このことからも、処理そのものを高速化できるとともに、不要なEEPROMアクセスを減らすことができる。
【0032】
また、CPU11は図3のステップ104において一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを他の一つの記憶領域での保存データとして書き換えるようにしたので、実用上好ましいものになる。
【0033】
また、CPU11は図3のステップ104において第1の記憶領域40での保存データと第2の記憶領域41での保存データと第3の記憶領域42での保存データを比較し、3つのデータとも異なる場合は第3の記憶領域(EEPROM)42での保存データを正しいデータとして制御に供するようにした。よって、バッテリの瞬断等に対する対策として好ましいものになる。
【0034】
なお、これまでの説明においては、保存するデータとしてイモビライザ用乱数と固有キー番号を想定したがこれに限らず、保存するデータはダイアグ情報やメーカ指定の個別情報や学習値等であってもよい。
【図面の簡単な説明】
【図1】実施の形態における電子制御装置の電気的構成図。
【図2】メモリに記憶するデータを説明するための図。
【図3】作用を説明するためのフローチャート。
【図4】ミラーコードチェックを説明するための図。
【図5】3面チェックを説明するための図。
【符号の説明】
10…電子制御装置、11…CPU、14…ROM(制御ロジック)、15…ROM(制御用データ)、16…RAM、16a…電源投入時にイニシャルで一度クリアされる記憶領域、16b…バッテリにてバックアップされる記憶領域(バックアップRAM)、17…EEPROM、30…バッテリ、40…記憶領域、41…記憶領域、42…記憶領域。
Claims (5)
- バッテリ(30)によりデータが消えないようにバックアップされ、保存対象のデータを記憶する第1の記憶領域(40)と前記保存対象のデータと同じデータを記憶する第2の記憶領域(41)を有するバックアップRAM(16b)と、
前記保存対象のデータと同じデータを記憶する第3の記憶領域(42)を有するEEPROM(17)と、
前記第1,第2の記憶領域(40,41)での保存データをチェックしながらチェック後の正常なデータを制御に供する第1の判定手段(11)と、
前記第1の判定手段(11)でのチェックにより異常がある場合、前記第1の記憶領域(40)での保存データと第2の記憶領域(41)での保存データと第3の記憶領域(42)での保存データを比較し、一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを正しいデータとして制御に供する第2の判定手段(11)と、
を備えたことを特徴とする車両用電子制御装置。 - 前記第1および第2の記憶領域(40,41)には、保存対象のデータに加えてミラーデータを記憶し、前記第1の判定手段(11)における保存データのチェックを、保存対象のデータとミラーデータとの和が所定値となっているか否か判定することにより行うようにしたことを特徴とする請求項1に記載の車両用電子制御装置。
- 前記EEPROM(17)はシリアル通信線にて接続され、同EEPROM(17)へのアクセス頻度を下げたことを特徴とする請求項1または2に記載の車両用電子制御装置。
- 前記第2の判定手段(11)において一つの記憶領域でのデータが他の二つの記憶領域でのデータと異なっている場合には二つの記憶領域でのデータを他の一つの記憶領域での保存データとして書き換えるようにしたことを特徴とする請求項1または2に記載の車両用電子制御装置。
- 前記第2の判定手段(11)において第1の記憶領域(40)での保存データと第2の記憶領域(41)での保存データと第3の記憶領域(42)での保存データを比較し、3つのデータとも異なる場合は第3の記憶領域(42)での保存データを正しいデータとして制御に供するようにしたことを特徴とする請求項1〜4のいずれか1項に記載の車両用電子制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002174446A JP2004021520A (ja) | 2002-06-14 | 2002-06-14 | 車両用電子制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002174446A JP2004021520A (ja) | 2002-06-14 | 2002-06-14 | 車両用電子制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004021520A true JP2004021520A (ja) | 2004-01-22 |
Family
ID=31173410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002174446A Pending JP2004021520A (ja) | 2002-06-14 | 2002-06-14 | 車両用電子制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004021520A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005076280A1 (ja) * | 2004-02-05 | 2005-08-18 | Renesas Technology Corp. | 半導体装置 |
JP2006293649A (ja) * | 2005-04-08 | 2006-10-26 | Denso Corp | 電子制御装置 |
EP2040166A1 (en) * | 2007-09-14 | 2009-03-25 | Denso Corporation | Memory management apparatus |
EP2042992A3 (en) * | 2007-08-03 | 2010-04-28 | Denso Corporation | Memory management apparatus |
JP2011166922A (ja) * | 2010-02-09 | 2011-08-25 | Hitachi Ltd | 保護継電装置 |
JP2020159994A (ja) * | 2019-03-28 | 2020-10-01 | 株式会社デンソー | 検出ユニット |
-
2002
- 2002-06-14 JP JP2002174446A patent/JP2004021520A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005076280A1 (ja) * | 2004-02-05 | 2005-08-18 | Renesas Technology Corp. | 半導体装置 |
JP2012178216A (ja) * | 2004-02-05 | 2012-09-13 | Renesas Electronics Corp | 半導体装置 |
JP2006293649A (ja) * | 2005-04-08 | 2006-10-26 | Denso Corp | 電子制御装置 |
JP4639920B2 (ja) * | 2005-04-08 | 2011-02-23 | 株式会社デンソー | 電子制御装置 |
EP2042992A3 (en) * | 2007-08-03 | 2010-04-28 | Denso Corporation | Memory management apparatus |
US8166353B2 (en) | 2007-08-03 | 2012-04-24 | Denso Corporation | Memory management apparatus |
EP2040166A1 (en) * | 2007-09-14 | 2009-03-25 | Denso Corporation | Memory management apparatus |
US8280579B2 (en) | 2007-09-14 | 2012-10-02 | Denso Corporation | Memory management apparatus |
JP2011166922A (ja) * | 2010-02-09 | 2011-08-25 | Hitachi Ltd | 保護継電装置 |
JP2020159994A (ja) * | 2019-03-28 | 2020-10-01 | 株式会社デンソー | 検出ユニット |
JP7234737B2 (ja) | 2019-03-28 | 2023-03-08 | 株式会社デンソー | 検出ユニット |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2040166B1 (en) | Memory management apparatus | |
JP3932654B2 (ja) | 車両用制御装置及び車両制御システム | |
JP4227149B2 (ja) | 電子制御装置の情報記憶方法 | |
US6401163B1 (en) | Apparatus and method for rewriting data from volatile memory to nonvolatile memory | |
US6430709B1 (en) | Apparatus and method for diagnosing microcomputer memory | |
US7203581B2 (en) | Electronic control unit for controlling updating of data in non-volatile memory | |
JP2009262676A (ja) | 電子制御装置 | |
JP4001088B2 (ja) | 電子制御装置 | |
JP2004021520A (ja) | 車両用電子制御装置 | |
JP2002041367A (ja) | 車両制御装置 | |
JP2008165729A (ja) | マイクロコンピュータ | |
JP3371682B2 (ja) | 半導体記憶装置 | |
JP6708596B2 (ja) | 電子制御装置及び制御プログラム検証方法 | |
JP2002334024A (ja) | 電子制御装置 | |
JPH08287697A (ja) | メモリ装置 | |
JP3960212B2 (ja) | 電子制御装置 | |
JP7029366B2 (ja) | 自動車用電子制御装置 | |
JP5516509B2 (ja) | プログラム書込システム | |
JP5872982B2 (ja) | 車両用制御装置 | |
JPH1199891A (ja) | 車載メモリの書き換えシステム | |
JP2004005152A (ja) | 不揮発性メモリの書き換え装置 | |
JP2001182607A (ja) | 車両制御装置 | |
EP4198788A1 (en) | Method and device for checking an integrity of data stored in a non-volatile memory of an electronic control unit of an vehicle | |
JP2011100416A (ja) | 車載電子制御装置およびメモリ制御方法 | |
KR100507064B1 (ko) | 차량의 엔진 시동시 데이터 프레임 체크 방법 |