JP5941993B2 - 互いに独立した複数の電子構成部品と中央処理装置との間の接続ラインにおける欠陥を検出する方法および装置 - Google Patents

Description

本発明は、１つの中央処理装置と互いに独立した複数の電子構成部品との間の接続ラインにおける欠陥を検出するための方法、対応する装置、並びに対応するコンピュータプログラム製品に関する。

リーダーカード（Ｌｅｉｔｅｒｋａｒｔｅ）における単数または複数のＡＳＩＣのＰＳＩ５インターフェース間のクロスカップリングテスト（ドイツ語：Ｔｅｓｔ ａｕｆ Ｋｒｅｕｚｖｅｒｋｏｐｐｌｕｎｇ）は、従来ではソフトウエア制御毎に実施されていた。しかしながらこれは非常に時間がかかる。何故ならばソフトウエア毎のテストの制御は、読み取り、および実行しようとする著しく多くの命令を必要とするからである。特に、安全性に関るすべてのシステムが走行開始前に基本的に検査されるべきである車両技術において、これは、構成部品として互いに接続された非常に多くのセンサを有する将来の車両において、車両が運転開始される前に、著しく長い時間を必要とすることを意味することがある。これは車両の使用者にとって、快適であるとは言えない。

以上のような背景から、本発明によれば、独立請求項に記載した方法、この方法を利用した装置、並びに対応するコンピュータプログラム製品が提案されている。好適な実施態様は、各従属請求項および以下の説明に記載されている。

本発明は、複数の電子コネクタユニットと互いに独立した複数の周辺装置との間の接続ラインにおける少なくとも１つの欠陥を検出するための方法を提供するものであり、前記コネクタユニットがコントロールユニット内に揮発性にプログラミングされたアルゴリズムによって制御され、前記周辺装置と前記コネクタユニットとの間の前記接続ラインが、それぞれ少なくとも１つの２線式信号ラインによって構成されており、前記方法は、
欠陥の検出を開始するために、前記コントロールユニットから、前記コネクタユニットのうち第１のコネクタユニットにスタート信号をアウトプットするステップを有しており、
前記テスト信号を前記第１のコネクタユニットのインターフェースに印加するステップを有し、この際に、前記テスト信号の印加が前記第１のコネクタユニット内に不揮発性にプログラミングされた第１のアルゴリズムによって監視され、および／または制御され、
前記第２のコネクタユニットのインターフェースへの前記テスト信号の過結合を検出するステップを有し、この検出するステップにおいて前記過結合を表わす欠陥データを第１のレジスタ内にファイルし、この際に、欠陥データの検出およびファイルが、前記第２のコネクタユニット内に不揮発性にプログラミングされた第２のアルゴリズムによって監視され、および／または制御され、
前記第１のコネクタユニットと複数の前記周辺装置との間の接続ラインにおける前記欠陥を検出するために、少なくとも１つの前記欠陥データを少なくとも第１のレジスタから前記コントロールユニットによって読み取るステップを有している。

本発明はさらに、前記本発明による方法のステップまたはその変化例に対応する装置において実施若しくは実行するように構成された装置を提供する。このような装置として構成された本発明の変化実施例によっても、本発明に基づく課題を迅速および効果的に解決することができる。

装置とはもっぱら、センサ信号を処理し、それに応じて制御信号をアウトプットする電気機器であってよい。この装置は、ハードウエアおよび／またはソフトウエアとして構成されるインターフェースを有していてよい。ハードウエア的な構成において、インターフェースは、例えば装置の様々な機能を含有するいわゆるシステムＡＳＩＣの一部であってよい。しかしながらまた、このインターフェースは、固有の集積回路であるかまたは少なくとも部分的に不連続的な素子より成っていてもよい。ソフトウエア的な構成において、インターフェースは例えば別のソフトウエアモジュールの隣のマイクロコントローラに設けられたソフトウエアモジュールであってよい。過結合（Ｕｅｂｅｒｋｏｐｐｅｌｎ）とは、２つの電路間における導電接続による、および／または非常に接近している２つの電路間における信号のワイヤレス伝送による、電気信号の伝送のことである。

また、プログラムコードを有するコンピュータプログラム製品も有利である。このプログラムコードは、機械読み取り可能なキャリア例えば半導体メモリー、ハードディスクまたは光学メモリーに記憶することができ、前記プログラム製品が、コンピュータまたは装置において実行されるときに、前記実施形態のうちの１つに記載された方法を実施するために用いられる。

周辺装置とは、別個の固有のハウジング内に配置され、接続ラインを介して別の構成要素に電気的に接続または少なくとも接続可能である電子素子のことであってよい。本明細書における周辺装置として、例えば半導体デバイスまたはセンサを挙げることができる。コネクタユニットとは、中央処理装置と周辺装置との間で信号を伝送するためのテスト機能を拡張したインターフェースを構成する電子構成部品のことである。このようなコネクタユニットは、例えばＡＳＩＣとして設計されており、このＡＳＩＣ内に制御命令または制御アルゴリズムの固定的な配線が実装されている。インターフェースとは、信号を伝送するための装置、例えばケーブルまたはコネクタのことである。テスト信号とは、予め規定された応力、特に所定の予め規定された時間に亘って加えられる静応力を有する信号のことであってよい。テスト信号の過結合とは、例えば２つのインターフェース間における欠陥絶縁に起因する、別のインターフェースへのテスト信号の影響のことであってよい。このような欠陥絶縁の原因は、例えばインターフェースの製造時において、はんだラグが誤って付着すること、またはインターフェースのケーブルの絶縁被覆部の損傷によるものであってよい。欠陥データとは、一般的に、欠陥が存在する情報のことであってよい。レジスタとは、発生した欠陥に関する情報を記録するメモリーのことであってよい。アルゴリズムとは、命令を処理するための処理規則のことであってよく、この処理規則は、固定的につまり静的に構成部品のハードウエア内に実装されている。特に、アルゴリズムは不揮発性に実装されており、つまりソフトウエアとして構成部品の対応するコンピュータユニット内にロード可能ではないので、構成部品の無通電または無電流切り替え後に、構成部品のコンピュータユニットから再び消去される。

本発明は、ソフトウエア毎に制御されたクロスカップリングテストのために必要な比較的長い時間および複雑さが、ハードウエアに基づくテストによって減少され得る、という認識に基づいている。特に、例えば周辺センサまたはこの周辺センサ内のＡＳＩＣを接触接続させるために形成されたコネクタユニットは、ハードウエア回路を有していてよく、このハードウエア回路内に、クロスカップリングテストを制御するためのアルゴリズムが実装されている。このような形式で、例えばＰＳＩ５インターフェースを備えた制御機器の、車両始動後の運転準備を迅速に得ることができる。

本発明の実施形態に従って、検出するステップにおいて、さらに、第１のコネクタユニットの第２のインターフェースへのテスト信号の過結合の検出、および前記過結合を表わす第２の欠陥データの第２のレジスタ内へのファイルを行い、この際に、第１のコネクタユニットの第２のインターフェースへのテスト信号の過結合の検出、および第２の欠陥データのファイルが第１のアルゴリズムにより監視かつ／または制御されるようになっていれば、好都合である。本発明の、このような実施形態によればさらに、別のコネクタユニットへのテスト信号の影響だけではなく、テスト信号をアウトプットするコネクタユニットの影響も測定することができ、それによってここで提案された試みは、各コネクタユニット間の接続を検査するためだけではなく、固有のコネクタユニットが各インターフェースの接続を検査するためにも適している。

本発明の別の実施形態によれば、さらに、第２のコネクタユニットのインターフェースに別のテスト信号を印加するステップが設けられており、この場合、別のテスト信号の印加が第２のアルゴリズムによって監視、および／または制御され、さらに、第１のコネクタユニット内における第１のインターフェースへの別のテスト信号の過結合を検出し、および別のテスト信号の過結合を表わす第３の欠陥データを第３のレジスタ内にファイルするステップが設けられており、この場合、別のテスト信号の過結合を検出し、および第３の欠陥データをファイルするステップが第１のアルゴリズムによって監視される。本発明の、このような実施形態は、１つのコネクタユニットだけではなく複数のコネクタユニットを、構成部品間の接続ラインに欠陥がないことを検査するための「マスタ」として使用できる可能性を提供する。このような形式で、非常に多くの可能な欠陥を検査することができる。

本発明の追加的な実施形態によれば、別のテスト信号の過結合を検出するステップにおいてさらに、第２のコネクタユニットの少なくとも１つの第２のインターフェースへの別のテスト信号の過結合を検出し、および過結合を表わす第４の欠陥データを第４のレジスタ内にファイル可能で、この場合、別のテスト信号の過結合の検出および前記第４の欠陥データのファイルが、第２のアルゴリズムによって監視され、および／または制御される。本発明の、このような形式の実施形態は、同様に、第２のコネクタユニットが別のテスト信号をアウトプットするためのマスタとして使用された場合でも、第２のコネクタユニットの２つのインターフェース間の接続部内の欠陥を検出することができる、という利点を提供する。

ソフトウエア制御された中央処理装置の負荷軽減を得るために、構成部品間の接続ライン内における複数の欠陥の検出を、ハードウエア内に実装された単数または複数のアルゴリズムによって実施するべきである。従って、各コネクタユニットの、相応のテスト信号をアウトプットするための「マスタ」への切り替えを、同様に各コネクタユニット内の相応のアルゴリズムによって行うようにすれば、特に好都合である。従って、本発明の別の実施形態によれば、第２のアルゴリズムによる別のテスト信号の印加を開始するために、別のテスト信号を印加するステップの前に、制御信号が第１のアルゴリズムから第２のアルゴリズムへアウトプットされ得る。

中央処理装置のコントロールユニットと複数のコネクタユニットとの間の接続をできるだけ迅速および効果的に検査することができるようにするために、第１のコネクタユニットのインターフェースへのテスト信号の印加後に、第２のコネクタユニットのインターフェースへのテスト信号の影響を評価するだけではなく、単数または複数の別のインターフェースへのテスト信号の影響も評価されるべきである。従って、本発明の好適な実施形態によれば、検出するステップにおいてさらに、少なくとも１つの第３のコネクタユニットのインターフェースへの前記テスト信号の過結合を検出し、および前記第３のコネクタユニットの前記インターフェースへの前記テスト信号の過結合を表わす第５の欠陥データを第５のレジスタ内にファイルし、この際に、前記第３のコネクタユニットの前記インターフェースへの前記テスト信号の過結合の検出、および前記第５の欠陥データのファイルが、前記第３のコネクタユニット内に不揮発性にプログラミングされた第３のアルゴリズムによって監視され、および／または制御される。

別のインターフェースへのテスト信号の過結合を正確に検出することを保証するために、第１のコネクタユニットのインターフェースにおけるテスト信号の過渡振動を考慮する必要がある。従って、本発明の実施形態によれば、印加するステップと検出するステップとの間に、予め規定された待機時間が設けられ得る。

当該の構成部品内の欠陥データを特に迅速にメモリーするために、または検出された欠陥データを中央処理装置のコントロールユニットによって特に迅速に読み取るために、本発明の特別な実施例によれば、検出するステップにおいて第１のレジスタ内への欠陥データのファイルを行い、この場合、第１のレジスタが第２のコネクタユニットの一部であるか、または前記第１のレジスタが中央処理装置のコントロールユニットの一部である。

特に好適には、以上提案された試みは、前記方法が、第１のコネクタユニット内の少なくともインターフェースとしての、および第２のコネクタユニット内のインターフェースとしてのＰＳＩ５インターフェースを用いて実行されるシナリオにおいて使用することができる。

本発明を以下に、添付の図面を用いて詳しく説明する。

本発明の１実施例が使用される車両のブロック制御回路図である。 方法としての本発明の１実施例のフローチャートである。 本発明の１実施例に使用するための方法の詳細を示す別のフローチャートである。 本発明の１実施例に使用するための方法の詳細を示す別のフローチャートである。

以下に記載された本発明の好適な実施例において、異なる図面に示された、類似の作用を有する要素には同じまたは類似の符号が使用されており、この場合、これらの要素の繰り返しの説明は省かれる。

図１は、本発明の１実施例が使用される車両１００のブロック図が示されている。図面にはソフトウエア制御される中央処理装置１１０が設けられている。中央処理装置１１０はコントロールユニット１１５を有しており、該コントロールユニット１１５は、マイクロコントローラまたはデジタル信号処理装置として構成されていて、例えばＳＰＩバス１１６を介してコネクタユニット１１７に接続されており、このコネクタユニット１１７は、以下に詳しく説明されている外部ユニットと接触するためのハードウエアインターフェースとして設けられている。コネクタユニット１１７は、それぞれ２線式信号ライン（例えばＰＳＩ５接続ラインまたはインターフェースの形）として構成された接続ライン１２０を介して、複数の周辺装置１３０のインターフェースに接続されている。この場合、図１には、共通性を制限することなしに、３つの周辺装置１３０だけ、つまり第１の装置１３０ａ、第２の装置１３０ｂおよび第３の装置１３０ｃだけが示されている。しかしながらその他の（図１には明確に示されていない）装置１３０が設けられていてよい。これらの装置１３０は、相応の接続ライン１２０によって、それぞれ所属のコネクタユニット１１７に接続されている。コネクタユニット１１７はそれぞれ、例えば第１のインターフェース１４０と、第２のインターフェース１５０と、当該のコネクタユニット１１７のハードウエア内に不揮発性にメモリーされたアルゴリズム１６０と、レジスタ１７０とを有しており、このレジスタ１７０に単数または複数の欠陥データがメモリーされ得る。

周辺装置１３０はセンサ（例えば加速度センサ、圧力センサまたは固体伝播音センサ等）であってよい。これらのセンサは、相応のセンサ信号をコネクタユニット１１７のインターフェース１４０または１５０のうちの一方に送信するので、当該のコネクタユニット１１７は、それぞれ該当するセンサから送信された信号を評価し、例えば乗員保護手段、例えばエアバッグ１８０、または車両１００の乗員１９５の安全性を最適化するためのベルトテンショナ１９０等を作動させることができる。

中央処理装置１１０のそれぞれのコネクタユニット１１７の個別のインターフェース１４０若しくは１５０を、中央処理装置のコントロールユニット１１５に接続するために、例えば第１のコネクタユニット１１７ａの第１のインターフェース１４０ａが第１の接続ライン１２０ａを介して第１の周辺装置１３０ａに接続されていて、第１のコネクタユニット１１７ａの第２のインターフェース１５０ａが第２の接続ライン１２０ｂを介して第１の周辺装置１３０ａに接続されていて、第２のコネクタユニット１１７ｂの第１のインターフェース１４０ｂが第３の接続ライン１２０ｃを介して第２の周辺装置１３０ｂに接続されていて、第２のコネクタユニット１１７ｂの第２のインターフェース１５０ｂが第４の接続ライン１２０ｄを介して同様に第２の周辺装置１３０ｂに接続されていて、第３のコネクタユニット１１７ｃの第１のインターフェース１４０ｃが第５の接続ライン１２０ｅを介して第３の周辺装置１３０ｃに接続されていて、第３のコネクタユニット１１７ｃの第２のインターフェース１５０ｃが第６の接続ライン１２０ｆを介して中央処理装置１１０の第３の周辺装置１３０ｃに接続されている。また、各周辺装置１３０がそれぞれ、１つの接続ライン１２０だけを介して、中央処理装置１１０の対応するコネクタユニット１１７に接続されていてもよい。

各接続ライン１２０の正しい機能および欠陥がないことを検査するために、従来では、検査アルゴリズムが、中央処理装置１１０においてソフトウエア制御されたコントロールユニット１１５によって実施されていたが、これはコントロールユニット１１５で検査アルゴリズムの個別のコマンドを読み取り、解釈し、実行することによって費用がかかり、しかも速度が遅い。ここで提案された試みによれば、例えば、第１のコネクタユニット１１７ａのハードウエア内に実装されたアルゴリズム１６０ａによって、若しくはこのアルゴリズム１６０ａを実行できる、相応に構成されたコントロールユニットによって欠陥検査の実施を開始するために、コントロールユニット１１５から信号が第１のコネクタユニット１１７ａに送信される。

このために、例えばテスト信号が第１のコネクタユニット１１７ａの第１のインターフェース１４０ａに印加される。このテスト信号は、例えば予め規定された電圧レベルが第１の接続ライン１２０ａの２つの電線間に印加されることにあってよい。例えば第１の接続ライン１２０ａの電線のうちの１つと第３の接続ライン１２０ｃの電線との間の絶縁不良またははんだラグ１２５によって、ライン１２０内に欠陥が存在すると、この欠陥は、第２のコネクタユニット１１７ｂの第１のインターフェース１４０ｂにおいて検知され得る。この場合、例えば第３の接続ライン１２０ｃの電圧レベルは、はんだラグ１２５の形の欠陥が存在しない場合におけるよりも高い。従って、第２のコネクタユニット１１７ｂの第１のインターフェース１４０ｂにおいて、テスト信号が第１の接続ライン１２０ａから第３の接続ライン１２０ｃへ過結合したことが検出され得る。この場合、第２のコネクタユニット１１７ｂは、テスト信号が接続ライン１２０ｃおよび１２０ｄのうち１つにインターフェース１４０ｂまたは１５０ｂを介してアウトプットされるのではなく、むしろ、第３かつ／または第４の接続ライン１２０若しくは１２０ｄへのテスト信号の過結合がそれぞれのインターフェース１４０ｂおよび１５０ｂにおいて監視される状態にある。例えば欠陥１２５の存在によって、テスト信号が第３の接続ライン１２０ｃに過結合したことが検知されると、これは、第２のコネクタユニット１１７ｂのハードウエアに固定的にプログラミングされたアルゴリズム１６０ｂによって検出されて、第２のコネクタユニット１１７ｂの相応のメモリー若しくは相応のレジスタ１７０ｂにメモリーされ得る。

前記形式で、第１の接続ライン１２０ａと第５の接続ライン１２０ｅとの間の欠陥も、第３のコネクタユニット１１７ｃの第１のインターフェース１４０ｃにおいて検知されることが可能で、この場合、この欠陥は例えば第２のはんだラグ１２６に起因する。この場合、第３のコネクタユニット１１７ｃのハードウエアに不揮発性にプログラミングされたアルゴリズム１６０ｃを使用することによって、この欠陥を表わす欠陥データを、第３のコネクタユニット１１７ｃの第１のインターフェース１４０ｃにおいて検出して、この欠陥データを第３のコネクタユニット１１７ｃのレジスタまたはメモリー１７０ｃにメモリーすることができる。

唯一の周辺装置例えば第１の周辺装置１３０ａのインターフェースにおいて、第１の接続ライン１２０ａと第２の接続ライン１２０ｂとの間の欠陥（例えば短絡１２７による）も検出するために、アルゴリズム１６０ａまたはこのアルゴリズム１６０ａを実行するコントロールユニットも、第１のコネクタユニット１１７ａの第２のインターフェース１５０ａにおいて、この欠陥１２７を表わす欠陥データを記録し、メモリーまたはレジスタ１７０ａにメモリーすることができる。

接続ライン内に発生するできるだけすべての欠陥を検出できるようにするために、第１のコネクタユニット１１７ａのアルゴリズム１６０ａによって、制御信号を（中央処理装置１１０の例えばＳＰＩバス１１６およびコントロールユニット１１５を介して）、第２のコネクタユニット１１７ｂのアルゴリズム１６０ｂ（またはこのアルゴリズムを実行するコントロールユニット）に送信することができ、次いでこのアルゴリズム１６０ｂが第２のコネクタユニット１１７ｂ（若しくはこのアルゴリズム１６０ｂを第２のコネクタユニット１１７ｂにおいて実行するコントロールユニット）内で、例えば（別の）テスト信号を第２のコネクタユニット１１７ｂの第１のインターフェース１４０ｂを介して第３の接続ライン１２０ｃにアウトプットする。この別のテスト信号は例えばその形状および振幅が、第１のコネクタユニット１１７ａの第１のインターフェース１４０ａを介してアウトプットされたテスト信号に相当していてよい。このような形式で、例えば、第１の接続ライン１２０ａと第３の接続ライン１２０ｃとの間のはんだラグにより形成される欠陥１２５は、第１のコネクタユニット１１７ａの第１のインターフェース１４０ａ内でも検知され、メモリー１７０ａ内に、この欠陥１２５を表わす相応の欠陥データによりファイルされる。

前記手順の繰り返しによって、例えば図１に示されたインターフェース１４０若しくは１５０をそれぞれマスタインターフェースとして用いることができ、このマスタインターフェースを介して、相応のテスト信号が所属の接続ライン１２０にアウトプットされ、この際に、同じコネクタユニットまたは別のコネクタユニットに属する別のインターフェースにおいて、それぞれのインターフェースの、マスタインターフェースに印加されたテスト信号の過結合に関する検査が可能である。この検査は、対応するソフトウエアコードを実行することなしに、中央処理装置１１０のコントロールユニット１１５において行うことができ、それによって、接続ライン１２０内における欠陥がないことの検査を、ソフトウエア制御されたアルゴリズムを使用して行うのに対して著しく迅速に実施することができる。

次いで、個別のコネクタユニット１１７のレジスタ１７０内にメモリーされた欠陥データが、例えば中央処理装置１１０のコントロールユニット１１５によって読み取られ、それによってそれぞれの接続ライン１２０の欠陥状況が検出される。欠陥データの読み取りは、例えば中央処理装置１１０において再びソフトウエアをベースとしたアルゴリズムを使用して行われる。何故ならば、欠陥データの読み取りは、それ程多くの処理すべきコマンドを必要としないので、十分迅速に実行できるからである。また、１つのレジスタがすべてのインターフェースの欠陥記録を収録していれば、１つの読み取りコマンドを必要とするだけである。

これに対して、ソフトウエアによって制御されたクロスカップリングテスト（従来技術において行われているような）は、検査しようとする（ＰＳＩ５−）インターフェースにおいて多くの制御コマンドを必要とする。各ＰＳＩ５インターフェースは、ソフトウエアコマンドによってオン／オフされなければならず、すべてのインターフェースの状況が各スイッチオンコマンドに応じて検出されなければならない。

図２は、中央処理装置内に揮発性にプログラミングされたアルゴリズムによって制御された中央処理装置と、互いに独立した複数の電子構成部品との間の接続ラインにおける少なくとも１つの欠陥を検出するための方法２００としての、本発明の１実施例のフローチャートを示す。中央処理装置と複数の構成部品との間の接続ラインは、それぞれ２線式ラインによって構成されている。この方法２００は、欠陥の検出を開始するための、中央処理装置から第１の構成部品にスタート信号をアウトプットするステップ２１０を有している。さらに、この方法２００は、テスト信号を前記第１の構成部品のインターフェースに印加するステップ２２０を有しており、この場合、テスト信号の印加は、第１の構成部品内に不揮発性にプログラミングされた第１のアルゴリズムによって監視される。これによって、アースへの短絡のモニタが実現される。さらに、この方法２００は、第２の構成部品のインターフェースへのテスト信号の過結合を検出するステップ２３０を有し、このステップ２３０において過結合を表わす欠陥データを第１のレジスタにファイルし、この場合、欠陥データの検出およびファイルは、第２の構成部品内に不揮発性にプログラミングされた第２のアルゴリズムによって監視される。さらにこの方法は、中央処理装置と複数の構成部品との間の接続ライン内の欠陥を検出するために、中央処理装置によって少なくとも第１のレジスタから少なくとも１つの欠陥データを読み取るステップ２４０を有している。

ハードウエアをベースにしたクロスカップリングテストによれば、前述されているように、テスト時間の短縮と同時に、（ソフトウエア制御されたメイン−）プロセッサの負荷軽減が得られる。これは、テスト実行中にプロセッサによる介入制御を必要としない自動的なテスト手順によって得られる。標準的には、コマンド「クロスカップリングテストの開始」および「テスト結果の読み取り」で十分である。これによって、プロセッサにおいて実行されるアルゴリズムのソフトウエアの複雑さは特に軽減される。

テスト開始後に、テスト回路によって個別のインターフェースの作動および状況検出が行われる。テスト結果は、結果レジスタ内にメモリーされる。

テスト手順は、基板上に設けられた（ＰＳＩ５−）インターフェースを有する構成部品（例えばＡＳＩＣとして構成されている）の数に基づいている。多数の構成部品若しくはＡＳＩＣにおいては、その（ＰＳＩ５−）インターフェースを短時間だけ逐次作動させる（つまり、当該のインターフェースにテスト信号を供給する）他の「マスタ（ＡＳＩＣ）」に向かって、構成部品（ＡＳＩＣ）が１つずつ、およびそれぞれ作動されていないインターフェースが、結合に関して、図３に関連して詳細が記載されているように、監視される。

図３は、例えばマスタＡＳＩＣ、即ちインターフェースにテスト信号を印加するコネクタユニットにおいて実行されるステップのフローチャートを示す。第１のステップ３０５で、相応のコネクタユニットが（例えば図１に示したような中央処理装置１１０から）信号を受信し、それによって当該のマスタコネクタユニットは、マスタコネクタユニットとして作業してよいか若しくは作業すべきであることを検知できる。このような信号が受信されないと、回路３０７に沿ってステップ３０５に戻り、それにより当該のコネクタユニットが再び、マスタコネクタユニットとして作業してよいか若しくは作業すべきである、というコントロールユニット１１５の相応の信号を待つ。ステップ３０５において、当該のコネクタユニットがマスタコネクタユニットとして作業してよいか若しくは作業すべきである、ということが検知されると、次のステップ３０９において、接続ラインに通じるすべてのインターフェースがスイッチオフされている（つまり非作動である）かどうかが検査される。したがって、ステップ３０９において、すべてのＰＳＩインターフェースがスイッチオフされているかどうかが検査される。そうでなければ、回路３１１に従ってステップ３０５に戻り、新たに、当該のコネクタユニットがマスタコネクタユニットとして作業すべきである、との信号を待つ。ステップ３０９において、接続ラインにおけるすべてのインターフェースがスイッチオフされたことが検知されると、次のステップ３１３に移行され、このステップ３１３において、構成部品のｎ番目のインターフェースで電源（例えばバッテリ）への短絡がないかどうかが、検査され、この際に変数ｎは自然数（１から始まる）を表わす。ステップ３１３において、実際にコネクタユニットのｎ番目のインターフェースで短絡がないことが検出されると、ステップ３１５においてｎ番目のインターフェースがスイッチオンされ、後続の対応するステップ３１７が所定の時間だけ待機され、これによって、ｎ番目のインターフェースに接続された接続ラインにおいて電圧レベルが形成され得る。続いてステップ３１９において、ｎ番目のインターフェースにおける電圧を監視するインターフェース電圧コンパレータの（フィルタリングされた）出力が、所定の閾値よりも高いかどうかが検査される。そうでなければ、回路３２１に従ってレジスタ１７０内に（図１に従って）、欠陥「アースへの短絡」を表わす欠陥データがメモリーされる。続いて、以下に詳しく説明されるステップ３２３へ移行される。これに対して、ステップ３１９においてｎ番目のインターフェースへの出力が閾値よりも高いことが確認されると、次のステップ３２３で、コネクタユニットの別のインターフェースを監視するインターフェース電圧コンパレータの（フィルタリングされた）出力が同様に、所定の若しくは前記の閾値よりも高い値を提供するかどうかが検査される。そうであれば、次のステップ３２５で（欠陥データとしての）論理的な「１」が、（例えば同様にメモリー１７０内に配置されていてよい）クロスカップリング結果レジスタ内に書き込まれ、これによって、欠陥が短絡の形で、またはｎ番目のインターフェースと当該の（マスタ）コネクタユニットの別のインターフェースとの間の低抵抗の接続の形で検知され得る。続いて、ステップ３２７において、コネクタユニットのｎ番目のインターフェースがスイッチオフされる。ステップ３２３において、別のインターフェースを監視するインターフェース電圧コンパレータの出力が閾値よりも高くない値を供給するか、若しくは当該の（マスタ）コネクタユニットの別のインターフェースを監視するすべてのインターフェース電圧コンパレータの出力がすべての相応の閾値よりも高くない値を供給することが検知されると、同様にステップ３２７に移行され、このステップ３２７においてｎ番目のインターフェースがスイッチオフされる。ステップ３２７において、ｎ番目のインターフェースがスイッチオフされた後で、ステップ３２９において、予め規定された過渡時間の待機が行われる。ステップ３２９に続いて、ステップ３３１において、変数が、当該の（マスタ）コネクタユニットにおけるインターフェースの最大数ｎｍａｘを表わす数に相当するかどうかが検査される。ステップ３１３において欠陥「電源電圧への短絡」（つまり例えばバッテリへの短絡）が検知される場合も、電源電圧例えばバッテリへの短絡を表わす欠陥データがメモリーされ（ステップ３３２）、さらにステップ３３１へ移行される。ステップ３３１において、最新の使用された変数ｎが、当該の（マスタ）コネクタユニットにおけるインターフェースの最大数ｎｍａｘよりも実際に小さいことが検知されると、変数ｎは値１に増加され、ステップ３０９へ移行される。ステップ３３１において、最新の使用された変数ｎが、当該の（マスタ）コネクタユニットにおけるインターフェースの最大数ｎｍａｘよりも小さくないことが検知されると、ステップ３０５へ戻って移行される。

図４に示したフローチャートを用いて詳しく記載されているように、別のコネクタユニット（例えば、この場合「スレーブＡＳＩＣ」または従属的なＡＳＩＣとして作業するＡＳＩＣ）は、モニターモードに切り替えられ、その（ＰＳＩ５−）インターフェースが、場合によってはマスタＡＳＩＣ（ＰＳＩ５−）インターフェースと結合しているかどうかを監視する。

図４は、従属的に作業する構成部品（つまり例えば従属的なＡＳＩＣ、つまりマスタＡＳＩＣとして作業しないＡＳＩＣ、またはマスタコネクタユニットとして作業しない構成部品）において実行されるステップのフローチャートを示す。これらのステップは、マスタコネクタユニットとして作業しない、図１に示したすべてのコネクタユニットと並行して（図４に矢印４０３で示されているように）実行される。第１のステップ４０５において、当該の構成部品が（例えば中央処理装置１１０のコントロールユニット１１５から）、当該のコネクタユニットが制御されたコネクタユニットとして（つまりスレーブコネクタユニットとして）作業するべきである、という信号を受信したかどうかが検査される。そうであれば、次のステップ４０７へ移行し、このステップ４０７において、それぞれのコネクタユニットの当該のインターフェースを監視するインターフェース電圧コンパレータの出力の（フィルタリングされた）値が、所定の閾値を越えたかどうかが検査される。そうであれば、さらに次のステップ４０９において、テスト信号が（従属的な）コネクタユニットの当該のインターフェースに過結合した欠陥を表わす欠陥データが相応のクロスカップリング結果レジスタ内に書き込まれる。

本発明が製品内で実行されているかどうかを検査するために、クロスカップリングテストを作動させ、および結果レジスタを読み取るための制御コマンドが、ＡＳＩＣ内に本発明が組み込まれているための証拠を提供することができる。テスト実施中にプロセッサとＡＳＩＣとの間の通信が中断されても、テスト終了後に結果レジスタ内に正しいテスト結果がメモリーされていれば、ハードウエアをベースにしたテストのための明確な証明が可能である。

以上記載され、図面に示された実施例は、例として選択されただけである。様々な実施例を、完全にまたは個別の特徴に関連して互いに組み合わせることができる。１つの実施例が、別の実施例の特徴によって補われてもよい。

さらに、本発明による方法ステップは繰り返し、および前記記載された順序とは異なる順序で実施されてよい。

１つの実施例が、第１の特徴と第２の特徴との間で「および／または」接続を包含している場合、これは、この実施例が１実施形態に従って第１の特徴も第２の特徴も有しており、また別の実施形態に従って第１の特徴だけまたは第２の特徴だけを有しているという意味である。

１００ 車両
１１０ 中央処理装置
１１５ コントロールユニット
１１６ ＳＰＩバス
１１７，１１７ａ，１１７ｂ，１１７ｃ コネクタユニット
１２０，１２０ａ，１２０ｂ，１２０ｃ，１２０ｄ，１２０ｅ 接続ライン
１２５ 欠陥、はんだラグ
１２６ 第２のはんだラグ
１２７ 欠陥、短絡
１３０，１３０ａ，１３０ｂ，１３０ｃ 周辺装置
１４０，１４０ａ，１４０ｂ 第１のインターフェース
１５０，１５０ａ，１５０ｂ，１５０ｃ 第２のインターフェース
１６０，１６０ａ，１６０ｂ アルゴリズム
１７０，１７０ａ，１７０ｂ，１７０ｃ レジスタ
１８０ エアバッグ
１９０ ベルトテンショナ
１９５ 乗員
２００ 方法
２１０，２２０，２３０，２４０ ステップ、
３０５，３０９，３１３，３１５，３１７，３１９，３２３，３２５，３２７，３２９，３３１，３３２ ステップ
３０７，３１１，３２１ 回路
４０３ 矢印
４０５，４０７，４０９ ステップ

Claims (10)

1. コンピュータに複数の電子コネクタユニット（１１７ａ−ｃ）と互いに独立した複数の周辺装置（１３０）との間の接続ライン（１２０）における少なくとも１つの欠陥（１２５，１２６，１２７）を検出する機能を実現させるためのプログラムであって、
   前記コネクタユニット（１１７ａ−ｃ）がコントロールユニット（１１５）内に揮発性にプログラミングされたアルゴリズムによって制御され、前記周辺装置（１３０ａ−ｃ）と前記コネクタユニット（１１７）との間の前記接続ライン（１２０）が、それぞれ少なくとも１つの２線式信号ラインによって構成されており、
   次のステップをコンピュータに実行させることにより前記機能を実現させるためのプログラム
   − 前記欠陥（１２５）の検出を開始するために、前記コントロールユニット（１１５）から、前記コネクタユニット（１１７ａ）の第１の周辺装置（１３０ａ）にスタート信号をアウトプットするステップ（２１０）
   − テスト信号を前記第１のコネクタユニット（１１７ａ）のインターフェース（１４０ａ）に印加するステップ（２２０）を有し、この際に、前記テスト信号の印加を前記第１のコネクタユニット（１１７ａ）内に不揮発性にプログラミングされた第１のアルゴリズム（１６０ａ）によって監視し、および／または制御し、
   − 前記第２のコネクタユニット（１１７ｂ）のインターフェース（１４０ｂ）への前記テスト信号の過結合を検出するステップ（２３０）を有し、該ステップ（２３０）において前記過結合を表わす欠陥データを第１のレジスタ（１７０ｂ）内にファイルし、この際に、欠陥データの検出およびファイルを、前記第２のコネクタユニット（１１７ｂ）内に不揮発性にプログラミングされた第２のアルゴリズム（１６０ｂ）によって監視し、および／または制御し、
   − 前記第１のコネクタユニット（１１７ａ）と複数の前記周辺装置（１３０）との間の接続ライン（１２０）における前記欠陥を検出するために、少なくとも１つの前記欠陥データを前記少なくとも第１のレジスタ（１７０ｂ）から前記コントロールユニット（１１５）によって読み取るステップ（２４０）。
2. 前記検出するステップ（２３０）において、さらに、前記第１のコネクタユニット（１１７ａ）の第２のインターフェース（１５０ａ）への前記テスト信号の過結合の検出、および前記過結合を表わす第２の欠陥データの第２のレジスタ（１７０ａ）内へのファイルを行い、前記第１のコネクタユニット（１１７ａ）の前記第２のインターフェース（１５０ａ）への前記テスト信号の過結合の検出、および前記第２の欠陥データのファイルを前記第１のアルゴリズム（１６０ａ）により監視することを特徴とする、請求項１記載のプログラム。
3. 前記第２のコネクタユニット（１１７ｂ）の前記インターフェース（１４０ｂ）に別のテスト信号を印加するステップを有しており、前記別のテスト信号の印加を前記第２のアルゴリズム（１６０ｂ）によって監視し、さらに、前記第１のコネクタユニット（１１７ａ）の前記第１のインターフェース（１４０ａ）への別のテスト信号の過結合を検出し、および前記別のテスト信号の過結合を表わす第３の欠陥データを第３のレジスタ（１７０ａ）内にファイルするステップを有しており、別のテスト信号の過結合を検出し、および第３の欠陥データをファイルする前記ステップを前記第１のアルゴリズム（１６０ａ）によって監視し、および／または制御することを特徴とする、請求項１または２のいずれか１項記載のプログラム。
4. 前記別のテスト信号の過結合を検出するステップにおいてさらに、前記第２のコネクタユニット（１１７ｂ）の少なくとも１つの第２のインターフェース（１５０ｂ）への前記別のテスト信号の過結合を検出し、および前記過結合を表わす第４の欠陥データを第４のレジスタ（１７０ｂ）内にファイルし、前記別のテスト信号の過結合の検出および前記第４の欠陥データのファイルを、前記第２のアルゴリズム（１６０ｂ）によって監視し、および／または制御することを特徴とする、請求項３記載のプログラム。
5. 前記第２のアルゴリズム（１６０ｂ）による前記別のテスト信号の印加を開始するために、前記別のテスト信号を印加するステップの前に、制御信号を前記第１のアルゴリズム（１６０ａ）から前記第２のアルゴリズム（１６０ｂ）へアウトプットすることを特徴とする、請求項３または４のいずれか１項記載のプログラム。
6. 前記検出するステップ（２３０）においてさらに、第３のコネクタユニット（１１７ｃ）のインターフェース（１４０ｃ）への前記テスト信号の過結合を検出し、および前記第３のコネクタユニット（１１７ｃ）の前記インターフェース（１４０ｃ）への前記テスト信号の過結合を表わす第５の欠陥データを第５のレジスタ（１７０ｃ）内にファイルし、前記第３のコネクタユニット（１１７ｃ）の前記インターフェース（１４０ｃ）への前記テスト信号の過結合の検出、および前記第５の欠陥データのファイルを、前記第３のコネクタユニット（１１７ｃ）内に不揮発性にプログラミングされた第３のアルゴリズム（１６０ｃ）によって監視し、および／または制御することを特徴とする、請求項１から５までのいずれか１項記載のプログラム。
7. 前記印加するステップ（２２０）と前記検出するステップ（２３０）との間に、予め規定された待機時間を設けることを特徴とする、請求項１から６までのいずれか１項記載のプログラム。
8. 前記検出するステップ（２３０）において前記第１のレジスタ（１７０ｂ）内に前記欠陥データをファイルし、前記第１のレジスタが前記第２のコネクタユニット（１１７ｂ）の一部であるか、または前記第１のレジスタ（１７０ｂ）が前記コントロールユニット（１１５）の一部であることを特徴とする、請求項１から７までのいずれか１項記載のプログラム。
9. 前記方法（２００）を、少なくとも前記コネクタユニット（１１７ａ）内のインターフェースとしての、および前記第２のコネクタユニット（１１７ｂ）内のインターフェースとしてのＰＳＩ５インターフェース（１４０ａ−ｂ，１５０ａ−ｂ）を使用して実行することを特徴とする、請求項１から８までのいずれか１項記載のプログラム。
10. 前記検出するステップ（２３０）において、アースへの短絡を、前記テスト信号の過結合として検出することを特徴とする、請求項１から９までのいずれか１項記載の方法（２００）。

Images