KR100930010B1 - 웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인시스템 및 웨이퍼 번인 시스템의 점검방법 - Google Patents

웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인시스템 및 웨이퍼 번인 시스템의 점검방법 Download PDF

Info

Publication number
KR100930010B1
KR100930010B1 KR1020080032923A KR20080032923A KR100930010B1 KR 100930010 B1 KR100930010 B1 KR 100930010B1 KR 1020080032923 A KR1020080032923 A KR 1020080032923A KR 20080032923 A KR20080032923 A KR 20080032923A KR 100930010 B1 KR100930010 B1 KR 100930010B1
Authority
KR
South Korea
Prior art keywords
bus
result
wafer burn
board
state check
Prior art date
Application number
KR1020080032923A
Other languages
English (en)
Other versions
KR20090107579A (ko
Inventor
김동수
Original Assignee
프롬써어티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프롬써어티 주식회사 filed Critical 프롬써어티 주식회사
Priority to KR1020080032923A priority Critical patent/KR100930010B1/ko
Publication of KR20090107579A publication Critical patent/KR20090107579A/ko
Application granted granted Critical
Publication of KR100930010B1 publication Critical patent/KR100930010B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인 시스템 및 웨이퍼 번인 시스템의 점검방법에 관한 것으로, 웨이퍼 번인 시스템 전체의 상태 점검 결과를 보여주는 모니터링부와, 하위 레벨 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상위 레벨 보드로 전송하는 것을 제어하는 제1 버스 제어부와, 제1 버스 제어부로부터 전송된 결과 및 상위 레벨 보드의 상태 점검 결과를 저장하고, 저장된 결과를 모니터링부로 전송하는 것을 제어하는 제2 버스 제어부 및 제1 및 제2 버스 제어부와 모니터링부를 상호 연결하는 시스템 버스를 포함하는 웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인 시스템 및 웨이퍼 번인 시스템의 점검방법이 제공된다.
웨이퍼 번인 시스템, 버스, 버스 제어부, 상태 점검

Description

웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인 시스템 및 웨이퍼 번인 시스템의 점검방법 {APPARATUS FOR CHECKING WAFER BURN-IN SYSTEM, WAFER BURN-IN SYSTEM HAVING THE SAME, AND METHOD FOR CHECKING CHECKING WAFER BURN-IN SYSTEM}
본 발명은 웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인 시스템 및 웨이퍼 번인 시스템의 점검방법에 관한 것으로, 보다 상세하게는 제어용 PC와의 연결 없이도 웨이퍼 번인 시스템을 점검할 수 있으며, 웨이퍼 번인 시스템의 점검 시간을 단축시킬 수 있는 웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인 시스템 및 웨이퍼 번인 시스템의 점검방법에 관한 것이다.
일반적으로 반도체 제품은 생산 초기에 다량의 불량이 발생하고 일정기간이 지나면 안정된 모습은 보이다가 제품의 수명이 다하게 되면 급격하게 불량률이 증가한다. 따라서, 반도체 부품의 초기에 발생하는 높은 불량을 효과적으로 제거하여야 반도체로 시스템을 구성한 경우 시스템의 초기 신뢰도를 높일 수 있게 된다. 이러한 초기불량을 제거하기 위하여 가속 환경 속에서 메모리를 동작하도록 하여 초기 불량이 발생할 메모리를 검출하는 테스트를 번인 테스트라고 한다.
번인 테스트 중 반도체 소자를 웨이퍼 상태에서 일반 사용조건 보다 더 악화된 조건에서 테스트하는 것을 웨이퍼 번인 테스트라 하며, 이러한 웨이퍼 번인 테스트를 수행하는 장치를 웨이퍼 번인 시스템이라 한다.
도 1은 종래 기술에 따른 웨이퍼 번인 시스템의 개략 구성도이며, 도 2는 종래 기술에 따른 웨이퍼 번인 시스템의 탑-다운 점검 방식을 설명하기 위한 블록도이다.
도 1을 참조하면, 웨이퍼 번인 시스템(50)은 제어용 컴퓨터(10), 메인 테스트 장치(20), 성능 측정부(30) 및 웨이퍼 로딩 장치(40)를 포함한다.
제어용 컴퓨터(10)는 웨이퍼 번인 시스템(50)의 전체적인 동작을 제어하고 모니터링 할 수 있는 워크스테이션이나 퍼스널 컴퓨터로 구성될 수 있다. 메인 테스트 장치(20)는 다수의 테스트 보드가 탑재되어 웨이퍼 번인 테스트를 수행하기 위한 다양한 테스트 신호를 생성한다. 웨이퍼 로딩 장치(40)는 테스트를 진행할 웨이퍼를 성능 측정부(30)로 이송하여 로딩하고, 테스트가 완료된 웨이퍼를 언로딩한다. 성능 측정부(30)는 웨이퍼 로딩 장치(40)에 의해 로딩된 웨이퍼 상의 반도체 소자를 테스트하는 기능을 수행하며, 테스트 헤드, 프로브 카드 및 탐침 등을 포함한다.
도 2를 참조하면, 웨이퍼 번인 시스템(50)의 메인 테스트 장치(20)는 최상위 보드(21), 상위 보드(23, 24) 및 다수의 테스트 보드로 구성된 테스트 보드 그룹(25, 26)을 포함한다. 최상위 보드(21), 상위 보드(23, 24) 및 테스트 보드 그룹(25, 26)은 시스템 버스(Sys Bus)를 통하여 연결되며, 최상위 보드(21)와 제어용 컴퓨터(10) 역시 시스템 버스(Sys Bus)를 통하여 연결된다.
도 2에 도시된 종래 기술에 따른 웨이퍼 번인 시스템의 탑-다운 점검 과정을 살펴보면, 우선 사용자가 사용자 인터페이스(미도시)를 통하여 제어용 컴퓨터(10)에 웨이퍼 번인 시스템의 점검 명령을 입력하면, 입력된 점검 명령은 제어용 컴퓨터(10)로부터 시스템 버스를 통하여 최상위 보드(21), 상위 보드(23, 24) 및 테스트 보드 그룹(25, 26)으로 순차적으로 전송된다.
점검 명령을 수신한 테스트 보드 그룹(25, 26) 내의 다수의 테스트 보드는 자기 점검을 실행한 후, 점검 결과를 시스템 버스를 통하여 상위 보드(23, 24)로 전송하며, 상위 보드(23, 24)는 다수의 테스트 보드의 점검 결과와 상위 보드 자신의 점검 결과를 시스템 버스를 통하여 최상위 보드(21)로 전송한다. 최상위 보드(21)는 하위 레벨 보드들 즉, 상위 보드(23, 24)와 테스트 보드의 점검 결과와 최상위 보드 자신의 점검 결과를 시스템 버스를 통하여 제어용 컴퓨터(10)로 전송한다.
이때, 다수의 테스트 보드는 시스템 버스를 공유하지 못하기 때문에, 점검 결과를 상위 보드로 전송하기 위해서는 자신의 차례를 기다려야 한다. 따라서, 점검 시간이 길어지는 문제점이 발생한다.
또한, 웨이퍼 번인 시스템의 점검을 수행하기 위해서는 반드시 제어용 컴퓨터와 이를 운용하기 위한 운영자가 필요하기 때문에, 웨이퍼 번인 시스템의 점검에 시간적 및 경제적 부담이 발생하였다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명이 해결하고자 하는 과제는 특별한 전문적인 지식 없이도 웨이퍼 번인 시스템을 점검할 수 있으며, 전체 점검 시간을 단축할 수 있는 웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인 시스템 및 웨이퍼 번인 시스템의 점검 방법을 제공하기 위한 것이다.
본 발명의 예시적인 실시예에 따르면, 웨이퍼 번인 시스템의 점검장치로서, 상기 웨이퍼 번인 시스템 전체의 상태 점검 결과를 보여주는 모니터링부; 하위 레벨 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상위 레벨 보드로 전송하는 것을 제어하는 제1 버스 제어부; 상기 제1 버스 제어부로부터 전송된 결과 및 상기 상위 레벨 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상기 모니터링부로 전송하는 것을 제어하는 제2 버스 제어부; 및 상기 제1 및 제2 버스 제어부와 상기 모니터링부를 상호 연결하는 시스템 버스를 포함하는 웨이퍼 번인 시스템의 점검장치가 제공된다.
상기 제1 버스 제어부 및 제2 버스 제어부의 순서로 동작하며, 상기 제1 및 제2 버스 제어부는 FPGA(field-programmable gate array)로 구성된다.
상기 제1 및 제2 버스 제어부 각각은 메모리의 주소를 생성하는 어드레스 카운터; 상기 시스템 버스의 동작 시간을 규정하는 타이머; 제어신호를 출력하는 메 모리 블록; 및 상태 점검 결과를 비교하는 비교기를 포함한다.
본 발명의 다른 예시적인 실시예에 따르면, 웨이퍼 번인 시스템 전체의 상태 점검 결과를 보여주는 모니터링부; 테스트 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상위 보드로 전송하는 것을 제어하는 제1 버스 제어부; 상기 제1 버스 제어부로부터 전송된 결과 및 상기 상위 보드의 상태 점검 결과를 저장하고, 저장된 결과를 최상위 보드로 전송하는 것을 제어하는 제2 버스 제어부; 상기 제2 버스 제어부로부터 전송된 결과 및 상기 최상위 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상기 모니터링부로 전송하는 것을 제어하는 제3 버스 제어부; 및 상기 제1 내지 제3 버스 제어부와 상기 모니터링부를 상호 연결하는 시스템 버스를 포함하는 것을 웨이퍼 번인 시스템의 점검장치가 제공된다.
본 발명의 또 다른 예시적인 실시예에 따르면, 웨이퍼 번인 시스템의 상태를 점검하는 점검 장치; 및 하위 레벨 보드 및 상위 레벨 보드를 포함하며, 웨이퍼 번인 테스트를 수행하기 위한 테스트 신호를 생성하는 메인 테스트 장치를 포함하며, 상기 점검 장치는 상기 웨이퍼 번인 시스템 전체의 상태 점검 결과를 보여주는 모니터링부; 하위 레벨 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상위 레벨 보드로 전송하는 것을 제어하는 제1 버스 제어부; 상기 제1 버스 제어부로부터 전송된 결과 및 상기 상위 레벨 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상기 모니터링부로 전송하는 것을 제어하는 제2 버스 제어부; 및 상기 제1 및 제2 버스 제어부와 상기 모니터링부를 상호 연결하는 시스템 버스를 포함하는 것을 웨이퍼 번인 시스템이 제공된다.
본 발명의 또 다른 예시적인 실시예에 따르면, 웨이퍼 번인 시스템의 상태를 점검하는 점검 장치; 및 다수의 테스트 보드, 상위 보드 및 최상위 보드를 포함하며, 웨이퍼 번인 테스트를 수행하기 위한 테스트 신호를 생성하는 메인 테스트 장치를 포함하며, 상기 점검 장치는 상기 웨이퍼 번인 시스템 전체의 상태 점검 결과를 보여주는 모니터링부; 테스트 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상위 보드로 전송하는 것을 제어하는 제1 버스 제어부; 상기 제1 버스 제어부로부터 전송된 결과 및 상기 상위 보드의 상태 점검 결과를 저장하고, 저장된 결과를 최상위 보드로 전송하는 것을 제어하는 제2 버스 제어부; 상기 제2 버스 제어부로부터 전송된 결과 및 상기 최상위 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상기 모니터링부로 전송하는 것을 제어하는 제3 버스 제어부; 및 상기 제1 내지 제3 버스 제어부와 상기 모니터링부를 상호 연결하는 시스템 버스를 포함하는 웨이퍼 번인 시스템이 제공된다.
본 발명의 또 다른 예시적인 실시예에 따르면, 웨이퍼 번인 시스템의 전원을 턴온하는 단계; 하위 레벨 보드의 상태 점검을 실시하고, 상태 점검 결과를 저장하는 단계; 상기 저장된 결과를 시스템 버스를 통하여 상위 레벨 보드로 전송하는 단계; 상기 상위 레벨 보드의 상태 점검을 실시하여 얻은 결과 및 상기 전송된 하위 레벨 보드의 상태 점검 결과를 저장하는 단계 및 상기 저장된 하위 레벨 보드 및 상위 레벨 보드의 상태 점검 결과를 시스템 버스를 통하여 모니터링부 또는 제어용 컴퓨터로 전송하는 단계를 포함하는 웨이퍼 번인 시스템의 점검 방법이 제공된다.
본 발명에서와 같이, 제어용 컴퓨터 없이도 웨이퍼 번인 시스템의 점검을 수행할 수 있다.
그리고, 제어용 컴퓨터를 부팅하기 위해서는 수 초에서 수 분까지 소요되는데, 제어용 컴퓨터를 사용하지 않고 점검을 수행하게 되면, 종래 기술에서 소요되던 제어용 컴퓨터의 부팅 시간을 웨이퍼 번인 시스템의 자기 점검 시간으로 활용할 수 있게 되어, 웨이퍼 번인 시스템의 전체 점검 시간을 단축시킬 수 있게 된다.
또한, 특별한 전문 지식 없이도 웨이퍼 번인 시스템의 상태를 파악하여 유지 보수를 할 수 있게 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 3은 본 발명에 따른 웨이퍼 번인 시스템의 점검 장치를 구비한 웨이퍼 번인 시스템의 개략 구성도이다.
도 3을 참조하면, 본 발명에 따른 웨이퍼 번인 시스템(600)은 제어용 컴퓨터(100), 점검 장치(200), 메인 테스트 장치(300), 성능 측정부(400) 및 웨이퍼 로딩 장치(500)를 포함한다.
제어용 컴퓨터(10)는 웨이퍼 번인 시스템(600)의 전체적인 동작을 제어하고 모니터링 할 수 있는 워크스테이션이나 퍼스널 컴퓨터로 구성된다.
점검 장치(200)는 웨이퍼 번인 시스템(600)의 상태를 점검하는 기능을 수행하며, 보다 상세하게는 이하에서 상술되는 되는 메인 테스트 장치 내의 테스트 보 드를 포함한 다양한 보드들의 상태를 점검하는 기능을 수행한다.
메인 테스트 장치(300)는 다수의 테스트 보드가 탑재되어 웨이퍼 번인 테스트를 수행하기 위한 다양한 테스트 신호를 생성한다.
웨이퍼 로딩 장치(500)는 테스트를 진행할 웨이퍼를 성능 측정부(400)로 이송하여 로딩하고, 테스트가 완료된 웨이퍼를 언로딩하는 기능을 수행한다.
성능 측정부(400)는 웨이퍼 로딩 장치(500)에 의해 로딩된 웨이퍼 상의 반도체 소자를 테스트하는 기능을 수행하며, 테스트 헤드, 프로브 카드 및 탐침 등을 포함한다. 테스트 헤드는 메인 테스트 장치로부터 제공되는 제어신호에 의해 웨이퍼 번인 공정에 따른 전압과 각종 테스트 신호를 프로브 카드 및 탐침을 통하여 웨이퍼 상의 반도체 소자에 제공한다.
도 4는 본 발명에 따른 웨이퍼 번인 시스템의 점검 장치의 개략적인 기능 블록도이며, 도 5는 본 발명의 일 실시예에 따른 웨이퍼 번인 시스템의 점검 장치 및 메인 테스트 장치의 구성을 도시한 블록도이다.
도 4 및 도 5를 참조하면, 웨이퍼 번인 시스템의 점검 장치(200)는 모니터링부(201), 최상위 버스 제어부(210), 상위 버스 제어부(220, 225), 하위 버스 제어부(230, 235) 및 시스템 버스(Sys Bus)를 포함하며, 시스템 버스(Sys Bus)는 제1 시스템 버스(Sys Bus1), 제2 시스템 버스(Sys Bus2) 및 제3 시스템 버스(Sys Bus3)를 포함한다. 모니터링부(201), 최상위 버스 제어부(210), 상위 버스 제어부(220, 225) 및 하위 버스 제어부(230, 235)는 상호간에 시스템 버스(Sys Bus)로 연결되 어, 각종 신호 및 데이터를 시스템 버스(Sys Bus)를 통하여 전송하게 된다.
메인 테스트 장치(300)는 최상위 보드(310), 상위 보드(320, 325) 및 테스트 보드 그룹(330, 335)으로 구성되며, 각 테스트 보드 그룹은 다수의 테스트 보드를 포함한다. 테스트 보드 그룹(330, 335) 내에 포함된 다수의 테스트 보드는 다양한 테스트 신호를 생성한다. 예를 들면, 다수의 테스트 보드는 패턴 제너레이터, 패턴 포맷터, 타임 제너레이터 또는 파형 모니터 등의 기능을 수행한다. 상위 보드(320, 325)는 하위 레벨 보드 즉, 테스트 보드 그룹(330, 335) 내의 다수의 테스트 보드의 상태를 인지하여 상위 레벨로 전송하는 기능을 수행하며, 최상위 보드(310)는 하위 레벨 보드 즉, 상위 보드(320, 325) 및 테스트 보드 그룹(330, 335)의 상태를 인지하여 상위 레벨로 전송하는 기능을 수행한다. 이와 같이, 상위 보드(320, 325)와 최상위 보드(310)와 같은 상위 레벨의 보드를 배치하는 이유는 시스템 버스의 비트가 한정되어 있기 때문에, 상위 레벨의 보드 없이 다수의 정보를 전송할 경우에는 통신 제어가 복잡해진다.
최상위 버스 제어부(210)는 최상위 보드(310) 내에 구성되며, 최상위 버스 제어부(210)는 하위 레벨의 보드들(즉, 상위 보드들(320, 325) 및 테스트 보드 그룹(330, 335))의 상태 점검 결과와 자신의 상태 점검 결과를 저장하고, 저장된 결과를 모니터링부(201)로 전송하는 것을 제어한다.
각 상위 버스 제어부(220, 225)는 각 상위 보드(320, 325) 내에 구성되며, 상위 버스 제어부(220, 225)는 하위 레벨의 보드들(즉, 테스트 보드 그룹(330, 335))의 상태 점검 결과와 자신의 상태 점검 결과를 저장하고, 저장된 결과를 최상 위 보드(310)로 전송하는 것을 제어한다.
하위 버스 제어부(230)는 테스트 보드 그룹(330) 내의 다수의 테스트 보드 각각에 배치되며, 하위 버스 제어부(235)는 테스트 보드 그룹(335) 내의 다수의 테스트 보드 각각에 배치된다. 이러한 하위 버스 제어부(230, 235)는 다수의 테스트 보드의 상태를 점검하고, 상태 점검 결과를 상위 보드(320, 325)로 전송하는 것을 제어한다.
상기 최상위 버스 제어부 내지 하위 버스 제어부(210, 220, 225, 230, 235)는 FPGA(field-programmable gate array)즉, 프로그래밍이 가능한 논리 모듈이 규칙적으로 배열된 집적회로로 구성될 수 있으나, 이에 한정되는 것은 아니며 다양한 형태로 구성 가능하다.
본 발명의 일 실시예에 따른 웨이퍼 번인 시스템의 점검 장치의 동작을 살펴보면, 웨이퍼 번인 시스템의 전원을 턴 온하게 되면, 우선 테스트 보드 그룹(330, 335) 내의 다수의 테스트 보드는 하위 버스 제어부(230, 235)의 제어에 따라 자신의 상태를 점검하여, 상태 점검 결과를 저장한다.
테스트 보드 그룹(330, 335)의 상태 점검이 완료되면, 테스트 보드 그룹(330, 335)의 상태 점검 결과는 제3 시스템 버스(Sys Bus3)를 통하여 상위 버스 제어부(220, 225)로 전송된다.
상위 버스 제어부(220, 225)는 상위 보드(320, 325)의 상태를 점검한 결과 및 전송받은 테스트 보드 그룹(330, 335)의 상태 점검 결과를 저장한다. 저장된 결과는 제2 시스템 버스(Sys Bus2)를 통하여 최상위 버스 제어부(210)로 전송된다.
최상위 버스 제어부(210)는 최상위 보드(310)의 상태를 점검한 결과 및 전송받은 하위 레벨 보드들의 상태 점검 결과(즉, 테스트 보드 그룹(330, 335) 및 상위 보드(320, 325))를 제1 시스템 버스(Sys Bus1)를 통하여 모니터링부(201)로 전송한다.
모니터링부(201)에서는 최종 상태 점검 결과를 확인할 수 있으며, 확인 결과에 따라 에러가 발생된 보드의 수리 및 교체 등의 조치를 취할 수 있다.
상기에서 살펴본 바와 같이, 상위 레벨에서의 별도의 명령이 없어도 하위 레벨에서 상태 점검을 실행하고, 그 결과를 상위 레벨로 전송하는 바텀-업 점검 방식을 적용하게 되면, 제어용 컴퓨터를 사용하지 않고도 점검을 수행할 수 있게 된다. 그 결과, 종래 기술에서 제어용 컴퓨터를 부팅하는데 소요되던 시간을 웨이퍼 번인 시스템의 자기 점검 시간으로 활용할 수 있게 되어, 웨이퍼 번인 시스템의 전체 점검 시간을 단축시킬 수 있게 된다.
한편, 본 실시예의 경우, 각 테스트 보드 그룹은 4개의 테스트 보드로 구성되는 것으로 설명하고 있으나, 테스트 보드 그룹 내의 테스트 보드의 개수가 이에 한정되는 것은 아니며, 다양하게 변화될 수 있다.
또한, 테스트 보드 그룹의 상위 레벨 보드를 2단계로 나누어 상위 보드와 최상위 보드로 구성하고 있으나, 이에 한정되는 것은 아니며 다양하게 변화될 수 있다. 즉, 테스트 보드 그룹의 상위 레벨 보드를 1단계로 나누어 상위 보드만을 구성할 수도 있으며, 이와는 달리 테스트 보드 그룹의 상위 레벨 보드를 3단계 이상으로 나누어 제1상위 보드, 상기 제1 상위 보드 보다 상위 레벨인 제2 상위 보드, 그 리고 제2 상위 보드 보다 상위 레벨인 최상위 보드로 구성할 수도 있다.
도 6은 본 발명의 웨이퍼 번인 시스템의 점검 장치 중 버스 제어부의 개략적인 기능 블록도이다. 도 6에는 웨이퍼 번인 시스템의 점검 장치 중 상위 버스 제어부(220)가 도시되며, 나머지 최상위 버스 제어부(210)와 하위 버스 제어부(230, 235)는 상위 버스 제어부와 그 구성이 유사한 바 이하에서는 상위 버스 제어부(220)의 구성 및 기능에 대하여 상술한다.
상위 버스 제어부(220)는 메모리 블록(221), 어드레스 카운터(222a), 타이머(222b), 비교기(223) 및 입, 출력부(224)로 구성된다.
웨이퍼 번인 시스템의 전원을 턴온 하면, 오실레이터(321)가 작동되어 클록이 발생된다. 발생된 클록은 메모리의 주소를 생성하는 어드레스 카운터(222a)와 동작 시간을 규정하는 타이머(222b)를 동작시킨다. 이 동안은 상위 시스템 버스가 아니라 하위 시스템 버스가 동작하게 된다. 하위 시스템 버스 즉, 제3 시스템 버스(Sys Bus3)는 메모리 블록(221)에서 출력되는 어드레스, 데이터 및 제어신호에 따라 동작하고, 테스트 보드 그룹 내의 다수의 테스트 보드의 상태 점검 결과를 판독한다. 제3 시스템 버스(Sys Bus3)를 통하여 전송된 상태 점검 결과는 비교기(223)에서 비교된 다음, 에러 유무를 판정하게 된다.
최상위 버스 제어부(210) 역시 상기에서 설명된 상위 버스 제어부(220)와 동일한 과정을 반복하게 되면, 최종적으로 최상위 버스 제어부(210)는 최상위 보드(310)의 상태를 점검한 결과 및 전송받은 하위 레벨 보드들의 상태 점검 결과 (즉, 테스트 보드 그룹(330, 335) 및 상위 보드(320, 325))를 저장하게 된다. 그리고, 이러한 결과를 제1 시스템 버스(Sys Bus1)를 통하여 모니터링부(201)로 전송하면, 모터링부(201)를 통하여 웨이퍼 번인 시스템의 상태 점검 결과를 확인할 수 있게 된다.
도 7는 본 발명의 다른 실시예에 따른 웨이퍼 번인 시스템의 점검 장치 및 메인 테스트 장치의 구성을 도시한 블록도이다.
도 7에 도시된 본 발명의 다른 실시예는 도 5에 도시된 실시예와 비교하여 상태 점검 결과를 제어용 컴퓨터를 이용하여 확인할 수 있도록 구성한 점이 상이하며, 나머지 구성은 거의 유사하다.
본 발명의 다른 실시예에 따른 웨이퍼 번인 시스템의 점검 장치의 동작을 살펴보면, 웨이퍼 번인 시스템의 전원을 턴 온하게 되면, 우선 테스트 보드 그룹(330, 335) 내의 다수의 테스트 보드는 하위 버스 제어부(230, 235)의 제어에 따라 자신의 상태를 점검하여, 상태 점검 결과를 저장한다.
테스트 보드 그룹(330, 335)의 상태 점검이 완료되면, 테스트 보드 그룹(330, 335)의 상태 점검 결과는 제3 시스템 버스(Sys Bus3)를 통하여 상위 버스 제어부(220, 225)로 전송된다.
상위 버스 제어부(220, 225)는 상위 보드(320, 325)의 상태를 점검한 결과 및 전송받은 테스트 보드 그룹(330, 335)의 상태 점검 결과를 저장한다. 저장된 결과는 제2 시스템 버스(Sys Bus2)를 통하여 최상위 버스 제어부(210)로 전송된다.
최상위 버스 제어부(210)는 최상위 보드(310)의 상태를 점검한 결과 및 전송받은 하위 레벨 보드들의 상태 점검 결과(즉, 테스트 보드 그룹(330, 335) 및 상위 보드(320, 325))를 제1 시스템 버스(Sys Bus1)를 통하여 제어용 컴퓨터(100)로 전송한다.
제어용 컴퓨터(100)에서는 최종 상태 점검 결과를 확인할 수 있으며, 확인 결과에 따라 에러가 발생된 보드의 수리 및 교체 등의 조치를 취할 수 있다.
도 8은 본 발명에 따른 웨이퍼 번인 시스템의 점검 방법을 도시한 흐름도이다.
도 8을 참조하면, 우선 웨이퍼 번인 시스템의 전원을 턴온한다(S810). 그러면, 테스트 보드 그룹 내의 다수의 테스트 보드들은 자신의 상태 점검을 실시하고, 점검 결과를 저장하는 과정을 수행한다(S820).
그리고 나서, 테스트 보드들의 상태 점검 결과를 시스템 버스를 통하여 상위 보드로 전송하는 과정을 수행한다(S830).
상위 보드는 상위 보드 자신의 상태 점검을 실시하여 얻은 상태 점검 결과 및 전송된 테스트 보드의 상태 점검 결과를 저장하는 과정을 수행한다(S840). 그리고 나서, 시스템 버스를 통하여 테스트 보드 및 상위 보드의 상태 점검 결과를 최상위 보드로 전송하는 과정을 수행한다(S850).
최상위 보드는 최상위 보드 자신의 상태 점검을 실시하여 얻은 상태 점검 결과 및 전송된 테스트 보드 및 상위 보드의 상태 점검 결과를 저장하는 과정 을 수행한다(S860).
그리고 나서, 시스템 버스를 통하여 전체 상태 점검 결과 즉, 최상위 보드, 상위 보드 및 테스트 보드의 상태 점검 결과를 모니터링부나 제어용 컴퓨터로 전송하는 과정을 수행한다(S870).
이상에서 설명한 것은 본 발명에 따른 웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인 시스템 및 웨이퍼 번인 시스템의 점검방법의 예시적인 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이, 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1은 종래 기술에 따른 웨이퍼 번인 시스템의 개략 구성도이다.
도 2는 종래 기술에 따른 웨이퍼 번인 시스템의 탑-다운 점검 방식을 설명하기 위한 블록도이다.
도 3은 본 발명에 따른 웨이퍼 번인 시스템의 점검 장치를 구비한 웨이퍼 번인 시스템의 개략 구성도이다.
도 4는 본 발명에 따른 웨이퍼 번인 시스템의 점검 장치의 개략적인 기능 블록도이다.
도 5는 본 발명의 일 실시예에 따른 웨이퍼 번인 시스템의 점검 장치 및 메인 테스트 장치의 구성을 도시한 블록도이다.
도 6은 본 발명의 웨이퍼 번인 시스템의 점검 장치 중 버스 제어부의 개략적인 기능 블록도이다.
도 7은 본 발명의 다른 실시예에 따른 웨이퍼 번인 시스템의 점검 장치 및 메인 테스트 장치의 구성을 도시한 블록도이다.
도 8은 본 발명에 따른 웨이퍼 번인 시스템의 점검 방법을 도시한 흐름도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 제어용 컴퓨터
200 : 점검 장치
201 : 모니터링부
210 : 최상위 버스 제어부
220, 225 : 상위 버스 제어부
230, 235 : 하위 버스 제어부
300 : 메인 테스트 장치
310 : 최상위 보드
320, 325 : 상위 보드
330, 335 : 테스트 보드 그룹
400 : 성능 측정부
500 : 웨이퍼 로딩 장치

Claims (14)

  1. 웨이퍼 번인 시스템의 점검장치에 있어서,
    상기 웨이퍼 번인 시스템 전체의 상태 점검 결과를 보여주는 모니터링부;
    하위 레벨 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상위 레벨 보드로 전송하는 것을 제어하는 제1 버스 제어부;
    상기 제1 버스 제어부로부터 전송된 결과 및 상기 상위 레벨 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상기 모니터링부로 전송하는 것을 제어하는 제2 버스 제어부; 및
    상기 제1 및 제2 버스 제어부와 상기 모니터링부를 상호 연결하는 시스템 버스를 포함하는 것을 특징으로 하는 웨이퍼 번인 시스템의 점검장치.
  2. 제1항에 있어서,
    상기 제1 버스 제어부 및 제2 버스 제어부의 순서로 동작하는 것을 특징으로 하는 웨이퍼 번인 시스템의 점검장치.
  3. 제1항에 있어서,
    상기 제1 및 제2 버스 제어부는 FPGA(field-programmable gate array)로 구 성되는 것을 특징으로 하는 웨이퍼 번인 시스템의 점검장치.
  4. 제1항에 있어서,
    상기 제1 및 제2 버스 제어부 각각은,
    메모리의 주소를 생성하는 어드레스 카운터;
    상기 시스템 버스의 동작 시간을 규정하는 타이머;
    제어신호를 출력하는 메모리 블록; 및
    상태 점검 결과를 비교하는 비교기를 포함하는 것을 특징으로 하는 웨이퍼 번인 시스템의 점검장치.
  5. 웨이퍼 번인 시스템의 점검장치에 있어서,
    상기 웨이퍼 번인 시스템 전체의 상태 점검 결과를 보여주는 모니터링부;
    테스트 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상위 보드로 전송하는 것을 제어하는 제1 버스 제어부;
    상기 제1 버스 제어부로부터 전송된 결과 및 상기 상위 보드의 상태 점검 결과를 저장하고, 저장된 결과를 최상위 보드로 전송하는 것을 제어하는 제2 버스 제어부;
    상기 제2 버스 제어부로부터 전송된 결과 및 상기 최상위 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상기 모니터링부로 전송하는 것을 제어하는 제3 버스 제어부; 및
    상기 제1 내지 제3 버스 제어부와 상기 모니터링부를 상호 연결하는 시스템 버스를 포함하는 것을 특징으로 하는 웨이퍼 번인 시스템의 점검장치.
  6. 웨이퍼 번인 시스템에 있어서,
    상기 웨이퍼 번인 시스템의 상태를 점검하는 점검 장치; 및
    하위 레벨 보드 및 상위 레벨 보드를 포함하며, 웨이퍼 번인 테스트를 수행하기 위한 테스트 신호를 생성하는 메인 테스트 장치를 포함하며,
    상기 점검 장치는,
    상기 웨이퍼 번인 시스템 전체의 상태 점검 결과를 보여주는 모니터링부; 하위 레벨 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상위 레벨 보드로 전송하는 것을 제어하는 제1 버스 제어부; 상기 제1 버스 제어부로부터 전송된 결과 및 상기 상위 레벨 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상기 모니터링부로 전송하는 것을 제어하는 제2 버스 제어부; 및 상기 제1 및 제2 버스 제어부와 상기 모니터링부를 상호 연결하는 시스템 버스를 포함하는 것을 특징으로 하는 웨이퍼 번인 시스템.
  7. 제6항에 있어서,
    상기 제1 버스 제어부 및 제2 버스 제어부의 순서로 동작하는 것을 특징으로 하는 웨이퍼 번인 시스템.
  8. 제6항에 있어서,
    상기 제1 및 제2 버스 제어부는 FPGA(field-programmable gate array)로 구성되는 것을 특징으로 하는 웨이퍼 번인 시스템.
  9. 제6항에 있어서,
    상기 제1 및 제2 버스 제어부 각각은,
    메모리의 주소를 생성하는 어드레스 카운터;
    상기 시스템 버스의 동작 시간을 규정하는 타이머;
    제어신호를 출력하는 메모리 블록; 및
    상태 점검 결과를 비교하는 비교기를 포함하는 것을 특징으로 하는 웨이퍼 번인 시스템.
  10. 제6항에 있어서,
    상기 제1 버스 제어부는 상기 하위 레벨 보드 내에 구성되며, 상기 제2 버스 제어부는 상기 상위 레벨 보드 내에 구성되는 것을 특징으로 하는 웨이퍼 번인 시스템.
  11. 웨이퍼 번인 시스템에 있어서,
    상기 웨이퍼 번인 시스템의 상태를 점검하는 점검 장치; 및
    다수의 테스트 보드, 상위 보드 및 최상위 보드를 포함하며, 웨이퍼 번인 테스트를 수행하기 위한 테스트 신호를 생성하는 메인 테스트 장치를 포함하며,
    상기 점검 장치는,
    상기 웨이퍼 번인 시스템 전체의 상태 점검 결과를 보여주는 모니터링부; 테스트 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상위 보드로 전송하는 것을 제어하는 제1 버스 제어부; 상기 제1 버스 제어부로부터 전송된 결과 및 상기 상위 보드의 상태 점검 결과를 저장하고, 저장된 결과를 최상위 보드로 전송하는 것을 제어하는 제2 버스 제어부; 상기 제2 버스 제어부로부터 전송된 결과 및 상기 최상위 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상기 모니터링부로 전송하는 것을 제어하는 제3 버스 제어부; 및 상기 제1 내지 제3 버스 제어부와 상기 모니터링부를 상호 연결하는 시스템 버스를 포함하는 것을 특징으로 하는 웨이퍼 번인 시스템.
  12. 웨이퍼 번인 시스템의 상태를 점검하는 점검 장치; 및 하위 레벨 보드 및 상위 레벨 보드를 포함하며, 웨이퍼 번인 테스트를 수행하기 위한 테스트 신호를 생성하는 메인 테스트 장치를 포함하며, 상기 점검 장치는 상기 웨이퍼 번인 시스템 전체의 상태 점검 결과를 보여주는 모니터링부; 하위 레벨 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상위 레벨 보드로 전송하는 것을 제어하는 제1 버스 제어부; 상기 제1 버스 제어부로부터 전송된 결과 및 상기 상위 레벨 보드의 상태 점검 결과를 저장하고, 저장된 결과를 상기 모니터링부로 전송하는 것을 제어하는 제2 버스 제어부; 및 상기 제1 및 제2 버스 제어부와 상기 모니터링부를 상호 연결하는 시스템 버스를 포함하는 웨이퍼 번인 시스템의 점검 방법에 있어서,
    상기 웨이퍼 번인 시스템의 전원을 턴온하는 단계;
    하위 레벨 보드의 상태 점검을 실시하고, 상태 점검 결과를 저장하는 단계;
    상기 저장된 결과를 시스템 버스를 통하여 상위 레벨 보드로 전송하는 단계; 및
    상기 상위 레벨 보드의 상태 점검을 실시하여 얻은 결과 및 상기 전송된 하위 레벨 보드의 상태 점검 결과를 저장하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 번인 시스템의 점검 방법.
  13. 제12항에 있어서,
    상기 저장된 하위 레벨 보드 및 상위 레벨 보드의 상태 점검 결과를 시스템 버스를 통하여 모니터링부로 전송하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 번인 시스템의 점검 방법.
  14. 제12항에 있어서,
    상기 저장된 하위 레벨 보드 및 상위 레벨 보드의 상태 점검 결과를 시스템 버스를 통하여 제어용 컴퓨터로 전송하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 번인 시스템의 점검 방법.
KR1020080032923A 2008-04-10 2008-04-10 웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인시스템 및 웨이퍼 번인 시스템의 점검방법 KR100930010B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080032923A KR100930010B1 (ko) 2008-04-10 2008-04-10 웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인시스템 및 웨이퍼 번인 시스템의 점검방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080032923A KR100930010B1 (ko) 2008-04-10 2008-04-10 웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인시스템 및 웨이퍼 번인 시스템의 점검방법

Publications (2)

Publication Number Publication Date
KR20090107579A KR20090107579A (ko) 2009-10-14
KR100930010B1 true KR100930010B1 (ko) 2009-12-07

Family

ID=41551058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080032923A KR100930010B1 (ko) 2008-04-10 2008-04-10 웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인시스템 및 웨이퍼 번인 시스템의 점검방법

Country Status (1)

Country Link
KR (1) KR100930010B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9470759B2 (en) * 2011-10-28 2016-10-18 Teradyne, Inc. Test instrument having a configurable interface
US9759772B2 (en) 2011-10-28 2017-09-12 Teradyne, Inc. Programmable test instrument
US10776233B2 (en) 2011-10-28 2020-09-15 Teradyne, Inc. Programmable test instrument

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002363B1 (ko) * 1993-03-31 1996-02-16 대우통신주식회사 전전자 교환기의 디바이스 보드의 버스 액세스 상태 감시 및 보고방법
JP2001324547A (ja) * 2000-05-17 2001-11-22 Ando Electric Co Ltd バーンインテストシステムの良否判定ボードおよびその良否判定結果記憶方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002363B1 (ko) * 1993-03-31 1996-02-16 대우통신주식회사 전전자 교환기의 디바이스 보드의 버스 액세스 상태 감시 및 보고방법
JP2001324547A (ja) * 2000-05-17 2001-11-22 Ando Electric Co Ltd バーンインテストシステムの良否判定ボードおよびその良否判定結果記憶方法

Also Published As

Publication number Publication date
KR20090107579A (ko) 2009-10-14

Similar Documents

Publication Publication Date Title
US10317463B2 (en) Scan system interface (SSI) module
US8127187B2 (en) Method and apparatus of ATE IC scan test using FPGA-based system
KR100623310B1 (ko) 전자 회로의 최적화된 병렬 테스팅 및 액세스 방법 및 장치
US7559000B2 (en) Integrated circuit device, diagnosis method and diagnosis circuit for the same
US7395169B2 (en) Memory test engine
US11309056B2 (en) Automatic test equipment method for testing system in a package devices
JP5095273B2 (ja) 制御装置
US20070288816A1 (en) Semiconductor integrated circuit and test method therefor
KR100930010B1 (ko) 웨이퍼 번인 시스템의 점검장치, 이를 구비한 웨이퍼 번인시스템 및 웨이퍼 번인 시스템의 점검방법
JP2006222200A (ja) 半導体チップ
JP2018194356A (ja) デバイスの検査方法
KR100856079B1 (ko) 반도체 검사장치
US20080098267A1 (en) Semiconductor IC and testing method thereof
KR20050121376A (ko) 반도체 장치의 테스트 장치 및 이를 이용한 반도체 장치테스트 방법
JP5067266B2 (ja) Ｊｔａｇ機能付き集積回路ボード
KR20030046801A (ko) 다수의 로직회로를 실시간으로 테스트하기 위한 병렬로직회로 테스트 장치 및 병렬 메모리ｉｃ수선장치
JP2005191522A (ja) ウェハバーンインシステムにおけるｖｓパラメータ測定装置
US7970569B2 (en) Apparatus and method for connection test on printed circuit board
US7870428B2 (en) Method of diagnosing circuit board, circuit board, and CPU unit
JP2010002315A (ja) 半導体試験装置とそのｄｃ特性試験方法
US9703753B2 (en) Apparatus and method for updating a device
KR100929867B1 (ko) 모니터 번인 시스템
JP4522352B2 (ja) 回路検査方法及び回路検査システム
US20050285612A1 (en) Apparatus for measuring DC parameters in a wafer burn-in system
KR100483493B1 (ko) 웨이퍼 번인 시스템의 메인 테스트 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131108

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141110

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151125

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161115

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181127

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 11