JPWO2009028034A1 - 電子デバイスおよび診断装置 - Google Patents
電子デバイスおよび診断装置 Download PDFInfo
- Publication number
- JPWO2009028034A1 JPWO2009028034A1 JP2009529884A JP2009529884A JPWO2009028034A1 JP WO2009028034 A1 JPWO2009028034 A1 JP WO2009028034A1 JP 2009529884 A JP2009529884 A JP 2009529884A JP 2009529884 A JP2009529884 A JP 2009529884A JP WO2009028034 A1 JPWO2009028034 A1 JP WO2009028034A1
- Authority
- JP
- Japan
- Prior art keywords
- flip
- signal
- flops
- circuit
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
12 クロック発生部
14 信号供給部
16 判定部
20 入力バッファ
22 第1入力バッファ
24 第2入力バッファ
26 第3入力バッファ
30 回路
32 前段回路
34 後段回路
36 マージン調整回路
40 フリップフロップ
42 第1フリップフロップ
44 第2フリップフロップ
46 第3フリップフロップ
47 第4フリップフロップ
48 第5フリップフロップ
49 第6フリップフロップ
50 タイミング制御部
60 診断用配線
62 第1診断用配線
64 第2診断用配線
66 第3診断用配線
70 出力部
72 第1マスク回路
74 第2マスク回路
76 第3マスク回路
78 合成回路
80 クロックバッファ
82 セレクタ
84 ラッチ
90 マスク部
92 第1マスク部
94 第2マスク部
100 診断対象回路
362 第1可変遅延素子
364 第2可変遅延素子
366 第3可変遅延素子
410 クロック信号
420 ピリオド信号
510 入力信号
520 読出信号
530 解除信号
560 診断用データ
570 ホールド信号
600 マスク信号
610 前段回路用マスク信号
620 後段回路用マスク信号
Claims (5)
- 電子デバイスであって、
クロック信号に同期して動作する複数の回路と、
前記複数の回路から出力された信号のデータ値を前記クロック信号に同期して取得して次のクロック信号が入力されるまで保持し、ディセーブル端子に信号が与えられた場合には取得したデータ値を保持し続けるクロックディセーブル状態となる複数のフリップフロップと、
前記複数のフリップフロップのそれぞれの前記ディセーブル端子に対して、前記回路を診断すべきタイミングにおいてホールド信号を出力するタイミング制御部と、
前記複数のフリップフロップのそれぞれに対応して設けられ、対応する前記フリップフロップが保持しているデータ値を診断用データとして出力する複数の診断用配線と
を備える電子デバイス。 - 前記タイミング制御部は、前記複数のフリップフロップのうち診断対象のデータ値を取得する前記フリップフロップに対して、前記ホールド信号を出力し、
前記ホールド信号が与えられた前記フリップフロップに対応する前記診断用配線を選択して、当該フリップフロップが前記回路を診断すべきタイミングにおいて保持したデータ値を外部に出力する出力部を更に備える
請求項1に記載の電子デバイス。 - 電子デバイスであって、
クロック信号に同期して動作する複数の回路と、
前記複数の回路から出力された信号のデータ値を前記クロック信号に同期して取得して次のクロック信号が入力されるまで保持する複数のフリップフロップと、
前記複数のフリップフロップに対応して設けられ、対応する前記フリップフロップに入力される前記クロック信号をマスクする複数のマスク部と、
診断対象の前記回路に対応する前記マスク部に対して、前記回路を診断すべきタイミングにおいてマスク信号を出力して、診断対象の前記回路に対応する前記フリップフロップに入力される前記クロック信号をマスクさせるタイミング制御部と、
前記複数のフリップフロップのそれぞれに対応して設けられ、対応する前記フリップフロップが保持しているデータ値を診断用データとして出力する複数の診断用配線と
を備える電子デバイス。 - 電子デバイスを診断する診断装置であって、
前記電子デバイスを診断するための入力信号を当該電子デバイスに与える信号供給部と、
前記入力信号に応じて前記電子デバイスから出力された診断用データに基づき、当該電子デバイスの良否を判定する判定部とを備え、
前記電子デバイスは、
クロック信号に同期して動作する複数の回路と、
前記複数の回路から出力された信号のデータ値を前記クロック信号に同期して取得して次のクロック信号が入力されるまで保持し、ディセーブル端子に信号が与えられた場合には取得したデータ値を保持し続けるクロックディセーブル状態となる複数のフリップフロップと、
前記複数のフリップフロップのそれぞれの前記ディセーブル端子に対して、前記回路を診断すべきタイミングにおいてホールド信号を出力してクロックディセーブル状態とするタイミング制御部と、
前記複数のフリップフロップのそれぞれに対応して設けられ、対応する前記フリップフロップが保持しているデータ値を診断用データとして出力する複数の診断用配線と
を有する診断装置。 - 電子デバイスを診断する診断装置であって、
前記電子デバイスを診断するための入力信号を当該電子デバイスに与える信号供給部と、
前記入力信号に応じて前記電子デバイスから出力された診断用データに基づき、当該電子デバイスの良否を判定する判定部とを備え、
前記電子デバイスは、
クロック信号に同期して動作する複数の回路と、
前記複数の回路から出力された信号のデータ値を前記クロック信号に同期して取得して次のクロック信号が入力されるまで保持する複数のフリップフロップと、
前記複数のフリップフロップに対応して設けられ、対応する前記フリップフロップに入力される前記クロック信号をマスクする複数のマスク部と、
診断対象の前記回路に対応する前記マスク部に対して、前記回路を診断すべきタイミングにおいてマスク信号を出力して、診断対象の前記回路に対応する前記フリップフロップに入力される前記クロック信号をマスクさせるタイミング制御部と、
前記複数のフリップフロップのそれぞれに対応して設けられ、対応する前記フリップフロップが保持しているデータ値を診断用データとして出力する複数の診断用配線と
を有する診断装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/066534 WO2009028034A1 (ja) | 2007-08-27 | 2007-08-27 | 電子デバイスおよび診断装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009028034A1 true JPWO2009028034A1 (ja) | 2010-11-25 |
JP5148615B2 JP5148615B2 (ja) | 2013-02-20 |
Family
ID=40386778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009529884A Expired - Fee Related JP5148615B2 (ja) | 2007-08-27 | 2007-08-27 | 電子デバイスおよび診断装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8150647B2 (ja) |
JP (1) | JP5148615B2 (ja) |
KR (1) | KR101194336B1 (ja) |
TW (1) | TWI379091B (ja) |
WO (1) | WO2009028034A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012247318A (ja) * | 2011-05-27 | 2012-12-13 | Advantest Corp | 試験装置および試験方法 |
CN102528182B (zh) * | 2012-03-13 | 2013-08-28 | 哈尔滨工业大学 | 一种对金属-陶瓷功能梯度材料的自诱导电火花加工方法 |
TWI555856B (zh) | 2012-12-05 | 2016-11-01 | 財團法人工業技術研究院 | 多元合金塊材及其製作方法 |
JP7280703B2 (ja) * | 2019-01-31 | 2023-05-24 | 住友重機械工業株式会社 | 診断システム |
CN115267304A (zh) * | 2021-04-30 | 2022-11-01 | 脸萌有限公司 | 供电电压检测器、供电电压检测装置、系统和介质 |
US20230160952A1 (en) * | 2021-11-24 | 2023-05-25 | Samsung Electronics Co., Ltd. | Method and apparatus for diagnosing electronic apparatus |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2509685B2 (ja) | 1989-01-31 | 1996-06-26 | 株式会社東芝 | 論理回路装置 |
JPH0389178A (ja) * | 1989-08-31 | 1991-04-15 | Toshiba Corp | 半導体集積回路 |
JPH1096758A (ja) | 1996-09-24 | 1998-04-14 | Advantest Corp | 自己診断機能を有する電子回路基板 |
JPH11142483A (ja) * | 1997-11-13 | 1999-05-28 | Toshiba Corp | Lsiとlsiの内部観測方法 |
JP2001264389A (ja) * | 2000-03-17 | 2001-09-26 | Oki Electric Ind Co Ltd | 半導体集積回路 |
KR101090573B1 (ko) | 2003-07-31 | 2011-12-08 | 주식회사 아도반테스토 | 클록 환승 장치 및 시험 장치 |
US7426708B2 (en) * | 2005-01-31 | 2008-09-16 | Nanotech Corporation | ASICs having programmable bypass of design faults |
US7487378B2 (en) * | 2005-09-19 | 2009-02-03 | Ati Technologies, Inc. | Asymmetrical IO method and system |
-
2007
- 2007-08-27 KR KR1020107004780A patent/KR101194336B1/ko not_active IP Right Cessation
- 2007-08-27 WO PCT/JP2007/066534 patent/WO2009028034A1/ja active Application Filing
- 2007-08-27 JP JP2009529884A patent/JP5148615B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-27 TW TW097132779A patent/TWI379091B/zh not_active IP Right Cessation
-
2010
- 2010-02-24 US US12/712,172 patent/US8150647B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TWI379091B (en) | 2012-12-11 |
US8150647B2 (en) | 2012-04-03 |
KR20100044879A (ko) | 2010-04-30 |
WO2009028034A1 (ja) | 2009-03-05 |
JP5148615B2 (ja) | 2013-02-20 |
KR101194336B1 (ko) | 2012-10-24 |
TW200921125A (en) | 2009-05-16 |
US20100235125A1 (en) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5148615B2 (ja) | 電子デバイスおよび診断装置 | |
US7734975B2 (en) | Semiconductor integrated circuit having built-n self test circuit of logic circuit and embedded device, and design apparatus thereof | |
US7640461B2 (en) | On-chip circuit for transition delay fault test pattern generation with launch off shift | |
KR20140076074A (ko) | 온칩 클록 제어회로 및 시스템 온 칩 | |
JP2006086455A (ja) | 半導体装置 | |
JP2013007618A (ja) | 半導体集積回路 | |
JP2014185981A (ja) | 半導体集積回路および半導体集積回路の自己テスト方法 | |
JP2010091482A (ja) | 半導体集積回路装置及びその遅延故障テスト方法 | |
JP5025723B2 (ja) | 試験装置 | |
JP4603903B2 (ja) | 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路 | |
CN106896317B (zh) | 通过扫描测试的扫描链所执行的电路排错方法及电路排错系统 | |
JP2003316566A (ja) | パイプラインプロセッサ | |
US20130055040A1 (en) | Output control scan flip-flop, semiconductor integrated circuit including the same, and design method for semiconductor integrated circuit | |
CN115712050A (zh) | 用于测试电源供应电路的电流负载电路与芯片 | |
JP2010210298A (ja) | 半導体試験装置および半導体試験方法 | |
JP2013088400A (ja) | 半導体集積回路の検査方法および半導体集積回路 | |
JP2010165755A (ja) | 半導体装置 | |
JP2007248421A (ja) | 半導体集積回路 | |
JP2012255693A (ja) | 半導体集積回路及びその制御方法 | |
JP2013156073A (ja) | 半導体装置 | |
JP3335968B2 (ja) | 半導体集積回路 | |
JP5453981B2 (ja) | Lsi、及びそのテストデータ設定方法 | |
JP2009210544A (ja) | 半導体集積回路 | |
US20100315116A1 (en) | Testing method for a semiconductor integrated circuit device, semiconductor integrated circuit device and testing system | |
JP2006139485A (ja) | コンピュータ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |