JP2005328580A - モニタの自己診断方法 - Google Patents
モニタの自己診断方法 Download PDFInfo
- Publication number
- JP2005328580A JP2005328580A JP2005235349A JP2005235349A JP2005328580A JP 2005328580 A JP2005328580 A JP 2005328580A JP 2005235349 A JP2005235349 A JP 2005235349A JP 2005235349 A JP2005235349 A JP 2005235349A JP 2005328580 A JP2005328580 A JP 2005328580A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- circuit
- monitor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers
- H04N17/045—Self-contained testing apparatus
Abstract
【課題】 検査回路が内蔵されたモニタの自己診断方法を提供する。
【解決手段】 ビデオプリアンプ及びPLL回路20と,その回路に接続されたビデオメインアンプ回路30の出力信号を整形して回路20にフィードバックする第1信号整形部31と,コネクタから入力された水平・垂直同期信号とCRTに印加される水平・垂直同期信号とを比較して位相差を検出する水平発振及びPLL回路50,垂直発振及びPLL回路70と,それらの回路50,70にフィードバックする第2,3信号整形部61,81と,モニタ各部の回路に駆動電源を供給するSMPS90の出力電圧を整形する第4信号整形部91と,コネクタからの水平・垂直同期信号,各回路20,50,70の出力利得情報及び位相差信号,第4信号整形部を介するSMPSの出力電圧を受け取って,各回路の異常有無を判別し,判別されたデータをコネクタから外部へ伝送するマイクロプロセッサより構成される。
【選択図】 図1
【解決手段】 ビデオプリアンプ及びPLL回路20と,その回路に接続されたビデオメインアンプ回路30の出力信号を整形して回路20にフィードバックする第1信号整形部31と,コネクタから入力された水平・垂直同期信号とCRTに印加される水平・垂直同期信号とを比較して位相差を検出する水平発振及びPLL回路50,垂直発振及びPLL回路70と,それらの回路50,70にフィードバックする第2,3信号整形部61,81と,モニタ各部の回路に駆動電源を供給するSMPS90の出力電圧を整形する第4信号整形部91と,コネクタからの水平・垂直同期信号,各回路20,50,70の出力利得情報及び位相差信号,第4信号整形部を介するSMPSの出力電圧を受け取って,各回路の異常有無を判別し,判別されたデータをコネクタから外部へ伝送するマイクロプロセッサより構成される。
【選択図】 図1
Description
本発明は,ディスプレイ装置(本明細書においては,モニタと総称する。)の検査方法に係り,特にモニタに内蔵された検査回路により,モニタの各部分別に容易に検査を実施することができるモニタの自己診断方法に関する。
CRT(陰極線管)などの画像表示部と,その画像表示部を駆動する駆動回路などから構成されるモニタは,生産及び出荷時,その他必要に応じて一定の検査が必要とされる。
モニタを検査するための各種方法が従来より知られている。例えば,モニタ自体が生成するセルフラスタ(self raster)信号が表示された画面を見ながら作業員がビデオ状態を検査する方法がある。あるいは,モニタ内部のハードウェア状態を検査するために,外部機器(例えば,オシロスコープや電圧/電流測定器など)を用いる方法がある。
しかし,上記検査方法は,検査に比較的長い時間を要し,また別途外部機器を接続しなければならないなど,検査作業が煩雑であった。
本発明は,上記のような従来のモニタの検査作業の問題点鑑みてなされたものであり,その目的は,モニタに内蔵されたマイクロプロセッサにより,モニタ内部のハードウェア動作状態を各部分別に検査して,この検査されたデータをコンピュータや外部機器に伝送することにより,その不良部位を容易に認知できる自己診断機能を内蔵したモニタ回路を提供することである。
本発明の他の目的は,モニタの動作を中央制御するマイクロプロセッサに内蔵されたメモリ素子,例えばROM,RAMやEEPROMなどの異常の有無を検査して,この検査データをコンピュータや外部機器に伝送することにより,その不良部位を容易に認知することを可能にしたモニタの自己診断方法を提供することである。
上記課題を解決するために,本発明は,CRT(40)と,外部機器よりコネクタ(10)を介して入力されたR,G,Bビデオ信号,水平同期信号,垂直同期信号に基づいてCRT(40)を駆動する駆動回路を内蔵するモニタの自己診断回路において:
コネクタ(10)を介して入力されるR,G,Bビデオ信号とCRT(40)に印加されるR,G,Bビデオ信号とを比較して位相差を検出し,検出された信号を出力するビデオプリアンプ及びPLL回路(20)と;
ビデオプリアンプ及びPLL回路(20)の出力端に接続されたビデオメインアンプ回路(30)の出力信号を整形してビデオプリアンプ及びPLL回路(20)の入力端にフィードバックする第1信号整形部(31)と;
コネクタ(10)を介して入力される水平同期信号とCRT(40)に印加される水平同期信号とを比較して位相差を検出し,検出された信号を出力する水平発振及びPLL回路(50)と;
水平発振及びPLL回路(50)の出力端に接続された水平出力回路(60)の出力信号を整形して,水平発振及びPLL回路(50)にフィードバックする第2信号整形部(60)と;
コネクタ(10)を介して入力される垂直同期信号とCRT(40)に印加される垂直同期信号とを比較して位相差を検出し,検出された信号を出力する垂直発振及びPLL回路(70)と;
垂直発振及びPLL回路(70)の出力端に接続された垂直出力回路(80)の出力信号を整形して,上記垂直発振及びPLL回路(70)にフィードバックする第3信号整形部(81)と;
モニタの各駆動回路に駆動電源を供給する電源装置(90)から出力される各電圧を整形する第4信号整形部(91)と;
ビデオプリアンプ及びPLL回路(20)からの位相差信号と,水平発振及びPLL回路(50)からの位相差信号と,垂直発振及びPLL回路(70)からの位相差信号と,第4信号整形部(91)を介して入力される電源装置(90)の出力電圧とを受け取り,それらの信号情報に基づいて,モニタの各回路の異常の有無を判別し,判別されたデータをコネクタ(10)を通して外部へ伝送するマイクロプロセッサ(100)と;
から構成されることを特徴としている。
コネクタ(10)を介して入力されるR,G,Bビデオ信号とCRT(40)に印加されるR,G,Bビデオ信号とを比較して位相差を検出し,検出された信号を出力するビデオプリアンプ及びPLL回路(20)と;
ビデオプリアンプ及びPLL回路(20)の出力端に接続されたビデオメインアンプ回路(30)の出力信号を整形してビデオプリアンプ及びPLL回路(20)の入力端にフィードバックする第1信号整形部(31)と;
コネクタ(10)を介して入力される水平同期信号とCRT(40)に印加される水平同期信号とを比較して位相差を検出し,検出された信号を出力する水平発振及びPLL回路(50)と;
水平発振及びPLL回路(50)の出力端に接続された水平出力回路(60)の出力信号を整形して,水平発振及びPLL回路(50)にフィードバックする第2信号整形部(60)と;
コネクタ(10)を介して入力される垂直同期信号とCRT(40)に印加される垂直同期信号とを比較して位相差を検出し,検出された信号を出力する垂直発振及びPLL回路(70)と;
垂直発振及びPLL回路(70)の出力端に接続された垂直出力回路(80)の出力信号を整形して,上記垂直発振及びPLL回路(70)にフィードバックする第3信号整形部(81)と;
モニタの各駆動回路に駆動電源を供給する電源装置(90)から出力される各電圧を整形する第4信号整形部(91)と;
ビデオプリアンプ及びPLL回路(20)からの位相差信号と,水平発振及びPLL回路(50)からの位相差信号と,垂直発振及びPLL回路(70)からの位相差信号と,第4信号整形部(91)を介して入力される電源装置(90)の出力電圧とを受け取り,それらの信号情報に基づいて,モニタの各回路の異常の有無を判別し,判別されたデータをコネクタ(10)を通して外部へ伝送するマイクロプロセッサ(100)と;
から構成されることを特徴としている。
なお,上記自己診断回路のマイクロプロセッサ(100)は,ビデオプリアンプ及びPLL回路(20),水平発振及びPLL回路(50),垂直発振及びPLL回路(70)の出力利得を制御するようにフォーマットされた信号を出力し,その信号に応じたビデオプリアンプ及びPLL回路(20),水平発振及びPLL回路(50),垂直発振及びPLL回路(70)の出力利得に関する情報を受け取り,それらの信号情報に基づいて,モニタの各回路の異常の有無を判別し,判別されたデータを上記コネクタを通して外部へ伝送することも可能である。
また,上記自己診断回路において,ビデオプリアンプ及びPLL回路(20)は,少なくとも三つ以上の位相比較器(COM)を含むように構成され,水平発振及び上記PLL回路(50)は少なくとも一つ以上の位相比較器(COM)を含むように構成され,垂直発振及びPLL回路(70)は少なくとも一つ以上の位相比較器を含むように構成することが好ましい。
また,マイクロプロセッサ(100)は,ROM,RAM,EEPROMなどのメモリ素子とA/Dコンバータを含むことが好ましく,さらにA/Dコンバータは入出力装置(101,102)として構成することができる。かかる構成により,マイクロプロセッサ(100)は,A/Dコンバータまたは入出力装置を介して,ビデオプリアンプ及びPLL回路(20),水平発振及びPLL回路(50),垂直発振及びPLL回路(70)から出力される位相差信号,第4信号整形部(91)から出力される電圧信号とを受け取ることが好ましい。
また,ビデオプリアンプ及びPLL回路(20),水平発振及びPLL回路(50),垂直発振及びPLL回路(70)は,少なくとも一つ以上のA/Dコンバータを内蔵し,出力利得をマイクロプロセッサに伝送するように構成することもできる。その際に,マイクロプロセッサは(100),ビデオプリアンプ及びPLL回路(20),水平発振及びPLL回路(50),垂直発振及びPLL回路(70)と,開始状態(S),縦続アドレス(S/A),書込/読出ビット(R/W),第1応答信号(A1),第1データ(DATA1),第2応答信号(A2),第2データ(DATA2),データ(1),停止状態(P)より構成されたフォーマットでデータを伝送するように構成することが好ましい。
本発明にかかるモニタの自己診断回路は,コンピュータの出力ケーブルと接続されるコネクタ(10)を介して入力されるR,G,Bビデオ信号出力が,ビデオプリアンプ及びPLL回路(20)とビデオメインアンプ回路(30)を介してCRT(40)に印加されるように接続され;
コネクタ(10)を介して入力される水平同期信号が,水平発振及びPLL回路(50)と水平出力回路(60)を通してCRT(40)に印加されるように接続され;
コネクタ(10)を介して入力される垂直同期信号が,垂直発振及びPLL回路(70)と垂直出力回路(80)を通してCRT(40)に印加されるように接続され;
電源装置(90)によりモニタの回路の各部に応じた所定電圧を生成し,かかる電圧をモニタ回路の各部に供給するように構成されたモニタ回路において:
ビデオメインアンプ回路(30)の出力信号を整形してビデオプリアンプ及びPLL回路(20)の入力端にフィードバックして,コネクタ(10)を介して入力されるビデオ信号と比較する第1信号整形部(31)と;
水平出力回路(60)の出力信号を整形して水平発振及びPLL回路(50)の入力端にフィードバックして,コネクタ(10)を介して入力される水平同期信号と比較する第2信号整形部(61)と;
垂直出力回路(80)の出力信号を整形して垂直発振及びPLL回路(70)の入力端にフィードバックして,コネクタ(10)を介して入力される垂直同期信号と比較する第3信号整形部(81)と;
電源装置(90)から出力されるそれぞれの電圧を整形する第4信号整形部(91)と;
ビデオプリアンプ及びPLL回路(20),水平発振及びPLL回路(50),垂直発振及びPLL回路(70)それぞれに,出力利得に対する情報を要求し,要求に対する出力利得情報を受け取るとともに,ビデオプリアンプ及びPLL回路(20),水平発振及びPLL回路(50),垂直発振及びPLL回路(70)から出力される位相比較信号を受け取り,それらの信号情報に応じて,ビデオプリアンプ及びPLL回路(20),水平発振及びPLL回路(50),垂直発振及びPLL回路(70)の異常の有無を判別し,第4信号整形部(91)を通して入力される電源信号を検出し電源装置(90)の異常の有無を判別し,これらの結果をコネクタを(10)通して外部機器に伝送するマイクロプロセッサ(100)と;
から成ることを特徴としている。
コネクタ(10)を介して入力される水平同期信号が,水平発振及びPLL回路(50)と水平出力回路(60)を通してCRT(40)に印加されるように接続され;
コネクタ(10)を介して入力される垂直同期信号が,垂直発振及びPLL回路(70)と垂直出力回路(80)を通してCRT(40)に印加されるように接続され;
電源装置(90)によりモニタの回路の各部に応じた所定電圧を生成し,かかる電圧をモニタ回路の各部に供給するように構成されたモニタ回路において:
ビデオメインアンプ回路(30)の出力信号を整形してビデオプリアンプ及びPLL回路(20)の入力端にフィードバックして,コネクタ(10)を介して入力されるビデオ信号と比較する第1信号整形部(31)と;
水平出力回路(60)の出力信号を整形して水平発振及びPLL回路(50)の入力端にフィードバックして,コネクタ(10)を介して入力される水平同期信号と比較する第2信号整形部(61)と;
垂直出力回路(80)の出力信号を整形して垂直発振及びPLL回路(70)の入力端にフィードバックして,コネクタ(10)を介して入力される垂直同期信号と比較する第3信号整形部(81)と;
電源装置(90)から出力されるそれぞれの電圧を整形する第4信号整形部(91)と;
ビデオプリアンプ及びPLL回路(20),水平発振及びPLL回路(50),垂直発振及びPLL回路(70)それぞれに,出力利得に対する情報を要求し,要求に対する出力利得情報を受け取るとともに,ビデオプリアンプ及びPLL回路(20),水平発振及びPLL回路(50),垂直発振及びPLL回路(70)から出力される位相比較信号を受け取り,それらの信号情報に応じて,ビデオプリアンプ及びPLL回路(20),水平発振及びPLL回路(50),垂直発振及びPLL回路(70)の異常の有無を判別し,第4信号整形部(91)を通して入力される電源信号を検出し電源装置(90)の異常の有無を判別し,これらの結果をコネクタを(10)通して外部機器に伝送するマイクロプロセッサ(100)と;
から成ることを特徴としている。
なお,上記自己診断回路において,マイクロプロセッサ(100)は,ROM,RAM,EEPROMなどのメモリ素子とA/Dコンバータを含むことが好ましく,さらに,A/Dコンバータは入出力装置(101,102)から構成することができる。かかる構成により,マイクロプロセッサ(100)は,A/Dコンバータまたは入出力装置を介して,ビデオプリアンプ及びPLL回路(20),水平発振及びPLL回路(50),垂直発振及びPLL回路(70)から出力される位相差信号と,第4信号整形部(91)から出力される電圧信号とを受け取ることが可能である。
さらに,マイクロプロセッサ(100)は,ビデオプリアンプ及びPLL回路(20),水平発振及びPLL回路(50),垂直発振及びPLL回路(70)と,開始状態(S),縦続アドレス(S/A),書込/読出ビット(R/W),第1応答信号(A1),第1データ(DATA1),第2応答信号(A2),第2データ(DATA2),データ(1),停止状態(P)より構成されたフォーマットでデータを伝送するように構成することが好ましい。
本発明のさらに別の構成は,モニタの動作を中央制御するマイクロプロセッサ(100)に内蔵されたROMの異常の有無を検査する制御方法において:
ROM領域の全てのアドレスに書き込まれたデータの合計が特定値(例えば,“0”または“1”)となるように設定する第1ステップと;
ROMの第1アドレスからアドレス数を増分して,アドレスが最終アドレスとなるまでアドレスに書き込まれたデータを累算し合計値を求める第2ステップと;
求められたデータの合計値が初期値に設定した特定値か否かを判定して,その合計値が特定値である場合には,ROMの領域は正常であると判断し,かかる結果を示すデータをコネクタ(10)を通して外部に伝送し,その合計値が特定値でない場合には,ROMの領域は異常であると判断し,かかる結果を示すデータをコネクタ(10)を通して外部へ伝送する第3ステップと;
から成ることを特徴としている。
ROM領域の全てのアドレスに書き込まれたデータの合計が特定値(例えば,“0”または“1”)となるように設定する第1ステップと;
ROMの第1アドレスからアドレス数を増分して,アドレスが最終アドレスとなるまでアドレスに書き込まれたデータを累算し合計値を求める第2ステップと;
求められたデータの合計値が初期値に設定した特定値か否かを判定して,その合計値が特定値である場合には,ROMの領域は正常であると判断し,かかる結果を示すデータをコネクタ(10)を通して外部に伝送し,その合計値が特定値でない場合には,ROMの領域は異常であると判断し,かかる結果を示すデータをコネクタ(10)を通して外部へ伝送する第3ステップと;
から成ることを特徴としている。
本発明のさら別な構成は,モニタの動作を中央制御するマイクロプロセッサ(100)に内蔵されたRAMまたはEEPROMの異常の有無を検査する制御方法において:
使用可能なRAMまたはEEPROMのアドレスに任意のデータを書き込むとともに,その書き込まれたデータを読み出して,両データを互いに比較する第1ステップと;
その両データが等しければ,RAMまたはEEPROMのアドレスが最終アドレスとなるまで増分して第1ステップを反復する第2ステップと;
第2ステップが完了するまで,比較された両データ値が等しければ,RAMまたはEEPROMの領域は良好であると判別して,RAMまたはEEPROM領域は正常であるとの判別信号を外部に出力する第3ステップと;
第1,第2ステップで比較された両データ値が相違する場合は,RAMまたはEEPROM領域には異常があると判断して,RAMまたはEEPROM領域は不良であるとの判別データを外部へ出力する第4ステップと;
をから成ることを特徴としている。
使用可能なRAMまたはEEPROMのアドレスに任意のデータを書き込むとともに,その書き込まれたデータを読み出して,両データを互いに比較する第1ステップと;
その両データが等しければ,RAMまたはEEPROMのアドレスが最終アドレスとなるまで増分して第1ステップを反復する第2ステップと;
第2ステップが完了するまで,比較された両データ値が等しければ,RAMまたはEEPROMの領域は良好であると判別して,RAMまたはEEPROM領域は正常であるとの判別信号を外部に出力する第3ステップと;
第1,第2ステップで比較された両データ値が相違する場合は,RAMまたはEEPROM領域には異常があると判断して,RAMまたはEEPROM領域は不良であるとの判別データを外部へ出力する第4ステップと;
をから成ることを特徴としている。
以上述べたように,本発明はモニタを構成するCRTとその駆動回路の動作テストを,モニタ自体に内蔵された回路を通して簡単に実施することができ,また検査によって判明した異常有無に関するデータを外部のコンピュータや外部機器を通じて確認し,その異常部位を正確に把握することができるのみならず,上記検査結果を長時間保存することも可能である。
以下に添付図面を参照しながら,本発明に基づいて構成されたモニタの自己診断回路及びその方法の好適な実施の形態について詳細に説明する。
図1は,本発明の実施の一形態にかかるモニタの自己診断回路のブロック図であり,コンピュータの出力ケーブルに接続されるコネクタ10を介して入力されるR,G,Bビデオ信号の出力端は,ビデオプリアンプ及びPLL回路20の入力端に接続され,ビデオプリアンプ及びPLL回路20の出力端はビデオメインアンプ30の入力端に接続され,さらにビデオメインアンプ回路30の出力端がCRT40に接続されて,CRT40に所定のビデオ信号を印加する。
コネクタ10を通して入力される水平同期信号HSYNCは,水平発振及びPLL回路50の入力端に接続され,水平発振及びPLL回路50の出力端が水平出力回路60の入力端に接続され,水平出力回路60の出力端がCRT40に接続されて,CRT40に所定の水平同期信号HSYNCを印加する。コネクタ10を通して入力される垂直同期信号VSYNCは,垂直発振及びPLL回路70の入力端に接続され,垂直発振及びPLL回路70の出力端が垂直出力回路80の入力端に接続され,垂直出力回路80の出力端がCRT40に接続されて,CRT40に所定の垂直同期信号VSYNCを印加する。
モニタに入力される駆動電源ACは,スイッチングモード電源装置(以下,SMPSと称する。)90を通して,所定の電圧(5V,12V,80Vなど)を生成しモニタの各部に供給する。
このように構成される通常のモニタ制御回路において,本発明は,ビデオメインアンプ回路30の出力信号を整形してビデオプリアンプ及びPLL回路20の入力端にフィードバックしてコネクタ10を通して入力されるR,G,Bビデオ信号と比較する第1信号整形部31と,水平出力回路60の出力信号を整形して水平発振及びPLL回路50の入力端にフィードバックしてコネクタ10を通して入力される水平同期信号HSYNCと比較する第2信号整形部61と,垂直出力回路80の出力信号を整形して垂直発振及びPLL回路70の入力端にフィードバックしてコネクタ10を通して入力される垂直同期信号VSYNCと比較する第3信号整形部81と,SMPS90からモニタの各部に出力される各電圧を整形する第4信号整形部91と,コネクタ10を通して入力される水平同期信号HSYNC及び垂直同期信号VSYNCが印加されるように接続されるとともに,ビデオプリアンプ及びPLL回路20,水平発振及びPLL回路50,垂直発振及びPLL回路70のそれぞれの出力利得に関するデータを受け取り,また上記各回路20,50,70から出力される位相比較信号を受け取ることで,上記各回路20,50,70の異常の有無を判別し,この結果を上記コネクタ10を通して外部機器へ伝送するマイクロプロセッサ100と,から主に構成されている。
ビデオプリアンプ及びPLL回路20,水平発振及びPLL回路50,垂直発振及びPLL回路70の各位相差信号出力端PDは,マイクロプロセッサ100のA/D(アナログ/ディジタル)コンバータ101に接続され,第4信号整形部91を通して入力されるSMPS90の出力電圧は,マイクロプロセッサ100のA/Dコンバータ102に接続される。ここで,各A/Dコンバータ101,102は,入出力装置として構成することができる。
マイクロプロセッサ100は,ビデオプリアンプ及びPLL回路20,水平発振及びPLL回路50,垂直発振及びPLL回路70から情報を受け取ったり,コネクタ10を通してコンピュータや外部機器に情報を伝送するために,所定の通信用プロトコル信号I2Cを用いる。
また,ビデオプリアンプ及びPLL回路20,水平発振及びPLL回路50,垂直発振及びPLL回路70は,A/D(アナログ/ディジタル)コンバータを少なくとも一つ以上は内蔵するように構成されており,従って,各回路20,50,70の出力利得などは,マイクロプロセッサ100を介して制御することが可能である。すなわち,マイクロプロセッサ100は,各回路20,50,70の出力利得を制御する信号を伝送し,各回路20,50,70は,マイクロプロセッサ100の制御(要求)に応答して,自分の出力利得に関するデータをマイクロプロセッサ100に伝送する。なお,マイクロプロセッサ100と回路20,50,70との間の伝送線は入出力用の二本の線から構成することが好ましい。
マイクロプロセッサ100内部には,図示していないが,本実施の形態を実施するための所定のプログラムが格納されたROMと,各種のデータを適宜に格納及び読み出しを行うRAMと,データを一時的に,場合によっては長期間格納するためのEEPROMなどのメモリ素子が設けられている。
また,ビデオプリアンプ及びPLL回路20,水平発振及びPLL回路50,垂直発振及びPLL回路70は,二つの信号の位相を比較する図2に示すような位相比較器COMを少なくとも一つ以上含んでいる。すなわち,コネクタ10を通して入力される信号A(例えば,R,G,B信号,水平同期信号,垂直同期信号)と,第1,2,3信号整形部31,61,81を介してフィードバックされる各信号Bとは,各回路20,50,70の位相比較器COMに入力される。そして,位相比較器COMは,二つの信号A,Bを比較して,その位相差信号Cを出力端PCに出力するように構成される。
なお,図3は,図2に示す位相比較器COMの入出力状態を示した図であり,信号Aの入力と信号Bの入力が位相比較器COMに入力されることにより,位相比較器COMの出力端PDに,信号Cで示すような位相差信号が出力される。
図4は,ビデオプリアンプ及びPLL回路20,水平発振及びPLL回路50,垂直発振及びPLL回路70のデータを受け取るマイクロプロセッサ100のデータ伝送のフォーマットの一例を示したもので,開始状態(S),連続アドレス(S/A),書込/読出ビット(R/W),第1応答信号(A1),第1データ(DATA1),第2応答信号(A2),第2データ(DATA2),データ(1),停止状態(P)より構成され,マイクロプロセッサ100は,各回路20,50,70に所定のデータを送り,その伝送データに対する応答信号を受け取り,その応答信号から各回路20,50,70の異常有無を判断する。
図5は,マイクロプロセッサ100に内蔵された本実施の形態にかかるROMテスト時の検査方法を示す手順である。
本実施の形態によれば,ROM領域が正常であれば,使用可能な全体ROMアドレスに書き込まれたデータの合計が“0”となるように設定されており,一番目のアドレスから最終アドレスまで全てのデータを合算して,その結果が1バイト“0”となるか否かを判別することで,ROM領域の異常の有無を判断する。ここで,ROMの領域の中に一部でも異常が存在すれば,マイクロプロセッサ100の正常動作は保障されない。
図示したように,ステップS1では,オフセットアドレス,累算器(以下,ACCと称する。),チェック合計データを0アドレスまたは“0”にセットする。次いで,ステップS2では,ACCにオフセットアドレスのデータを代入する。さらに,ステップS3では,チェック合計データにACCのデータと以前のチェック合計データとを加算して代入する。そして,ステップS4では,オフセットアドレスがROMの最終アドレスか否かを判断する。
ステップS4において,オフセットアドレスがRAMの最後アドレスでないと判断された場合には,ステップS5に進み,オフセットアドレスを増分し,ACCにオフセットアドレスのデータを代入するステップS2に戻る。これに対して,ステップS4において,オフセットアドレスがRAMの最終アドレスであると判断された場合には,ステップS6に進み,チェック合計が“0”か否かを判断する。
ステップS6において,チェック合計が“0”であると判断された場合には,ステップS7に進み,ROMの領域は正常であると判断して,その結果を示す判別信号をコネクタ10を通して外部に伝送する。これに対して,ステップS6において,チェック合計が“0”でないと判断された場合には,ステップS8に進み,ROMの領域に異常が存在すると判断し,その結果を示す判別信号データをコネクタ10を通して外部に伝送する。
図6は,本実施の形態にかかるマイクロプロセッサ100に内蔵されたRAMまたはEEPROMテスト時の検査方法を示す流れ図である。
ここで,RAMの領域は,各種データを臨時に格納したり読み出したりする部分で,この部分が不良であれば,マイクロプロセッサ100の動作に異常が生じる。一方,EEPROMの領域は,一時的に,場合によっては長期間にわたりデータを保管する領域であるが,この部分が不良の場合にも,やはりRAM不良の場合と同様に,マイクロプロセッサ100の動作に以上が生じる。
従って,本実施の形態によれば,使用可能なRAM及びEEPROMの領域に臨時データを書き込み,この書き込まれたデータを再び読み出して,書き込み時のデータと比較判別して,RAMまたはEEPROMの領域における異常の有無を判断する。
図示した通り,ステップT1では,オフセットアドレス及びACCを0アドレス及び“0”とセットし,データバッファに所定のデータを設定する。次いで,ステップT2では,オフセットアドレスにデータバッファに設定されたデータを書き込み,さらに,ステップT3では,ACCにオフセットアドレスのデータを読み出す。そして,ステップT4では,ACCのデータがデータバッファのデータと等しいか否かを判断する。
ステップT4において,ACCのデータがデータバッファのデータと等しいと判断された場合には,ステップT5に進み,現在のオフセットアドレスがRAMまたはEEPROMの最終アドレスか否かを判断する。そして,ステップT5において,オフセットアドレスが最終アドレスでないと判断された場合には,ステップT6において,オフセットアドレスを増分し,ステップT2からの処理を再び行う。これに対して,ステップT5において,オフセットアドレスがRAMまたはEEPROMの最終アドレスであると判断された場合には,RAMまたはEEPROMの領域は正常だと判断して,ステップT7において,その結果を示す判別信号データをコネクタ10を通して外部に伝送する。
一方,ステップT4において,ACCのデータとデータバッファのデータとが相違すると判断された場合には,RAMまたはEEPROMの領域に異常が存在すると判断し,ステップT8において,その結果を示す判別信号データをコネクタ10を通して外部に伝送する。
次に,上記のように構成された本発明の作用について,図1〜図5を参照しながら説明する。
本発明は,モニタ内部の回路,すなわちマイクロプロセッサ100に内蔵されたROM及びRAM(EEPROM)と,ビデオ回路,水平・垂直回路,電源回路などを順次自己検査して,その結果に関する情報を外部に備えられた別途の機器に伝送しようとするものである。
まずマイクロプロセッサ100に内蔵されたROM領域の良否を自己検査する場合について説明すると,使用可能なROMの全てのアドレスに書き込まれたデータの合計が“0”となるようにプログラムする。そして,ROMの一番目のアドレスからアドレス数を増分して,アドレスが最終アドレスとなるまでアドレスに書き込まれたデータを累積して合計値を算出する(ステップS1〜S5)。上記のようにして累積された合計値が,初期値として設定された“0”となれば,ROM領域には異常がないと判断できるので,マイクロプロセッサ100は,所定のプロトコル信号I2Cを介して外部装置にROM領域は正常であるとの判別信号を出力する(ステップS6,S7)。これに対して,累積された合計値が,初期値として設定された“0”とならなければ,ROM領域には異常が存在すると判断できるので,マイクロプロセッサ100は,ROM領域は異常であるとの判別信号を出力する(ステップS6,S8)。その際,通信プロトコルI2Cを通して出力される信号は,コネクタ10を介して外部に接続されたコンピュータやその他の機器に伝送され,かかる機器はROMの検査現況を外部に知らせることができる。
次に,マイクロプロセッサ100に内蔵されたRAMまたはEEPROM領域の良否を自己検査する場合について説明すると,使用可能なRAM(EEPROM)のアドレスに臨時のデータを書き込み,書き込まれたデータを読み出して,両者のデータを互いに比較する(T1〜T4ステップ)。ここで,両者のデータが等しければ,RAM(EEPROM)のアドレスが最終アドレスとなるまで増分され,図6に示すステップT2〜T4が実行され,その両者のデータ値が等しければ,RAM(EEPROM)の領域には異常なしと判断できるので,マイクロプロセッサ100は,RAM(EEPROM)領域は正常であるとの所定の判別信号を出力する(ステップT5〜T7)。一方,RAM(EEPROM)のアドレスを増分しながら最終アドレスまで進む途中で,書き込みデータと読み出したデータが相違する場合は,RAM(EEPROM)領域には異常があると判断できるので,マイクロプロセッサ100は,RAM(EEPROM)領域は異常であるとの判別データを出力する(ステップT4,T8)。このようにして,コネクタ10を通して出力される信号は外部に接続されたコンピュータやその他の機器に伝送され,かかる機器はRAM及びEEPROMの検査現況を外部に知らせることができる。
次に,ビデオ信号出力回路の自己検査の手順について説明すると,マイクロプロセッサ100は,ビデオ信号出力回路の異常有無を検査する際には,ビデオプリアンプ及びPLL回路20の出力利得(R,G,B利得)を制御することが可能な図4に示すようなフォーマットの伝送信号をビデオプリアンプ及びPLL回路20に出力する。かかる信号により,R,G,Bビデオ信号の利得が制御され,ビデオプリアンプ及びPLL回路20からの応答信号がマイクロプロセッサ100に返送される。マイクロプロセッサ100は,この応答信号に基づいて,ビデオプリアンプ及びPLL回路20の異常の有無を判断し,判別された信号はコネクタ10を通して外部機器に伝送される。
次に,マイクロプロセッサ100は,水平出力回路の異常有無を検査する場合について説明すると,水平発振及びPLL回路50に対して,図4に示すようなフォーマットを有する伝送信号を出力する。かかる信号により,水平発振及びPLL回路50の水平出力信号の利得が制御され,水平発振及びPLL回路50からの応答信号がマイクロプロセッサ100に返送され,マイクロプロセッサ100は,この応答信号に基づいて,水平発振及びPLL回路50の異常の有無を判断し,判別された信号はコネクタ10を通して外部機器に伝送される。
次に,マイクロプロセッサ100は,垂直出力回路の異常有無を検査する場合について説明すると,垂直発振及びPLL回路70に対して,図4に示すようなフォーマットを有する伝送信号を出力する。かかる信号により,垂直発振及びPLL回路70の垂直出力信号の利得が制御され,垂直発振及びPLL回路70からの応答信号がマイクロプロセッサ100に返送され,マイクロプロセッサ100は,この応答信号に基づいて,垂直発振及びPLL回路の異常の有無を判断し,判別された信号はコネクタ10を通して外部機器に伝送される。
さらに,本実施の形態によれば,ビデオアンプ回路30から出力されるR,G,Bビデオ信号は信号整形部31を介してビデオプリアンプ及びPLL回路20の入力端にフィードバックされる。かかる信号は,コネクタ10を通して入力されるR,G,Bビデオ信号と,ビデオプリアンプ及びPLL回路20に内蔵された少なくとも三つの位相比較器COMにより比較され,その結果検出された位相差信号は出力端PDを介して,図2に示すように,マイクロプロセッサ100の入出力装置101に入力される。かかる構成により,マイクロプロセッサ100は,入力される位相差信号を通してビデオプリアンプ及びPLL回路20とビデオメインアンプ回路30を含むビデオ回路の異常有無を判断し,該当するデータをコネクタ10を通して外部に伝送する。
また,本実施の形態によれば,水平出力回路60から出力される水平信号は,信号整形部61を介して水平発振及びPLL回路50の入力端にフィードバックされる。かかる信号は,コネクタ10を通して入力される水平同期信号HSYNCと,水平発振及びPLL回路50に内蔵された位相比較器COMにより比較され,その結果検出された位相差信号は,出力端PDを介してマイクロプロセッサ100の入出力装置101に入力される。かかる構成により,マイクロプロセッサ100は,入力された位相差信号により,水平発振及びPLL回路50と水平出力回路60を含む水平回路の異常の有無を判断し,該当するデータを,コネクタ10を通して外部に伝送する。
また,本実施の形態によれば,垂直出力回路80から出力される垂直信号は,信号整形部81を介して垂直発振及びPLL回路70の入力端にフィードバックされる。かかる信号は,コネクタ10を通して入力される垂直同期信号VSYNCと,垂直発振及びPLL回路70に内蔵された位相比較器COMにより比較され,その結果検出された位相差信号は,出力端PDを介してマイクロプロセッサ100の入出力装置101に入力される。かかる構成により,マイクロプロセッサ100は,入力された位相差信号により,垂直発振及びPLL回路70と垂直出力回路80を含む垂直回路の異常の有無を判断し,該当するデータを,コネクタ10を通して外部へ伝送する。
また,マイクロプロセッサ100は,SMPS90の異常の有無を判別するため,SMPS90の出力端から生成される各電圧を信号整形部91を介して所定電圧に減圧した後,入出力装置102に入力し,その値を判別する。ここで,入力電圧のうちいずれか一つでも異常(定格電圧でないこと)が発見されれば,SMPS90に異常が生じたと判断して,判別信号データをコネクタ10を通して外部に伝送し,それによってSMPS90の異常の有無をチェックできる。
以上,添付図面を参照しながら本発明の実施の一形態にかかるモニタの自己診断回路及びその方法について説明したが,本発明はかかる例に限定されるものではない。当業者であれば,特許請求の範囲に記載された技術的思想の範疇内において各種の変更例や修正例に想到し得ることは明らかであり,それらについても,当然に本発明の技術的範囲に属するものと了解される。
10 コネクタ
20 ビデオプリアンプ及びPLL回路
30 ビデオメインアンプ回路
31 第1信号整形部
40 CRT
50 水平発振及びPLL回路
60 水平出力回路
70 垂直発振及びPLL回路
80 垂直出力回路
81 第2信号整形部
90 スイッチングモード電源装置
91 第4信号整形部
100 マイクロプロセッサ
101 A/Dコンバータ
20 ビデオプリアンプ及びPLL回路
30 ビデオメインアンプ回路
31 第1信号整形部
40 CRT
50 水平発振及びPLL回路
60 水平出力回路
70 垂直発振及びPLL回路
80 垂直出力回路
81 第2信号整形部
90 スイッチングモード電源装置
91 第4信号整形部
100 マイクロプロセッサ
101 A/Dコンバータ
Claims (2)
- モニタの動作を中央制御するマイクロプロセッサに内蔵されたROMの異常の有無を検査する制御方法において:
前記ROM領域の全てのアドレスに書き込まれたデータの合計が特定値となるように設定する第1ステップと;
前記ROMの第1アドレスからアドレス数を増分して,前記アドレスが最終アドレスとなるまで前記アドレスに書き込まれたデータを累算し合計値を求める第2ステップと;
求められたデータの前記合計値が初期値に設定した特定値か否かを判定して,前記合計値が特定値である場合には,前記ROMの領域は正常であると判断し,かかる結果を示すデータを,前記コネクタを通して外部に伝送し,前記合計値が特定値でない場合には,前記ROMの領域は異常であると判断し,かかる結果を示すデータを,前記コネクタを通して外部へ伝送する第3ステップと;
から成ることを特徴とする,モニタの自己診断方法。 - モニタの動作を中央制御するマイクロプロセッサに内蔵されたRAMまたはEEPROMの異常の有無を検査する制御方法において:
使用可能な前記RAMまたは前記EEPROMのアドレスに任意のデータを書き込むとともに,その書き込まれたデータを読み出して,両データを互いに比較する第1ステップと;
前記両データが等しければ,前記RAMまたは前記EEPROMのアドレスが最終アドレスとなるまで増分して第1ステップを反復する第2ステップと;
前記第2ステップが完了するまで,比較された両データ値が等しければ,前記RAMまたは前記EEPROMの領域は良好であると判別して,前記RAMまたは前記EEPROM領域は正常であるとの判別信号を外部に出力する第3ステップと;
前記第1,第2ステップで比較された両データ値が相違する場合は,前記RAMまたは前記EEPROM領域には異常があると判断して,前記RAMまたは前記EEPROM領域は不良であるとの判別データを外部へ出力する第4ステップと;
をから成ることを特徴とする,モニタの自己診断方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950015719A KR0151353B1 (ko) | 1995-06-14 | 1995-06-14 | 모니터의 자기진단회로 및 그 방법 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17553496A Division JP3749763B2 (ja) | 1995-06-14 | 1996-06-14 | モニタの自己診断回路及びその方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005328580A true JP2005328580A (ja) | 2005-11-24 |
Family
ID=19417094
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17553496A Expired - Fee Related JP3749763B2 (ja) | 1995-06-14 | 1996-06-14 | モニタの自己診断回路及びその方法 |
JP2005235349A Pending JP2005328580A (ja) | 1995-06-14 | 2005-08-15 | モニタの自己診断方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17553496A Expired - Fee Related JP3749763B2 (ja) | 1995-06-14 | 1996-06-14 | モニタの自己診断回路及びその方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5963249A (ja) |
JP (2) | JP3749763B2 (ja) |
KR (1) | KR0151353B1 (ja) |
CN (2) | CN1516480A (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100233646B1 (ko) * | 1997-05-31 | 1999-12-01 | 윤종용 | 보조 입출력 단자를 갖는 모니터의 오에스디 표시 방법 |
JP3566546B2 (ja) * | 1998-04-01 | 2004-09-15 | Kddi株式会社 | 画像の品質異常検出方法および装置 |
KR100320461B1 (ko) * | 1999-08-13 | 2002-01-12 | 구자홍 | 모니터의 동기신호 처리장치 및 방법 |
JP2002243785A (ja) * | 2001-02-21 | 2002-08-28 | Moric Co Ltd | 信号検査装置 |
KR100766970B1 (ko) | 2001-05-11 | 2007-10-15 | 삼성전자주식회사 | 디스플레이장치의 초기설정시스템 및 그 제어방법 |
CN100403398C (zh) * | 2001-09-14 | 2008-07-16 | 美国仪表盘公司 | 可视显示器的测试、优化及调谐的方法 |
WO2003041419A1 (en) * | 2001-11-09 | 2003-05-15 | Matsushita Electric Industrial Co., Ltd. | Display device, receiver, and test apparatus |
KR100923201B1 (ko) * | 2002-12-30 | 2009-10-22 | 엘지전자 주식회사 | 모니터 자기 진단 장치와 자기 진단 방법 |
JP2004219585A (ja) * | 2003-01-10 | 2004-08-05 | Sharp Corp | 表示装置、検査装置、記録媒体 |
KR100514749B1 (ko) * | 2003-05-21 | 2005-09-14 | 삼성전자주식회사 | 디스플레이 기기의 자동 캘리브레이션 장치 및 방법 |
FR2857206B1 (fr) * | 2003-07-03 | 2005-10-28 | Logiways France | Procede et systeme de test de l'aptitude d'un appareil a produire sans defaut un signal video et/ou audio, et support d'enregistrement contenant des instructions pour la mise en oeuvre du procede |
KR20060017238A (ko) * | 2004-08-20 | 2006-02-23 | 삼성전자주식회사 | 표시 장치 및 이의 제조 방법 |
JP4814546B2 (ja) * | 2005-05-19 | 2011-11-16 | パナソニック株式会社 | 異常検出装置および映像システム |
US8254277B2 (en) | 2005-12-28 | 2012-08-28 | At&T Intellectual Property I, L.P. | Methods, systems and computer program products for providing internet protocol television diagnostics |
US20070162932A1 (en) * | 2005-12-28 | 2007-07-12 | Mickle Jacklyn A | Methods, systems and computer program products for providing internet protocol television troubleshooting |
US20070162929A1 (en) * | 2005-12-28 | 2007-07-12 | Mickle Jacklyn A | Methods, systems and computer program products for providing internet protocol television contextual support |
US7823183B2 (en) * | 2005-12-28 | 2010-10-26 | At&T Intellectual Property I, L.P. | Methods, systems and computer program products for providing internet protocol television communication services |
US7873981B2 (en) * | 2005-12-28 | 2011-01-18 | At&T Intellectual Property I, L.P. | Methods, systems and computer program products for providing internet protocol television set up |
KR20070094320A (ko) * | 2006-03-17 | 2007-09-20 | 엘지전자 주식회사 | 방송 수신 장치, 어플리케이션 송수신 방법, 수신 상태정보 전송 방법 및 수신 상태 정보의 데이터 구조 |
KR20070115327A (ko) * | 2006-06-01 | 2007-12-06 | 엘지전자 주식회사 | 방송 수신기, 진단 정보 데이터 구조 및 진단 정보 표출방법 |
CN104159103B (zh) * | 2014-08-12 | 2017-01-18 | 三星半导体(中国)研究开发有限公司 | 提供采样数据的装置和方法及显示诊断界面的装置和方法 |
JP6254517B2 (ja) * | 2014-12-22 | 2017-12-27 | 富士通フロンテック株式会社 | 媒体取扱装置 |
JP2017181574A (ja) * | 2016-03-28 | 2017-10-05 | 株式会社ジャパンディスプレイ | 表示装置 |
CN109218632B (zh) * | 2018-08-09 | 2020-11-10 | 深圳金准智能有限公司 | 便于检修的混合倍线切换器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4459551A (en) * | 1981-09-28 | 1984-07-10 | Rca Corporation | Television receiver and test set voltage analyzer |
FR2523789B1 (fr) * | 1982-03-19 | 1985-01-04 | Thomson Csf | Dispositif de generation de signaux de test d'equipements electroniques |
US4894718A (en) * | 1989-03-29 | 1990-01-16 | Acer Incorporated | Method and system for testing video |
US5077600A (en) * | 1989-10-03 | 1991-12-31 | Sony Corporation | Self-inspecting convergence measuring apparatus |
US5055928A (en) * | 1990-04-10 | 1991-10-08 | Sony Corporation Of America | Digital video frame recorder with video display test pattern signal generator |
JPH05130648A (ja) * | 1991-11-07 | 1993-05-25 | Mitsubishi Electric Corp | テストパターン信号発生装置 |
GB2267009B (en) * | 1992-05-06 | 1995-10-25 | Sony Broadcast & Communication | Testing video equipment |
US5442391A (en) * | 1994-06-01 | 1995-08-15 | Eerise Corporation | Method and a system for testing a cathode ray tube or like products |
CN1130332A (zh) * | 1994-11-11 | 1996-09-04 | 大宇电子株式会社 | 自我诊断电视接收机的方法 |
US5526043A (en) * | 1994-11-23 | 1996-06-11 | Lite-On Technology Corporation | Automatic video display testing and adjusting system |
-
1995
- 1995-06-14 KR KR1019950015719A patent/KR0151353B1/ko not_active IP Right Cessation
-
1996
- 1996-06-14 JP JP17553496A patent/JP3749763B2/ja not_active Expired - Fee Related
- 1996-06-14 CN CNA031010741A patent/CN1516480A/zh active Pending
- 1996-06-14 CN CNB961066911A patent/CN1150776C/zh not_active Expired - Fee Related
- 1996-06-14 US US08/668,121 patent/US5963249A/en not_active Expired - Lifetime
-
2005
- 2005-08-15 JP JP2005235349A patent/JP2005328580A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CN1139360A (zh) | 1997-01-01 |
KR0151353B1 (ko) | 1998-10-15 |
KR970004744A (ko) | 1997-01-29 |
JPH10308954A (ja) | 1998-11-17 |
JP3749763B2 (ja) | 2006-03-01 |
US5963249A (en) | 1999-10-05 |
CN1516480A (zh) | 2004-07-28 |
CN1150776C (zh) | 2004-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005328580A (ja) | モニタの自己診断方法 | |
JP4277055B2 (ja) | 駆動回路、表示装置、およびテレビジョンシステム | |
CN110675794B (zh) | 电源管理芯片及其驱动方法、驱动系统 | |
US10878772B2 (en) | Apparatus and method for testing for abnormal control by a display control apparatus | |
JPS60138483A (ja) | 超音波診断装置 | |
KR20200010847A (ko) | 차량용 카메라의 영상출력 모니터링 시스템 및 방법 | |
KR20080008168A (ko) | 전자장치 및 그 검사방법 | |
US5757366A (en) | State indication circuit for a display system | |
JPH0361148B2 (ja) | ||
US20070040846A1 (en) | Method and apparatus of correcting color coordinate and display device including apparatus of correcting color coordinate | |
US6253341B1 (en) | IC test system | |
US20110255001A1 (en) | Video signal processing device, video signal processing system, and video signal processing method | |
US20040217951A1 (en) | Apparatus for processing displayed data and method thereof | |
JP2002140311A (ja) | スレーブ装置、装置の集合体及び試験方法 | |
KR0155641B1 (ko) | 티브이 성능 검사장치와 검사방법 | |
JP2002286777A (ja) | 簡易点検機能を有した電子機器 | |
US6437761B1 (en) | Monitor status information storage and display | |
US6351830B1 (en) | Apparatus for checking for defect of serial communication devices and method thereof | |
JPH08241131A (ja) | マスフローテスタ | |
JPH03289699A (ja) | 表示制御装置用動作試験装置 | |
JPH07261729A (ja) | モニタ調整システム | |
JP3035957B2 (ja) | 表示データの診断方法 | |
JPH11184425A (ja) | 表示装置 | |
JP2002342111A (ja) | マイクロコンピュータのram値モニタ用装置 | |
JPS63317864A (ja) | 画像メモリ診断方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070821 |