JPH11184425A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH11184425A JPH11184425A JP35582397A JP35582397A JPH11184425A JP H11184425 A JPH11184425 A JP H11184425A JP 35582397 A JP35582397 A JP 35582397A JP 35582397 A JP35582397 A JP 35582397A JP H11184425 A JPH11184425 A JP H11184425A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- video signal
- sampling
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 アナログビデオ信号の１クロック期間内の信
号レベルが一定でなくても、安定してＡ／Ｄ変換できる
サンプリングクロックの位相を設定でき、信号レベルが
変動しても最適なＡ／Ｄ変換が可能で、画面表示に係わ
る調整項目を最適に調整することができる表示装置を提
供する。 【解決手段】 表示装置が、アナログビデオ信号をデジ
タル信号に変換するＡ／Ｄ変換器２と、このＡ／Ｄ変換
器２のサンプリングクロックの位相を、サンプリングレ
ベルを変化させて調整する位相調整手段を有する制御回
路７とを備える。
号レベルが一定でなくても、安定してＡ／Ｄ変換できる
サンプリングクロックの位相を設定でき、信号レベルが
変動しても最適なＡ／Ｄ変換が可能で、画面表示に係わ
る調整項目を最適に調整することができる表示装置を提
供する。 【解決手段】 表示装置が、アナログビデオ信号をデジ
タル信号に変換するＡ／Ｄ変換器２と、このＡ／Ｄ変換
器２のサンプリングクロックの位相を、サンプリングレ
ベルを変化させて調整する位相調整手段を有する制御回
路７とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は画面表示に係わる調
整を行う機能を備えた表示装置に関する。
整を行う機能を備えた表示装置に関する。
【０００２】
【従来の技術】一般に表示装置である液晶パネル等に映
像を表示する場合、パーソナルコンピュータ（パソコ
ン）等のビデオ信号出力回路から出力されるアナログビ
デオ信号をデジタル信号に変換し、その変換されたデジ
タルビデオ信号に基づいて、液晶パネル等に映像を表示
する。
像を表示する場合、パーソナルコンピュータ（パソコ
ン）等のビデオ信号出力回路から出力されるアナログビ
デオ信号をデジタル信号に変換し、その変換されたデジ
タルビデオ信号に基づいて、液晶パネル等に映像を表示
する。
【０００３】このビデオ信号等の仕様は、ＶＥＳＡ規格
（Video Electronics Standards Associationが規定す
る画像表示に関する標準規格）によって規定されてい
る。ＶＥＳＡ規格では、水平同期信号（Ｈｓｙｎｃ）、
垂直同期信号（Ｖｓｙｎｃ）及びビデオ信号等の仕様を
規定しているが、パソコン等のビデオ信号出力回路で
は、実際には、この規格通りにはなっていない事があ
る。従って、一般の表示装置には、水平及び垂直の位置
調整や画面の横サイズ（サンプリングクロックの周波
数）などの調整を行う機能が備えられている。
（Video Electronics Standards Associationが規定す
る画像表示に関する標準規格）によって規定されてい
る。ＶＥＳＡ規格では、水平同期信号（Ｈｓｙｎｃ）、
垂直同期信号（Ｖｓｙｎｃ）及びビデオ信号等の仕様を
規定しているが、パソコン等のビデオ信号出力回路で
は、実際には、この規格通りにはなっていない事があ
る。従って、一般の表示装置には、水平及び垂直の位置
調整や画面の横サイズ（サンプリングクロックの周波
数）などの調整を行う機能が備えられている。
【０００４】こうした従来の表示装置は、図４のブロッ
ク図に示すように、パソコン等のビデオ信号出力回路よ
り出力されるアナログビデオ信号ＳＡ１が入力され、信
号レベルを調整してアナログビデオ信号ＳＡ２を出力す
るビデオアンプ１と、このビデオアンプ１から出力され
たアナログビデオ信号ＳＡ２が入力されデジタル信号に
変換してデジタルビデオ信号ＳＤ１を出力するＡ／Ｄ変
換器２と、このＡ／Ｄ変換器２から出力されるデジタル
ビデオ信号ＳＤ１を一旦保存するフレームメモリ３と、
このフレームメモリ３に保存されたデジタルビデオ信号
ＳＤ１の出力タイミングを調整する出力タイミング信号
Ｔ１をフレームメモリ３及び表示部８に出力し、タイミ
ング調整されたデジタルビデオ信号ＳＴ１を表示部８に
入力させるデータ出力タイミング制御回路４４と、出力
タイミング信号Ｔ１及びデジタルビデオ信号ＳＴ１が入
力され、それに基づいて表示を行う液晶表示パネル等の
表示部８と、水平同期信号（Ｈｓｙｎｃ）、垂直同期信
号（Ｖｓｙｎｃ）が入力され、その周波数及びその極性
を測定すると共に、もっとも近いＶＥＳＡ規格のタイミ
ングを判別し、判別信号ＣＴを出力するコンパレータ４
１と、Ａ／Ｄ変換器２及びデータ出力タイミング制御回
路４４に電気的に接続され、判別信号ＣＴに従い、予め
ＶＥＳＡ規格のタイミングをセットアップさせるために
用意している各種の調整値を設定すると共に、制御信号
ＣＳを出力してＡ／Ｄ変換器２を制御し、表示装置全体
を統合的に制御する制御回路４７とを有する。
ク図に示すように、パソコン等のビデオ信号出力回路よ
り出力されるアナログビデオ信号ＳＡ１が入力され、信
号レベルを調整してアナログビデオ信号ＳＡ２を出力す
るビデオアンプ１と、このビデオアンプ１から出力され
たアナログビデオ信号ＳＡ２が入力されデジタル信号に
変換してデジタルビデオ信号ＳＤ１を出力するＡ／Ｄ変
換器２と、このＡ／Ｄ変換器２から出力されるデジタル
ビデオ信号ＳＤ１を一旦保存するフレームメモリ３と、
このフレームメモリ３に保存されたデジタルビデオ信号
ＳＤ１の出力タイミングを調整する出力タイミング信号
Ｔ１をフレームメモリ３及び表示部８に出力し、タイミ
ング調整されたデジタルビデオ信号ＳＴ１を表示部８に
入力させるデータ出力タイミング制御回路４４と、出力
タイミング信号Ｔ１及びデジタルビデオ信号ＳＴ１が入
力され、それに基づいて表示を行う液晶表示パネル等の
表示部８と、水平同期信号（Ｈｓｙｎｃ）、垂直同期信
号（Ｖｓｙｎｃ）が入力され、その周波数及びその極性
を測定すると共に、もっとも近いＶＥＳＡ規格のタイミ
ングを判別し、判別信号ＣＴを出力するコンパレータ４
１と、Ａ／Ｄ変換器２及びデータ出力タイミング制御回
路４４に電気的に接続され、判別信号ＣＴに従い、予め
ＶＥＳＡ規格のタイミングをセットアップさせるために
用意している各種の調整値を設定すると共に、制御信号
ＣＳを出力してＡ／Ｄ変換器２を制御し、表示装置全体
を統合的に制御する制御回路４７とを有する。
【０００５】上記従来の表示装置では、パソコン等のビ
デオ信号回路から出力されるアナログビデオ信号がＶＥ
ＳＡ規格通りになっていない場合、例えば、水平バック
ポーチの値が規定の値と異なれば、画面は水平方向に位
置ずれをおこすことになり、又ＰｉｘｅｌＣｌｏｃｋの
値が規定の値と異なれば、画面の横サイズが画角と一致
しなくなる。また、サンプリングクロックの位相につい
てはＶＥＳＡ規格では規定されていないが、実際には信
号の伝送系によるわずかな遅延により位相が変わってく
る。
デオ信号回路から出力されるアナログビデオ信号がＶＥ
ＳＡ規格通りになっていない場合、例えば、水平バック
ポーチの値が規定の値と異なれば、画面は水平方向に位
置ずれをおこすことになり、又ＰｉｘｅｌＣｌｏｃｋの
値が規定の値と異なれば、画面の横サイズが画角と一致
しなくなる。また、サンプリングクロックの位相につい
てはＶＥＳＡ規格では規定されていないが、実際には信
号の伝送系によるわずかな遅延により位相が変わってく
る。
【０００６】このため、調整機能により表示装置の使用
者が画面を確認しながら、液晶パネルに映像が適正に表
示されるように、水平表示位置、垂直表示位置、横幅、
サンプリングクロック周波数及びサンプリングクロック
の位相等の画面表示に係わる調整項目の調整を行ってい
る。こうした調整を上記のように手動で行うのとは別
に、自動で調整する方法がある。
者が画面を確認しながら、液晶パネルに映像が適正に表
示されるように、水平表示位置、垂直表示位置、横幅、
サンプリングクロック周波数及びサンプリングクロック
の位相等の画面表示に係わる調整項目の調整を行ってい
る。こうした調整を上記のように手動で行うのとは別
に、自動で調整する方法がある。
【０００７】ここで、従来の表示装置において、画面表
示に係わる調整項目を自動調整する方法について、図５
及び図６に基づいて以下に説明する。
示に係わる調整項目を自動調整する方法について、図５
及び図６に基づいて以下に説明する。
【０００８】自動調整では、映像データ信号（アナログ
ビデオ信号）のスタート位置及びエンド位置を検出する
必要があり、この位置検出は設定されているサンプリン
グクロックをベースに行うため、まずある程度正しく画
面表示が行なわれるようにセットアツプする必要があ
る。
ビデオ信号）のスタート位置及びエンド位置を検出する
必要があり、この位置検出は設定されているサンプリン
グクロックをベースに行うため、まずある程度正しく画
面表示が行なわれるようにセットアツプする必要があ
る。
【０００９】このセットアップを行うためには、入力さ
れている信号がＶＥＳＡ規格のどのタイミングのもので
あるかを正しく判別する必要がある。このため、水平同
期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓｙｎｃ）を
コンパレータ４１に入力し、その周波数及びその極性を
測定し（ステップＳ５１）、もっとも近いＶＥＳＡ規格
のタイミングを判別する（ステップＳ５２）。次に、判
別したタイミングに従い、予めそのタイミングをセット
アップさせるために用意している調整値を設定する（ス
テップＳ５３）。次に、映像データ信号のスタート位置
及びエンド位置を検出する（ステップＳ５４）。
れている信号がＶＥＳＡ規格のどのタイミングのもので
あるかを正しく判別する必要がある。このため、水平同
期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓｙｎｃ）を
コンパレータ４１に入力し、その周波数及びその極性を
測定し（ステップＳ５１）、もっとも近いＶＥＳＡ規格
のタイミングを判別する（ステップＳ５２）。次に、判
別したタイミングに従い、予めそのタイミングをセット
アップさせるために用意している調整値を設定する（ス
テップＳ５３）。次に、映像データ信号のスタート位置
及びエンド位置を検出する（ステップＳ５４）。
【００１０】ここで、このステップＳ５４での処理を、
図６を用いて具体的に説明する。
図６を用いて具体的に説明する。
【００１１】例えば、入力されたタイミングがＶＥＳＡ
規格６４０×４８０の解像度（水平解像度が６４０、垂
直解像度が４８０）であるとする。このとき、サンプリ
ングクロック周波数Ｆを基準にスタート位置及びエンド
位置を測定すると、図６（Ｂ）に示すように、スタート
位置ＳＰは５０クロック目、エンド位置ＥＰは３６９ク
ロック目となる。従って、理論上の表示エリアとの差分
を算出すると（ステップＳ５５）、水平映像エリアのサ
ンプリング数は、（３６９−５０）＋１＝３２０とな
り、入力されたタイミングが持つ水平解像度６４０の半
分しかないことがわかる。
規格６４０×４８０の解像度（水平解像度が６４０、垂
直解像度が４８０）であるとする。このとき、サンプリ
ングクロック周波数Ｆを基準にスタート位置及びエンド
位置を測定すると、図６（Ｂ）に示すように、スタート
位置ＳＰは５０クロック目、エンド位置ＥＰは３６９ク
ロック目となる。従って、理論上の表示エリアとの差分
を算出すると（ステップＳ５５）、水平映像エリアのサ
ンプリング数は、（３６９−５０）＋１＝３２０とな
り、入力されたタイミングが持つ水平解像度６４０の半
分しかないことがわかる。
【００１２】従って、この場合の正しいサンプリングク
ロック周波数は、６４０／３２０×Ｆ＝２Ｆとなる。そ
こで、サンプリングクロック周波数（ＦＲＥＱ）の設定
値を修正し（ステップＳ５６）、サンプリングクロック
２Ｆを基準にスタート位置及びエンド位置を測定する
と、図６（Ａ）に示すように、スタート位置は１００ク
ロック目、エンド位置は７３９クロック目となる。従っ
て、水平映像エリアのサンプリング数は、（７３９−１
００）＋１＝６４０となり、入力されたタイミングが持
つ水平解像度６４０と同じになり、サンプリングクロッ
クの周波数が正しく設定されたことがわかる。
ロック周波数は、６４０／３２０×Ｆ＝２Ｆとなる。そ
こで、サンプリングクロック周波数（ＦＲＥＱ）の設定
値を修正し（ステップＳ５６）、サンプリングクロック
２Ｆを基準にスタート位置及びエンド位置を測定する
と、図６（Ａ）に示すように、スタート位置は１００ク
ロック目、エンド位置は７３９クロック目となる。従っ
て、水平映像エリアのサンプリング数は、（７３９−１
００）＋１＝６４０となり、入力されたタイミングが持
つ水平解像度６４０と同じになり、サンプリングクロッ
クの周波数が正しく設定されたことがわかる。
【００１３】次に、水平表示位置（ＨＰＯＳ）及び垂直
表示位置（ＶＰＯＳ）の設定値を修正する（ステップＳ
５７、ステップＳ５８）。これにより、自動調整を完了
する。
表示位置（ＶＰＯＳ）の設定値を修正する（ステップＳ
５７、ステップＳ５８）。これにより、自動調整を完了
する。
【００１４】尚、上記従来の表示装置においては、この
自動調整を行うためには特定の条件を満たしたアナログ
ビデオ信号、即ち映像エリアの特定の位置にデータがあ
り、ある程度の信号レベルが確保されている信号を入力
する必要がある。
自動調整を行うためには特定の条件を満たしたアナログ
ビデオ信号、即ち映像エリアの特定の位置にデータがあ
り、ある程度の信号レベルが確保されている信号を入力
する必要がある。
【００１５】
【発明が解決しようとする課題】しかしながら、上記従
来の表示装置に、特定の条件を満たしたアナログビデオ
信号を入力して自動調整を行ったとしても、サンプリン
グクロックの位相については最適値に調整されるわけで
はない。従って、サンプリングクロックの位相が最適で
ない場合に、表示画像の横幅を最適に調整することがで
きないという問題が生じた。
来の表示装置に、特定の条件を満たしたアナログビデオ
信号を入力して自動調整を行ったとしても、サンプリン
グクロックの位相については最適値に調整されるわけで
はない。従って、サンプリングクロックの位相が最適で
ない場合に、表示画像の横幅を最適に調整することがで
きないという問題が生じた。
【００１６】その原因としては、アナログビデオ信号の
波形が理想的な波形と異なることによる場合が多い。表
示装置において、アナログビデオ信号をＡ／Ｄ変換する
際に、サンプリングクロックとアナログビデオ信号との
位相を調整する場合に、アナログビデオ信号の１クロッ
ク期間内の信号レベルが一定であれば問題はないが、実
際には、ビデオアンプの出力特性、信号ケーブルなど伝
送路系による減衰、及びアナログビデオ信号の周波数特
性などの要因により、１クロック期間内の信号レベルが
変動している。このため、信号のレベル変動の大きい部
分に位相を合わせてアナログビデオ信号をサンプリング
すると、Ａ／Ｄ変換したデー夕が安定せず液晶表示画面
にノイズが現れたり、実際のアナログビデオ信号のレベ
ルとは異なるレベルで表示したりするという問題が生じ
る。
波形が理想的な波形と異なることによる場合が多い。表
示装置において、アナログビデオ信号をＡ／Ｄ変換する
際に、サンプリングクロックとアナログビデオ信号との
位相を調整する場合に、アナログビデオ信号の１クロッ
ク期間内の信号レベルが一定であれば問題はないが、実
際には、ビデオアンプの出力特性、信号ケーブルなど伝
送路系による減衰、及びアナログビデオ信号の周波数特
性などの要因により、１クロック期間内の信号レベルが
変動している。このため、信号のレベル変動の大きい部
分に位相を合わせてアナログビデオ信号をサンプリング
すると、Ａ／Ｄ変換したデー夕が安定せず液晶表示画面
にノイズが現れたり、実際のアナログビデオ信号のレベ
ルとは異なるレベルで表示したりするという問題が生じ
る。
【００１７】また、アナログビデオ信号の電圧レベルが
充分高い場合には、サンプリングクロックの位相が真の
最適位置に調整されていなくても安定したＡ／Ｄ変換を
実現できるが、この時調整した位相については、電圧レ
ベルの低いアナログビデオ信号に対しては、必ずしも最
適位置とはならない。このため、上記の画面ノイズの問
題が発生する可能性が大きい。
充分高い場合には、サンプリングクロックの位相が真の
最適位置に調整されていなくても安定したＡ／Ｄ変換を
実現できるが、この時調整した位相については、電圧レ
ベルの低いアナログビデオ信号に対しては、必ずしも最
適位置とはならない。このため、上記の画面ノイズの問
題が発生する可能性が大きい。
【００１８】しかも、このサンプリングクロックの位相
については、アナログビデオ信号に対して一つの値しか
設定できないため、信号の電圧レベルにかかわらず最適
値である必要がある。このため、電圧レベルの高いアナ
ログビデオ信号に対してサンプリングクロックの位相を
調整する時は、信号のピークに近い部分をサンプリング
するようサンプリングレベルを調整してから位相調整を
行い、位相調整終了後にサンプリングレベルを適正値に
もどすという作業が必要であった。
については、アナログビデオ信号に対して一つの値しか
設定できないため、信号の電圧レベルにかかわらず最適
値である必要がある。このため、電圧レベルの高いアナ
ログビデオ信号に対してサンプリングクロックの位相を
調整する時は、信号のピークに近い部分をサンプリング
するようサンプリングレベルを調整してから位相調整を
行い、位相調整終了後にサンプリングレベルを適正値に
もどすという作業が必要であった。
【００１９】本発明は、こうした従来技術の課題を解決
するものであり、アナログビデオ信号の１クロック期間
内の信号レベルが一定でなくても、安定してＡ／Ｄ変換
できるサンプリングクロックの位相を設定でき、信号レ
ベルが変動しても最適なＡ／Ｄ変換が可能で、画面表示
に係わる調整項目を最適に調整することができる表示装
置を提供することを目的とする。
するものであり、アナログビデオ信号の１クロック期間
内の信号レベルが一定でなくても、安定してＡ／Ｄ変換
できるサンプリングクロックの位相を設定でき、信号レ
ベルが変動しても最適なＡ／Ｄ変換が可能で、画面表示
に係わる調整項目を最適に調整することができる表示装
置を提供することを目的とする。
【００２０】
【課題を解決するための手段】本発明の表示装置は、ア
ナログビデオ信号をデジタル信号に変換するＡ／Ｄ変換
器と、該Ａ／Ｄ変換器のサンプリングクロックの位相
を、サンプリングレベルを変化させて調整する位相調整
手段とを有してなり、そのことにより上記目的が達成さ
れる。
ナログビデオ信号をデジタル信号に変換するＡ／Ｄ変換
器と、該Ａ／Ｄ変換器のサンプリングクロックの位相
を、サンプリングレベルを変化させて調整する位相調整
手段とを有してなり、そのことにより上記目的が達成さ
れる。
【００２１】好ましくは、前記Ａ／Ｄ変換器より出力さ
れるデジタルビデオ信号を検出して格納する記憶部と、
該記憶部に格納された該デジタルビデオ信号を解析し、
画面表示に係わる調整を行う制御部とを有する構成とす
る。
れるデジタルビデオ信号を検出して格納する記憶部と、
該記憶部に格納された該デジタルビデオ信号を解析し、
画面表示に係わる調整を行う制御部とを有する構成とす
る。
【００２２】また、好ましくは、前記位相調整手段にお
ける位相調整を、制御プログラムにより行う構成とす
る。
ける位相調整を、制御プログラムにより行う構成とす
る。
【００２３】以下に、本発明の作用について説明する。
【００２４】上記構成によれば、位相調整手段が、アナ
ログビデオ信号をデジタル信号に変換するＡ／Ｄ変換器
のサンプリングクロックの位相を、サンプリングレベル
を変化させて調整する。このため、アナログビデオ信号
の１クロック期間内の波形の信号レベルが一定でなくて
も、信号の安定領域となる特定のサンプリングレベルに
変えて位相調整を行うことができる。従って、Ａ／Ｄ変
換器のサンプリングクロックの位相を最適値に設定する
ことが可能となり、アナログビデオ信号のレベル変動に
対しても最適なＡ／Ｄの変換を行うことが可能となる。
ログビデオ信号をデジタル信号に変換するＡ／Ｄ変換器
のサンプリングクロックの位相を、サンプリングレベル
を変化させて調整する。このため、アナログビデオ信号
の１クロック期間内の波形の信号レベルが一定でなくて
も、信号の安定領域となる特定のサンプリングレベルに
変えて位相調整を行うことができる。従って、Ａ／Ｄ変
換器のサンプリングクロックの位相を最適値に設定する
ことが可能となり、アナログビデオ信号のレベル変動に
対しても最適なＡ／Ｄの変換を行うことが可能となる。
【００２５】また、実際にＡ／Ｄ変換器より出力される
デジタルビデオ信号を記憶部で検出して格納し、制御部
によってこのデジタルビデオ信号を解析し、確認しなが
ら画面表示に係わる調整を行うので、表示装置を最適な
設定とすることが可能となる。
デジタルビデオ信号を記憶部で検出して格納し、制御部
によってこのデジタルビデオ信号を解析し、確認しなが
ら画面表示に係わる調整を行うので、表示装置を最適な
設定とすることが可能となる。
【００２６】尚、上記の各調整を手動で行うのに加え、
制御プログラムにより上記位相調整手段におけるＡ／Ｄ
変換器のサンプリングクロックの位相調整を自動化する
ことも可能である。
制御プログラムにより上記位相調整手段におけるＡ／Ｄ
変換器のサンプリングクロックの位相調整を自動化する
ことも可能である。
【００２７】
【発明の実施の形態】以下に本発明の実施の形態を図面
に基づいて具体的に説明する。
に基づいて具体的に説明する。
【００２８】本発明の表示装置は、図１のブロック図に
示すように、パソコン等のビデオ信号出力回路より出力
されるアナログビデオ信号ＳＡ１が入力され、信号レベ
ルを調整してアナログビデオ信号ＳＡ２を出力するビデ
オアンプ１と、このビデオアンプ１から出力されたアナ
ログビデオ信号ＳＡ２が入力され、デジタル信号に変換
してデジタルビデオ信号ＳＤ１を出力するＡ／Ｄ変換器
２と、このＡ／Ｄ変換器２から出力されるデジタルビデ
オ信号ＳＤ１を一旦保存するフレームメモリ３と、この
フレームメモリ３に保存されたデジタルビデオ信号ＳＤ
１の出力タイミングを調整して、デジタルビデオ信号Ｓ
Ｔ１を出力するデータ出力タイミング制御回路４と、こ
のデータ出力タイミング制御回路４より出力されたデジ
タルビデオ信号ＳＴ１が入力され、それに基づいて表示
を行う液晶表示パネル等の表示部８と、データ出力タイ
ミング制御回路４から出力されるデジタルビデオ信号Ｓ
Ｔ１のスタート位置及びエンド位置を検出機能により検
出した値ＬＤ1を一旦格納し、そのデータＬＤ1を制御回
路７に受け渡すデータバッファ（記憶部）６と、制御回
路７からのレベル調整信号ＣＬによりアナログ電圧ＣＶ
を発生させ、ビデオアンプ１のゲインを調整するＤ／Ａ
変換器５と、Ｄ／Ａ変換器５、データバッファ６及びデ
ータ出力タイミング制御回路４に電気的に接続され、表
示装置全体を統合的に制御する制御回路７とを有する。
示すように、パソコン等のビデオ信号出力回路より出力
されるアナログビデオ信号ＳＡ１が入力され、信号レベ
ルを調整してアナログビデオ信号ＳＡ２を出力するビデ
オアンプ１と、このビデオアンプ１から出力されたアナ
ログビデオ信号ＳＡ２が入力され、デジタル信号に変換
してデジタルビデオ信号ＳＤ１を出力するＡ／Ｄ変換器
２と、このＡ／Ｄ変換器２から出力されるデジタルビデ
オ信号ＳＤ１を一旦保存するフレームメモリ３と、この
フレームメモリ３に保存されたデジタルビデオ信号ＳＤ
１の出力タイミングを調整して、デジタルビデオ信号Ｓ
Ｔ１を出力するデータ出力タイミング制御回路４と、こ
のデータ出力タイミング制御回路４より出力されたデジ
タルビデオ信号ＳＴ１が入力され、それに基づいて表示
を行う液晶表示パネル等の表示部８と、データ出力タイ
ミング制御回路４から出力されるデジタルビデオ信号Ｓ
Ｔ１のスタート位置及びエンド位置を検出機能により検
出した値ＬＤ1を一旦格納し、そのデータＬＤ1を制御回
路７に受け渡すデータバッファ（記憶部）６と、制御回
路７からのレベル調整信号ＣＬによりアナログ電圧ＣＶ
を発生させ、ビデオアンプ１のゲインを調整するＤ／Ａ
変換器５と、Ｄ／Ａ変換器５、データバッファ６及びデ
ータ出力タイミング制御回路４に電気的に接続され、表
示装置全体を統合的に制御する制御回路７とを有する。
【００２９】ここで、ビデオアンプ１は、例えば、入力
されたビデオ信号レベルが低くて画面が暗い場合に、こ
のビデオアンプ１のゲインをあげて信号レベルを引き上
げることにより、通常の信号レベルが入力された時と同
等の画面の明るさを確保するために用いられる。Ａ／Ｄ
変換器２は、液晶表示装置がデジタルインターフェイス
となっているために必要となるものであって、従来のＣ
ＲＴによる表示装置では不要となる回路である。フレー
ムメモリ３は、液晶表示装置に入力されるデジタルビデ
オ信号のタイミングが通常固定されていることから、パ
ソコン等のビデオ信号出力回路より出力されるアナログ
ビデオ信号とのタイミングを調整するために用いられ
る。制御回路７は、入力された信号のタイミングがＶＥ
ＳＡ規格のどのタイミングの信号に相当するかを判別し
たり、使用者のキー操作等を受け画面表示の調整を行う
ための各回路の制御等を行う。
されたビデオ信号レベルが低くて画面が暗い場合に、こ
のビデオアンプ１のゲインをあげて信号レベルを引き上
げることにより、通常の信号レベルが入力された時と同
等の画面の明るさを確保するために用いられる。Ａ／Ｄ
変換器２は、液晶表示装置がデジタルインターフェイス
となっているために必要となるものであって、従来のＣ
ＲＴによる表示装置では不要となる回路である。フレー
ムメモリ３は、液晶表示装置に入力されるデジタルビデ
オ信号のタイミングが通常固定されていることから、パ
ソコン等のビデオ信号出力回路より出力されるアナログ
ビデオ信号とのタイミングを調整するために用いられ
る。制御回路７は、入力された信号のタイミングがＶＥ
ＳＡ規格のどのタイミングの信号に相当するかを判別し
たり、使用者のキー操作等を受け画面表示の調整を行う
ための各回路の制御等を行う。
【００３０】次に、本発明の表示装置の動作について以
下に説明する。
下に説明する。
【００３１】本発明の表示装置では、パソコン等のビデ
オ信号出力回路より出力されるアナログビデオ信号ＳＡ
１（通常信号レベルは０．７Ｖｐｐ）がビデオアンプ１
に入力され、ビデオアンプ１で規定のサンプリングレベ
ルに増幅される。増幅されたアナログビデオ信号ＳＡ２
がＡ／Ｄ変換器２に入力され、Ａ／Ｄの変換器２でデジ
タルビデオ信号ＳＤ１に変換される。変換されたデジタ
ルビデオ信号ＳＤ１はフレームメモリ３に一旦格納さ
れ、このデジタルビデオ信号ＳＤ１の出力タイミングが
データ出力タイミング制御回路５で所定のタイミングに
調整され、タイミング調整されたデジタルビデオ信号Ｓ
Ｔ１が表示部８に入力される。入力されたデジタルビデ
オ信号ＳＴ１に基づいて表示部８に映像が表示される。
オ信号出力回路より出力されるアナログビデオ信号ＳＡ
１（通常信号レベルは０．７Ｖｐｐ）がビデオアンプ１
に入力され、ビデオアンプ１で規定のサンプリングレベ
ルに増幅される。増幅されたアナログビデオ信号ＳＡ２
がＡ／Ｄ変換器２に入力され、Ａ／Ｄの変換器２でデジ
タルビデオ信号ＳＤ１に変換される。変換されたデジタ
ルビデオ信号ＳＤ１はフレームメモリ３に一旦格納さ
れ、このデジタルビデオ信号ＳＤ１の出力タイミングが
データ出力タイミング制御回路５で所定のタイミングに
調整され、タイミング調整されたデジタルビデオ信号Ｓ
Ｔ１が表示部８に入力される。入力されたデジタルビデ
オ信号ＳＴ１に基づいて表示部８に映像が表示される。
【００３２】次に、図２及び図３に基づいて、サンプリ
ングクロックの位相の調整をする処理手順について以下
に説明する。
ングクロックの位相の調整をする処理手順について以下
に説明する。
【００３３】サンプリング位相の自動調整を行う場合、
先ず現在のサンプリングレベル制御データの規定値ＬＤ
0をメモリ９から読み出しデータバッファ６に退避する
（ステップＳ１）。次に、このサンプリングレベル制御
データＬＤ0を基準にして、サンプリングレベルを順次
変更する。即ち、予め設定された処理手順により、制御
回路７がレベル調整信号ＣＬによりＤ／Ａ変換器５を制
御してアナログ電圧ＣＶを発生させる。このアナログ電
圧ＣＶによりビデオアンプ１のゲインが調整され、サン
プリングレベルが変更されたアナログレベル信号ＬＡ1
が出力される。このアナログレベル信号ＬＡ1がＡ／Ｄ
変換器２でデジタル信号に変換され、このデジタルレベ
ル信号ＬＤ1がデータバッファ６に格納される（ステッ
プＳ２）。ステップＳ２の処理を、アナログビデオ信号
がサンプリングできなくなるレベル、即ちアナログビデ
オ信号のピーク値を検出するまで、制御回路７で確認し
ながら繰り返す（ステップＳ３）。図３に示すように、
ピーク値を検出した時のレベル信号ＬＤmaxより所定量
ｂだけ低いレベルにサンプリングレベルＬＤSを設定す
る（ステップＳ４）。次に、サンプリングレベルＬＤS
とアナログビデオ信号とに基づいて、サンプリングの安
定領域ＲＳを検出する（ステップＳ５）。制御回路７
が、検出した安定領域ＲＳに基づいて位相調整信号ＣＰ
によりデータ出力タイミング制御回路４を制御して、安
定領域ＲＳにサンプリングクロックの位相を合わせて、
位相の調整を完了する（ステップＳ６）。次に、サンプ
リングレベル制御データの規定値ＬＤ0を再度メモリ９
より読み出し（ステップＳ７）、サンプリングレベルを
規定値に戻し（ステップＳ８）、自動位相調整を終了す
る。
先ず現在のサンプリングレベル制御データの規定値ＬＤ
0をメモリ９から読み出しデータバッファ６に退避する
（ステップＳ１）。次に、このサンプリングレベル制御
データＬＤ0を基準にして、サンプリングレベルを順次
変更する。即ち、予め設定された処理手順により、制御
回路７がレベル調整信号ＣＬによりＤ／Ａ変換器５を制
御してアナログ電圧ＣＶを発生させる。このアナログ電
圧ＣＶによりビデオアンプ１のゲインが調整され、サン
プリングレベルが変更されたアナログレベル信号ＬＡ1
が出力される。このアナログレベル信号ＬＡ1がＡ／Ｄ
変換器２でデジタル信号に変換され、このデジタルレベ
ル信号ＬＤ1がデータバッファ６に格納される（ステッ
プＳ２）。ステップＳ２の処理を、アナログビデオ信号
がサンプリングできなくなるレベル、即ちアナログビデ
オ信号のピーク値を検出するまで、制御回路７で確認し
ながら繰り返す（ステップＳ３）。図３に示すように、
ピーク値を検出した時のレベル信号ＬＤmaxより所定量
ｂだけ低いレベルにサンプリングレベルＬＤSを設定す
る（ステップＳ４）。次に、サンプリングレベルＬＤS
とアナログビデオ信号とに基づいて、サンプリングの安
定領域ＲＳを検出する（ステップＳ５）。制御回路７
が、検出した安定領域ＲＳに基づいて位相調整信号ＣＰ
によりデータ出力タイミング制御回路４を制御して、安
定領域ＲＳにサンプリングクロックの位相を合わせて、
位相の調整を完了する（ステップＳ６）。次に、サンプ
リングレベル制御データの規定値ＬＤ0を再度メモリ９
より読み出し（ステップＳ７）、サンプリングレベルを
規定値に戻し（ステップＳ８）、自動位相調整を終了す
る。
【００３４】
【発明の効果】上記本発明の表示装置によれば、アナロ
グビデオ信号の１クロック期間内の波形の信号レベルが
一定でなくても、位相調整手段により信号の安定領域と
なる特定のサンプリングレベルに変えて位相調整を行う
ことができる。従って、Ａ／Ｄ変換器のサンプリングク
ロックの位相を最適値に設定することができ、アナログ
ビデオ信号のレベル変動に対しても最適なＡ／Ｄの変換
を行うことができる。また、表示画像の横幅も最適に調
整することができる。
グビデオ信号の１クロック期間内の波形の信号レベルが
一定でなくても、位相調整手段により信号の安定領域と
なる特定のサンプリングレベルに変えて位相調整を行う
ことができる。従って、Ａ／Ｄ変換器のサンプリングク
ロックの位相を最適値に設定することができ、アナログ
ビデオ信号のレベル変動に対しても最適なＡ／Ｄの変換
を行うことができる。また、表示画像の横幅も最適に調
整することができる。
【００３５】また、実際にＡ／Ｄ変換器より出力される
デジタルビデオ信号を記憶部で検出して格納し、制御部
によってこのデジタルビデオ信号を解析し、確認しなが
ら画面表示に係わる調整を行うので、表示装置を最適な
設定とすることができる。
デジタルビデオ信号を記憶部で検出して格納し、制御部
によってこのデジタルビデオ信号を解析し、確認しなが
ら画面表示に係わる調整を行うので、表示装置を最適な
設定とすることができる。
【００３６】更には、制御プログラムにより上記位相調
整手段におけるＡ／Ｄ変換器のサンプリングクロックの
位相調整を自動化することもできる。
整手段におけるＡ／Ｄ変換器のサンプリングクロックの
位相調整を自動化することもできる。
【図面の簡単な説明】
【図１】本発明の表示装置を示すブロック図である。
【図２】本発明の表示装置におけるサンプリングクロッ
クの位相の調整をするための処理手順を示すフローチャ
ートである。
クの位相の調整をするための処理手順を示すフローチャ
ートである。
【図３】本発明の表示装置におけるアナログビデオ信号
の１クロック周期とサンプリングレベルとの関係を表す
図である。
の１クロック周期とサンプリングレベルとの関係を表す
図である。
【図４】従来の表示装置を示すブロック図である。
【図５】従来の表示装置における自動調整の処理手順を
示すフローチャートである。
示すフローチャートである。
【図６】従来の表示装置における映像データ信号のスタ
ート位置とエンド位置を検出する方法を示す図である。
ート位置とエンド位置を検出する方法を示す図である。
１ ビデオアンプ ２ Ａ／Ｄ変換器 ３ フレームメモリ ４、４４ データ出力タイミング制御回路 ５ Ｄ／Ａ変換器 ６ データバッファ ７、４７ 制御回路 ８ 表示部 ９ メモリ
Claims (3)
- 【請求項１】 アナログビデオ信号をデジタル信号に変
換するＡ／Ｄ変換器と、 該Ａ／Ｄ変換器のサンプリングクロックの位相を、サン
プリングレベルを変化させて調整する位相調整手段とを
有する表示装置。 - 【請求項２】 前記Ａ／Ｄ変換器より出力されるデジタ
ルビデオ信号を検出して格納する記憶部と、 該記憶部に格納された該デジタルビデオ信号を解析し、
画面表示に係わる調整を行う制御部とを有する請求項１
記載の表示装置。 - 【請求項３】 前記位相調整手段における位相調整を、
制御プログラムにより行う請求項１又は請求項２記載の
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35582397A JPH11184425A (ja) | 1997-12-24 | 1997-12-24 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35582397A JPH11184425A (ja) | 1997-12-24 | 1997-12-24 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11184425A true JPH11184425A (ja) | 1999-07-09 |
Family
ID=18445936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35582397A Withdrawn JPH11184425A (ja) | 1997-12-24 | 1997-12-24 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11184425A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002540476A (ja) * | 1999-03-26 | 2002-11-26 | フジツウ シーメンス コンピューターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | フラットパネルディスプレイにおける位相調整を監視する方法および装置 |
| JP2004348134A (ja) * | 2003-05-20 | 2004-12-09 | Samsung Electronics Co Ltd | 駆動回路、これを有する表示装置及びこれの駆動方法 |
-
1997
- 1997-12-24 JP JP35582397A patent/JPH11184425A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002540476A (ja) * | 1999-03-26 | 2002-11-26 | フジツウ シーメンス コンピューターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | フラットパネルディスプレイにおける位相調整を監視する方法および装置 |
| JP2004348134A (ja) * | 2003-05-20 | 2004-12-09 | Samsung Electronics Co Ltd | 駆動回路、これを有する表示装置及びこれの駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6097444A (en) | Automatic image quality adjustment device adjusting phase of sampling clock for analog video signal to digital video signal conversion | |
| US6043803A (en) | Adjustment of frequency of dot clock signal in liquid | |
| KR100497725B1 (ko) | 디스플레이용 신호 처리 장치 및 그 방법 | |
| EP1998315B1 (en) | Resolution detecting circuit and method thereof | |
| JP2950261B2 (ja) | 液晶表示装置 | |
| EP0805430A1 (en) | Video adapter and digital image display apparatus | |
| KR100323666B1 (ko) | 모니터의 클럭위상 보상장치 및 방법 | |
| US6329981B1 (en) | Intelligent video mode detection circuit | |
| JPH11289500A (ja) | アナログ画像信号の信号処理方法 | |
| US9007358B2 (en) | Display apparatus, method and computer readable medium that avoids failure in an automatic adjustment of an effective image area and dot clock | |
| US6008791A (en) | Automatic adjusting apparatus of multiscan display | |
| TW525109B (en) | A method adjusting gain and offset values for a liquid crystal display | |
| JP3214820B2 (ja) | デジタル画像表示装置 | |
| JPH11184425A (ja) | 表示装置 | |
| US6556191B1 (en) | Image display apparatus, number of horizontal valid pixels detecting apparatus, and image display method | |
| KR20020028867A (ko) | 평면 스크린용 위상을 보상하기 위한 방법 및 장치 | |
| JP3442322B2 (ja) | ディスプレイ装置及びその駆動方法 | |
| JP3228179B2 (ja) | 表示装置 | |
| KR100275042B1 (ko) | 모니터에서의 영상신호 자동 감지장치 및 그 감지방법 | |
| KR100382916B1 (ko) | 자동 화면보정 장치 및 방법 | |
| KR100308259B1 (ko) | 디지탈콘버젼스보정장치 | |
| KR20030006540A (ko) | 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법 | |
| JPH11212514A (ja) | 表示装置 | |
| KR100415998B1 (ko) | 디스플레이장치 및 그 제어방법 | |
| KR100299591B1 (ko) | 영상 크기를 자동으로 조정할 수 있는 평판디스플레이 장치 및 그의 조정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |