KR100440610B1 - 비디오디스플레이장치 - Google Patents

비디오디스플레이장치 Download PDF

Info

Publication number
KR100440610B1
KR100440610B1 KR1019960052432A KR19960052432A KR100440610B1 KR 100440610 B1 KR100440610 B1 KR 100440610B1 KR 1019960052432 A KR1019960052432 A KR 1019960052432A KR 19960052432 A KR19960052432 A KR 19960052432A KR 100440610 B1 KR100440610 B1 KR 100440610B1
Authority
KR
South Korea
Prior art keywords
data
nonvolatile memory
external controller
ddc
display device
Prior art date
Application number
KR1019960052432A
Other languages
English (en)
Other versions
KR970029002A (ko
Inventor
요시히사 나루이
모도끼 우찌야마
요꼬 야끼
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR970029002A publication Critical patent/KR970029002A/ko
Application granted granted Critical
Publication of KR100440610B1 publication Critical patent/KR100440610B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 외부 제어기로부터 명령을 수신하는 마크로 콘트롤러, 비디오 디스플레이 장치에 관한 데이터를 저장하는 제 1비휘발성 메모리, 상기 마이크로 콘트롤러와 상기 제 1비휘발성 메모리를 접속하는 제 1버스라인, 상기 제1 휘발성 메모리에 저장된 것과 동일한 데이터를 저장하기 위한 제 2비휘발성 메모리, 상기 마이크로 콘트롤러와 상기 제 2비휘발성 메모리를 연결하는 제 2버스라인 등을 포함하여 구성되고 외부 콘트롤러와 교신할 수 있는 비디오 디스플레이 장치.

Description

비디오 디스플레이 장치
본 발명은 비디오 디스플레이 장치에 관한 것으로 특히 장치 특정정보를 외부 콘트롤러에 교신하기 위하여 디스플레이 데이터 채널(DDC)을 사용하는 비디오 디스플레이 장치에 관한 것이다.
미국 비디오전자 표준협회(VESA)는 DDC 표준을 제안 했다. 이 DDC 표준하에서 모니타, 키보드, 마우스 등을 주변장치로서 접속된 컴퓨터를 가지는 컴퓨터 시스템은 일정 프로토콜에 따르는 버스라인을 통해 컴퓨터와 주변장치 가운데에서 장치의 특정데이터를 교환한다.
상기 DDC 시스템은 여러 레벨을 가진다. DDC1 모드는 단방향 통신을 수용한다. DDC2 는 양방향 통신을 허용한다. 이 DDC2 모드는 더욱이 두 개의 레벨로 분류된다. DDC2B 모드는 컴퓨터에 의한 주변장치로부터 DDC 데이터의 독출만을 허용한다. DDC2AB 모드는 컴퓨터와 주변장치의 사이에 DDC 데이터를 서입 독출을 허용한다. DDC2AB 시스템은 또한 진입(ACCESS)버스로서도 언급된다.
장치 모델 이나 일련번호와 같은 장치특정정보는 물론 수평 수직 스크린 크기에 대한 쎄팅과 같은 동작정보는 DDC 데이터로서 저장된다. DDC 데이터는 디스플레이 장치내에서 비휘발성 메모리의 영역내에 대표적으로 저장된다. DDC 데이터는 외부 콘트롤러에 의해 입수 될 수 있다.
도 1은 DDC 시스템을 사용하는 비디오 디스플레이 장치(6)의 가능한 배열을 나타낸다. DDC 데이터(21)는 비휘발성 메모리(2)내에 저장된다. DDC 데이터(21)는 DDC 버스(14a, 14b)를 거쳐 마이크로 컴퓨터(1)로부터 DDC 정보를 입수한다. 외부 콘트롤러(5)는 통신 버스(15)를 거쳐서 마이크로컴퓨터(1)로부터 DDC 정보를 입수한다. 제 2DDC 외부 콘트롤러(4)는 DDC 버스 (14a, 14b) 를 거쳐 DDC 비휘발성 메모리(2)를 입수할 수 있다.
DDC 데이터(21)가 DDC 비휘발성 메모리 내에만 들어 있는 시스템에서 외부 콘트롤러(4)에 의해 DDC 데이터(21)의 신속한 접근을 막는 것은 어려울 수 도 있다. 예를들어 DDC 버스는 비디오 디스플레이 장치(6)와 외부 콘트롤러(4)에 접속되어 있을 뿐만 아니라, 마우스 같은 것에도 접속 될 수 있기 때문에, 마우스와 외부 콘트롤러 사이에 교신이 DDC 버스를 점유 할 때에는 마이크로 컴퓨터(1)은 버스(14)의 접근을 얻을 수가 없다. 따라서 마이크로 컴퓨터(1)와 DDC 비휘발성 메모리(2)사이에 교신이 이루어 질 수 없다.
따라서, 만일 마이크로 컴퓨터(1)이 DDC 데이터를 보내기 위해서 마이크로 컴퓨터(1)를 요청하는 외부 콘트롤러(4)로부터 명령을 받은후에 비휘발성 메모리(2)로부터 DDC 데이터(21)을 독출한다면, 마이크로 컴퓨터(1)이 외부 콘트롤러(4)로 DDC 데이터를 보낼 수 있기 전에 지연이 있을 것이다. 이 지연이 DDC2AB 모드에서 응답에 대해 허용된 시간을 초과한다면 에러가 발생한다.
또한 만일 DDC 데이터를 보장하는 DDC 비휘발성 메모리(2)의 일부가 손상된다면, 이때의 DDC 데이터는 DDC 비휘발성 메모리(2')의 새로운 부분에 다시 서입되어 져야만 한다. 이 데이터는 DDC 버스(14a, 14b)를 거쳐 DDC 외부 콘트롤러(4)로부터 비휘발성 메모리(2') 내에 쓰여져야 한다. 만일 DDC 데이터가 비디오 디스플레이 장치, 예를들면, 그 일련번호에 특정 데이터를 포함한다면, 이때 DDC 외부 콘트롤러(4)는 그것이 파손되지 않은 DDC 비휘발성 메모리(2')에 DDC 데이터를 다시 쓸수 있기전에 이 정보를 받아야 한다.
DDC 비휘발성 메모리(2)는 비디오 디스플레이 장치(6) 밖에서 입수할 수 있는 버스에 접속되어 있기 때문에 비휘발성 메모리(2) 내의 저장된 DDC 데이터(21)이 변조 될 수도 있다.
본 발명은 이러한 문제에 비추어, 본 발명의 마이크로 컴퓨터가 DDC 비휘발성 메모리와 교신할 수 없는 반면에 수신된 DDC2AB 명령에 따라 정확한 DDC 데이터를 외부장치에 송신할 수 있고, DDC 비휘발성 메모리가 파손 되었을 때에도 비휘발성 메모리의 새로운 부분에 서입할 수 있는 비디오 디스플레이 장치에 특정한 DDC 데이터를 허용할 수 있는 비디오 디스플레이 장치를 제공하는 것이다.
본 발명의 관점에 따르면, 본 발명의 비디오 디스플레이 장치는 외부 콘트롤러에서 명령을 수신하는 마이크로 콘트롤러, 상기 비디오 디스플레이 장치에 데이터를 저장하기 위한 제 1비휘발성 메모리, 상기 제 1휘발성 메모리내에 저장된 것과 같은 데이터를 교신하기 위해서 상기 외부 콘트롤러와 상기 마이크로 컴퓨터를 연결하는 제 1버스라인, 상기 마이크로 콘트롤러와 제 2비휘발성 메모리를 접속하기 위한 제 2비휘발성 메모리와, 제 2버스라인 등을 포함하여 외부 콘트롤러와 교신할 수 있는 비디오 디스플레이 장치에 관한 것이다.
도 1은 비디오 디스플레이 장치와 외부 콘트롤러의 사전 계획된 배치를 나타내는 다이아그램도이다.
도 2는 본 발명의 제 1실시예에 따른 비디오 디스플레이 장치의 배치를 나타내는 다이아그램도이다.
도 3은 본 발명의 제 2실시예에 따른 비디오 디스플레이 장치의 배치를 나타내는 다이아그램도이다.
도 4는 도 3의 비디오 디스플레이 장치의 동작을 설명 하는 플로우챠트도이다.
도 5, 6, 7은 도 3의 비디오 디스플레이 장치의 동작을 설명하는데 사용되는 플로우챠트도이다.
*도면의 주요 부분에 대한 설명
1. 마이크로컴퓨터 2. DDC비휘발성메모리
3. 비휘발성메모리 4. DDC외부콘트롤러
5. 외부콘트롤러 6. 비디오 디스플레이 장치
10. RAM 13. 내부버스
14a, 14b. DDC버스 15. 교신버스
24. 크록라인 21, 31,DDC데이터
본 발명에 따르면, 본 발명의 비디오 디스플레이 장치는 DDC2B 모드에서 그 CPU 를 거치고, DDC1 과 DDC2B 모드에서 그 CPU 와 독립하여 외부 콘트롤러와 그 DDC 비휘발성 메모리가 교신하는 DDC 시스템을 이용한다. 이 비디오 디스플레이 장치는 DDC 비휘발성 메모리를 가지고 내부버스를 거쳐 CPU 에 접속된 제 2비휘발성 메모리를 갖는다. 양쪽의 비휘발성 메모리는 DDC 데이터를 저장하는데 사용된다.
도 2는 본발명의 제 1실시예의 다이아그램도이다. 도 2 에 나타난 바와 같이 비디오 디스플레이 장치(6)는 하나의 칩으로 된 마이크로 컴퓨터(1), DDC 시스템(DDC) 비휘발성 메모리(2)에 사용되는 비휘발성 메모리(2), 내부버스(13)를 거쳐 마이크로 컴퓨터(1)에 교신할 수 있는 제 2비휘발성 메모리(3)를 포함한다. 마이크로 컴퓨터(1), DDC 비휘발성 메모리(2)와 DDC 외부 콘트롤러(4)는 DDC 버스(14a, 14b)를 거쳐 서로 접속된다. 비디오 디스플레이 장치(6)의 외부에서 이 버스의 일부는 그 자체를 DDC 버스(14)로서 언급된다. DDC 비휘발성 메모리(2)와 DDC 외부 콘트롤러(4)는 DDC1 모드에서 사용되는 크록라인(24)을 거쳐 서로 접속된다.
이 실시예에서 마이크로 컴퓨터(1)에 제공된 비휘발성 메모리(2)와 RAM(10)은 도 2에서 빗금으로 그은 부분으로 나타내듯이 DDC 데이터(11)과 (21)을 저장한다. DDC 데이터는 장치 특정정보를 나타내는 128 바이트 데이터 세그먼트로 구성된 확장 디스플레이 동일(extended display identification; EDID) 데이터를 포함할 수도 있다. 만일 그장치가 모니타라면, 예를들면, 그 제품 ID 번호, 그 디스플레이 관리 시스템(display power management system; DPMS), 칼라 테이블 과 같은 것들이 EDID 에 포함될 수 있다. 이 DDC 데이터는 화면이나 그와 같은 것의 수평 및 수직 크기(V.크기 와 H.크기), 콘트라스트(조도), 브라이트니스(휘도) 와 같은 비디오 디스플레이 장치(6)의 조정 값을 포함한다. DDC 데이터는 항상 DDC 비휘발성 메모리(2)내에 저장된다.
데이터를 주변장치로부터 읽기만 하는 DDC1 과 DDC2B 모드에서, DDC 데이터(21)은 DDC 비휘발성 메모리(2)로부터 외부 콘트롤러(4)로 직접, 즉, 마이크로 컴퓨터(1)을 거치지 않고 전송될 수 있다. DDC2AB 모드에서 마이크로 컴퓨터(1)은 DDC 데이터의 전송을 중재한다.
DDC2AB 모드에서 마이크로 컴퓨터(1)이 여기될 때마다, DDC 비휘발성 메모리(2)로부터 DDC 데이터(21)을 독출하고 DDC 데이터(11)로서 RAM(10)에 서입한다. DDC2AB 모드가 외부 콘트롤러(4)로부터 수신될 때, 마이크로 컴퓨터(1)은 RAM(10) 로부터 DDC 데이터(11)를 독출하고 이것을 외부 콘트롤러(4)로 송신한다. 더구나 DDC2AB 모드에서 비휘발성 메모리(2)에 저장된 데이터는 외부 콘트롤러(5)를 사용하므로서 비휘발성 메모리(2)로 되돌아 와서 다시 서입될 수 있다. RAM(10)에 저장된 DDC 데이터는 DDC 버스(14a, 14b)가 예를들면 마우스와 같은 다른 장치에 의해 점유되었는지 여부에 상관없이 외부 콘트롤러(5)에 의해 접근될 수 있다.
본 발명의 제 2실시예에 따른 비디오 디스플레이 장치를 이하에 부수적인 도면에 참조하여 설명 하겠다. 도 3 은 본발명에 적용되는 DDC 시스템을 사용하는 비디오 시스템을 이용하는 비디오 디스플레이 장치의 배치를 나타내는 블록도이다. 도 2에 나타난 것과 유사한 구조에서는 같은 참고번호로 표시 했다. 상술한 것은 세부설명을 생략 했다.
도 3에서 동일 DDC 데이터(도 3에서 빗금 그은 부분)는 내부버스(13)를 거쳐 마이크로 컴퓨터(1)과 접속된 DDC 비휘발성 메모리(2)와 비휘발성 메모리(3) 모두에 저장된다. 따라서 상술한 DDC1 과 DDC2B 모드에서 도 2에 나타낸 배치와 유사한 방식으로 DDC 데이터를 DDC 비휘발성 메모리(2)로부터 직접적으로 외부 장치에 송신할 수 있게 된다.
그러나, DDC2AB 모드에서 외부 콘트롤러(4)로부터의 명령에 따라 마이크로 콤퓨터(1)은 내부버스(13)을 거쳐 그곳에 접속된 비휘발성 메모리(3)으로 부터 DDC 데이터(31)을 독출하고, DDC 데이터(31)을 외부 콘트롤러(4)에 출력한다.
만일 DDC 비휘발성 메모리(2)내에 저장된 DDC 데이터(21)이 제조중에 내부버스(13)을 거쳐 마이크로 컴퓨터(1)에 접속된 비휘발성 메모리(3)내에 DDC 데이터(31)로서 역시 저장된다면, 이때에는 마이크로 컴퓨터(1)과 DDC 비휘발성 메모리(2)와의 사이에 교신없이 DDC2AB 모드에서 정확한 DDC 데이터(31)를 마이크로 컴퓨터(1)이 송신할 수 있다.
RS232C 프로토콜에 따라 외부 콘트롤러(5)로부터 명령을 송달하므로서 내부버스(13)을 거쳐 마이크로 컴퓨터(1)과 접속된 비휘발성 메모리(3)으로부터 DDC데이터를 독출과 서입을 할 수 있다.
따라서 비디오 디스플레이 장치(6)은 DDC 비휘발성 메모리(2)와 비휘발성 메모리(3) 모두 내에서 같은 DDC 데이터를 저장하도록 조정 되어질 수 있다. 이때 마이크로 컴퓨터(1)은 외부버스(13)을 거쳐 DDC 데이터를 접근할 수 있다. 본 발명에 따르면 마이크로 컴퓨터(1)과 DDC 비휘발성 메모리(2)가 서로 교신할 수 없을 때, 혹은 DDC 데이터버스가 점유되었을 때 일지라도, 마이크로 콤퓨터(1)는 DDC2AB 모드에서 DDC 데이터(31)을 아직 송신 시킬 수 있다.
도 4는 내부버스(13)을 거쳐 마이크로 컴퓨터(1)에 의해 비휘발성 메모리(3)으로 DDC 비휘발성 메모리(2)에 저장된 DDC 데이터(21)을 중첩시키는 방법의 플로우챠트도이다. 도 5 는 마이크로 컴퓨터(1)에의해 내부버스(13)을 거쳐 비휘발성 메모리(3)내에 저장된 DDC 데이터(31)을 DDC 비휘발성 메모리(2)에 중첩시키는 방법의 플로우챠트도이다.
도 4의 플로우챠트도에서 나타난 바와 같이 스텝(21)에서 마이크로 콤퓨터(1)는 DDC 비휘발성 메모리(2)로부터 DDC 데이터(21) n 바이트를 독출하고 이데이터를 RAM(10)에 서입한다. 그 다음에 스텝(22)이 진행되고 여기서 교신 에러가 발생 했는지 여부를 결정한다. 만일 교신에러가 발생한 것을 스텝(22)에서 결정 했다면(예스로 표시된다), 이때 처리가 종료된다.
만일 스텝(22)에서 아무런 교신에러가 나타나지 않았다면(노라고 표시된 것처럼), 이때 처리는 스텝(23)으로 넘어 가게 되는데 여기서 DDC 데이터의 n 바이트가 RAM(10)으로부터 독출되고 비휘발성 메모리(3)내에서 내부버스(13)를 거쳐 마이크로 컴퓨터(1)에 의해 비휘발성 메모리(3)내에 DDC 데이터(31)로서 서입된다. 다음에 처리는 스텝(24)으로 진행되는데, 여기서 교신에러가 발생 했는지 여부를 결정한다. 만일 스텝(24)에서 교신에러가 일어 났다면(예스로 표시된바와 같이), 처리는 바로 끝난다.
만일 스텝(24)에서 교신에러가 없는 것으로 결정된다면(노 라고 표시된 것 처럼), 처리는 스텝(25)으로 진행되는데, 여기서는 모든 DDC 데이터(21)가 중첩되었는지 여부를 결정한다. 만일 스텝(25)에서 모든 DDC 데이터(21)가 중첩되지 않았다면(노 라고 표시된 것처럼), 이때에는 처리는 스텝(21)으로 되돌아 간다. 스텝(25)에서 모든 DDC 데이터(21)가 중첩되었다면(예스로 표시된 것 처럼), 이때 처리는 종료된다.
요약하자면, 도 4에 도시된 처리에서 마이크로 컴퓨터(1)은 n 바이트 길이의 세그먼트내에서 DDC 비휘발성 메모리(2)로부터 DDC 데이터(21)를 독출하고, RAM(10) 을 거쳐 내부버스(13)를 통해 접속된 비휘발성 메모리(3)에 n 바이트 데이터 세그먼트를 서입한다.
만약 스텝(22)에서 아무런 교신에러가 일어나지 않았다고 결정되면 처리는 스텝(23)으로 넘어가는데 스텝(23)은 내부버스(13)를 통한 마이크로컴퓨터(1)에 의해 DDC 데이터(31)라고 쓰여진 비휘발성 메모리(3)안에 RAM(10)으로부터 읽어낸 n 바이트의 DDC 데이터를 쓰는 것이다.
그러면 처리는 스텝(24)으로 넘어간다. 스텝(24)은 교신에러가 발생했는지를 확인되는 것이다. 만약 일어낮다면 처리는 끝난다.
만약 스텝(24)에서 교신에러가 없다면 처리는 스텝(25)으로 넘어간다. 스텝(25)은 DDC 데이터(21)가 모두 중첩되었는지를 결정하는 것이다.
만약 모든 DDC 데이터(21)가 중첩되지 않았다면 처리는 스텝(21)로 돌아간다. 만약 모든 DDC 데이터(21)가 중첩되었다면 처리는 끝난다.
요약하자면 도 4에서 보인 처리는 마이크로 컴퓨터(1)이 DDC 비휘발성 메모리(2)로부터 n 바이트 단위의 DDC 데이터(21)를 읽어내어 내부버스(13)에 연결된 비휘발성 메모리(3)에 RAM(10)을 거쳐서 n 바이트 단위로 기록하는 것이다.
이 처리는 모든 DDC 데이터(21)를 내부버스(13)를 통해서 비휘발성 메모리(2)에 저장된 DDC 데이터(31)로 중첩시키는 것이다.
도 5는 비휘발성 메모리(3)안의 DDC 데이터(31)를 중첩하고 비휘발성 메모리(2)안에 저장하는 방법의 플로우챠트도이다.
도 5에서 보이듯이 스텝(31)에서 마이크로 컴퓨터(1)은 비휘발성 메모리(3)안에 저장된 DDC 데이터(31)을 내부버스(13)을 통해 n 바이트 단위로 읽어내고 RAM(10)안에 n 바이트 데이터 단위로 기록한다. 처리가 스텝(32)으로 나아가면 거기서 교신 에러의 유무를 결정하는데 스텝(32)에서 교신에러가 있다고 결정되면 처리는 끝난다.
스텝(32)에서 교신에러가 없다고 결정되면 처리는 스텝(33)으로 나아가는데 거기서 DDC 데이터의 n 바이트는 RAM(10)으로부터 독출되어 비휘발성 메모리(2)안에 기록된다.
그리고 처리가 스텝(34)로 진행되면 교신에러가 발생하였는지 여부를 여기서결정하고, 만일 교신에러가 발생했다고 (예스로 표시된 것 같이) 스텝(34)에서 결정된다면 이때 처리는 끝난다. 만일 교신에러가 없다고 (노로 표시된 것 같이) 결장하면 처리는 스텝(35)로 넘어간다. 거기서 마이크로컴퓨터(1)는 DDC 비휘발성 메모리(2)로 부터 n 바이트의 DDC 데이터(31)를 읽어낸다.
그리고 처리는 스텝(36)으로 나아간다. 거기서 교신에러가 발생했는지 여부를 결정한다면 (예스로 표시된 것 처럼), 이때 처리는 종료된다.
반면에 만일 스텝(36)에서 교신에러가 없었다고 결정하면 (노로서 표시된 것 처럼) 처리는 스텝(37)로 넘어간다. 거기서 스텝(35)에서 독출된 n 바이트 데이터가 스텝(33)에서 서입된 데이터와 동일한지 여부를 결정한다. 만약 양쪽 데이터가 동일하지 않다고 스텝(37)에서 결정하면 (노로 표시된 것 처럼) 처리는 끝난다.
만약 스텝(37)에서 양쪽데이터가 같다고 나오면 (예스로서 표시된 것 처럼) 처리는 스텝(38)으로 넘어가는데 여기서 모든 DDC 데이터(31)이 중첩되었는지를 결정한다. 만약 스텝(38)에서 모든 DDC데이터(31)이 중첩되지 않았다면 (노라고 표시된 것 처럼) 이때에 처리는 스텝(31)으로 돌아간다. 만약 스텝(38)에서 모든 DDC 데이터(31)이 중첩되었다면 (예스로 표시된 것 처럼), 처리는 끝난다.
간단히 요약하면 도 5에서 보여주는 처리에서 마이크로컴퓨터(1)이 내부버스(13)를 통해서 비휘발성 메모리(3)안에 저장된 DDC 데이터(31)을 독출하고 RAM(10)을 거쳐서 DDC 비휘발성 메모리(2)안에 n 바이트 세그먼트를 서입한다. 마이크로컴퓨터(1)는 DDC 비휘발성 메모리(2)내에 서입된 데이터와 서입후 거기서부터 독출한 테이터를 비교한다. 만약 두 데이터가 같다면 마이크로 컴퓨터(1)은 테이터가 DDC 비휘발성 메모리(2)안에 성공적으로 서입되었다고 결정한다.
이 처리는 모든 DDC 데이터(31)가 중첩될 때까지 반복된다. 이와같이 마이크로 컴퓨터(1)는 비휘발성 메모리(3)안에 저장된 DDC 데이터(31)를 DDC 비휘발성 메모리(2)안의 DDC 데이터(21)로써 중첩된다.
도 6은 외부 콘트롤러(5)로부터의 명령에 부응하여 비휘발성 메모리(3)으로부터 DDC 데이터(31)를 독출하여 외부 콘트롤러(5)로 DDC 데이터(31)을 전송하는 방법을 설명하는 플로우챠트도이다.
도 7은 외부 콘트롤러(5)로부터 공급받는 DDC 데이터를 비휘발성 메모리(3)안에 서입하는 방법을 설명하는 플로우챠트도다.
이 플로우챠트도들에서 DDC 데이터는 블록으로 나누어진 것으로 간주되고 m 번째 블록의 DDC 데이터는 외부 콘트롤러(5)의 명령에 부응하여 독출되고 서입되는 것으로 간주된다. 특별히 DDC 데이터는 내부버스(13)를 통해서 마이크로컴퓨터(1)과 연결된 비휘발성 메모리(3)안의 지정된 어드레스에 서입되고 그것으로부터 독출된다.
이때 마이크로컴퓨터(1)은 만일 외부 콘트롤러(5)로 데이터가 성공적으로 전송되지 않았다면, 에러 메세지나 m 번째 데이터 블록의 성공적 전송에 부응하는 값을 전송한다.
도 6의 플로우챠트도의 스텝(41)에서 마이크로 컴퓨터(1)는 내부버스(13)을 통해 비휘발성 메모리(3)으로부터 m 번째 블록의 DDC 데이터(31)을 독출한다.
다음에 처리는 스텝(42)으로 나아간다. 여기서 교신에러의 유무가 조사되고 만일 스텝(42)에서 에러가 없다고 결정되면 스텝(43)으로 처리는 나아간다. 여기서 마이크로 컴퓨터(1)는 DDC 데이터의 m 번째 블록을 외부 콘트롤러(5)로 전달하고 처리는 끝난다.
반면에 만일 스텝(42)에서 교신에러가 일어났다고 결정하면 (예스로 표시된 것 처럼), 이때 처리는 스텝(44)으로 나아가고, 여기서 마이크로 컴퓨터(1)는 교신에러의 발생을 지적하는 메세지를 외부 콘트롤러(5)로 보낸다. 그리고 처리가 끝난다. 이리하여 외부 콘트롤러(5)로부터의 명령에 대한 반응으로 마이크로 컴퓨터(1)은 비휘발성 메모리(3)로부터 DDC 데이터(31)을 독출하고 그것을 외부 콘트롤러(5)로 전달하는 것이다.
도 7의 플로우챠트도의 스텝(51)에서 마이크로 컴퓨터(1)는 외부 콘트롤러(5)로부터 공급받는 DDC 데이터의 m 번째 블록을 비휘발성 메모리(3)에 재서입한다. 그러면 처리는 스텝(52)으로 나아가고 여기서 교신에러가 발생했는지를 결정한다.
만일 교신에러가 없었다고 (노로 표시된 것 처럼) 스텝(52)에서 결정되면 처리는 스텝(53)으로 진행되고 여기서 마이크로컴퓨터(1)는 외부 콘트롤러(5)에 서입이 완료 됐음을 나타내는 메세지를 전송한다. 그리고 처리는 끝난다.
반면 스텝(52)에서 교신에러가 발생했다고 결정된다면 처리는 스텝(54)로 진행되고 여기서 마이크로컴퓨터(1)는 외부 콘트롤러(5)에 전송에러를 나타내는 에러메세지를 전송한다. 다음에 처리가 끝난다. 이렇게 마이크로컴퓨터(1)은 내부버스(13)을 통해서 외부 콘트롤러(5)로부터 공급받는 DDC 데이터를 비휘발성 메모리(3)에 DDC 데이터(31)로써 기입한다.
본 발명은 상술한 실시예에 제한을 받지 않는다. 외부 콘트롤러(5)와의 교신을 통하지 않고 DDC 외부 콘트롤러(4)와의 교신을 통해서 DDC 데이터의 중첩은 이루어질 수도 있을 것이다.
상술한 바와 같이 본 발명에 따라 비디오 디스플레이 장치내의 내부 버스(13)을 거쳐 마이크로컴퓨터(1)와 접속된 비휘발성 메모리(3)에 DDC 비휘발성 메모리(2)내에 저장된것과 같은 DDC 데이터가 저장되기 때문에 다음 장점을 얻을 수 있다.
마이크로 컴퓨터(1)가 DDC 비휘발성 메모리(2)와 교신할 수 없을 상황에서도 마이크로 컴퓨터(1)가 DDC2AB명령에 대한 응답으로 외부 장치에 파괴되지 않은 DDC 데이터를 보내는 것이 가능하다.
만일 비휘발성 메모리(2,3)중 어느것이 실행불능이 되면, 다른 비휘발성 메모리에 저장된 DDC 데이터가 저장될 수 있을 것이다. 그러므로 비휘발성 메모리(2,3)중 어느 하나가 기능을 발휘하지 못하게 되어도 다른 하나가 작동 가능하면 외부 콘트롤러(5)는 비디오 디스플레이 장치로 부터 직접 DDC 데이터를 카피해올 수 있다는 것이다. DDC 외부 콘트롤러(4)가 외부 콘트롤러(5)가 DDC 데이터를 억세스 하기전에 DDC 데이터를 저장해 놓을 필요는 없다.
본 발명의 실시예를 부속도면을 참고로 상술했지만 본 발명이 첨부된 청구범위 내에서 정의된 바와같이 본 발명의 범위나 그 정신을 벗어나지 않고 이 기술분야에서 통상의 지식을 가진자가 여러가지 변경과 수정이 가능하다는 것을 알수 있다.

Claims (15)

  1. 외부 콘트롤러와 교신하는 비디오 디스플레이 장치에 있어서,
    상기 외부 콘트롤러로부터 명령을 수신하는 제어 수단과,
    상기 비디오 디스플레이장치에 관한 데이터를 저장하기 위한 제 1비휘발성 메모리수단과,
    상기 제어수단과 상기 제 1비휘발성 메모리를 상기 외부 콘트롤러에 연결하기 위한 버스라인 수단과,
    백업 데이터를, 상기 제 1비휘발성 메모리 수단에 저장되는 데이터로서 상기 제어수단에 의해 미리 저장하기 위해 상기 제어수단에 연결된 백업 제 2비휘발성 메모리 수단을 포함하며,
    상기 제어수단은 상기 외부 콘트롤러로부터의 명령에 응답하여, 상기 백업 제 2비휘발성 메모리 수단에 저장된 상기 백업 데이터를 읽고, 상기 제 1비휘발성 메모리 수단과의 교신이 불가능한 상태일 때에 상기 외부 콘트롤러에 상기 백업 데이터를 전송하는 것을 특징으로 하는 비디오 디스플레이 장치.
  2. 제 1항에 있어서,
    상기 제 1비휘발성 메모리 수단에 저장된 상기 데이터가 제 1외부 콘트롤러에 의해 직접적으로 독출되는 것을 특징으로 하는 비디오 디스플레이 장치.
  3. 제 1항에 있어서,
    상기 제어수단은 상기 제 1 비휘발성 메모리 수단에 저장된 상기데이터 또는 상기 백업 제 2비휘발성 메모리 수단에 저장된 상기 백업 데이터가 기입되는 랜덤 액세스 메모리(RAM)를 포함하는 것을 특징으로 하는 비디오 디스플레이 장치.
  4. 제 1항에 있어서,
    상기 제어수단이 상기 제 1비휘발성 메모리 수단 내에 저장된 상기 데이터를 독출하고 상기 데이터를 상기 제 2비휘발성 메모리 수단에 기입하는 것을 특징으로 하는 비디오 디스플레이 장치.
  5. 제 1항에 있어서,
    상기 제어수단이 상기 백업 제 2비휘발성 메모리 수단 내에 저장된 상기 백업 데이터를 독출하고, 상기 데이터를 상기 제 1비휘발성 메모리 수단에 기입하는 구성으로 된 비디오 디스플레이 장치.
  6. 제 1항에 있어서,
    상기 제 1비휘발성 메모리 수단 내에 저장된 상기 데이터가 디스플레이 데이터 채널(DDC)데이터로 구성된 외부 컨트롤러와 교신하는 비디오 디스플레이 장치.
  7. 제 6항에 있어서,
    상기 비디오 디스플레이 장치가 모니터인 것으로 구성된 외부 컨트롤러와 교신하는 비디오 디스플레이 장치.
  8. 제 7항에 있어서,
    상기 데이터가 상기 모니터의 기능을 표시하는 구성으로 된 외부 컨트롤러와 교신하는 비디오 디스플레이 장치.
  9. 제 7항에 있어서,
    상기 데이터가 상기 모니터의 조정 데이터인 것으로 구성된 외부 컨트롤러와 교신하는 비디오 디스플레이 장치.
  10. 제 1비휘발성 메모리로부터 상기 장치의 특정 데이터의 제 1 n바이트 세그먼트를 독출하는 스텝과,
    상기 제 1 n바이트 데이터 세그먼트를 기입하는 스텝과,
    제 1교신에러가 일어나는가를 결정하기 위하여 상기 제 1 n 바이트 데이터 세그먼트를 테스트하는 스텝과,
    상기 제 1 n바이트 데이터 세그먼트를 상기 랜덤 액세스 메모리로부터 상기 제 2비휘발성 메모리로 독출하는 스텝과,
    제 2교신에러가 발생된 것을 결정하기 위해 상기 제 2비휘발성 메모리 내에 제 1 n바이트 데이터 세그먼트를 테스트하는 스텝과을 포함하여 구성된 비디오 디스플레이 장치에 특정한 데이터를 저장하는 방법.
  11. 제 10항에 있어서,
    제 2비휘발성 메모리 내에 제 1n바이트 데이터 세그먼트를 테스트하는 스텝은,
    상기 제 2 비휘발성 메모리 수단으로부터 제 2 n바이트 데이터 세그먼트를 독출하는 스텝과,
    상기 랜덤 액세스 메모리 내에 기입된 상기 제 1 n바이트 데이터 세그먼트와 상기 제 2 n바이트 데이터 세그먼트를 비교하는 스텝과,
    상기 제 2 n바이트 데이터 세그먼트가 상기 제 1 n바이트 데이터 세그먼트와 동일한가를 확인하는 스텝을 더 포함하여 구성된 것을 특징으로 하는 비디오 디스플레이 장치에 특정한 데이터를 저장하는 방법.
  12. 제 10항에 있어서,
    상기 제 1 비휘발성 메모리내의 모든 장치 특정 데이터가 상기 제 2 비휘발성 메모리에 중첩됐는지 여부를 테스트하는 스텝을 더 포함하여 구성된 것을 특징으로 하는 비디오 디스플레이 장치에 특정한 데이터를 저장하는 방법.
  13. 비디오 디스플레이 장치에 특정한 데이터를 이 장치에서 외부 컨트롤러로 교신하는 방법에서,
    비휘발성 메모리로부터 상기 장치 특정 데이터의 블록을 독출하는 스텝과,
    상기 독출동작 중 교신에러가 일어났는지 여부를 테스트하는 스텝과,
    상기 외부 콘트롤러에 상기 데이터 블록을 송신하는 스텝을 포함하여 구성된 것을 특징으로 하는 방법.
  14. 제 13항에 있어서,
    상기 교신에러가 상기 독출 동작 중에 발생했는지 여부의 에러 메시지를 송신하는 스텝을 포함하여 구성된 방법.
  15. 외부 컨트롤러로부터 비디오 디스플레이 장치에 특정한 데이터를 교신하는 방법에서,
    비디오 디스플레이 장치 내에 비휘발성 메모리의 세그먼트로 상기 데이터의 블록을 기입하는 스텝과,
    상기 기입 중에 교신에러가 발생했는지 여부를 테스트하는 스텝과,
    상기 비디오 디스플레이 장치로부터 상기 외부 콘트롤러에 교신처리상태를 나타내는 메시지를 송신하는 스텝을 포함하여 구성된 것을 특징으로 하는 방법.
KR1019960052432A 1995-11-06 1996-11-06 비디오디스플레이장치 KR100440610B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP95-287548 1995-11-06
JP7287548A JPH09128330A (ja) 1995-11-06 1995-11-06 映像表示装置
KR40258 1995-11-08

Publications (2)

Publication Number Publication Date
KR970029002A KR970029002A (ko) 1997-06-26
KR100440610B1 true KR100440610B1 (ko) 2004-10-14

Family

ID=17718769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052432A KR100440610B1 (ko) 1995-11-06 1996-11-06 비디오디스플레이장치

Country Status (5)

Country Link
US (1) US5910806A (ko)
EP (1) EP0772180A3 (ko)
JP (1) JPH09128330A (ko)
KR (1) KR100440610B1 (ko)
CN (1) CN1113328C (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2935307B2 (ja) * 1992-02-20 1999-08-16 株式会社日立製作所 ディスプレイ
JP3334211B2 (ja) * 1993-02-10 2002-10-15 株式会社日立製作所 ディスプレイ
JP3062418B2 (ja) * 1995-06-02 2000-07-10 キヤノン株式会社 表示装置並びに表示システム及び表示制御方法
US6223283B1 (en) * 1998-07-17 2001-04-24 Compaq Computer Corporation Method and apparatus for identifying display monitor functionality and compatibility
US6624828B1 (en) * 1999-02-01 2003-09-23 Microsoft Corporation Method and apparatus for improving the quality of displayed images through the use of user reference information
US6567093B1 (en) 1999-09-09 2003-05-20 Novatek Microelectronics Corp. Single semiconductor chip for adapting video signals to display apparatus
KR100621185B1 (ko) * 1999-09-09 2006-09-06 삼성전자주식회사 디디씨 모니터의 동작 기록형 마이크로컴퓨터의 제어방법
US6313813B1 (en) 1999-10-21 2001-11-06 Sony Corporation Single horizontal scan range CRT monitor
KR100616451B1 (ko) * 1999-12-30 2006-08-29 노바텍 마이크로일렉트로닉스 코포레이션 영상신호를 표시장치에 적용하기 위한 단일 반도체 칩
US6618773B1 (en) 2000-01-25 2003-09-09 Dell Usa L.P. Receiving a particular identification file among an analog identification file and a digital identification file in response to a request to a dual-interface monitor
JP2002072990A (ja) * 2000-06-12 2002-03-12 Sharp Corp 画像表示システム及び表示装置
US6753881B1 (en) * 2000-11-01 2004-06-22 Ati International Srl Adapter and method to connect a component video input television to a video providing unit
KR100377223B1 (ko) 2000-12-27 2003-03-26 삼성전자주식회사 디스플레이장치 및 그 제어방법
JP2002207715A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp マイクロコンピュータ及びそれに用いるメモリ制御方法
EP1239670A1 (en) * 2001-03-09 2002-09-11 Thomson multimedia Digital France Video apparatus, notably video decoder, and process for memory control in such an apparatus
DE60203363T2 (de) * 2002-01-18 2006-04-06 Hewlett-Packard Development Co., L.P., Houston Datenverarbeitungssystem und Verfahren zur Steuerung von Bildschirmen
JP2005517997A (ja) * 2002-02-19 2005-06-16 株式会社東芝 データ中継装置、データ中継方法、データ表示システム及びデータシステム
JP3945355B2 (ja) * 2002-09-11 2007-07-18 ソニー株式会社 映像表示装置
JP3795442B2 (ja) * 2002-09-11 2006-07-12 Ｎｅｃディスプレイソリューションズ株式会社 画像表示システム
KR100910557B1 (ko) * 2002-11-12 2009-08-03 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20040041940A (ko) * 2002-11-12 2004-05-20 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
US20040239665A1 (en) * 2003-06-02 2004-12-02 Katsushige Otsubo Multiplex command on data line of digital interface display devices
JP4615276B2 (ja) * 2004-09-21 2011-01-19 シャープ株式会社 コンテンツデータ配信装置およびコンテンツデータ配信システム
EP1657929A1 (fr) 2004-11-16 2006-05-17 Thomson Licensing Dispositif et méthode de synchronisation de différentes parties d'un service numérique
US8072549B2 (en) 2004-11-25 2011-12-06 Panasonic Corporation Repeater apparatus to provide a source apparatus with format information that can be processed by both a sink apparatus and the repeater apparatus and method for controlling the same
SG126788A1 (en) * 2005-04-19 2006-11-29 Trek 2000 Int Ltd Interface for non-volatile memories
KR100688981B1 (ko) * 2005-07-22 2007-03-08 삼성전자주식회사 미디어 재생장치와 그 제어방법 및 이를 포함하는미디어재생시스템
KR101239338B1 (ko) * 2006-03-09 2013-03-18 삼성전자주식회사 표시 장치 및 이의 구동 방법
JP5175465B2 (ja) * 2006-09-20 2013-04-03 三洋電機株式会社 表示装置におけるｄｄｃ回路および液晶プロジェクタ
US20140085278A1 (en) * 2011-05-12 2014-03-27 Sharp Kabushiki Kaisha Display device
US9106791B2 (en) * 2011-12-22 2015-08-11 Intel Corporation Collaborative entertainment platform

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60158484A (ja) * 1984-01-28 1985-08-19 株式会社リコー 表示メモリ制御方式
US5276458A (en) * 1990-05-14 1994-01-04 International Business Machines Corporation Display system
JP3048812B2 (ja) * 1993-12-15 2000-06-05 三菱電機株式会社 ディスプレイモニタ
GB2286322A (en) * 1994-01-29 1995-08-09 Ibm Computer display system
WO1995030634A1 (fr) * 1994-05-09 1995-11-16 Nanao Corporation Adaptateur d'ecran de controle
US5675364A (en) * 1995-04-28 1997-10-07 Dell Usa, L.P. Display wakeup control

Also Published As

Publication number Publication date
JPH09128330A (ja) 1997-05-16
KR970029002A (ko) 1997-06-26
EP0772180A3 (en) 1997-11-12
CN1113328C (zh) 2003-07-02
CN1156302A (zh) 1997-08-06
EP0772180A2 (en) 1997-05-07
US5910806A (en) 1999-06-08

Similar Documents

Publication Publication Date Title
KR100440610B1 (ko) 비디오디스플레이장치
JPS5826055B2 (ja) 並列アクセス記憶装置
US4779190A (en) Communication bus interface
US6275875B1 (en) Electronic apparatus with version-up information having address information storing in EEPROM
US6430710B1 (en) Data processing system with RAS data acquisition function
US5884074A (en) Microcomputer utilizing flash memory for data storage
KR101093593B1 (ko) 스토리지 시스템 및 스토리지 장치
JP2003196613A (ja) メモリカードを制御するための装置および方法
US20030100374A1 (en) Mobile electronic information apparatus
US5831849A (en) Data control system
USRE45305E1 (en) Device for reprogramming the function of a display system
JPH1074072A (ja) 表示装置及びその制御方法
JP3109262B2 (ja) マスタスレーブネットワークシステム
US6789138B1 (en) Computer peripheral apparatus and a computer readable medium having a program for controlling the computer peripheral apparatus
JP4032198B2 (ja) Ｐｌｃシステム及びリモートターミナル
KR100616451B1 (ko) 영상신호를 표시장치에 적용하기 위한 단일 반도체 칩
US6480945B2 (en) Method and apparatus for controlling memory access by a plurality of devices
JP2797661B2 (ja) 選局回路
US20050134594A1 (en) System and method for controlling display of mobile terminal
JPH07261729A (ja) モニタ調整システム
JP2903901B2 (ja) データ送受信装置
JP2576236B2 (ja) プログラマブルコントローラの通信方法
JPH07264444A (ja) 電子機器
JPS6229830B2 (ko)
JPH04107595A (ja) 表示システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 13

EXPY Expiration of term