JP2797661B2 - 選局回路 - Google Patents
選局回路Info
- Publication number
- JP2797661B2 JP2797661B2 JP15601090A JP15601090A JP2797661B2 JP 2797661 B2 JP2797661 B2 JP 2797661B2 JP 15601090 A JP15601090 A JP 15601090A JP 15601090 A JP15601090 A JP 15601090A JP 2797661 B2 JP2797661 B2 JP 2797661B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- iic
- microcomputer
- master
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン受像機の選局回路に係り、特に
IICフォーマット（Inter Integrated Circuit）に関す
るものである。
IICフォーマット（Inter Integrated Circuit）に関す
るものである。
従来の技術 近年IICバス（IICフォーマットに準拠したバス）を備
えたデバイスは非常に多くなってきている。そして、II
Cバスラインに多くのデバイスを接続したシステムが増
えてきており、また、システムをマルチマスターで動作
させるケースも多く見られる。
えたデバイスは非常に多くなってきている。そして、II
Cバスラインに多くのデバイスを接続したシステムが増
えてきており、また、システムをマルチマスターで動作
させるケースも多く見られる。
従来、IICデバイス（IICフォーマットに準拠したデバ
イス）をコントロールする選局回路（従来例Ａ）では、
各デバイスに対してユーザーの操作や信号の受信状況等
によりコントロールする要求が発生するとそのときにデ
ータを必要なデバイスに送るようになっていた。
イス）をコントロールする選局回路（従来例Ａ）では、
各デバイスに対してユーザーの操作や信号の受信状況等
によりコントロールする要求が発生するとそのときにデ
ータを必要なデバイスに送るようになっていた。
また、ある選局回路（従来例Ｂ）では各デバイスに対
して一定間隔でデータを送り直しているようなものもあ
る。
して一定間隔でデータを送り直しているようなものもあ
る。
IICバスは、データ転送においてデータ転送エラーに
対処するためにハードウェア的にも多くのエラーフラグ
が立つように設計されているので、エラーなくデータが
転送／受信できた場合にはそのデータの信頼性は極めて
高い。そして、IICデバイスにおいてもデータが一度確
定すればIICバスラインを通じてデータ変更がなされな
い限り簡単にデータが書き換わったりしない。つまり、
マイコンがラッチICを拡張ポートに使う場合のようなデ
ータのリフレッシュ動作は、IICバスにおいて必要な
く、上記のようなデータ転送でもデータの信頼性は十分
に保証される。
対処するためにハードウェア的にも多くのエラーフラグ
が立つように設計されているので、エラーなくデータが
転送／受信できた場合にはそのデータの信頼性は極めて
高い。そして、IICデバイスにおいてもデータが一度確
定すればIICバスラインを通じてデータ変更がなされな
い限り簡単にデータが書き換わったりしない。つまり、
マイコンがラッチICを拡張ポートに使う場合のようなデ
ータのリフレッシュ動作は、IICバスにおいて必要な
く、上記のようなデータ転送でもデータの信頼性は十分
に保証される。
発明が解決しようとする課題 IICバスは、少ないバスライン（SDAとSCLの２本）
で、多くのデバイスを効率良くコントロールできるとい
う特徴を持つが、接続するデバイスが多い場合やマルチ
マスターで使う場合にはバスラインの空き時間が少なく
なるためにシステム全体の動作が遅れるという欠点があ
る。
で、多くのデバイスを効率良くコントロールできるとい
う特徴を持つが、接続するデバイスが多い場合やマルチ
マスターで使う場合にはバスラインの空き時間が少なく
なるためにシステム全体の動作が遅れるという欠点があ
る。
IICバスをマルチマスターシステムで使う場合におい
ては、一つのマスターマイコンだけがIICバスを長い期
間占有するシステム全体のコントロールを遅延させてし
まうという問題点があるが、前述した従来例Ｂはこの問
題点のためにマルチマスターシステムでは使えない。ま
た、従来例Ａはマイコンにコントロール要求が発生すれ
ば必ずIICバスでデータ送信を行うので、データ更新が
必要でない場合（送るべきデータが前回に送ったデータ
とまったく同じであるうき）にもデータ送信を行ってし
まいIICバスラインを占有する時間が長くなってしまう
といった問題点がある。
ては、一つのマスターマイコンだけがIICバスを長い期
間占有するシステム全体のコントロールを遅延させてし
まうという問題点があるが、前述した従来例Ｂはこの問
題点のためにマルチマスターシステムでは使えない。ま
た、従来例Ａはマイコンにコントロール要求が発生すれ
ば必ずIICバスでデータ送信を行うので、データ更新が
必要でない場合（送るべきデータが前回に送ったデータ
とまったく同じであるうき）にもデータ送信を行ってし
まいIICバスラインを占有する時間が長くなってしまう
といった問題点がある。
課題を解決するための手段 上発明は上記課題を解決するために、マルチマスター
システムでマイコンによりIICデバイスをコントロール
する際に、以前に送ったデータをマイコン内のバッファ
RAMに記憶しておき、次にデータを送る要求が発生した
ときに次に送るべきデータとバッファRAMのデータを比
較し、もし同一データであればデータを送るのをやめ、
マスターとなる他のマイコンのためにIICバスを空ける
構成とを有している。
システムでマイコンによりIICデバイスをコントロール
する際に、以前に送ったデータをマイコン内のバッファ
RAMに記憶しておき、次にデータを送る要求が発生した
ときに次に送るべきデータとバッファRAMのデータを比
較し、もし同一データであればデータを送るのをやめ、
マスターとなる他のマイコンのためにIICバスを空ける
構成とを有している。
作用 上記した構成により本発明の選局装置は、IICバスで
マスターとなるマイコンが周辺IICデバイスにデータを
転送する際に送るべきデータをストアするバッファRAM
（以下RAM1と称する）と以前に送ったデータをストアし
ておくバッファRAM（以下RAM2と称する）の２つを用意
しておき、ユーザーからのコマンドなどでIICデバイス
をコントロールする要求が発生したときにRAM1とRAM2を
比較する。
マスターとなるマイコンが周辺IICデバイスにデータを
転送する際に送るべきデータをストアするバッファRAM
（以下RAM1と称する）と以前に送ったデータをストアし
ておくバッファRAM（以下RAM2と称する）の２つを用意
しておき、ユーザーからのコマンドなどでIICデバイス
をコントロールする要求が発生したときにRAM1とRAM2を
比較する。
もし、RAM1とRAM2の内容が異なれば、RAM1のデータを
IICバスを通して必要なデバイスに転送する。そして、
このときRAM1の内容をRAM2にコピーしておく。
IICバスを通して必要なデバイスに転送する。そして、
このときRAM1の内容をRAM2にコピーしておく。
もし、RAM1とRAM2の内容が同じであれば、IICバスを
通してのデータ転送は行わない。
通してのデータ転送は行わない。
実 施 例 以下本発明の一実施例において使用したシステムブロ
ック図を第１図に示す。第１図は周波数シンセサイザー
選局システムをマイコンを中心に示したものである。
ック図を第１図に示す。第１図は周波数シンセサイザー
選局システムをマイコンを中心に示したものである。
図において、１はリモコン送信器、２はコントロール
マイコン、３はPLL ICを内蔵したチューナ、４はPSI
IC、５はテレテキストコントロールマイコン、６はテレ
テキストデバイスである。
マイコン、３はPLL ICを内蔵したチューナ、４はPSI
IC、５はテレテキストコントロールマイコン、６はテレ
テキストデバイスである。
このシステムは、コントロールマイコン２とテレテキ
ストコントロールマイコン５がIICバスでマスターとな
るマルチマスターシステムである。コントロールマイコ
ン２は各デバイス３〜５をコントロールし、常にマスタ
ーとして動作する。テレテキストコントロール５は、テ
レテキストデバイス６に対してはマスターとなってテレ
テキスト機能をコントロールするが、コントロールマイ
コン２に対してスレーブとなってコマンドを受け取る動
作を行う。
ストコントロールマイコン５がIICバスでマスターとな
るマルチマスターシステムである。コントロールマイコ
ン２は各デバイス３〜５をコントロールし、常にマスタ
ーとして動作する。テレテキストコントロール５は、テ
レテキストデバイス６に対してはマスターとなってテレ
テキスト機能をコントロールするが、コントロールマイ
コン２に対してスレーブとなってコマンドを受け取る動
作を行う。
第２図は、本実施例においてコントロールマイコン２
が、チューナ３にデータを転送する際のプログラム処理
を示したフローチャートである。このフローチャートの
各ステップに示すPLLBUF1とBAND1は、ユーザーコントロ
ール等によりデータ転送の要求が生じたときに設定した
PLLデータとバンドデータを各々ストアするバッファRAM
（第１図に図示せず）である。PLLBUF2とBAND2は、転送
があったときにPLLBUF1とBAND1の内容を各々コピーして
おくためのバッファRAM（第１図に図示せず）である。
ここで、PLLBUF1とPLLBUF2に書き込む（読み出される）
データは16ビットデータであり、BAND1とBAND2に書き込
む（読み出される）データは８ビットデータである。
が、チューナ３にデータを転送する際のプログラム処理
を示したフローチャートである。このフローチャートの
各ステップに示すPLLBUF1とBAND1は、ユーザーコントロ
ール等によりデータ転送の要求が生じたときに設定した
PLLデータとバンドデータを各々ストアするバッファRAM
（第１図に図示せず）である。PLLBUF2とBAND2は、転送
があったときにPLLBUF1とBAND1の内容を各々コピーして
おくためのバッファRAM（第１図に図示せず）である。
ここで、PLLBUF1とPLLBUF2に書き込む（読み出される）
データは16ビットデータであり、BAND1とBAND2に書き込
む（読み出される）データは８ビットデータである。
第２図に示すようにコントロールマイコン２は、ユー
ザーからの要求（リモコンによるポジション選局等）に
よりチューナ３のPLL ICに送るべきPLLデータとバンド
データをPLLBUF1とBAND1に各々設定する。そして、IIC
転送を行う前にPLLBUF1とPLLBUF2の内容を比較する。も
し異っていればPLLBUF1とBAND1の内容をIIC転送して、P
LLBUF1の内容をPLLBUF2にBAND1の内容をBAND2にコピー
する。もし同じであれば、BAND1とBBAND2の内容を比較
する。このときデータが異っていれば、PLLBUF1とBAND1
の内容をIIC転送して、PLLBUF1の内容をLLBUF2にBAND1
の内容をBAND2にコピーする。データが同じであれば、I
IC転送は行わず次の処理を行う。
ザーからの要求（リモコンによるポジション選局等）に
よりチューナ３のPLL ICに送るべきPLLデータとバンド
データをPLLBUF1とBAND1に各々設定する。そして、IIC
転送を行う前にPLLBUF1とPLLBUF2の内容を比較する。も
し異っていればPLLBUF1とBAND1の内容をIIC転送して、P
LLBUF1の内容をPLLBUF2にBAND1の内容をBAND2にコピー
する。もし同じであれば、BAND1とBBAND2の内容を比較
する。このときデータが異っていれば、PLLBUF1とBAND1
の内容をIIC転送して、PLLBUF1の内容をLLBUF2にBAND1
の内容をBAND2にコピーする。データが同じであれば、I
IC転送は行わず次の処理を行う。
以上のようにコントロールマイコン２はチューナ３に
対してデータ変更が必要なとき以外は、データ転送を行
わない。
対してデータ変更が必要なとき以外は、データ転送を行
わない。
第３図は、コントロールマイコン２が、PLLIC（チュ
ーナ３）にIICバスでデータを転送するときのフォーマ
ットを示したものである。図に示すようにIIC転送は、
スタートコンディションのあと、スレーブアドレス
（ｘ″C2″）、PLLデータ（８〜14ビット）、PLLデ
ータ（０〜７ビット）、固定データ（ｘ″C7″）、
バンドデータの５バイトのデータを転送しストップコン
ディションで転送を終わる。
ーナ３）にIICバスでデータを転送するときのフォーマ
ットを示したものである。図に示すようにIIC転送は、
スタートコンディションのあと、スレーブアドレス
（ｘ″C2″）、PLLデータ（８〜14ビット）、PLLデ
ータ（０〜７ビット）、固定データ（ｘ″C7″）、
バンドデータの５バイトのデータを転送しストップコン
ディションで転送を終わる。
なお、コントロールマイコン２は第１図のPSIIC4に対
してもチューナ３と同様のデータ転送を行っている。
してもチューナ３と同様のデータ転送を行っている。
IICバスをマルチマスターで使用する場合に、マスタ
ーとなる全てのデバイス（マイコン）が以上のようなバ
ッファRAMを備えた方法でIICバスのコミニュケーション
を行えば、IICバスを一つのデバイス（マイコン）によ
って長時間占有されることがなくなるので、各マスター
デバイス（マイコン）が持ち時間なしにIICバスを使う
ことができるようになる。
ーとなる全てのデバイス（マイコン）が以上のようなバ
ッファRAMを備えた方法でIICバスのコミニュケーション
を行えば、IICバスを一つのデバイス（マイコン）によ
って長時間占有されることがなくなるので、各マスター
デバイス（マイコン）が持ち時間なしにIICバスを使う
ことができるようになる。
つまりこの転送方式を用いれば、IICバスをマルチマ
スターシステムで使用する場合にバスビジィによるシス
テム的な遅延が解消されると同時にIICバス上にマスタ
ーとなり得るより多くのデバイス（マイコン）をつなぐ
ことが可能になる。なお、この転送方式を本揮発メモリ
のリテンションに対する保障を行う場合に用いても有用
である。
スターシステムで使用する場合にバスビジィによるシス
テム的な遅延が解消されると同時にIICバス上にマスタ
ーとなり得るより多くのデバイス（マイコン）をつなぐ
ことが可能になる。なお、この転送方式を本揮発メモリ
のリテンションに対する保障を行う場合に用いても有用
である。
発明の効果 以上のように本発明によれば、データ転送が非常に効
率良く行われバスラインの長く占有されたような状態を
解消することができる。これにより、IICバスに多くの
デバイスが接続されてもシステム的な作動遅れの心配が
なくなる。また、システムをマルチマスターシステムで
使用した場合の信頼性も高まる。
率良く行われバスラインの長く占有されたような状態を
解消することができる。これにより、IICバスに多くの
デバイスが接続されてもシステム的な作動遅れの心配が
なくなる。また、システムをマルチマスターシステムで
使用した場合の信頼性も高まる。
さらに、以上のようなデータ転送技術を不揮発性メモ
リーのアクセスに応用すればマイコンの不揮発性メモリ
ーへの不要なアクセスを減らすことができるので不揮発
性メモリーの書き込み回数オーバーによる破壊の防止も
可能になりその効果は大である。
リーのアクセスに応用すればマイコンの不揮発性メモリ
ーへの不要なアクセスを減らすことができるので不揮発
性メモリーの書き込み回数オーバーによる破壊の防止も
可能になりその効果は大である。
第１図は本発明の一実施例を示したブロック図、第２図
はチューナに対してデータ転送を行う際の処理を示した
フローチャート、第３図はIICデータフォーマットを示
した模式図である。 １……リモコン送信器、２……コントロールマイコン、
３……PLL内蔵チューナ、４……PSI（画質コントロール
IC）、５……テレテキストコントロールマイコン、６…
…CCT（テレテキストデバイス）。
はチューナに対してデータ転送を行う際の処理を示した
フローチャート、第３図はIICデータフォーマットを示
した模式図である。 １……リモコン送信器、２……コントロールマイコン、
３……PLL内蔵チューナ、４……PSI（画質コントロール
IC）、５……テレテキストコントロールマイコン、６…
…CCT（テレテキストデバイス）。
Claims (2)
- 【請求項１】マルチマスターシステムでIICデバイスを
コントロールするマイコンで前記IICデバイスをコント
ロールする際に、以前に送ったデータを前記マイコン内
のバッファRAMに記憶しておき、次にデータを送る要求
が発生したときに送るべきデータと前記バッファRAMの
データを比較し、もし同一データであればデータを送る
のをやめ、マスターとなる他のマイコンのためにIICバ
スを空けることを特徴とする選局回路。 - 【請求項２】不揮発性メモリにデータを書き込む要求が
発生したときに、バッファRAMをマイコン内にもち、同
一データであれば書き込みを行わないようにして不揮発
性メモリのリテンションに対する保証を行うことを特徴
とした選局回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15601090A JP2797661B2 (ja) | 1990-06-14 | 1990-06-14 | 選局回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15601090A JP2797661B2 (ja) | 1990-06-14 | 1990-06-14 | 選局回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0447719A JPH0447719A (ja) | 1992-02-17 |
| JP2797661B2 true JP2797661B2 (ja) | 1998-09-17 |
Family
ID=15618354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15601090A Expired - Fee Related JP2797661B2 (ja) | 1990-06-14 | 1990-06-14 | 選局回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797661B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3001181B2 (ja) * | 1994-07-11 | 2000-01-24 | 株式会社クボタ | エチレン製造用反応管 |
-
1990
- 1990-06-14 JP JP15601090A patent/JP2797661B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0447719A (ja) | 1992-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| US6748463B1 (en) | Information processor with snoop suppressing function, memory controller, and direct memory access processing method | |
| JPH0727509B2 (ja) | 機器内バスを利用した動作制御方法 | |
| US4788638A (en) | Data transfer apparatus between input/output devices and main storage with channel devices being of a concentrated type and stand-alone type | |
| JP2797661B2 (ja) | 選局回路 | |
| US20020089940A1 (en) | Duplexing apparatus and method in large scale system | |
| JPS6240751B2 (ja) | ||
| JP3277016B2 (ja) | データ送受信装置 | |
| KR19990008189A (ko) | 전송되는 패킷을 오버래핑하여 인터페이스의 대기 시간을 감소시키는 방법 및 장치 | |
| JP2595808B2 (ja) | 分散処理用メモリ装置 | |
| KR0132988B1 (ko) | 티브이내 마이콤과 외부기기간의 인터페이스 회로 및 그 제어방법 | |
| JPH05265948A (ja) | ４線式同期シリアル通信方式 | |
| KR20020084725A (ko) | 저속 주변장치와의 데이터 전송을 위한 메모리 컨트롤러 | |
| JPS60248091A (ja) | コピ−デ−タ処理装置 | |
| JPH0690702B2 (ja) | デ−タ転送制御回路 | |
| CA2031625A1 (en) | Video memory system with intermediate buffer | |
| JP3354493B2 (ja) | シリアルデータ転送装置 | |
| JPH05298410A (ja) | 画像処理装置 | |
| JPH05227223A (ja) | データ転送システム | |
| JPS63192152A (ja) | デ−タ伝送方式 | |
| JPH0883243A (ja) | データ転送方法及びｉスクウエアｃバスシステム | |
| JPS62175850A (ja) | チヤネル装置 | |
| JP2001005722A (ja) | メモリアクセス制御方法とその装置 | |
| JPH09233154A (ja) | データ転送方式およびデータ転送方法 | |
| JPH03144739A (ja) | 二重化記憶装置へのデータ転写制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20070703 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080703 |
|
| LAPS | Cancellation because of no payment of annual fees |