JP2007323076A - ディスプレイ装置制御方法及び回路 - Google Patents

Abstract

【課題】ビデオ信号と関連及び同期した信号にのみ依存する、バックライト制御方法及び回路を提供する。
【解決手段】ディスプレイ装置では、画像は、個々の画素の光変調器を用い光源により提供される光量を制御することにより再生される。続いて起こる画像は、第１の時間期間に対応する間隔で規則的に生じる同期信号（ＶＢ）により互いに同期される。バックライトは、第１の時間期間より短い又は等しい第２の時間期間の部分又は全体の間、光を放出するよう制御される。複数の第２の時間期間は、ネストされ及び第１の時間期間内に均一に分配されて良い。バックライトを駆動する信号は、望ましくは水平画素クロックと同期して生成される。光が放出される第２の時間期間の部分のそれぞれ又は第２の時間期間の全体は、多数の基本段階に分割される。各基本段階は、画素クロック期間数に対応する。基本段階数は、所望のバックライト制御比に従い選択される。
【選択図】図５

Description

本発明は、バックライトにより放出される光を調整し画像を形成する透過型光バルブを用いたディスプレイ装置に関連する。本発明はまた、光が反射型光バルブにより調整される、投写型ディスプレイのようなディスプレイ装置に関連する。光バルブは、画面上に見える光の量を制御している。ディスプレイの語は、反射型又は透過型光バルブを用いるディスプレイの間を区別することなく以下で用いられる。標準的に、各光バルブは、画像の１画素を表す。カラー画像再生の例では、原色である赤、緑及び青のための三重の光バルブは、１画素に対し用いられて良い。それにより、原色を相応に混合することにより多様な色を構成可能にする。この例では、バックライトは、標準的に均一な白色光である。また、原色の単色画像を順次生成することにより、カラー画像を生成可能である。この例では、色の混合は、時間とともに単色画像の統合により観察者の目で実行される。今日のディスプレイ装置は、透過型光バルブとしてしばしば液晶を用いる。液晶は、所望の量の光をバックライトから装置の前面表面へ向かって送信するために制御される。装置の前面表面はまた、画面として参照される。投写型ディスプレイ装置はまた、ＤＭＤとしても知られる微小鏡、又はＬＣＯＳとしても参照されるシリコン上の液晶により形成される反射型光バルブを用いて良い。

今日の液晶ディスプレイ装置又はＬＣＤは、１：１０００の範囲でコントラスト比を提供する。これは完全に閉じられた光バルブを通じて漏れる光による。しかしながら、人間の目は、１：１００，０００の範囲でコントラスト比を認識可能である。ディスプレイのコントラスト比を向上するためにＬＣＤバックライトの強度を制御することが、従来技術から一般的に知られている。この例では、ディスプレイ装置のバックライトが調整され、再生されるべき画像の画素に必要な最高輝度を提供する。光バルブを用いる一般的なディスプレイ装置は、バックライトとしてガス放電ランプ、例えば頭字語であるＣＣＦＬ若しくは一般にガス放電ランプによっても参照される冷陰極蛍光灯を備えられる。更に、特に投写型装置においてアーク灯、又はハロゲンランプも用いられて良い。これら一般に用いられるバックライトの輝度は、例えば供給電圧及び／又はランプを通じる電流を変化することにより、制御される。

ごく最近になって、発光ダイオード又はＬＥＤが利用可能になってきた。発光ダイオード又はＬＥＤは、バックライト又は投写光源として有用な所望の光量を本願明細書で参照されるようなディスプレイ装置に提供する。ＬＥＤは、白色光を放出するＬＥＤであって良く、又は各ＬＥＤが原色の光を放出する三重のＬＥＤにより形成されて良い。白色光は、従って原色を混合することにより、同時に又は時間とともに順次得られる。しかしながら、ＬＥＤを通じる電流を適宜制御することによるＬＥＤの従来の調光はまた、一般に望ましくない知覚される色の変化を生じる。

知覚される色の変化を克服するため、ＬＥＤを駆動するために一定の大きさの電流を用い、そして所望の知覚される光強度を達成するため、これら一定の大きさを有する電流をパルス化された方法で切り替えることが知られている。知覚される光強度は、パルスの数及び／又は期間に依存する。この目的のため、ビデオ信号の垂直同期パルスにロックされたＰＬＬ段を有する、デューティーサイクルを設定する回路が一般に知られている。知られている回路では、カウンター／比較器は、垂直同期パルスに従いデューティーサイクルを設定するために用いられる。

図３は、バックライトのデューティーサイクルを設定するために用いられ得る従来の回路を示す。従来の回路は、周波数が制御され得るＰＬＬ制御発振器に基づく。ＰＬＬ発振器１０１は、同期信号ＶＢを用いてフレーム周波数にロックされる。発振器の各出力信号期間１０６は、ＥＳをラベル付けされた線により図１に示されるように、１つの基本段階を表す。発振器の出力信号１０６は、カウンター１０３へのクロック信号として用いられる。カウント値ＤＣは、カウンター１０３へ供給され、そしてカウンターはカウント値が到達されるまでカウントする。カウンターの出力ＢＬＣは、次に、図１のＢＬＣをラベル付けされた線と同様に、状態を変化し、それによりバックライトをオン又はオフになるよう制御する。カウンター１０３はリセットされ、そして新たな期間が始まるとカウントが新たに始まる。フレーム期間をサブ期間に分割することも可能である。この例では、カウンターはリセットされ、そして各サブ期間の終了時に新たにカウントが始まる。この目的のため、ＰＬＬ発振器１０１の出力は、分周器１０２で、それぞれサブ期間を有する所望の基本段階数ＣＲにより分割される。分周器１０２の出力は、カウンター１０３のロード入力だけでなく分周器１０４の入力へも供給される。分周器１０４は、各フレームを構成する所望のサブ期間数ｎをカウントする。分周器１０４の出力は、ＶＢフレーム信号との同期のため、ＰＬＬ発振器に戻され供給される。ＰＬＬ回路の主帰還ループは、従って２つの分周器１０２及び１０４により設けられる。分周器１０２は、制御範囲のＣＲ値により信号１０６に従い基本段階を分割する。分周器１０２の出力信号は、図１の一番下の線により表されるように、各フレームを構成する各サブ期間を表す。標準的にＣＲは１００に設定される。分周器１０４は、サブ期間を所望のサブ期間数ｎにより分割し、全フレーム期間を構成する。

発振器のクロック周波数は、ｎ×ＣＲ×ｆ＿ｆｒａｍｅに正確に等しい。ここでｎはサブ期間数、ＣＲは所望のバックライト制御範囲、及びｆ＿ｆｒａｍｅはビデオ信号のフレーム繰り返しレートである。バックライト制御比１：１００を許容するため、ＣＲは１００に等しい。従来の回路は、画素クロックに同期せず、及び従って提供され得る画像特性を制御するデジタル回路にどうしても容易に統合し得ない。更に、ＰＬＬ回路はデジタルＩＣに容易に統合され得るが、それらはしばしば供給される基準クロック及びビデオ信号の周波数の点で要件を満たさない特性を有する。実際に、デジタル集積回路で供給されるＰＬＬ回路は、しばしばＩＣ内でクロック信号の部分の倍数を生成することに限られる。この周波数はある程度高くて良い。ある程度低いフレーム周波数のビデオ信号で正しく動作するために、ＰＬＬ回路は、デジタル集積回路の外部に設けられなければならない。一般に、低周波数同期ループを有するこのようなＰＬＬ回路は、機能的及び安定性の問題を免れない。
米国特許第２００５／０７８０８１ Ａ１号明細書 欧州特許第１４８９５９０ Ａ号明細書 欧州特許第１５３３７８３ Ａ号明細書 米国特許第２００５／０５２３９８ Ａ１号明細書 米国特許第２００２／００５８６１ Ａ１号明細書 欧州特許第０６８５８３１ Ａ１号明細書 米国特許第２００３／０１１５５９ Ａ１号明細書

従って、ビデオ信号と関連及び同期した信号にのみ依存する、バックライト制御方法及び回路を提供することは望ましい。更に一般的に、ディスプレイが現在動作しているビデオモードと独立な、バックライト制御比を達成することは望ましい。

請求項１及び従属請求項に定められた方法は、請求項１１及び従属請求項に定められた装置と同様に、バックライトを制御する解決策を提示する。当該解決策は、ビデオ信号に関連及び同期した信号にのみ依存し、及びディスプレイが現在動作しているビデオモードと実質的に独立なバックライトの制御を提供する。

本発明によると、バックライトは、第１の時間期間より短い又は等しい第２の時間期間の部分の間、光を放出するよう制御される。第１の時間期間は、ビデオ信号の垂直同期期間又はフレーム期間に対応して良い。複数の第２の時間期間は、ネストされ、第１の時間期間内に分配されて良い。分配は、望ましくは、実質的に一様及び規則的である。また第２の時間期間の長さは、望ましくは実質的に等しい。バックライトは、第２の時間期間の一部又は全体の間、光を放出するよう制御される。１つ以上の第２の時間期間が第１の期間期間内に収容される例では、これら第２の時間期間は、同一の第１の時間期間に属し、光源が光を放出するよう制御される第２の時間期間の部分は、望ましくは対応する第２の時間期間に対し同一の相対長を有する。部分と第２の時間期間との間の比は、従って、所望の第２のコントラスト比に対応する。バックライトを駆動する信号は、望ましくは垂直及び/又は水平画素クロックと同期して生成される。複数の画素クロック期間は基本段階又は第３の時間期間に対応し、第２の時間期間のそれぞれは、複数の第３の時間期間に分割される。基本段階数は、所望のバックライト制御比又はコントラスト比に従い選択される。例えば１：１００のコントラスト比の範囲に対し、第２の時間期間内に１００個の基本段階である。第２の時間期間のそれぞれの間、バックライトは複数の基本段階、又は第４の時間期間の間、所望のコントラスト比に従い、オンになるよう制御される。

第２の時間間隔又はサブ期間の、フレーム期間又は第１の時間期間内での分配、及び基本段階又は第４の時間期間の、サブ期間又は第２の時間期間内での分配は、画素クロックパルス又は第３の時間期間をカウントすることにより達成される。カウンターは、フレーム期間当たりサブ期間数及び異なるビデオモードのサブ期間当たり基本段階数に対応する各値を供給される。本発明の発展では、サブ期間の中の１つのフレームの画素クロックパルスの分配が結果として非整数個のサブ期間当たり画素クロックパルスを生じる場合に依然として現れ得るエラーは、フレーム中の全エラーが相殺されるよう、フレーム中に規則的間隔で分配される。

本発明は、光変調器自体により達成され得るコントラスト比とバックライトを適宜適応することにより達成可能なコントラスト比とを結合することにより、例えば１：１００，０００の範囲でコントラスト比を表示可能にする。バックライトの線形調節の場合に現れ得る、ＬＣＤパネルを適宜駆動することにより常に補償され得ない、知覚される画像の色に起こり得る変化は、回避される。

本発明は、ＬＥＤバックライトを有するＬＣＤ画面を参照して以下の明細書に記載される。しかしながら、本発明の駆動方法は、ＯＬＥＤを含むがこれに限定されない、所望の周波数で切り替え可能な如何なる光源に適用されて良い。

光変調器がアドレス指定され及び新たな画像コンテンツを供給される場合に生じ得るアーティファクトを回避するため、光源が光を放出する時間期間の始め又は終わりを、新たな画像の始め又は終わりを示す同期信号と同期することは有利である。これは特に、画像コンテンツがある画像から他の画像へ変化する場合、通常、動画又は一般にビデオコンテンツの場合に重要である。テレビジョン信号の場合、同期信号は、例えばフィールド又はフレームの開始を示す垂直同期信号である。フィールドの語は、インターレースビデオディスプレイで用いられる半分の画像を参照する。またフレームの語は、プログレッシブビデオディスプレイで用いられる完全な画像を参照する。本発明によると、バックライトは、２つの続いて起こる同期信号の間の１次時間期間より短い２次時間期間中に、光を放出するよう制御される。バックライトが光を放出する時間と２次時間期間との比は、画像の最大輝度を決定する。最大輝度では、バックライトはまた、２次時間期間全体の間、又は２つの続いて起こる同期信号の間の１次時間期間全体の間に、光を放出するよう制御されて良い。バックライトにより放出された光は、時間とともに及び多数の続いて起こる画像にわたり観察者の目で統合され、そして観察者に異なるレベルの輝度の知覚される結果を与える。

バックライトが、２つの続いて起こる同期信号の間の１次時間期間中に１回だけ光を放出するよう制御される場合、観察者は画像内である量のフリッカーを知覚し得る。言い換えると、２次期間が１次期間に等しいならば、バックライトが常にオンでない場合、フリッカーは知覚され得る。この現象を回避するため、バックライトが光を放出する必要な全時間長は、本発明の発展ではサブ期間にわたり分配される。サブ期間が等しい長さを有する場合、有利である。サブ期間が２つの続いて起こる同期信号の間に均一に分配される場合、更に有利である。バックライトが光を放出する全時間と２つの続いて起こる同期信号の間の１次時間期間との比が、１つのサブ期間内でバックライトが光を放出する持続時間とサブ期間の持続時間との比が等しい場合もまた有利である。つまり、バックライトがオンである間の時間の平均値は、１フレーム期間の間、実質的に一定である。従って、最後のサブ期間の長さがそのフレーム期間中の他のサブ期間の長さと等しいこと、及びバックライトが光を放出する持続時間が１つのフレームのサブ期間にわたり等しいことが重要である。言い換えると、サブ期間のｎ倍は、本発明のこの実施例ではフレーム期間に等しくなければならない。より良い理解のため、「フレーム期間」の語は、２つの続いて起こる同期信号の間の時間期間の同義語として本願明細書を通じ用いられる。

図１は、ビデオ信号と関連付けられた波形を示す。一番上の線は、フレーム又はフィールドの開始を示す同期信号ＶＢを示す。一般に、同期信号は新しい画像の開始を示す。１つのフレームの期間は、１つの同期信号ＶＢの立ち上がり端から続いて起こる同期信号ＶＢの立ち上がり端まで延在する。次の下のＢＬＣとラベル付けされた線は、バックライトを制御する制御回路の例である出力である。信号ＢＬＣは、２つの２値状態の１つ、つまり論理「０」又は論理「１」の何れかを取り得る。フレーム期間はｎ個のサブ期間に分割される。各サブ期間は、複数の基本段階を有する。サブ期間当たり基本段階数は、図１に示された例では１００に等しい。しかしながら、サブ期間当たり基本段階数は、如何なる所望の値を取って良い。その値に依存してバックライトの制御比は求められる。各サブ期間内の基本段階は、ＥＳとラベル付けされた次の下の線に例として示される。明確化のため、ごく一部のサブ期間のみ及び各サブ期間内のごく一部の基本段階のみが示される。制御信号ＢＬＣが論理「１」又は「Ｈｉｇｈ」値を取る基本段階の数は、バックライト制御のデューティーサイクルを決定する。デューティーサイクルは、バックライトの知覚される輝度を決定する。図１に示される理想的な例では、フレームは、整数個のサブ期間を収容する。つまり、当該フレームの最後のサブ期間は、フレームが終わる時に正確に終わる。フリッカーを回避するため、各サブ期間は、基本的に同一のデューティーサイクルを有する。図１の最後の線は、ｎ個のサブ期間がどのように１つのフレーム期間内に収容されるかを示す。

ある実施例では、画像内で最高輝度を有する画素又は画素のグループの光変調器は、完全に開かれる。従って、光源が光を放出するよう制御される１つ以上の第２の時間期間の部分は、光源が光を放出するよう制御される１つ以上の第２の時間期間の部分と対応する第２の時間期間との比がその画素又は画素のグループに必要な輝度に対応するような長さに設定される。比は従って、ディスプレイの知覚される最大輝度を決定する。更なる例として、所望のバックライト制御比は１：１００である。フレーム期間はｎ個のサブ期間に分割される。ｎ個のサブ期間のそれぞれは、１００個の基本段階に分割される。バックライトは、オン時間中、常に完全に点灯され、その他の場合は完全にオフに切り替えられる。５０％の最大輝度が必要な場合、バックライトは各サブ期間の５０個の基本段階の間、オンに切り替えられる。これは、例えばサブ期間の最初の５０個の段階であり得るが、またサブ期間の最後の５０個の段階、又はサブ期間内の任意の位置に置かれた５０個の段階を用いることも可能である。２５％の最大輝度が必要な場合、バックライトは各サブ期間の２５個の基本段階の間、オンに切り替えられる。

バックライトの最大切り替え速度、フレームレート、及び所望のバックライト制御比は、サブ期間の数を決定する。前述のように、サブ期間数が１に設定される場合、望ましくないある量のフリッカーが知覚され得る。バックライトの最大切り替え周波数は、最小の可能な段階、又は基本段階を決定する。例として、２００ｋＨｚの最大切り替え周波数が仮定される。この周波数は、バックライトに電力供給するために用いられるＤＣ−ＤＣコンバーターの最大周波数により与えられ得る。この例では、所望のバックライト制御比１：１００を乗じられ及びディスプレイのフレームレートを乗じられたフレーム内サブ期間数ｎは、結果として２００，０００より小さい数を生じなければならない。解くべき式はｎ×１００×７５＜２０００００、解はｎ＜２６．６６６である。この例である場合では、１乃至約２７の間のｎの数が従って重要である。

本発明は、添付の図面を参照しより詳細に説明される。

図１乃至図５は、本発明によるバックライトを制御する例である回路と関連付けられた数字を示す。

図中、同一又は類似の要素は、同一の参照番号で参照される。

図１及び図３は既に上述されており、再び詳細に参照されない。

図４は、本発明の方法のある実施例を実行する例である回路を示す。当該方法は、バックライトの制御信号ＢＬＣを生成するために画素クロックＰＣ及び垂直又はフレーム同期信号ＶＢを用いる。第１のカウンター２０１は、クロック入力において画素クロックＰＣを供給される。基本段階当たり画素クロック期間数ＰＰＳは、第１のカウンター２０１へデータ入力において供給される。垂直又はフレーム同期信号ＶＢは、第１のカウンター２０１のロード入力へ供給される。第１のカウンター２０１の出力は、第２及び第３のカウンター２０２、２０３のクロック入力へ供給される。サブ期間当たり基本段階数ＳＰＰは、第２のカウンター２０２のデータ入力へ供給される。垂直又はフレーム同期信号ＶＢはまた、第２のカウンター２０２のロード入力へ供給される。第２のカウンター２０２の出力は、垂直又はフレーム同期信号ＶＢと同様に、論理ＯＲゲート２０４へ供給される。論理ＯＲゲート２０４の出力は、第３のカウンター２０３のロード入力へ供給される。オン時間の期間時間に対する所望の比を表す値ＤＣは、第３のカウンター２０３のデータ入力へ供給される。値ＤＣはまた、バックライトのデューティーサイクルを表すとして理解されて良く、及び最大輝度を設定するために用いられる。第３のカウンター２０３の出力ＢＬＣは、バックライトを制御する。

動作中、基本段階当たり画素クロック期間数ＰＰＳは、第１のカウンター２０１のロード入力における同期信号ＶＢの発生時に、第１のカウンター２０１に読み込まれる。同時に、サブ期間当たり基本段階数ＳＰＰは、第２のカウンター２０２に読み込まれ、及びデューティーサイクルＤＣが第３のカウンター２０３に読み込まれる。第１、第２及び第３のカウンター２０１、２０２及び２０３は、それら個々のクロック入力においてトリガー毎にカウントダウンする。ＶＢ信号は、３個のカウンターの全体の及び優先の同期信号として用いられる。第１のカウンター２０１及び第２のカウンター２０２は、それらカウンターがカウントを終了した時、データ入力に現れた値を再読み込みし、そして直後にカウントを再開する第３のカウンター２０３は、ゼロに達すると、カウントを停止する。第３のカウンター２０３は、望ましくは、ゼロまでカウントしていない限り、出力において論理「１」に対応するＨｉｇｈレベル信号を発行する。第３のカウンター２０３がゼロまでカウントすると、出力は論理「０」に対応するＬｏｗレベル信号を取る。しかしながら、実際の選択に依存して、カウンターの論理レベルを反転することも考えられる。ゼロまでカウントした後、第３のカウンター２０３は、サブ期間又は優先ＶＢ信号の何れかがロード入力において生じるまで、データ入力において値を再読み込みし及び再びカウントダウンを開始するのを待つ。

持続時間及びデューティーサイクルの観点から、フレーム期間内で同一のサブ期間を達成するため、カウンターのデータ入力において供給される値は、適切にスケールされなければならない。更に、サブ期間の追加持続時間は、１フレーム期間内に可能な限り良好に適合しなければならない。対応する値を得るため、次の式が解かれなければならない：
ＰＰＳ×ＳＰＰ×ｎ＝ＰＰＬ×ＬＰＦ
ここで、ＰＰＳは基本段階当たり画素クロック期間数を示し、ＳＰＰはサブ期間当たり基本段階数を示し、ｎは１フレーム内サブ期間数であり、ＰＬＬはライン当たり画素クロック期間数を示し、及びＬＰＦはフレーム内ライン数を示し、前述の全ての数は整数である。

方法によると、ライン当たり画素クロック期間ＰＰＬ及びフレーム当たりラインＬＰＦの値は、素数分解される。素数は次に、第１及び第２のカウンター２０１、２０２へ、同様にフレーム内のサブ期間の数ｎへカウント値として分配され割り当てられる。第１及び第２のカウンター２０１、２０２は、基本段階当たり画素クロック期間ＰＰＳ及びサブ期間当たり基本段階ＳＰＰをカウントする。更に以上で与えられた例である値を再び参照し、１：１００のバックライト制御比及び１乃至２７の間のフレーム内サブ期間数を目標とする。この例では、素数のそれらの組のみが用いられ、サブ期間当たり基本段階ＳＰＰの値を可能な限り１００に近くし、及びフレーム内サブ期間数ｎを１乃至２７の間にする。

以下の例は、ＷＸＧＡフォーマットを有する画面を対象とする。ＷＸＧＡフォーマットでは、フレームは全部で７９５本の水平ラインを有し、つまりＬＰＦ＝７９５であり、各ラインは１７９８個の画素を有し、つまりＰＰＬ＝１７９８である。従って、フレーム当たり画素総数は、１４２９４１０である。更に、７５Ｈｚのフレームレート又は繰り返し周波数が仮定される。所与の数は、垂直及び水平ブランキング間隔を有する。

１７９８の素数分解の結果は、２、２９及び３１である。７９５の素数分解の結果は、３、５及び５３である。従って、素数のリストは、２、３、５、２９、３１及び５３を有する。

方法の第１の段階は、１乃至２７の間の値を許可する、リスト内の素数の組を識別する段階、を有する。表１は可能な組を示す。

表内の最後の３個の解は、目標の数２７より大きいフレーム内サブ期間数ｎを導出するが、それらは廃棄されない。ｎ＝３１を選択することは、３１×１００×７５＝２３２．５ｋＨｚのバックライトの切り替え周波数を必要とし、これはスイッチモード電力コンバーターでは実行可能であると思われる。

方法の次の段階は、上述のように識別されたフレーム内サブ期間数ｎのそれぞれに対し、結果が可能な限り１００に近い素数の組を識別する段階を有する。第１の段階で識別された全ての数ｎの結果は、表２に示される。

９３及び１０６だけが、所望の値１００に近くなる解である。値１００は正確に達成され得ない。達成可能なバックライト制御比は、従って９３又は１０６の何れかである。両方の値は、現在の回路及び現在選択されている画像解像度を用い実現され得る場合、最初の選択は１０６である。なぜならこの数は可能な解のリスト内で９６より頻繁に見付けられるからである。数６及び３０を有するｎの解は、関連する素数が結果として所望の値１００から遠く離れすぎたＳＰＰの値を生じるので、廃棄される。

段階当たり画素クロック期間数ＰＰＳの結果として生じるカウント値は、表３に示されるように、残りの素数を用いて計算され得る。

上述の実施例は、画素クロックのカウントに基づき、フレーム期間内に均一に分配したサブ期間の単純な解を提供する。しかしながら、バックライト制御比の所望の値を達成することは、常に可能ではない。可能な解の数は、対応するビデオモードを記述する主要な数字の素数への分解に依存する。結果として生じる素数が小さいほど、より多くの解が可能である。以上の例では、２９、３１及び５３のような大きい素数は、あまり適切でない。

本発明の方法及び本発明の回路の発展では、フレーム期間内にサブ期間を分配するため、及び各サブ期間内基本段階数を提供するための画素クロックをカウントする一般的考えは、改善される。前と同様、同期信号、例えばフレーム又は垂直同期信号が用いられる。

本発明の方法及び本発明の回路の発展は、以上の例で記載された方法に基づく。先ず第一に、所望のバックライト制御比は、固定されるよう設定される。例えば、バックライト制御比が１：１００になるよう設定される。つまり各サブ期間は１００個の基本段階に分割され、又は言い換えるとＳＰＰの値が１００に設定される。次の段階として、フレーム当たり画素クロック期間総数ＰＰＦは、基本段階数ＳＰＰにより乗算された所望のフレーム当たりサブ期間数ｎで分割される。結果は、基本段階当たり画素クロック期間数ＰＰＳである。式として書くと：ＰＰＳ＝ＰＰＦ／ｎ／ＳＰＰである。以上で選択された例である数では、式はＰＰＳ＝１４２９４１０／ｎ／１００として読まれる。分割の結果は、整数でなくて良い。従って、次に小さい整数が、基本段階当たり画素クロック期間数ＰＰＳに選択される。結果としてｎ個のサブ期間は、フレーム期間内に収容され得る。ｎ個のサブ期間のそれぞれは、同一のバックライト制御比又はデューティーサイクルに適合して良い。例では、バックライト制御比を決定するデューティーサイクルは、１：１００の範囲内の如何なる値にも設定され得る。サブ期間は、フレーム又は垂直同期信号と同期する。上述のように、式の結果は、常に整数でなくて良い。従って、エラーは、１乃至ｎ×ＳＰＰ−１個の画素クロック期間の範囲にあるｎ番目のサブ期間の後に残って良い。留意すべき点は、式の結果が整数値である場合、如何なるエラーも目立って生じない。図２は、上述の場合の例である波形を示す。図に示された波形は、一般に図１に示された波形に対応する。図の右側にある期間ｎの領域でのみ、差が見られる。期間ｎは、１００番目の基本段階と共に終わる。しかしながら、フレーム期間の終わりは、まだ到達していない。エラー期間ＥＰを形成する時間間隔は、期間ｎの終わりとフレーム期間の終わりとの間の時間を満たし、図２の囲んだフレームＥＰにより示される。このエラーは、各フレーム中のバックライト制御比に平均エラーを導入する。エラーはｎ個のサブ期間の最後の後、及び垂直又はフレーム同期信号の前に生じるので、フレーム周波数を有する小さいフリッカーも生じ得る。このエラー期間ＥＰ内の画素クロック期間数ＰＥＰは、ＰＰＦ−ＳＰＰ×ｎ×ＰＰＳとして計算され、そして１乃至ｎ×１００−１の間にあって良い。バックライト制御比への平均エラーは、ＰＥＰ／（ＰＰＦ−ＰＥＰ）として計算され得る。バックライト制御比へのこのエラーは、しばしば非常に小さく、及び表４に示されるように、選択されたサブ期間数ｎに依存する。表を計算するために、以上の例では、フレーム当たり画素クロック期間総数ＰＰＦに同一値が選択されている。留意すべき点は、エラーが実際の選択されたデューティーサイクルと独立に一定のままであることである。

本発明のこの実施例では、失われたクロックパルスは、サブ期間と無関係に、及び回路の出力の状態と無関係に、フレーム内に規則的な間隔で現れる。つまり、失われたクロックパルスは、回路の出力が論理「１」又は論理「０」を表すかどうかに無関係に、又は光源がオン又はオフに切り替えられるかどうかに無関係に、生じる。本発明のこの実施例におけるエラーの値は、デューティーサイクルと同様に、フレーム期間内サブ期間数を表す値ｎに依存する。しかしながら、補正間隔の導入の結果として、デューティーサイクルの平均エラーは、補正間隔ＣＯＩを有さない方法と比較した場合、最小化される。補正間隔ＣＯＩを有さない方法では、出力は、全エラー期間ＰＥＰの間、論理「１」又は論理「０」の何れかしか取り得ない。

補正間隔の長さは、画素クロック期間の整数倍しか取り得ないので、分割ＰＰＦ／ＰＥＰの結果は、次に小さい整数に切り捨てられる。最終残存エラーは、１画素クロック期間より大きくなり得ない。この最終エラーは、同期信号により切り取られ、そして比較的大きいフレーム当たり画素クロック期間数では無視できる。表５は、１乃至２７の範囲のサブ期間数ｎの種々の値を示す。つまりＳＰＰ、（計算された及び切り捨てられた）ＰＰＳ、ＰＥＰ、（計算された及び切り捨てられた）ＣＯＩ、補正された画素クロック期間数及び残存エラーである。表中の例である値の計算では、更に上述の例と同一の値であるフレーム当たり１４２９４１０画素が用いられた。

図５は、上述の方法を実行する例である回路のブロック図を示す。回路の大部分は、図４に記載された回路に対応する。第１のカウンター３０１は、画素クロック信号ＰＣＫでクロックを供給される。基本段階当たり画素クロック期間数ＰＰＳの値は、第１のカウンター３０１のデータ入力へ供給される。この値は、第１のカウンター３０１のロード入力ＬＤにおける同期信号ＶＢの発生時に、カウンター内へ読み込まれる。同期信号ＶＢはまた、第２のカウンター３０２のロード入力ＬＤへ、及び論理ＯＲゲート３０４へ供給される。第１のカウンター３０１がデータ入力において供給された値ＰＰＳから１へカウントダウンしている場合、第１のカウンター３０１の出力における論理状態は、対応する信号、例えばパルスを供給し、またカウンターはＰＰＳ値からのカウントダウンを自動的に再開する。これは結果として、第１のカウンター３０１における分割により画素クロックＰＣＫから生成されるクロック信号を生じ、各クロック期間は、定められた画素クロック期間数の持続時間を有する。この方法で生成されたクロック信号３０６の１つの期間は、基本段階に対応する。第１のカウンター３０１の出力信号は、クロック信号として、第２のカウンター３０２及び第３のカウンター３０３へ供給される。第２のカウンターは、サブ期間当たり基本段階数をカウントする。第２のカウンター３０２は、所望のサブ期間当たり基本段階数ＳＰＰを、データ入力において供給される。第２のカウンター３０２が供給された値ＳＰＰから１へカウントダウンした場合、第２のカウンター３０２の出力はパルスを供給し、及び第２のカウンター３０２はＳＰＰ値からのカウントダウンを自動的に再開する。第２のカウンター３０２の出力は、論理ＯＲゲート３０４へ供給される。論理ＯＲゲート３０４の出力は、第３のカウンター３０３のロード入力ＬＤへ供給される。バックライトの所望の輝度に対応する所望のデューティーサイクルＤＣは、データ入力において第３のカウンター３０３へ供給され、そしてカウンターのロード入力におけるトリガー信号の発生時にカウンター内へ読み込まれる。先に説明されたように、第３のカウンター３０３のトリガー信号は、第２のカウンター３０２の出力信号又は同期信号ＶＢの何れかであり得る。第３のカウンターの出力は、バックライトをオン又はオフに切り替える制御信号ＢＬＣである。バックライトがサブ期間中にオンに切り替えられる持続時間は、第３のカウンター３０３のデータ入力へ供給されたデューティーサイクルＤＣにより決定される。ここまでに記載された回路の機能は、図４を参照して記載された回路の機能に対応する。第４のカウンター３０７が提供される。第４のカウンター３０７のデータ入力へ、補正間隔ＣＯＩに対応する値が供給される。第４のカウンター３０７は、画素クロックＰＣＫによりクロックを供給される。補正間隔ＣＯＩに対応する値は、第４のカウンター３０７のロード入力ＬＤにおける同期信号ＶＢの発生時に、第４のカウンター３０７内へ読み込まれる。第１、第２及び第３のカウンター３０１、３０２及び３０３は、対応するカウンターのカウントダウン機能をイネーブル又は抑止するイネーブル入力ＥＮを有する。第４のカウンター３０７の出力信号は、第１、第２及び第３のカウンター３０１、３０２及び３０３の対応するイネーブル入力ＥＮへ接続される。第４のカウンター３０７が補正間隔ＣＯＩに対応する値から１へカウントダウンした場合はいつも、第４のカウンター３０７の出力は、１画素クロック期間の持続時間の間、パルスを供給する。結果として、第１、第２及び第３のカウンター３０１、３０２及び３０３はディスエーブルされ、そして続いて到来するクロックパルスをカウントしない。第４のカウンター３０７は、次にＣＯＩ値からのカウントダウンを自動的に再開する。留意すべき点は、第４のカウンター３０７の出力を他のカウンターのイネーブル入力へ供給する代わりに、カウンターへのクロック信号の供給を遮断することも可能である。これは、例えば、クロック信号を接地へトランジスターを用い短絡することにより、又は切り替え及び伝達ゲートを用いクロック線を開放することにより行われ得る。

一般に、以上の例で示された本発明の方法は、１乃至２７の範囲で如何なるフレーム期間内サブ期間数ｎも生成可能にし、同時に基本的に選択された如何なるサブ期間数に対しても所望のバックライトデューティーサイクル又制御比１：１００を達成可能にする。

上述の実施例の結果は、導入されるエラーが比較的小さいことを考慮し、許容可能であり得る。しかしながら、フレーム周波数を有する起こり得るフリッカーの視認性を低減するため、本発明の方法の更なる発展では、補正間隔ＣＯＩが導入される。補正間隔ＣＯＩの終了時、カウンターはディスエーブルされ、又はホールド状態に設定される。言い換えると、補正間隔ＣＯＩの終了時、カウンターは単一クロックパルスを失うよう強制される。つまり、クロックパルスは、補正間隔ＣＯＩの終了時にカウンターの個々のクロック入力へ印加されない。クロックパルス数の後に補正間隔ＣＯＩが挿入される当該クロックパルス数は、フレーム当たり画素クロック期間総数とエラー期間内画素クロック期間数ＰＥＰとの商として計算され得る。つまりＣＯＩ＝ＰＰＦ／ＰＥＰである。そうすることで、フレーム期間内のｎ個のサブ期間の最後の終わりは、フレーム期間の終わりと実質的に一致する。フレーム周波数を有するフリッカーは、従って実質的に除去される。

別の実施例では、エラー期間内の画素クロック期間の長さ数ＰＥＰは、フレーム期間内サブ期間数ｎにより分割される。分割の結果の整数部は、補正間隔ＣＯＰとして用いられる。各サブ期間の終わり又は始まりにおいて、カウンターは、補正期間ＣＯＰに対応するクロック周期数の間、ホールド状態に設定される。そうすることで、エラー期間は、フレーム期間にわたりより均一に分配される。補正間隔ＣＯＰの終了後にのみ、ホールド状態は解かれ、カウンターは従ってイネーブルされ、通常動作を続ける。エラー期間をフレーム期間にわたり分配することにより、１つのフレームの最後のサブ期間の終わりは、可能な限り良好にフレーム期間の終わりと一致する。本発明のこの実施例は、また、フレーム周波数を有するフリッカーを実質的に除去する。この実施例は、しかしながら、デューティーサイクルの平均エラーを低減しない。

留意すべき点は、方法は計算の基礎としてフレーム期間を参照して以上に記載されたが、方法はまたインターレースビデオの場合にフィールド周波数に基づき、又はライン周波数に基づき適用されることも考えられることである。つまり、開始点として用いられる画素数は、フィールド当たり又はライン当たりの画素数であっても良い。

更に留意すべき点は、本発明はフレーム当たり画素及び秒当たりフレームの観点から特定のビデオフォーマットを参照して以上に記載されたが、本発明は、本発明の範囲から逸脱することなく他のビデオフォーマットのために変更されて良いことである。

留意すべき点は、本発明が特に、透過又は反射の値が一旦設定されると次のフレーム又はフィールドの新しい値により置き換えられるまで維持されるホールド型光バルブに適していることである。

フレーム期間内のサブ期間の理想的な分配を例として示す。 フレーム期間内のサブ期間の非理想的な分配を例として示す。 バックライトを制御する知られている回路を例として示す。 バックライトを制御する本発明による第１の回路を例として示す。 バックライトを制御する本発明による第２の回路を例として示す。

符号の説明

２０１、３０１ 第１のカウンター
２０２、３０２ 第２のカウンター
２０３、３０３ 第３のカウンター
２０４、３０４ 論理ＯＲゲート
３０６ クロック信号
３０７ 第４のカウンター
ＢＬＣ カウンターの出力
ＣＯＩ 補正間隔
ＤＣ デューティーサイクル
ＥＰ エラー期間
ＥＳ 基本段階
ＰＣＫ 画素クロック信号
ＰＰＳ 基本段階当たり画素クロック期間数
ＳＰＰ サブ期間当たり基本段階数
ＶＢ 同期信号

Claims (11)

1. ディスプレイ装置駆動方法であって、画像は行及び列に配置された画素により構成され、前記装置は光量を制御することにより画像を再生し、前記光量は、光源により画素の個々又はグループへ、個々の画素又は画素のグループの光変調器を用い提供され、それにより第１のコントラスト比範囲にわたる輝度制御を達成し、続いて起こる画像は第１の時間期間に対応する間隔で規則的に生じる同期信号により互いに同期され、前記方法は：
   −前記第１の時間期間内に１つ以上の第２の時間期間を収容する段階；
   −前記１つ以上の第２の時間期間の部分の間、光を放出するよう光源を制御する段階；を有し、
   前記方法は、
   −第４の時間期間内に収容され得る画素クロックパルスに対応する第３の時間期間数を決定する段階；
   −前記第４の時間期間を生成するため、先に決定された第３の時間期間数をカウントする段階；
   −前記１つ以上の第２の時間期間のそれぞれに収容されるべき第４の時間期間数を決定する段階；を更に有し、前記光源が光を放出するよう制御される前記第２の時間期間の部分は、対応する第４の時間期間数をカウントすることにより決定される、方法。
2. １つ以上の第２の時間期間が前記第１の時間期間内に収容される場合、前記第２の時間期間は、等しい長さであり及び／又は前記第１の時間期間内に均一に分配される、請求項１記載の方法。
3. １つ以上の第２の時間期間が前記第１の期間期間内に収容される場合、同一の第１の時間期間に属する前記第２の時間期間では、光源が光を放出するよう制御される第２の時間期間の部分は、対応する第２の時間期間に対し同一の相対長を有し、及び前記部分と前記第２の時間期間との比は、所望の第２のコントラスト比に対応する、請求項１又は２記載の方法。
4. −画像内の最高輝度を有する画素又は画素のグループの光変調器を完全に開く段階；及び
   −光源が光を放出するよう制御される１つ以上の第２の時間期間の部分を、光源が光を放出するよう制御される１つ以上の第２の時間期間の部分と対応する第２の時間期間との比がその画素又は画素のグループに必要な輝度に対応するような長さに設定する段階、を有し、前記比は前記ディスプレイの知覚される最大輝度を決定する、前記請求項の何れか１項記載の方法。
5. １つ以上の第２の時間期間が前記第１の時間期間内に収容される場合、前記方法は：
   −第１の時間期間内の全ての第２の時間期間にわたり前記第３の時間期間の和を計算する段階；
   −前記和を第１の時間期間内の第３の時間期間総数から差し引く段階；及び
   −結果として生じた第３の時間期間数の差を、第１の時間期間内に等しい時間距離で分配する段階；を有し、前記等しい時間距離は第５の時間期間に対応する、前記請求項の何れか１項記載の方法。
6. −第５の時間期間の後毎に、１つの第３の時間期間の間、カウントをディスエーブルする段階、を更に有する請求項５記載の方法。
7. −前記光源の光放出の始まり又は終わりを前記同期信号と同期する段階、を更に有する前記請求項の何れか１項記載の方法。
8. 前記同期信号は、垂直又は水平ブランキング信号を有する、請求項７記載の方法。
9. ディスプレイ装置の光源制御回路であって、画像は行及び列に配置された画素により構成され、前記装置は光量を制御することにより画像を再生し、前記光量は、光源により画素の個々又はグループへ、個々の画素又は画素のグループの光変調器を用い提供され、続いて起こる画像は第１の時間期間に対応する間隔で規則的に生じる同期信号により互いに同期され、前記回路は所定の第３の時間期間数をカウントする第１のカウンターを有し、前記第３の時間期間は画素クロックパルスに対応し、前記所定の第３の時間期間数は第４の時間期間に対応し、前記回路は所定の第４の時間期間数をカウントする第２のカウンターを更に有し、前記第２のカウンターによりカウントされた前記所定の第４の時間期間数は、前記光源が光を放出するよう制御される第２の時間期間の部分に対応し、前記回路は所定の第４の時間期間数をカウントする第３のカウンターを更に有し、前記所定の第４の時間期間数は前記光源が発光するよう制御される第２の時間期間に対応する、回路。
10. 第４のカウンターが設けられ、前記第４のカウンターは、所定の値のカウント終了後、１つの第３の時間期間の間、前記第１、第２及び第３のカウンターを抑止するために適応され、前記第３の時間期間の満了後、前記第１、第２及び第３のカウンターはカウントを再開する、請求項９記載の回路。
11. 前記第１、第２、第３及び第４のカウンターはそれぞれ、同期信号によりリセット及び再開され、及び前記第３のカウンターはまた、前記所定の数までカウントした後、前記第２のカウンターによりリセット及び再開される、請求項９又は１０記載の回路。
    

Images