JPH05145904A - フイールド周波数変換回路 - Google Patents

Abstract

(57)【要約】 【目的】 入力された映像信号のフィールド周波数を実
質的に２倍にして大面積フリッカを除去することが出来
ると共に、全ての走査線がインタレース関係を有する映
像信号が得られるフィールド周波数変換回路の提供を目
的とする。 【構成】 フィールドメモリ２から読出されたデータが
1H遅延回路６により１水平期間遅延させられ、フィール
ドメモリ２から読出されたデータと1H遅延回路６で遅延
させられたデータの平均値とが演算器７，８から出力さ
れ、1H遅延回路６から出力されたデータと演算器７，８
から出力されたデータとがスイッチ９により交互に出力
されることにより、全ての走査線間でインタレース関係
を有する映像信号が得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はテレビジョン信号のフィ
ールド周波数変換回路に関し、更に詳述すれば、フィー
ルド周波数を高くすることにより大面積フリッカを除去
するためのフィールド周波数変換回路に関する。

【０００２】

【従来の技術】図１は従来のテレビジョンセットのフィ
ールド周波数変換回路の構成を示すブロック図である。

【０００３】図１において、テレビジョン信号の入力映
像信号は A/D変換器１によりディジタル信号に変換され
てフィールドメモリ２に書き込まれるが、その際のクロ
ックはPLL(Phase Lock Loop:位相同期ループ) 回路３に
より入力映像信号の周波数にロックして発生されるNfH
[MHz]のクロックに同期する。従って、 A/D変換器１及
びフィールドメモリ２には PLL回路３が入力映像信号の
周波数にロックして発生する周波数NfH[MHz]のクロック
が供給されている。

【０００４】一方、フィールドメモリ２からのデータの
読出しに際しては、書込みの際の２倍の周波数のクロッ
ク、即ち周波数２NfH[MHz]のクロックが使用され、 D/A
変換器４によりアナログ信号に変換されて出力される。
従って、フィールドメモリ２及び D/A変換器４には PLL
回路３が入力映像信号の周波数にロックして発生する周
波数２NfH[MHz]のクロックが供給されている。なお、参
照符号は５コントローラであり、上述のようなフィール
ドメモリ２に対するデータの書込み，読出しを制御す
る。

【０００５】このような構成の従来の回路では、入力さ
れる映像信号に比して、出力される映像信号のフィール
ド周波数が実質的に２倍になるので、大面積フリッカが
除去される。

【０００６】ところで、上述のような従来の回路による
処理では走査線の関係は図２に示されているようにな
る。即ち、入力された１枚のフィールド（ａ，ｂ，ｃ
…、又はＡ，Ｂ，Ｃ…、又は１，２，３…）から２枚の
フィールド（ａ，ｂ，ｃ…及びａ，ｂ，ｃ…、又はＡ，
Ｂ，Ｃ…及びＡ，Ｂ，Ｃ…、又は１，２，３…及び１，
２，３…）が発生されて出力される。またこの際、入力
された１枚のフィールド（ａ，ｂ，ｃ…、又はＡ，Ｂ，
Ｃ…、又は１，２，３…）から発生される２枚のフィー
ルド（ａ，ｂ，ｃ…及びａ，ｂ，ｃ…、又はＡ，Ｂ，Ｃ
…及びＡ，Ｂ，Ｃ…、又は１，２，３…及び１，２，３
…）間の走査線は図２に示されているようにインタレー
スの関係にはない。

【０００７】

【発明が解決しようとする課題】上述のように、従来の
入力映像信号処理回路では、入力された１枚のフィール
ドから２枚のフィールドを発生することが出来るので大
面積フリッカを除去することは出来るが、１枚のフィー
ルドから発生された２枚のフィールドの走査線間のイン
タレース関係は失われてしまう。

【０００８】本発明はこのような事情に鑑みてなされた
ものであり、入力された映像信号のフィールド周波数を
実質的に２倍にして大面積フリッカを除去することが出
来ると共に、全ての走査線がインタレース関係を有する
映像信号が得られるフィールド周波数変換回路の提供を
目的とする。

【０００９】

【課題を解決するための手段】本発明のフィールド周波
数変換回路は、テレビジョン信号のフィールド周波数を
２倍に変換するフィールド周波数変換回路において、フ
ィールドメモリと、ディジタル入力映像信号の各データ
を前記フィールドメモリに格納し、該フィールドメモリ
に格納されている１フィールド分のデータを格納時の２
倍の周波数で読み出すコントローラと、前記フィールド
メモリから読出されたデータを１水平期間遅延させる遅
延回路と、前記フィールドメモリから読出されたデータ
と前記遅延回路から出力されたデータの平均値を出力す
る演算器と、前記遅延回路から出力されたデータと前記
演算器から出力されたデータとを交互に出力するスイッ
チング手段とを備えたことを特徴とする。

【００１０】

【作用】本発明のフィールド周波数変換回路では、フィ
ールドメモリから読出されたデータが遅延回路により１
水平期間遅延させられ、フィールドメモリから読出され
たデータと遅延回路で遅延させられたデータの平均値と
が演算器から出力され、遅延回路から出力されたデータ
と演算器から出力されたデータとがスイッチング手段に
より交互に出力されることにより、全ての走査線間でイ
ンタレース関係を有する映像信号が得られる。

【００１１】

【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。

【００１２】図３及び図４はフィールド周波数変換の原
理を示す模式図である。

【００１３】図３は、１枚のフィールドａ，ｂ，ｃ…
（又はＡ，Ｂ，Ｃ…）から作成される２枚のフィールが
ドインタレースの関係になっているが、ａ′とＡ（又は
ｂ′とＢ）に関してはインタレースの関係にはなってい
ない。また、ａ′，ｂ′，ｃ′…，Ａ′，Ｂ′，Ｃ′…
は本例では上下の走査線の平均値になっている。

【００１４】図４は基本的には図３と同様であるが、全
ての走査線の構造がインタレースの関係になっている。

【００１５】図５は図４の走査線の関係を実現するため
の回路構成、即ち本発明のフィールド周波数変換回路の
一実施例の構成を示すブロック図である。また図６は図
５に示されている本発明のフィールド周波数変換回路の
動作原理を示す模式図である。

【００１６】本発明のフィールド周波数変換回路は、テ
レビジョン信号の入力映像信号をディジタル信号に変換
する A/D変換器１と、この A/D変換器１によりディジタ
ル信号化された映像信号のデータが書き込まれるフィー
ルドメモリ２と、このフィールドメモリ２から読出され
た映像信号のデータを1H期間遅延させる1H遅延回路６
と、フィールドメモリ２から読出された映像信号のデー
タと1H遅延回路６で1H遅延されたデータとを加算する演
算器７と、演算器７の出力を1/２倍する演算器８と、1H
遅延回路６の出力と演算器８の出力とを切換え出力する
スイッチ９と、スイッチ９の出力をアナログ信号に変換
する D/A変換器４と、更にクロックを供給する PLL回路
３とを備えている。

【００１７】そして、 PLL回路３は入力映像信号の周波
数にロックした周波数NfH[MHz]のクロック及び周波数２
NfH[MHz]のクロックを発生してフィールドメモリ２及び
コントローラ５に与える。コントローラ５は PLL回路３
から与えられるクロックに同期してフィールドメモリ２
にコントロールのためのライトリセット，リードリセッ
ト，リードアドレス及びライトアドレス等の信号を与え
てデータのフィールドメモリ２への書込み及びフィール
ドメモリ２からの読出しを制御する。

【００１８】本発明のフィールド周波数変換回路は、基
本的にはテレビジョン信号の入力映像信号を入力映像信
号の周波数にロックした周波数NfH[MHz]のクロックに同
期してフィールドメモリ２に書込み、フィールドメモリ
２から読み出す際はその２倍の周波数２NfH[MHz]のクロ
ックに同期して読出す。この際、フィールドメモリ２の
ライトリセット，リードリセットの信号はコントローラ
５から与えられる。

【００１９】まず、図５の A/D変換器１によりディジタ
ル信号に変換された後の図６(a) に示されている入力映
像信号のデータ(a) がフィールドメモリ２に書き込まれ
る。この際のタイミング関係は図６(a) に示されてい
る。

【００２０】ここで、図６においては１フィールドが5.
5Hz である映像信号を例にとっている。更に、フィール
ドメモリ２は図６(f) にフィールドメモリコントロール
信号として示されていように、そのリードとライトのア
ドレスがコントロールされる。これにより、フィールド
メモリ２の出力には入力映像信号(a) の１フィールドの
期間、即ち１垂直周期に入力映像信号(a) を２回出力す
る信号(b) が得られる。

【００２１】信号(c) はこの信号(b) を1H遅延回路６で
1H（通常、 PLAまたはNTSCの水平周期の半分の遅延量)
遅延させた信号である。そして、これらの二つの信号
(c) と(b) との和を演算器７により求め、その和信号を
演算器８で1/２倍することにより信号(c) と(b) との平
均値の信号(d) が得られる。なお、図６においては、信
号(d) には「′」を付与して示している。

【００２２】更に、1H遅延回路６の出力である信号(c)
と演算器８の出力である信号(d) とをスイッチ９により
切換えて出力することに最後に信号(e) が得られ、この
信号(e) が D/A変換器４によりアナログ信号に変換され
て出力される。

【００２３】またこの信号(e) の垂直期間を指示する垂
直同期信号はコントローラ５から出力され、図示しない
モニタの垂直回路を駆動する。

【００２４】図６に示されている信号(e) と垂直同期と
の位相関係から明らかな如く、この信号(e) は図４に示
されている走査線構造、即ちインタレース関係を有する
信号である。

【００２５】

【発明の効果】以上に詳述したように、本発明のフィー
ルド周波数変換回路によれば、入力された映像信号のフ
ィールド周波数を実質的に２倍にして大面積フリッカを
除去することが出来ると共に、全ての走査線がインタレ
ース関係を有する映像信号が得られる。

【図面の簡単な説明】

【図１】従来のテレビジョンセットのフィールド周波数
変換回路の構成を示すブロック図である。

【図２】従来回路による処理での走査線の関係を示す模
式図である。

【図３】フィールド周波数変換の原理を示す模式図であ
る。

【図４】フィールド周波数変換の原理を示す模式図であ
る。

【図５】本発明のフィールド周波数変換回路の一実施例
の構成を示すブロック図である。

【図６】図５に示されている本発明のフィールド周波数
変換回路の動作原理を示す模式図である。

【符号の説明】

２ フィールドメモリ ５ コントローラ ６ 1H遅延回路 ７ 演算器 ８ 演算器 ９ スイッチ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 テレビジョン信号のフィールド周波数を
   ２倍に変換するフィールド周波数変換回路において、 フィールドメモリと、 ディジタル入力映像信号の各データを前記フィールドメ
   モリに格納し、該フィールドメモリに格納されている１
   フィールド分のデータを格納時の２倍の周波数で読み出
   すコントローラと、 前記フィールドメモリから読出されたデータを１水平期
   間遅延させる遅延回路と、 前記フィールドメモリから読出されたデータと前記遅延
   回路から出力されたデータの平均値を出力する演算器
   と、 前記遅延回路から出力されたデータと前記演算器から出
   力されたデータとを交互に出力するスイッチング手段と
   を備えたことを特徴とするフィールド周波数変換回路。