JPH03184086A - 映像信号変換装置 - Google Patents
映像信号変換装置Info
- Publication number
- JPH03184086A JPH03184086A JP1324816A JP32481689A JPH03184086A JP H03184086 A JPH03184086 A JP H03184086A JP 1324816 A JP1324816 A JP 1324816A JP 32481689 A JP32481689 A JP 32481689A JP H03184086 A JPH03184086 A JP H03184086A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- circuit
- clock
- personal computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 claims abstract description 28
- 238000006243 chemical reaction Methods 0.000 claims abstract description 22
- 230000015654 memory Effects 0.000 claims description 40
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Color Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、パソコンの高解像度ＲＧＢ信号を、ＮＴＳＣ
準拠の複合映像信号に変換する映像信号変換装置に関す
る。
準拠の複合映像信号に変換する映像信号変換装置に関す
る。
〈従来の技術〉
一般に、水平周波数が、２４ｋ Ｈｚ 、３１ｋ Ｈｚ
といった高解像度のパソコンＲＧＢ信号を、複合映像信
号に変換する場合には、次のようにしている。
といった高解像度のパソコンＲＧＢ信号を、複合映像信
号に変換する場合には、次のようにしている。
すなわち、例えば、システムクロック３４ＭＨ２，水平
周波数が３１ｋＨｚ、１水平の画像表示期間が２２μｓ
ｅｃの高解像度のパソコンＲＧＢ信号を、ｌ水平の画像
表示期間が５３μｓｅｃ、水平周波数が１５．７５ｋ
Ｈｚの複合映像信号に変換する場合には、パソコン自体
の３４ＭＨｚのシステムクロックを、画像表示期間に対
応した比率（２２１５３）の周波数の低解像度のシステ
ムクロック、例えば、１４．３ＭＨｚに変換し、このシ
ステムクロックに基づいて、パソコンＲＧ Ｂ 信号を
Ｄ／Ａ変換し、さらに、エンコーダ回路で複合同期信号
やバーストフラグパルスなどとともに、水平周波数が約
１５．７５ｋ Ｈｚの複合映像信号に変換している。
周波数が３１ｋＨｚ、１水平の画像表示期間が２２μｓ
ｅｃの高解像度のパソコンＲＧＢ信号を、ｌ水平の画像
表示期間が５３μｓｅｃ、水平周波数が１５．７５ｋ
Ｈｚの複合映像信号に変換する場合には、パソコン自体
の３４ＭＨｚのシステムクロックを、画像表示期間に対
応した比率（２２１５３）の周波数の低解像度のシステ
ムクロック、例えば、１４．３ＭＨｚに変換し、このシ
ステムクロックに基づいて、パソコンＲＧ Ｂ 信号を
Ｄ／Ａ変換し、さらに、エンコーダ回路で複合同期信号
やバーストフラグパルスなどとともに、水平周波数が約
１５．７５ｋ Ｈｚの複合映像信号に変換している。
〈発明が解決しようとする課題〉
ところか、このような従来例の変換装置では、パソコン
自体のシステムクロックを、周波数の低い低解像度のシ
ステムクロックに変換しなければならないために、パソ
コン側のデイスプレィも低解像度の表示にならざるを得
ず、さらに、得られる複合映像信号は、ノンインターレ
ース走査の信号であるために、この複合映像信号を、ビ
デオテープレコーダなどに記録すると、色ずれが生じる
といった問題がある。
自体のシステムクロックを、周波数の低い低解像度のシ
ステムクロックに変換しなければならないために、パソ
コン側のデイスプレィも低解像度の表示にならざるを得
ず、さらに、得られる複合映像信号は、ノンインターレ
ース走査の信号であるために、この複合映像信号を、ビ
デオテープレコーダなどに記録すると、色ずれが生じる
といった問題がある。
本発明は、上述の点に鑑みて為されたものであって、高
解像度のパソコンＲＧＢ信号を、パソコン自体のシステ
ムクロックを低解像度のシステムクロックにすることな
く、インターレース走査の複合映像信号に変換できる映
像信号変換装置を提供することを目的とする。
解像度のパソコンＲＧＢ信号を、パソコン自体のシステ
ムクロックを低解像度のシステムクロックにすることな
く、インターレース走査の複合映像信号に変換できる映
像信号変換装置を提供することを目的とする。
く課題を解決するための手段〉
本発明では、上述の目的を達成するために、パーソナル
コンピュータの高解像度のＲＧＢ信号を、ＮＴＳＣ方式
の複合映像信号に変換する映像信号変換装置であって、
前記パーソナルコンピュータからのノンインターレース
の前記ＲＧＢ信号を、各フィールド毎に対応するフィー
ルドメモリに書き込み、各フィールドメモリから読み出
したＲＧＢ信号を、ラインメモリに書き込むとともに、
このラインメモリからパーソナルコンピュータの高解像
度システムクロックに同期し、かつ、該システムクロッ
クよりも低い所定周波数のクロックに応じて読み出して
インターレースのＲＧＢ信号を出力する出力回路と、前
記所定周波数のクロック、複合同期信号、バーストフラ
グパルスおよびサブキャリアクロックを形成するととも
に、前記出力回路の各メモリの書き込みあるいは読み出
しを制御するシステムコントロール回路と、前記出力回
路からのインターレースのＲＧＢ信号をＤ／Ａ変換する
Ｄ／Ａ変換回路と、このＤ／Ａ変換回路からのアナログ
ＲＧＢ信号および前記システムコントロール回路からの
複合同期信号、バーストフラグパルスおよびサブキャリ
アクロックに基づいて、ＮＴＳＣ方式の複合映像信号を
形成出力するエンコーダ回路とを備えている。
コンピュータの高解像度のＲＧＢ信号を、ＮＴＳＣ方式
の複合映像信号に変換する映像信号変換装置であって、
前記パーソナルコンピュータからのノンインターレース
の前記ＲＧＢ信号を、各フィールド毎に対応するフィー
ルドメモリに書き込み、各フィールドメモリから読み出
したＲＧＢ信号を、ラインメモリに書き込むとともに、
このラインメモリからパーソナルコンピュータの高解像
度システムクロックに同期し、かつ、該システムクロッ
クよりも低い所定周波数のクロックに応じて読み出して
インターレースのＲＧＢ信号を出力する出力回路と、前
記所定周波数のクロック、複合同期信号、バーストフラ
グパルスおよびサブキャリアクロックを形成するととも
に、前記出力回路の各メモリの書き込みあるいは読み出
しを制御するシステムコントロール回路と、前記出力回
路からのインターレースのＲＧＢ信号をＤ／Ａ変換する
Ｄ／Ａ変換回路と、このＤ／Ａ変換回路からのアナログ
ＲＧＢ信号および前記システムコントロール回路からの
複合同期信号、バーストフラグパルスおよびサブキャリ
アクロックに基づいて、ＮＴＳＣ方式の複合映像信号を
形成出力するエンコーダ回路とを備えている。
〈作用〉
上記構成によれば、出力回路においては、フィールドメ
モリを利用してインターレース走査に変換するとともに
、システムクロックよりも低い所定周波数のクロック、
すなわち、低解像度のクロックでラインメモリから読み
出すようにしているので、従来例のようにパーソナルコ
ンピュータのシステムクロック自体を低解像度にするこ
となく、インターレースのＮＴＳＣ方式に準拠した複合
映像信号か得られることになる。
モリを利用してインターレース走査に変換するとともに
、システムクロックよりも低い所定周波数のクロック、
すなわち、低解像度のクロックでラインメモリから読み
出すようにしているので、従来例のようにパーソナルコ
ンピュータのシステムクロック自体を低解像度にするこ
となく、インターレースのＮＴＳＣ方式に準拠した複合
映像信号か得られることになる。
〈実施例〉
以下、図面によって本発明の実施例について、詳細に説
明する。
明する。
第１図は、本発明の一実施例のブロック図である。
同図において、！はパソコンであり、このパソコン１は
、ノンインターレースのＲＧＢ信号が書き込みあるいは
読み出される画像メモリ２と、この書き込みあるいは読
み出しの制御などを行うパソコンシステムコントロール
回路３とを備えており、パソコンシステムコントロール
回路３は、分周回路２２、メモリコントロール回路１１
および画像出力回路５を備えている。
、ノンインターレースのＲＧＢ信号が書き込みあるいは
読み出される画像メモリ２と、この書き込みあるいは読
み出しの制御などを行うパソコンシステムコントロール
回路３とを備えており、パソコンシステムコントロール
回路３は、分周回路２２、メモリコントロール回路１１
および画像出力回路５を備えている。
４は画像メモリ２から読み出されてパソコンシステムコ
ントロール回路３の画像出力回路５を介してＲＧＢ信号
が与えられるパソコン専用の高解像度のデイスプレィ、
６は本発明に係る映像信号変換装置である。
ントロール回路３の画像出力回路５を介してＲＧＢ信号
が与えられるパソコン専用の高解像度のデイスプレィ、
６は本発明に係る映像信号変換装置である。
この実施例の映像信号変換装置６は、パソコンｌからの
３１ｋＨｚの高解像度ＲＧＢ信号を、ＮＴＳＣ方式の複
合映像信号に変換するものであり、基本的には、パソコ
ンｌからのノンインターレースのＲＧＢ信号を、インタ
ーレースのＲＧＢ信号に変換して出力する出力回路７と
、各種のクロックなどを形成するとともに、出力回路７
のメモリを制御するシステムコントロール回路８と、前
記出力回路７からのインターレースのＲＧＢ信号をＤ／
Ａ変換するＤ／Ａ変換回路９と、このＤ／Ａ変換回路９
からのアナログＲＧＢ信号および前記システムコントロ
ール回路８からの各種信号に基づいて、ＮＴＳＣ方式の
複合映像信号を形成出力するエンコーダ回路ＩＯとを備
えている。
３１ｋＨｚの高解像度ＲＧＢ信号を、ＮＴＳＣ方式の複
合映像信号に変換するものであり、基本的には、パソコ
ンｌからのノンインターレースのＲＧＢ信号を、インタ
ーレースのＲＧＢ信号に変換して出力する出力回路７と
、各種のクロックなどを形成するとともに、出力回路７
のメモリを制御するシステムコントロール回路８と、前
記出力回路７からのインターレースのＲＧＢ信号をＤ／
Ａ変換するＤ／Ａ変換回路９と、このＤ／Ａ変換回路９
からのアナログＲＧＢ信号および前記システムコントロ
ール回路８からの各種信号に基づいて、ＮＴＳＣ方式の
複合映像信号を形成出力するエンコーダ回路ＩＯとを備
えている。
出力回路７は、画像メモリ２から読み出されたノンイン
ターレースのＲＧＢ信号を、パソコンシステムコントロ
ール回路３のメモリコントロール回路Ｉｆからのノンイ
ンターレースの水平同期信号および垂直同期信号に基づ
いて切換出力するスイッチ回路１２と、このスイッチ回
路１２からのＲＧＢ信号が書き造みあるいは読み出され
る偶数および奇数の各フィールドに対応した各一対のフ
ィールドメモリ１３ａ 、ｂ 、１４ａ 、ｂと、各フ
ィールドメモリ１３ａ 、ｂ 、１４ａ 、ｂからのＲ
ＧＢ信号が書き込みあるいは読み出されるラインメモリ
１５とを備えている。
ターレースのＲＧＢ信号を、パソコンシステムコントロ
ール回路３のメモリコントロール回路Ｉｆからのノンイ
ンターレースの水平同期信号および垂直同期信号に基づ
いて切換出力するスイッチ回路１２と、このスイッチ回
路１２からのＲＧＢ信号が書き造みあるいは読み出され
る偶数および奇数の各フィールドに対応した各一対のフ
ィールドメモリ１３ａ 、ｂ 、１４ａ 、ｂと、各フ
ィールドメモリ１３ａ 、ｂ 、１４ａ 、ｂからのＲ
ＧＢ信号が書き込みあるいは読み出されるラインメモリ
１５とを備えている。
システムコントロール回路８は、パソコンシステムコン
トロール回路３のメモリコントロール回路Ｉｆからの３
１ｋＨｚのノンインターレースの水平同期信号および内
蔵の水平・垂直同期信号発生回路１６からの１５．７３
４ｋＨｚの水平同期信号によってパソコンｌのシステム
クロックと同期をとった所定周波数である１４．３ＭＨ
ｚのビデオ信号化クロックを形成するＰＬＬ回路１７と
、このビデオ信号化クロックを分周して３．５８ＭＨｚ
のサブキャリアクロックを形成する分周回路１８と、水
平・垂直同期信号発生回路１６からの垂直同期信号に基
づいて、フィールド判別のためのフィールド判別信号を
形成する判別信号形成回路１９と、水平・垂直同期信号
発生回路１６からの水平同期信号に基づいて、バースト
フラグパルスを発生するバーストフラグパルス発生回路
２０と、水平同期信号および垂直同期信号に基づいて複
合同期信号を発生する複合同期信号発生回路２Ｉとを備
えている。
トロール回路３のメモリコントロール回路Ｉｆからの３
１ｋＨｚのノンインターレースの水平同期信号および内
蔵の水平・垂直同期信号発生回路１６からの１５．７３
４ｋＨｚの水平同期信号によってパソコンｌのシステム
クロックと同期をとった所定周波数である１４．３ＭＨ
ｚのビデオ信号化クロックを形成するＰＬＬ回路１７と
、このビデオ信号化クロックを分周して３．５８ＭＨｚ
のサブキャリアクロックを形成する分周回路１８と、水
平・垂直同期信号発生回路１６からの垂直同期信号に基
づいて、フィールド判別のためのフィールド判別信号を
形成する判別信号形成回路１９と、水平・垂直同期信号
発生回路１６からの水平同期信号に基づいて、バースト
フラグパルスを発生するバーストフラグパルス発生回路
２０と、水平同期信号および垂直同期信号に基づいて複
合同期信号を発生する複合同期信号発生回路２Ｉとを備
えている。
なお、このビデオ信号化クロックの周波数１４゜３ＭＨ
ｚは、上述の従来技術で説明したように、パソコンとＮ
ＴＳＣとの画像表示期間に対応した比率（２２１５３）
に基づくものである。
ｚは、上述の従来技術で説明したように、パソコンとＮ
ＴＳＣとの画像表示期間に対応した比率（２２１５３）
に基づくものである。
次に、上記構成を有する映像信号変換装置６の動作を説
明する。
明する。
今、パソコンｌ側は、高解像度のシステムクロック、例
えば、３４ＭＨｚで動作しており、画像メモリ２には、
このシステムクロックに基づいて、メモリコントロール
回路ＩＩによって、ＲＧＢ信号が書き込まれるとともに
、読み出される。読み出されたＲＧＢ信号は、分岐され
て画像出力回路５を介して専用のデイスプレィ４に与え
られて高解像度の表示がなされる。
えば、３４ＭＨｚで動作しており、画像メモリ２には、
このシステムクロックに基づいて、メモリコントロール
回路ＩＩによって、ＲＧＢ信号が書き込まれるとともに
、読み出される。読み出されたＲＧＢ信号は、分岐され
て画像出力回路５を介して専用のデイスプレィ４に与え
られて高解像度の表示がなされる。
一方、映像信号変換装置６に与えられたＲＧＢ信号は、
スイッチ回路１２で水平同期信号に応答して交互に切換
えられて一方の奇数フィールドメモリ１４ａ（１４ｂ）
および一方の偶数フィールドメモリ１３ａ（１３ｂ）に
書き込まれ、垂直同期信号が与えられた後には、他方の
奇数フィールドメモリ１４ｂ（１４ａ）および他方の偶
数フィールドメモリ１３ｂ（１３ａ）に交互に書き込ま
れ、以下、同様の動作を繰り返す。
スイッチ回路１２で水平同期信号に応答して交互に切換
えられて一方の奇数フィールドメモリ１４ａ（１４ｂ）
および一方の偶数フィールドメモリ１３ａ（１３ｂ）に
書き込まれ、垂直同期信号が与えられた後には、他方の
奇数フィールドメモリ１４ｂ（１４ａ）および他方の偶
数フィールドメモリ１３ｂ（１３ａ）に交互に書き込ま
れ、以下、同様の動作を繰り返す。
フィールドメモリ１３ａ 、ｂ 、１４ａ 、ｂからラ
インメモリ１５へのデータの転送は、パソコンシステム
コントロール回路３からの１７ＭＨｚのコントロールク
ロックおよびフィールド判別信号によって、先ず、一方
の奇数フィールドメモリ１４ａ（＋４ｂ）のデータが読
み出されてラインメモリＩ５に書き込まれ、ラインメモ
リ１５からは、ビデオ信号化クロックである１４．３Ｍ
Ｈｚで読み出されてＤ／Ａ変換回路９に与えられる。
インメモリ１５へのデータの転送は、パソコンシステム
コントロール回路３からの１７ＭＨｚのコントロールク
ロックおよびフィールド判別信号によって、先ず、一方
の奇数フィールドメモリ１４ａ（＋４ｂ）のデータが読
み出されてラインメモリＩ５に書き込まれ、ラインメモ
リ１５からは、ビデオ信号化クロックである１４．３Ｍ
Ｈｚで読み出されてＤ／Ａ変換回路９に与えられる。
ｌフィール１分のデータの転送が終了すると、次に、一
方の偶数フィールドメモリ１３ａ（１３ｂ）のデータが
、同様に、読み出されてラインメモリＩ５に書き込まれ
、さらに、ラインメモリ１５からビデオ信号化クロック
で読み出される。
方の偶数フィールドメモリ１３ａ（１３ｂ）のデータが
、同様に、読み出されてラインメモリＩ５に書き込まれ
、さらに、ラインメモリ１５からビデオ信号化クロック
で読み出される。
同様にして、他方の奇数フィールドメモリ１４ｂ（１４
ａ）のデータ、他方の偶数フィールドメモリ１３ｂ（１
３ａ）のデータといようにｌフィールド毎に順次交互に
転送される。
ａ）のデータ、他方の偶数フィールドメモリ１３ｂ（１
３ａ）のデータといようにｌフィールド毎に順次交互に
転送される。
このようにしてインターレースに変換されたＲＧＢ信号
は、Ｄ／Ａ変換回路９でアナログＲＧＢ信号に変換され
、さらに、エンコーダ回路１０によって、複合同期信号
、バーストフラグパルスおよびサブキャリアクロックに
よってＮＴＳＣ方式の複合映像信号にされて出力される
。
は、Ｄ／Ａ変換回路９でアナログＲＧＢ信号に変換され
、さらに、エンコーダ回路１０によって、複合同期信号
、バーストフラグパルスおよびサブキャリアクロックに
よってＮＴＳＣ方式の複合映像信号にされて出力される
。
このように、パソコンｌからの高解像度のＲＧＢ信号を
、パソコンｌ側は、高解像度のシステムクロックで動作
させたまま、すなわち、デイスプレィ４では、高解像度
の映像を表示したままで、インターレース走査のＮＴＳ
Ｃ方式に準拠した複合映像信号に変換することが可能と
なり、これによって、ビデオテープレコーダによって記
録した場合にも色ずれが生じるといったことがない。
、パソコンｌ側は、高解像度のシステムクロックで動作
させたまま、すなわち、デイスプレィ４では、高解像度
の映像を表示したままで、インターレース走査のＮＴＳ
Ｃ方式に準拠した複合映像信号に変換することが可能と
なり、これによって、ビデオテープレコーダによって記
録した場合にも色ずれが生じるといったことがない。
なお、上述の実施例では、所定周波数のビデオ信号化ク
ロックは、１４．３ＭＨｚとしたけれども、これは、上
述のように、パソコンとＮＴＳＣとの画像表示期間に対
応した比率（２２１５３）によって規定されるものであ
り、したがって、この比率が異なる場合には、分周回路
１８に於ける分周比は、それに応じて変化させられるも
のである。
ロックは、１４．３ＭＨｚとしたけれども、これは、上
述のように、パソコンとＮＴＳＣとの画像表示期間に対
応した比率（２２１５３）によって規定されるものであ
り、したがって、この比率が異なる場合には、分周回路
１８に於ける分周比は、それに応じて変化させられるも
のである。
〈発明の効果〉
以上のように本発明によれば、フィールドメモリを利用
してインターレース走査に変換するとともに、システム
クロックよりも低い所定周波数のクロック、すなわち、
低解像度のクロックでラインメモリから読み出すように
しているので、従来例のようにパーソナルコンピュータ
のシステムクロック自体を低解像度にすることなく、イ
ンターレースのＮＴＳＣ方式に準拠した複合映像信号が
得られることになる。
してインターレース走査に変換するとともに、システム
クロックよりも低い所定周波数のクロック、すなわち、
低解像度のクロックでラインメモリから読み出すように
しているので、従来例のようにパーソナルコンピュータ
のシステムクロック自体を低解像度にすることなく、イ
ンターレースのＮＴＳＣ方式に準拠した複合映像信号が
得られることになる。
第１図は本発明の一実施例のブロック図である。
■・・・パソコン、６・・映像信号変換装置、７・・・
出力回路、８・・・システムコントロール回路、９・・
・Ｄ／Ａ変換回路、ＩＯ・・・エンコーダ回路。
出力回路、８・・・システムコントロール回路、９・・
・Ｄ／Ａ変換回路、ＩＯ・・・エンコーダ回路。
Claims (1)
- （１）パーソナルコンピュータの高解像度のＲＧＢ信号
を、ＮＴＳＣ方式の複合映像信号に変換する映像信号変
換装置であって、 前記パーソナルコンピュータからのノンインターレース
の前記ＲＧＢ信号を、各フィールド毎に対応するフィー
ルドメモリに書き込み、各フィールドメモリから読み出
したＲＧＢ信号を、ラインメモリに書き込むとともに、
このラインメモリからパーソナルコンピュータの高解像
度システムクロックに同期し、かつ、該システムクロッ
クよりも低い所定周波数のクロックに応じて読み出して
インターレースのＲＧＢ信号を出力する出力回路と、 前記所定周波数のクロック、複合同期信号、バーストフ
ラグパルスおよびサブキャリアクロックを形成するとと
もに、前記出力回路の各メモリの書き込みあるいは読み
出しを制御するシステムコントロール回路と、 前記出力回路からのインターレースのＲＧＢ信号をＤ／
Ａ変換するＤ／Ａ変換回路と、 このＤ／Ａ変換回路からのアナログＲＧＢ信号および前
記システムコントロール回路からの複合同期信号、バー
ストフラグパルスおよびサブキャリアクロックに基づい
て、ＮＴＳＣ方式の複合映像信号を形成出力するエンコ
ーダ回路と、 を備えることを特徴とする映像信号変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1324816A JPH0833716B2 (ja) | 1989-12-13 | 1989-12-13 | 映像信号変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1324816A JPH0833716B2 (ja) | 1989-12-13 | 1989-12-13 | 映像信号変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03184086A true JPH03184086A (ja) | 1991-08-12 |
| JPH0833716B2 JPH0833716B2 (ja) | 1996-03-29 |
Family
ID=18169992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1324816A Expired - Fee Related JPH0833716B2 (ja) | 1989-12-13 | 1989-12-13 | 映像信号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0833716B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06118925A (ja) * | 1992-08-18 | 1994-04-28 | Fujitsu Ltd | ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置 |
| US6529205B2 (en) | 1997-12-24 | 2003-03-04 | Nec Corporation | Image data display apparatus in which image data are displayed on terminal display unit and NTSC system display unit |
| CN114268794A (zh) * | 2021-11-25 | 2022-04-01 | 兰州空间技术物理研究所 | 一种俄制非标显示系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60229588A (ja) * | 1984-04-27 | 1985-11-14 | Usac Electronics Ind Co Ltd | 画像投影拡大表示方式 |
| JPS6253078A (ja) * | 1985-09-02 | 1987-03-07 | Hitachi Ltd | ビデオメモリ |
| JPS63257785A (ja) * | 1987-04-15 | 1988-10-25 | 富士通株式会社 | 走査周波数変換方式 |
-
1989
- 1989-12-13 JP JP1324816A patent/JPH0833716B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60229588A (ja) * | 1984-04-27 | 1985-11-14 | Usac Electronics Ind Co Ltd | 画像投影拡大表示方式 |
| JPS6253078A (ja) * | 1985-09-02 | 1987-03-07 | Hitachi Ltd | ビデオメモリ |
| JPS63257785A (ja) * | 1987-04-15 | 1988-10-25 | 富士通株式会社 | 走査周波数変換方式 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06118925A (ja) * | 1992-08-18 | 1994-04-28 | Fujitsu Ltd | ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置 |
| US5973746A (en) * | 1992-08-18 | 1999-10-26 | Fujitsu Limited | Image data conversion processing device and information processing device having the same |
| US6441858B1 (en) | 1992-08-18 | 2002-08-27 | Fujitsu Limited | Image data conversion processing device and information processing device having the same |
| US6522362B1 (en) | 1992-08-18 | 2003-02-18 | Fujitsu Limited | Image data conversion processing device and information processing device having the same |
| US6714251B2 (en) | 1992-08-18 | 2004-03-30 | Fujitsu Limited | Image data conversion processing device and information processing device having the same |
| US7102687B2 (en) | 1992-08-18 | 2006-09-05 | Fujitsu Limited | Image data conversion processing device and information processing device having the same |
| US6529205B2 (en) | 1997-12-24 | 2003-03-04 | Nec Corporation | Image data display apparatus in which image data are displayed on terminal display unit and NTSC system display unit |
| CN114268794A (zh) * | 2021-11-25 | 2022-04-01 | 兰州空间技术物理研究所 | 一种俄制非标显示系统 |
| CN114268794B (zh) * | 2021-11-25 | 2024-05-03 | 兰州空间技术物理研究所 | 一种俄制非标显示系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0833716B2 (ja) | 1996-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2210196C (en) | Video signal converter and television signal processing apparatus | |
| JPH03184086A (ja) | 映像信号変換装置 | |
| JP2000023033A (ja) | 分割マルチ画面表示装置 | |
| JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
| KR100297816B1 (ko) | 포맷 컨버터 주변회로 | |
| JPH074023B2 (ja) | テレビ画像拡大方法 | |
| JP2000125284A (ja) | 監視カメラシステム | |
| KR100196845B1 (ko) | 컴퓨터와텔레비젼의영상신호인터페이스장치 | |
| KR100250679B1 (ko) | 프로젝터의 순차주사변환장치 | |
| JP3163604B2 (ja) | 映像信号記録装置 | |
| JP2545631B2 (ja) | テレビジョン受信機 | |
| JP2000244895A (ja) | 監視用カメラシステム | |
| JP2504169B2 (ja) | ビデオ位相変換装置 | |
| JP2711142B2 (ja) | 時間伸長回路 | |
| JPH0792944A (ja) | 映像信号変換装置 | |
| JPH0638072A (ja) | ダウンコンバータ | |
| JPH06292153A (ja) | 映像信号変換方法 | |
| KR960006583A (ko) | 영상신호처리기의 화면크기의 변환회로 | |
| JPH05145904A (ja) | フイールド周波数変換回路 | |
| KR960028298A (ko) | 제1및 제2 수신 비디오 신호의 비디오 픽쳐 디스플레이 방법과 비디오 디스플레이 장치 | |
| JPS62153894A (ja) | 画像表示装置 | |
| JPH01194782A (ja) | テレビジョン信号方式変換装置 | |
| JPH03289880A (ja) | 二画面テレビ | |
| JPH01129677A (ja) | テレビジョン信号変換装置 | |
| JPH10285559A (ja) | 信号変換装置および方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |