JPH06118925A - ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置 - Google Patents

ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置

Info

Publication number
JPH06118925A
JPH06118925A JP5169159A JP16915993A JPH06118925A JP H06118925 A JPH06118925 A JP H06118925A JP 5169159 A JP5169159 A JP 5169159A JP 16915993 A JP16915993 A JP 16915993A JP H06118925 A JPH06118925 A JP H06118925A
Authority
JP
Japan
Prior art keywords
video data
signal
television signal
image data
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5169159A
Other languages
English (en)
Other versions
JP2585957B2 (ja
Inventor
Makoto Nakamoto
誠 中本
Satoshi Nakamura
中村　　聡
Akinori Takayama
昭憲 高山
Kazunori Takahashi
和則 高橋
Akio Takigami
明夫 滝上
Yasuo Sato
泰雄 佐藤
Chiaki Ito
千秋 伊東
Yoichi Aoki
洋一 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5169159A priority Critical patent/JP2585957B2/ja
Priority to CA002104249A priority patent/CA2104249C/en
Priority to CA002276199A priority patent/CA2276199C/en
Priority to AU44684/93A priority patent/AU659334B2/en
Priority to CA002276201A priority patent/CA2276201C/en
Priority to DE69333475T priority patent/DE69333475T2/de
Priority to EP02018505A priority patent/EP1280349A3/en
Priority to KR1019930016000A priority patent/KR960015391B1/ko
Priority to EP02018472A priority patent/EP1282313A3/en
Priority to EP93306506A priority patent/EP0588499B1/en
Priority to CNB991018893A priority patent/CN1144156C/zh
Priority to CN93116446A priority patent/CN1050683C/zh
Priority to EP02018471A priority patent/EP1282312A3/en
Publication of JPH06118925A publication Critical patent/JPH06118925A/ja
Priority to AU13601/95A priority patent/AU681743B2/en
Application granted granted Critical
Publication of JP2585957B2 publication Critical patent/JP2585957B2/ja
Priority to US08/954,474 priority patent/US5973746A/en
Priority to CNB991018877A priority patent/CN1136515C/zh
Priority to CN99101888A priority patent/CN1114885C/zh
Priority to US09/358,402 priority patent/US6522362B1/en
Priority to US09/358,545 priority patent/US6714251B2/en
Priority to US09/358,544 priority patent/US6441858B1/en
Priority to US10/334,007 priority patent/US7102687B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/28—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using colour tubes
    • G09G1/285—Interfacing with colour displays, e.g. TV receiver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/14—Solving problems related to the presentation of information to be displayed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S348/00—Television
    • Y10S348/91—Flicker reduction

Abstract

(57)【要約】 【目的】単一のハードウェアに従いつつ種々の展開形式
をとるビデオデータから表示性能の優れたテレビ信号を
生成することのできるビデオデータ変換処理装置に関す
る。 【構成】発行手段８はＶＲＡＭに対して変換対象のビデ
オデータとテレビ信号とのライン数比により規定される
周期に応じてビデオデータの送出指示を発行し、複数の
バッファ手段３はＶＲＡＭからのビデオデータをライン
単位にサイクリックにラッチする。生成手段４はテレビ
信号の水平同期信号に同期させて、バッファ手段３のラ
ッチするビデオデータとビデオデータの展開形式の指す
対応の補間係数とを乗算してこれらの乗算値に加算処理
を施すことでテレビ信号を生成するよう構成した。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＶＲＡＭ上に展開され
る複数種類の展開形式をとるビデオデータをテレビ信号
に変換するためのビデオデータ変換処理装置と、そのビ
デオデータ変換機能を有する情報処理装置とに関する。
本発明は、特に、単一のハードウェア機構に従いつつ、
種々の展開形式をとるビデオデータから表示性能の優れ
たテレビ信号を自動的に生成できるようにするビデオデ
ータ変換処理装置と、そのビデオデータ変換機能を有す
る情報処理装置に関する。
【０００２】パーソナルコンピュータ等の情報処理装置
では、ＣＲＴを接続して、そのＣＲＴに様々な画像デー
タを表示していく。このとき表示される画像データは、
例えば、３２０ドット×２００ラインという展開形式
（水平走査周波数１５ＫＨｚ）とか、６４０ドット×４
００ラインという展開形式（水平走査周波数２４ＫＨ
ｚ）とか、６４０ドット×４８０ラインという展開形式
（水平走査周波数３１ＫＨｚ）のように、様々な展開形
式に従ってＶＲＡＭ（ビデオＲＡＭ）上に展開される。
【０００３】一方、最も一般的なディスプレイ装置とし
てテレビ装置がある。このテレビ装置は、水平走査周波
数も１５ＫＨｚ（正確には、15.73426KHz）と規定され
ており、有効ライン数も４００ライン等に規定されてい
るとともに、インタレース走査という飛ばし走査に従っ
て２フィールドで１フレームの画面表示を行う。これか
ら、情報処理装置に対して、ＣＲＴの代わりにテレビ装
置を接続する場合には、ＶＲＡＭ上に展開されるビデオ
データをテレビ信号に変換するためのビデオデータ変換
処理装置を備える必要がある。このビデオデータ変換処
理装置は、単一のハードウェア構成に従いつつ、種々の
展開形式を採るビデオデータから表示性能の優れたテレ
ビ信号を自動的に生成できる構成により構築していく必
要がある。
【０００４】
【従来の技術】図１７に、ディスプレイ画面の画面構成
を図示する。図中、の枠が実際のディスプレイ画面、
の枠が実際に表示に用いられる画面領域、との画
面領域が表示画面領域の水平方向の周辺に設定される非
表示画面領域である。画面表示の要求元となるソフトウ
ェアは、例えば、／の非表示画面領域の大きさと、
の画面領域の水平方向のドット数と、帰線期間の長さ
と、ドットの読出周波数（例えば６４０ドット×４８０
ラインのときには、ビデオデータの各ドットをＶＲＡＭ
から２５ＭＨｚの読出周波数で読み出すということ）等
とを表示モードに合わせて指定する。ＣＲＴへの表示処
理を司るハードウェアは、その指定データから、ビデオ
データが例えば６４０ドット×４８０ラインのときに
は、水平走査周波数を３１ＫＨｚに決定する。そして、
ハードウェアは、この決定した水平走査周波数に従って
ＶＲＡＭからビデオデータを読み出して、その指定デー
タの指定するＣＲＴ上の上記の表示画面領域に表示す
る。
【０００５】ＣＲＴとしては、現状では、３２０ドット
×２００ライン、６４０ドット×４００ライン、６４０
ドット×４８０ライン用のデイスプレイがあり、それぞ
れ１５ＫＨｚ、２４ＫＨｚ、３１ＫＨｚという水平走査
周波数を用いている。これらは、幾つかの表示モード
（因みに、ＶＲＡＭからの読出周波数としては、２８Ｍ
Ｈｚ、２１ＭＨｚ、２５ＭＨｚがある。これらは、それ
ぞれ、１５ＫＨｚ、２４ＫＨｚ、３１ＫＨｚという水平
走査周波数に対応している）を有する。上述のように、
ＣＲＴへの表示処理を司るハードウェアは水平走査周波
数を決定し、表示モードに対応したビデオデータをＣＲ
Ｔ上に表示する。
【０００６】そして、３２０ドット×２００ライン、６
４０ドット×４００ライン、６４０ドット×４８０ライ
ン等のビデオデータを表示可能とするマルチＣＲＴが提
供されている。図１８に示すように、画面表示の要求元
となるソフトウェアを展開する情報処理装置は、このマ
ルチＣＲＴに対してコンポジット信号（図中のＣＳＹＮ
信号：31/24/15ＫＨｚ水平同期信号・垂直同期信号）を
出力する。このコンポジット信号を受けて、マルチＣＲ
Ｔは、情報処理装置の出力するＲＧＢ信号のビデオデー
タをデイスプレイ画面に表示する。
【０００７】一方、ＣＲＴに代わるデイスプレイ装置と
してテレビ装置がある。このテレビ装置にビデオデータ
を表示していくために、スキャンコンバータというビデ
オデータをテレビ信号に変換するための装置が提供され
ている。このスキャンコンバータには、水平走査周波数
の切替スイッチが設けられており、ユーザは、このスキ
ャンコンバータを使用するにあたって、図１９に示すよ
うに、この切替スイッチを情報処理装置のＶＲＡＭに展
開されているビデオデータの持つ水平走査周波数に設定
する必要がある。そして、この設定処理を受けて、スキ
ャンコンバータは、情報処理装置の表示対象とするビデ
オデータをテレビ信号に変換していくことで、ビデオデ
ータをテレビ装置に表示していく。
【０００８】また、テレビ画面は４００ラインの大きさ
を持つが、従来のスキャンコンバータでは、ＶＲＡＭに
展開されるビデオデータがこの４００ラインを越える場
合には、調節ボリュームにより指定される４００ライン
分の画像部分を表示する。このように、従来では、パー
ソナルコンピュータ等の情報処理装置に対してテレビ装
置を接続する場合には、情報処理装置の出力するビデオ
データ／コンポジット信号を入力とするスキャンコンバ
ータを用意し、このスキャンコンバータに従って、情報
処理装置の出力するビデオデータをテレビ信号に変換し
てテレビ装置に出力している。
【０００９】すなわち、このスキャンコンバータが、ア
ナログで転送されてくるビデオデータをディジタルに変
換して内部のＶＲＡＭに一度格納する。その後にスキャ
ンコンバータは、４００ラインをインタレース走査する
１５ＫＨｚの水平走査周波数を持つテレビ信号に変換し
ていくことで、情報処理装置に展開されるビデオデータ
をテレビ装置に表示していた。
【００１０】
【発明が解決しようとする課題】しかしながら、このよ
うなスキャンコンバータを使用すると、調節ボリューム
の指定する画像部分しかテレビ画面に表示されないとい
う問題点があった。この一部表示の問題点を解決するた
めには、ビデオデータを縮小していくことが考えられ
る。しかし、スキャンコンバータで一律に圧縮すると、
圧縮される必要のない画像までも圧縮されるという欠点
が生ずる。例えば、情報処理装置では、６４０ドット×
４８０ラインのビデオデータと、６４０ドット×４２０
ラインのビデオデータとを、同じ３１ＫＨｚの水平走査
周波数で出力することがある。この６４０ドット×４８
０ラインのビデオデータはテレビ画面に表示することが
できないのに対して、６４０ドット×４２０ラインのビ
デオデータはテレビ画面に表示することが可能である。
これから、図２０に示すように、スキャンコンバータに
より、６４０ドット×４８０ラインのビデオデータを６
４０ドット×４２０ラインに縮小することでテレビ画面
への表示を実現する。すると、本来縮小する必要のない
６４０ドット×４２０ラインのビデオデータに対しても
縮小処理を実行してしまうという欠点が生ずる。
【００１１】また、このようなスキャンコンバータを使
用すると、ユーザが水平走査周波数の切替スイッチを設
定しなければならないという問題点があった。このユー
ザ設定の問題点を解決するために、情報処理装置の出力
してくるコンポジット信号を利用して、ユーザによる切
替スイッチの操作処理を不要とすることが考えられる。
しかるに、コンポジット信号は同期信号であり、それぞ
れの周波数を有する信号であって、その周波数であると
いうコード情報が送られてくる訳ではない。これから、
コンポジット信号から直ちに周波数を判定するというこ
とはできない。これに対して、周波数検出器を設け、こ
の周波数検出器の検出結果に従って切替スイッチの操作
処理を不要とすることも考えられる。しかし、回路構成
が複雑となって実用的なものとならないという欠点が生
ずる。
【００１２】更に、このようなスキャンコンバータを使
用すると、情報処理装置に展開される表示対象のビデオ
データを一度ディジタルからアナログに変換し、スキャ
ンコンバータでもって再度ディジタルに変換していく。
このため、テレビ装置に表示される画像データの質が劣
化するという問題点があった。更に、従来のスキャンコ
ンバータでは、情報処理装置から転送されてくるビデオ
データを単にインタレース操作するだけの処理しか施し
ていない。このため、テレビ装置に表示される画像デー
タがフリッカするという問題点もあった。
【００１３】本発明はかかる事情に鑑みてなされたもの
であって、単一のハードウェア構成に従いつつ、ＶＲＡ
Ｍ上に展開される種々のビデオデータから表示性能の優
れたテレビ信号を、ユーザの操作を介することなく自動
的に生成できる新たなビデオデータ変換処理装置と、そ
のビデオデータ変換装置を有する情報処理装置を提供す
ることにある。
【００１４】
【課題を解決するための手段】図１に第１の発明の原理
図を示す。ビデオデータ変換処理装置１は、ＶＲＡＭ２
と、ラインバッファ手段３と、生成手段４と、第１のカ
ウンタ手段５と、第２のカウンタ手段６と、テーブル手
段７と、発行手段８とを備える。ＶＲＡＭ２は、テレビ
信号への変換対象となるビデオデータを格納する。ＶＲ
ＡＭ２に格納されるビデオデータは、表示要求元となる
ソフトウェアが展開するものであって、例えば、６４０
ドット×４００ラインという展開形式とか、６４０ドッ
ト×４８０ラインという展開形式のように様々な展開形
式をとる。
【００１５】ラインバッファ手段３は、複数備えられ
て、ＶＲＡＭ２から転送されてくるビデオデータをライ
ン単位にサイクリックにラッチする。生成手段４は、テ
レビ信号の水平同期信号に同期させて、ラインバッファ
手段３のラッチするビデオデータと、このビデオデータ
に割り付けられる補間係数とを乗算するとともに、これ
らの乗算値に加算処理を施すことでテレビ信号を生成す
る。
【００１６】生成手段４は、前記補間係数として予め設
定された所定値を用いてテレビ信号ラインの対応ビデオ
データラインに隣接する２つのビデオデータラインのビ
デオデータを直線補間することで信号レベルを求め、該
テレビ信号ラインに隣接するテレビ信号ラインの信号レ
ベルの平均を求めるようにしてもよい。また、生成手段
４は、前記補間係数として予め設定された所定値を用い
てテレビ信号ラインの対応ビデオデータラインに隣接す
る２つのビデオデータラインの信号レベルの平均を求め
ることによりテレビ信号を生成するようにしてもよい。
【００１７】第１のカウンタ手段５は、ＶＲＡＭ２に格
納されるビデオデータの展開形式を表示する表示モード
情報を受け取って、テレビ信号の水平同期信号をその表
示モード情報により規定される周期でもってサイクリッ
クに計数する。第２のカウンタ手段６は、テレビ信号の
水平同期信号からのクロック数を計数する。
【００１８】テーブル手段７は、ビデオデータの展開形
式対応に、生成手段４の用いる補間係数と、テレビ信号
の水平同期信号からの規定の判定クロック数とを管理す
る。これらの管理データは、ＶＲＡＭ２に格納されるビ
デオデータの展開形式により規定されるテレビ信号の水
平同期信号に対しての周期性を持つ。そして、このテー
ブル手段７は、ＶＲＡＭ２に格納されるビデオデータの
展開形式を表示する表示モード情報を受け取って、その
表示モード情報の指す補間係数／判定クロック数を出力
対象として設定して、第１のカウンタ手段５の計数値を
アクセスアドレスとして用いて、出力対象の補間係数／
判定クロック数の内のこの計数値の指す周期の補間係数
／判定クロック数を出力する。
【００１９】発行手段８は、テーブル手段７の出力する
判定クロック数と、第２のカウンタ手段６の計数値とを
比較することで、ＶＲＡＭ２に対してビデオデータの送
出指示を発行する。この構成にあって、ＶＲＡＭから転
送されてくるビデオデータに対して、生成手段４による
生成処理を施すか否かを選択制御する選択手段を備える
ようにしてもよい。この選択手段は、変換対象となるビ
デオデータの展開形式に従って選択制御処理を実行して
いくことで、変換対象となるビデオデータが特定の展開
形式に従うときには、ラインバッファ手段３／生成手段
４をバイパスさせて生成手段４による生成処理を施さな
いよう制御する。
【００２０】図２に第２の発明の原理図を示す。第２の
発明は、メモリに展開される変換前の画像データのライ
ン数に対応したモード信号を管理するモード管理手段３
３、このモード信号を受け、上記メモリから全画像デー
タからのデータの読み出しを行ってテレビ信号に変換す
る変換処理手段３４を備える。変換処理手段３４は、前
記読出処理にあたって、前記モード信号に応じて画像デ
ータの変換法を更新することで少なくとも複数のモード
信号に対応した画像データをテレビ信号に変換する。
【００２１】また、テレビ信号用の画像データは所定ラ
イン数であり、変換処理手段３４は、読出処理にあたっ
て、所定ライン数と前記モード信号とに対応したライン
数の比で決定される予め決められた変換を画像データに
行うことで少なくとも複数のモード信号に対応した画像
データをテレビ信号に変換するようにする。さらに、読
出処理にあたって、変換前の画像ライン数がテレビ信号
のライン数よりも大きい画像データをテレビ信号のライ
ン数を持つ画像データに変換する第１の変換情報と、変
換前の画像ライン数がテレビ信号のライン数よりも小さ
い画像データをテレビ信号のライン数を持つ画像データ
に変換する第２の変換情報とを少なくとも有する管理テ
ーブルを備える。そして、変換処理手段３４は、読出処
理にあたって、モード信号に応じて、第１の変換情報か
前記第２の変換情報のいずれかを選択して、この選択し
た変換情報に従って画像データの変換を行うようにして
もよい。変換処理手段３４は、モード信号に応じて、メ
モリから読み出されるデータの読出範囲を変換するよう
にしてもよく、ビデオ信号のスキャン周波数に応じて変
換を行うようにしてもよい。
【００２２】また、情報処理装置は、プログラムを格納
した媒体からの画像データを処理する処理機構３１を有
してなり、該画像データは所定の画像モードを有し、か
つ、複数のプログラムの処理が可能で、少なくとも２つ
のプログラムの画像モードが異なるものとなる複数のプ
ログラムを実行する。プログラムは、自己の画像データ
の画像モードに対応する情報又は指定する情報を格納し
たモードデータを有する。前記処理機構３１は、プログ
ラムに格納された上記モードデータを受け取るとともに
プログラムに格納された画像データを受け取る画像メモ
リ３２、該画像メモリのデータをテレビ画像用の信号に
変換する変換処理手段３４とを備える。変換処理手段３
４は、上記モードデータに応じて画像データに所定の変
換を施すことでテレビ画像用の信号を生成して出力す
る。
【００２３】画像モードの異なる画像データは、データ
のライン数を異にし、モードデータは該ライン数に対応
したデータであり、前記変換処理手段３４は、前記モー
ドデータに応じて画像データをテレビ信号のライン数を
持つ画像データに変換する。さらに、各部のテレビ装置
４０を備え、変換処理手段３４の出力する画像を該テレ
ビ装置４０に表示していくようにする。
【００２４】図３に第３の発明の原理図を示す。第３の
発明は、情報処理装置用のモニタに表示すべき画像デー
タをテレビ信号に変換するためのビデオデータ変換処理
装置であって、偶数記憶手段２４−１、奇数記憶手段２
４−２、フォーマット変換処理手段５０、信号発生手段
６０を有する。偶数記憶手段２４−１は、前記画像デー
タの内の偶数ラインの画像データを記憶する。奇数記憶
手段２４−２は前記画像データの内の奇数ラインの画像
データを記憶する。フォーマット変換処理手段５０は、
前記２つの記憶手段から夫々の画像データを読み出して
演算処理することにより画像データをテレビ信号のフォ
ーマットに変換する。信号発生手段６０は前記２つの記
憶手段に記憶された画像データの読み出しタイミングを
制御するテレビ信号の水平同期信号を発生するとともに
前記フォーマット変換処理手段５０の演算処理に必要な
演算情報を発生する。
【００２５】前記フォーマット変換手段６０は、変換処
理制御手段５２、演算処理手段５４、ラインバッファ５
６、平均処理手段５８から構成するようにしてもよい。
ここで、変換処理制御手段５２は前記２つの記憶手段に
記憶された隣り合う奇数偶数ラインの画像データを読み
出すための読み出しアドレスと画像データをテレビ信号
に変換するために用いる補間係数とを発生する。演算処
理手段５４は前記読み出しアドレスに基づき２つの記憶
手段に記憶された隣り合う奇数偶数ラインの画像データ
を読み出し前記補間係数を用いて前記テレビ信号への変
換のための演算処理を行う。ラインバッファ５６はこの
演算処理手段５４で演算処理されたテレビ信号を記憶す
る。平均処理手段５８はこのラインバッファ５６に記憶
された１ライン前のテレビ信号と前記演算処理手段５４
で演算処理されたテレビ信号との平均を算出することに
より１ラインの平均テレビ信号を生成する。
【００２６】また、前記変換処理制御手段５２は、前記
画像データの水平走査ライン数とテレビ信号の水平走査
ライン数との比を前記水平同期信号の計数値に乗算する
ことにより前記２つの記憶手段の読み出しアドレスと補
間係数とを求める乗算器５２１から構成するようにして
もよい。さらに、変換処理制御手段５２は、前記画像デ
ータの水平走査ライン数とテレビ信号の水平走査ライン
数との比及び前記水平同期信号の計数値に対応付けて前
記読み出しアドレス及び補間係数を格納したメモリで構
成するようにしてもよい。
【００２７】また、前記演算処理手段５４は、偶数記憶
手段２４−１から読み出される画像データと補間係数と
を乗算する乗算器５４１、前記奇数記憶手段２４−２か
ら読み出される画像データと補間係数とを乗算する乗算
器５４２、乗算器５４１の出力に乗算器５４２の出力を
加算する加算器５４３とから構成するようにしてもよ
い。さらに、前記演算処理手段５４は、前記補間係数と
前記２つの記憶手段から読み出される夫々の画像データ
とに対応付けて前記演算処理結果を格納したメモリで構
成するようにしてもよい。
【００２８】ここで、テレビ信号を記憶するラインバッ
ファ５６−２を設け、前記平均処理手段５８は、ライン
バッファ５６に記憶された２ライン前のテレビ信号とラ
インバッファ５６−２に記憶された１ライン前のテレビ
信号と前記演算処理手段５４で演算処理されたテレビ信
号との平均を算出することにより１ラインの平均テレビ
信号を生成するようにする。前記平均処理手段５８は、
前記３つのラインのテレビ信号の夫々に予め設定した夫
々の重み係数を乗算し夫々の乗算出力を加算することに
より平均処理を行うようにしてもよい。
【００２９】さらに、前記２つの記憶手段２４−１，２
４−２とフォーマット変換処理手段５０との間に、さら
に、ＲＧＢ表色系をＹＵＶ表色系に変換するＲＧＢマト
リクス回路１０を設けるようにしてもよい。図４に第４
の発明の原理図を示す。第４の発明は、直線補間手段８
０、フィールドバッファ８４、同期信号発生手段９４、
フィールドバッファ制御手段９０から構成される。直線
補間手段８０はＶＲＡＭから順次出力されてくる画像デ
ータを直線補間を行うことにより画像データを縮小して
テレビ信号を生成する。フィールドバッファ８４は直線
補間手段８０の入力側又は出力側に設けられ画像データ
をフィールド単位で記憶する。同期信号発生手段９４は
テレビ信号を生成するために必要な同期信号を発生す
る。フィールドバッファ制御手段９０は、前記同期信号
に基づき前記フィールドバッファ８４に画像データを書
き込み制御するとともにフィールド単位で読み出し制御
する。
【００３０】ここで、前記テレビ信号をＮＴＳＣ信号に
変換するエンコーダ回路８８を有するようにしてもよ
い。フィールドバッファ８４の入力側と出力側とのいず
れか一方に平均処理手段１００を設けるようにする。平
均処理手段１００として例えば、トランスバーサルフィ
ルタは、前記画像データの隣接する複数のラインをフィ
ルタ処理する複数のフィルタ手段１０２と複数のフィル
タ手段１０２からのフィルタ処理された複数のラインを
加算する加算器１０４とを有する。
【００３１】また、直線補間手段８０は、前記テレビ信
号の水平同期信号の数をカウントするカウンタ１１１、
このカウント値と補間係数とを対応付けて格納した補間
係数テーブル１１２、前記画像データに前記補間係数を
乗算する乗算器１１３を有するようにする。前記直線補
間手段８０は、前記テレビ信号の水平同期信号及び補間
係数に対応付けて演算結果を格納したルックアップテー
ブルであってもよい。
【００３２】
【作用】第１の発明では、表示モード情報に従ってＶＲ
ＡＭ２に展開されるビデオデータの展開形式情報が与え
られると、第１のカウンタ手段５は、テレビ信号の水平
同期信号をその表示モード情報の指す規定の周期でもっ
てサイクリックに計数する。この計数処理を受けて、テ
ーブル手段７は、表示モード情報の指す出力対象の補間
係数／判定クロック数の内のこの係数値の指す周期の補
間係数／判定クロック数を出力する。一方、第２のカウ
ンタ手段６は、テレビ信号の水平同期信号からのクロッ
ク数を計数する。
【００３３】発行手段８は、このテーブル手段７の出力
する判定クロック数と、第２のカウンタ手段６の計数値
とを比較して、前回に続く連続する一連のビデオデータ
の送出指示を発行していくことでＶＲＡＭ２に対して展
開されているビデオデータとテレビ信号とのライン数比
により規定される周期に応じて、前回に続く連続する一
連のビデオデータの送出指示を発行していく。すなわ
ち、ＶＲＡＭ２に展開されているビデオデータのライン
数が多いときには、短い周期に従ってビデオデータの送
出指示を発行し、少ないときには、長い周期に従ってビ
デオデータの送出指示を発行していく。
【００３４】この発行手段８の送出指示に応答して、Ｖ
ＲＡＭ２から、例えば、最初に、先頭ラインのビデオデ
ータを転送起点として、規定のライン数を転送単位とす
る連続するビデオデータが転送される。その転送が完了
すると、次に、先頭ラインの次ラインのビデオデータを
転送起点として、規定のライン数を転送単位とする連続
するビデオデータが転送される。その転送が完了する
と、続いて、再び先頭ラインのビデオデータを転送起点
として、規定のライン数を転送単位とする連続するビデ
オデータが転送されてくる。このように、先頭ラインの
ビデオデータを転送起点とするものと、先頭ラインの次
ラインのビデオデータを転送起点とするものとの交互で
もってビデオデータが転送される。
【００３５】ラインバッファ手段３は、この転送されて
くるビデオデータをライン単位にサイクリックにラッチ
する。このラッチ処理を受けて、生成手段４は、テレビ
信号の水平同期信号に同期させて、ラインバッファ手段
３のラッチするビデオデータと、テーブル手段７の出力
する補間係数とを乗算するとともに、これらの乗算値に
加算処理を施すことでテレビ信号を生成する。
【００３６】すなわち、ラインバッファ手段３は、ＶＲ
ＡＭ２に展開されているビデオデータのライン数が多い
ときには、ラッチするビデオデータを短い周期に従って
更新し、少ないときには、ラッチするビデオデータを長
い周期に従って更新していくよう処理する。このライン
バッファ手段３によるビデオデータのラッチ処理を受け
て、生成手段４は、ＶＲＡＭ２に展開されるビデオデー
タを縮小しつつ、テレビ信号を生成していくよう処理す
る。
【００３７】ここで、ラインバッファ手段３は、生成手
段４によるテレビ信号の生成処理に必要となるビデオデ
ータライン数よりも多く用意されることがある。このと
きには、発行手段８は、ラインバッファ手段３へのビデ
オデータの書込処理時にあっても、生成手段４によるテ
レビ信号の生成処理に必要となるビデオデータを格納す
るラインバッファ手段３の数が確保できるタイミングで
もって、ビデオデータの送出指示を発行していくよう処
理する。
【００３８】また、ラインバッファ手段３へのビデオデ
ータの書込速度が、ラインバッファ手段３からのビデオ
データの読出速度よりも高速に実行されるよう構成され
ることで、ラインバッファ手段３へのビデオデータの書
込処理時にあっても、生成手段４によるテレビ信号の生
成処理に必要となるビデオデータを格納するラインバッ
ファ手段３の数が確保できるように構成される。
【００３９】このとき用いられる補間係数としては、生
成手段４により、テレビ信号ラインの対応ビデオデータ
ラインに隣接する２つのビデオデータラインのビデオデ
ータを直線補間することで求まる信号レベルと、該テレ
ビ信号ラインに隣接するテレビ信号ラインに対して求ま
る同様の信号レベルとの平均値を持つテレビ信号が生成
されることになる値が設定される。
【００４０】この補間係数の設定値に従って、生成手段
４は、第１段階の演算処理として、テレビ信号と縮小対
応関係にある対応ビデオデータラインを挟む２つのビデ
オデータの直線補間の信号レベルを求めることで、各テ
レビ信号の信号レベルを求める。生成手段４は、続い
て、第２段階の演算処理として、このようにして求まる
隣接する２つのテレビ信号の平均値を求めることで、最
終的なテレビ信号の信号レベルを決定していくよう操作
する。このようにして、生成手段４は、ＶＲＡＭ２のビ
デオデータを縮小しつつテレビ信号の信号レベルを決定
し、更に、隣接するテレビ信号間で信号レベルを平均化
していくことで、ＶＲＡＭ２のビデオデータの全ての表
示を実現するフリッカレスのテレビ信号を生成してい
く。
【００４１】そして、生成手段４は、この補間係数の設
定値と、ＶＲＡＭ２から交互転送されてくるビデオデー
タ（先頭ラインのビデオデータを転送起点とするもの
と、先頭ラインの次ラインのビデオデータを転送起点と
するものとの交互転送）とに従って、インタレース走査
のテレビ信号を生成していく。また、第２の発明によれ
ば、モード管理手段３３が、メモリに展開される変換前
の画像データのライン数に対応したモード信号を管理
し、変換処理手段３４が、このモード信号を受け、上記
メモリから全画像データからのデータの読み出しを行っ
てテレビ信号に変換する。この変換処理手段３４は、読
出処理にあたって、モード信号に応じて画像データの変
換法を更新することで少なくとも複数のモード信号に対
応した画像データをテレビ信号に変換する。
【００４２】また、第３の発明によれば、まず、信号発
生手段６０が、２つの記憶手段に記憶された画像データ
の読み出しタイミングを制御するテレビ信号の水平同期
信号を発生し、フォーマット変換処理手段５０の演算処
理に必要な演算情報を発生する。そして、フォーマット
変換処理手段５０は、テレビ信号の水平同期信号に同期
させて偶数記憶手段２４−１に記憶された偶数ラインの
画像データと奇数記憶手段２４−２に記憶された奇数ラ
インの画像データとを読み出す。さらに、フォーマット
変換処理手段５０は、演算処理に必要な演算情報を用い
て演算処理することにより画像データをテレビ信号のフ
ォーマットに変換することでテレビ信号が生成されてい
く。
【００４３】すなわち、２つの記憶手段を設け、偶数ラ
イン及び奇数ラインの画像データを読み出して演算処理
するので、フォーマット変換処理手段５０の構成を簡単
化できる。さらに、第４の発明によれば、直線補間手段
８０がＶＲＡＭから順次出力されてくる画像データを直
線補間を行うことにより画像データを縮小してテレビ信
号を生成していく。そして、同期信号発生手段９４はテ
レビ信号を生成するために必要な同期信号を発生する。
すると、フィールドバッファ制御手段９０が同期信号に
基づきフィールドバッファ８４に画像データを書き込み
制御すると、フィールドバッファ８４に直線補間手段８
０で縮小された画像データがフィールド単位で記憶され
ていく。さらに、フィールドバッファ制御手段９０がフ
ィールド単位で読み出し制御すると、フィールドバッフ
ァ８４から直線補間手段８０で縮小された画像データが
読み出されていく。
【００４４】
【実施例】以下、実施例に従って本発明を詳細に説明す
る。図５に、第１の発明としてのビデオデータ変換処理
装置１を内蔵する第１の発明としての情報処理装置のシ
ステム構成の実施例１を図示する。 ＜実施例１の構成＞図中、本発明を内蔵する情報処理装
置３０にはテレビ装置４０が接続される。この情報処理
装置３０は、ＣＰＵ３１、表示要求元となるソフトウェ
アを展開するメモリ３２、図１で説明したＶＲＡＭ２、
モード管理機構３３、読出制御機構３４を備える。前記
モード管理機構３３は、ＶＲＡＭ２に展開されるビデオ
データの展開形式を表示する表示モード情報を管理す
る。読出制御機構３４は図１のビデオデータ変換処理装
置１を構成する。
【００４５】図６に、この読出制御機構３４として用意
される本発明のビデオデータ変換処理装置１の回路構成
の一実施例を図示する。図中、ＲＧＢマトリクス回路１
０は、ＶＲＡＭ２から読み出されるＲＧＢ表色系のビデ
オデータをＹＵＶ表色系のビデオデータに変換する。ロ
ーパスフィルタ１１，１２は、ＲＧＢマトリクス回路１
０により変換されたビデオデータのノイズ成分を除去す
る。マルチプレクサ１３は、２つのローパスフィルタ１
１，１２のいずれか一方のビデオデータを選択出力す
る。ラインバッファ１４-i（i ＝１〜４）は、ＲＧＢマ
トリクス回路１０により変換されたビデオデータをライ
ン単位にサイクリックに順次ラッチする。
【００４６】セレクタ１５は、ラインバッファ１４-iの
ラッチするビデオデータの選択処理を実行する。論理演
算回路１６は、ラインバッファ１４-iのラッチするビデ
オデータに対して縮小演算処理／フリッカ除去演算処理
を施すことでテレビ信号を生成する。デマルチプレクサ
１７は、論理演算回路１６の出力するテレビ信号の内の
マルチプレクサ１３の選択した２成分のものに対しての
分配処理を実行する。
【００４７】セレクタ１８は、ＲＧＢマトリクス回路１
０により変換されたビデオデータか、論理演算回路１６
の出力するテレビ信号のいずれか一方を選択出力するよ
う制御する。ＮＴＳＣエンコーダ１９は、セレクタ１８
の出力するテレビ信号をＮＴＳＣ信号にエンコードす
る。Ｄ／Ａコンバータ２０は、ＮＴＳＣエンコーダ１９
の出力するディジタル信号をアナログ信号に変換してテ
レビ装置４０に出力する。
【００４８】ラインバッファ書込制御回路２１は、ライ
ンバッファ１４-iへのビデオデータの書込処理を制御す
る。補間係数発生回路２２は、論理演算回路１６の演算
処理に必要となる補間係数を発生する。ＮＴＳＣ同期信
号発生回路２３は、ＮＴＳＣ同期信号を発生する。この
構成において、ラインバッファ１４-i、セレクタ１５及
び論理演算回路１６は、テレビ信号の２成分用にダブル
で設けられる。また、ラインバッファ１４-iへのビデオ
データの書込処理は、２８．６ＭＨｚ（8fsc）を基準と
する時間をもって実行される。一方、論理演算回路１６
の演算処理は、テレビ信号生成に合わせて１４．３ＭＨ
ｚ（4fsc）を基準とする時間をもって実行される。すな
わち、ラインバッファ１４-iへのビデオデータの書込処
理と、論理演算回路１６の演算処理とは非同期に実行さ
れる。
【００４９】図７に、図６に示した回路構成の主要部の
詳細な回路構成の一実施例を図示する。ここで、図中、
図６で説明した部分と同一部分は同一記号で示す。この
実施例では、ＶＲＡＭ２に展開される可能性のあるビデ
オデータとして、６４０ドット×４８０ライン、６４０
ドット×４００ライン、３２０ドット×２００ラインと
いう３種類の展開形式のビデオデータを想定し、これら
のビデオデータを、それぞれ、６４０ドット×４００ラ
イン、６４０ドット×４００ライン、３２０ドット×４
００ラインのテレビ信号に変換する場合を想定してい
る。
【００５０】メモリ３２に展開される表示要求元のソフ
トウェアは、自処理の実行に伴って、ＶＲＡＭ２に、こ
の３種類の展開形式の内のいずれかの展開形式に従うビ
デオデータを展開していく。このときの展開形式は、コ
ード化された表示モード情報に従って、モード管理機構
３３を介して、後述する管理テーブル２２０及びセレク
タ２２３に通知されるようになっている。
【００５１】セレクタ１５は、３つのセレクタ１５０-i
（i ＝１〜３）から構成される。このセレクタ１５０-1
は、ラインバッファ１４-1，１４-2のラッチするビデオ
データを入力として、後述する管理テーブル２２０のａ
端子の出力する選択制御信号が“１”を表示するときに
は、ラインバッファ１４-1のビデオデータを選択し、
“０”を表示するときには、ラインバッファ１４-2のビ
デオデータを選択する。また、セレクタ１５０-2は、ラ
インバッファ１４-2，１４-3のラッチするビデオデータ
を入力として、管理テーブル２２０のｂ端子の出力する
選択制御信号が“１”を表示するときには、ラインバッ
ファ１４-2のビデオデータを選択し、“０”を表示する
ときには、ラインバッファ１４-3のビデオデータを選択
する。また、セレクタ１５０-3は、ラインバッファ１４
-3，１４-4のラッチするビデオデータを入力として、管
理テーブル２２０のｃ端子の出力する選択制御信号が
“１”を表示するときには、ラインバッファ１４-3のビ
デオデータを選択し、“０”を表示するときには、ライ
ンバッファ１４-4のビデオデータを選択する。
【００５２】論理演算回路１６は、３つの乗算回路１６
０-i（ i＝１〜３）と、加算回路１６１とから構成され
る。この乗算回路１６０-1は、セレクタ１５０-1の出力
するビデオデータと、管理テーブル２２０のα端子の出
力する補正係数とを入力として、この２つの入力値の乗
算値を算出して出力する。また、乗算回路１６０-2は、
セレクタ１５０-2の出力するビデオデータと、管理テー
ブル２２０のβ端子の出力する補正係数とを入力とし
て、この２つの入力値の乗算値を算出して出力する。ま
た、乗算回路１６０-3は、セレクタ１５０-3の出力する
ビデオデータと、管理テーブル２２０のγ端子の出力す
る補正係数とを入力として、この２つの入力値の乗算値
を算出して出力する。そして、加算回路１６１は、これ
らの乗算回路１６０-iの出力する乗算値を加算して出力
する。
【００５３】補間係数発生回路２２は、管理テーブル２
２０と、２つのカウンタ２２１，２２２と、セレクタ２
２３とから構成される。この管理テーブル２２０は、表
示モード毎に、セレクタ１５０-iに与える選択制御信号
と、乗算回路１６０-iに与える補正係数とを管理すると
ともに、テレビ信号の水平同期信号からの規定のクロッ
ク数に相当する判定クロック数（以下、ＬＷＴと略記す
ることがある）を管理する。この補正係数／判定クロッ
ク数は、ＶＲＡＭ２に格納されるビデオデータの展開形
式により規定されるテレビ信号の水平同期信号に対して
の周期性を持つ。カウンタ２２１は、テレビ信号の水平
同期信号をサイクリックにカウントすることで、“０”
と“１”をサイクリックに出力する。カウンタ２２２
は、テレビ信号の水平同期信号をサイクリックにカウン
トすることで、“０”ないし“４”をこの順番にサイク
リックに出力する。セレクタ２２３は、表示モード情報
が６４０ドット×４００ラインを示すときにはカウンタ
２２１の計数値を選択し、表示モード情報が６４０ドッ
ト×４８０ラインを示すときにはカウンタ２２２の計数
値を選択して、その選択した計数値を管理テーブル２２
０のアクセスアドレスとして管理テーブル２２０に与え
る。
【００５４】ＮＴＳＣ同期信号発生回路２３は、カウン
タ２３０と、コンパレータ２３１とを備える。このカウ
ンタ２３０は、テレビ信号の水平同期信号からクロック
のカウントを開始してその計数値を出力する。この実施
例では、水平同期信号間のクロック数長として“９１
０”を想定している。コンパレータ２３１は、カウンタ
２３０の出力する計数値と、管理テーブル２２０の出力
する判定クロック数とを比較して、カウンタ２３０の出
力する計数値が判定クロック数に達するときに、図示し
ないＶＲＡＭ２の制御機構に対してビデオデータの転送
処理を指示する。
【００５５】次に、管理テーブル２２０の管理する補正
係数について説明する。図１で説明したように、本発明
のビデオデータ変換処理装置１は、ビデオデータを縮小
しつつテレビ信号の信号レベルを決定し、更に、隣接す
るテレビ信号間で信号レベルを平均化していくことで、
ＶＲＡＭ２のビデオデータの全ての表示を実現するフリ
ッカレスのテレビ信号を生成する。
【００５６】論理演算回路１６は、演算処理を行い、補
正係数の値でもってビデオデータの縮小・平均化処理を
実現する。ビデオデータのライン数と、テレビ信号のラ
イン数との縮小比率が“２／３”よりも大きいときに
は、縮小したフリッカレスのテレビ信号を生成するため
に、隣接する３ラインのビデオデータが必要となる。す
なわち、ビデオデータのライン数と、テレビ信号のライ
ン数との縮小比率が“２／３”であるときには、図６に
示すように、●で示される４ラインのビデオデータが、
○で示される３ラインの縮小ビデオデータに対応する。
ライン数の縮小比率が“２／３”よりも大きいときに
は、縮小ビデオデータは矢印で示す方向に動く。
【００５７】従って、ライン数の縮小比率が“２／３”
よりも大きいときには、○で示される各縮小ビデオデー
タは、対応する２ラインのビデオデータの信号レベルを
直線補間することで求まる。テレビ信号の信号レベル
は、この隣接する２ラインの縮小ビデオデータの信号レ
ベルを平均化することで求まる。従って、縮小したフリ
ッカレスのテレビ信号を生成するためには、隣接する３
ラインのビデオデータが必要となる。
【００５８】ビデオデータのライン数とテレビ信号のラ
イン数との比率を“ｍ：ｎ”とし、縮小ビデオデータの
ライン番号をＬX とし、ＶＲＡＭ２上の対応するビデオ
データのライン番号を１X とすると、整数値関係から
は、 １x ＝Ｌx ×（ｍ／ｎ） が成立する。更に、“Ｌx ×（ｍ／ｎ）”の小数部の値
をｂとして、小数値関係まで考慮すると、 １x ＋ｂ＝Ｌx ×（ｍ／ｎ） が成立する。すなわち、図９に示すように、縮小ビデオ
データのＬx ラインは、ＶＲＡＭ２上のビデオデータの
１x ラインと１x+1 ラインとの“ｂ：（１−ｂ）”の分
割位置に対応する。但し、ドット位置は同一である。
【００５９】そして、 （Ｌx ＋１）×（ｍ／ｎ）＝Ｌx ×（ｍ／ｎ）＋（ｍ／
ｎ） ＝１x ＋ｂ＋（ｍ／ｎ） ＝（１x ＋１）＋ｂ＋（ｍ／ｎ）−１ が成立することから、図９に示すように、縮小ビデオデ
ータのＬx+1 ラインは、ＶＲＡＭ２上のビデオデータの
１x+2 ラインとの
【００６０】
【数１】
【００６１】の分割位置に対応する。但し、ドット位置
は同一である。ここで、図９中、●は縮小前のビデオデ
ータであり、○は縮小ビデオデータである。
【００６２】これから、縮小ビデオデータのＬx ライン
の信号レベルは、ＶＲＡＭ２上のビデオデータの１x ラ
インの信号レベルに重み値“（１−ｂ）”を乗算したも
のと、ＶＲＡＭ２上のビデオデータの１x+1 ラインの信
号レベルに重み値“ｂ”を乗算したものとの加算値によ
り求まる直線補間値として誘導される。また、縮小ビデ
オデータのＬx+1 ラインの信号レベルは、ＶＲＡＭ２上
のビデオデータの１x+1 ラインの信号レベルに重み値
【００６３】
【数２】
【００６４】を乗算したものと、ＶＲＡＭ２上のビデオ
データの１x+2 ラインの信号レベルに重み値
【００６５】
【数３】
【００６６】を乗算したものとの加算値により求まる直
線補間値として導出される。
【００６７】従って、縮小ビデオデータのＬx ラインの
信号レベルと、縮小ビデオデータのＬx+1 ラインの信号
レベルとの平均値Ｄ0 X （図９中のラインの信号レベ
ル）は、ＶＲＡＭ２上のビデオデータの１x ラインの信
号レベルＤi LXに、 ｛（１−ｂ）＋０｝÷２＝（１−ｂ）／２ という補正係数αx を乗算した値“Ｄi LX×αX ”と、
ＶＲＡＭ２上のビデオデータの１x+1 ラインの信号レベ
ルＤi LX+1に、
【００６８】
【数４】
【００６９】という補正係数αx+1 を乗算した値“Ｄi
LX+1×αX+1 ”と、ＶＲＡＭ２上のビデオデータの１
x+2 ラインの信号レベルＤi LX+2に、
【００７０】
【数５】
【００７１】という補正係数αx+2 を乗算した値“Ｄi
LX+2×αx+2 ”との加算値である Ｄ0 X ＝Ｄi Lx×αx ＋Ｄi Lx+1×αx+1 ＋Ｄi Lx+2×αx+2 ・・(１)式 により導出される。但し、この演算処理は、同一のドッ
ト位置で実行する。
【００７２】管理テーブル２２０は、この関係式を実現
する補正係数αx,αx+1,αx+2 を管理し、カウンタ２２
１，２２２の係数値の指す補正係数を乗算回路１６０-i
に出力する。更に、管理テーブル２２０は、上述したよ
うに、セレクタ１５０ iに与える選択制御信号を管理
し、カウンタ２２１，２２２の計数値の指す選択制御信
号をセレクタ１５０-iに出力していく。また、管理テー
ブル２２０は、コンパレータ２３１に与える判定クロッ
ク数を管理し、カウンタ２２１，２２２の計数値の指す
判定クロック数をコンパレータ２３１に出力していくこ
とで、この関係式の成立の実現を図る。
【００７３】図１０に、管理テーブル２２０の管理デー
タの一実施例を図示する。ここで、図１０（ａ）に示す
データは、変換対象となるＶＲＡＭ２のビデオデータが
６４０ドット×４００ラインの展開形式をとるときに用
いられる管理データである。図１０（ｂ）に示すデータ
は、変換対象となるＶＲＡＭ２のビデオデータが６４０
ドット×４８０ラインの展開形式をとるときに用いられ
る管理データである。
【００７４】図中、ａ，ｂ，ｃは選択制御信号の管理デ
ータ、ＬＷＴは判定クロック数の管理データ、α，β，
γは補正係数の管理データである。この補正係数は、２
進法で表される“×．××××”の５ビットを表してい
る。従って、例えば、“０８”は、“０．１０００”を
表し、１０進法での“０．５”に相当する。また、ＬＷ
Ｔの“−”は、コンパレータ２３１の比較対象となるデ
ータを出力しないことを意味する。なお、変換対象とな
るＶＲＡＭ２のビデオデータが３２０ドット×２００ラ
インの展開形式をとるときには、後述するように、図６
に示したセレクタ１８がＲＧＢマトリクス回路１０によ
り変換されたビデオデータを直接選択するよう制御す
る。これにより、管理テーブル２２０は、この展開形式
に対応する管理データについては管理しない。
【００７５】
【００７６】＜実施例１の動作＞次に、図１１及び図１
２に示すタイムチャートを参照しつつ、このように構成
される図７のビデオデータ変換処理装置１の動作処理に
ついて説明する。ここで、図１１及び図１２中、（ａ）
はテレビ信号の水平同期信号、（ｂ）はテレビ信号の表
示区間、（ｃ）はテレビ信号の垂直表示区間、（ｄ）は
図１１の場合にはカウンタ２２１の計数値、図１２の場
合にはカウンタ２２２の計数値を示している。
【００７７】＜ビデオデータが６４０ドット×４００ラ
イン＞変換対象となるＶＲＡＭ２のビデオデータが６４
０ドット×４００ラインの展開形式をとるときには、セ
レクタ２２３は、“０”と“１”をサイクリックに出力
するカウンタ２２１の計数値を選択して、管理テーブル
２２０に出力する。そして、これに対応して、管理テー
ブル２２０は、図１０（ａ）の管理データから分かるよ
うに、テレビ信号の奇数フィールドのときには、「ＬＷ
Ｔ＝816,ａ＝1,ｂ＝1,ｃ＝1,α＝08, β＝08, γ=00 」
と「ＬＷＴ＝−, ａ＝1,ｂ＝0,ｃ＝0,α＝00, β＝08,
γ＝08」をサイクリックに出力する。そして、管理テー
ブル２２０は、テレビ信号の偶数フィールドのときに
も、同じく、「ＬＷＴ＝816,ａ＝1,ｂ＝1,ｃ＝1,α＝0
8, β＝08, γ＝00」と「ＬＷＴ＝−，ａ＝1,ｂ＝0,ｃ
＝0,α＝00, β＝08, γ＝08」をサイクリックに出力す
る。
【００７８】このＬＷＴ出力を受けて、コンパレータ２
３１は、カウンタ２２１の計数値が“０”を示すときに
出力される“ＬＷＴ＝８１６”に応答して、カウンタ２
３０の計数値が“８１６”に達するときに、ＶＲＡＭ２
の制御機構に対して、前回の転送に続くビデオデータの
転送指示を発行する。そして、この発行を受けて、ＶＲ
ＡＭ２の制御機構は、図１１のタイムチャートの太線に
示すように、若干のタイムロスを伴いつつ、テレビ信号
の奇数フィールドのときには、第０ラインのビデオデー
タを起点として、４ラインずつのビデオデータを約８９
μSEC の時間を持って転送する。そして、ＶＲＡＭ２の
制御機構は、テレビ信号の偶数フィールドのときには、
第１ラインのビデオデータを起点として、４ラインずつ
のビデオデータを約８９μSEC の時間をもって転送する
よう処理する。
【００７９】このビデオデータの転送処理を受けて、図
１１のタイムチャートに示すように、テレビ信号の奇数
フィールドのときには、第１番目のテレビ信号の表示区
間（カウンタ２２１の計数値は“０”を示す）で、ライ
ンバッファ１４-1は第０ラインのビデオデータ、ライン
バッファ１４-2は第１ラインのビデオデータ、ラインバ
ッファ１４-3は第２ラインのビデオデータをラッチす
る。そして、第２番目のテレビ信号の表示区間（カウン
タ２２１の計数値は“１”を示す）で、ラインバッファ
１４-1は第４ラインのビデオデータ、ラインバッファ１
４-3は第２ラインのビデオデータ、ラインバッファ１４
-4は第３ラインのビデオデータをラッチする。このよう
に、テレビ信号の各表示区間において３ライン分の有効
なビデオデータのラッチ処理を実行していく。
【００８０】また、テレビ信号の偶数フィールドのとき
には、第１番目のテレビ信号の表示区間（カウンタ２２
１の計数値は“０”を示す）で、ラインバッファ１４-1
は第１ラインのビデオデータ、ラインバッファ１４-2は
第２ラインのビデオデータ、ラインバッファ１４-3は第
３ラインのビデオデータをラッチする。第２番目のテレ
ビ信号の表示区間（カウンタ２２１の計数値は“１”を
示す）で、ラインバッファ１４-1は第５ラインのビデオ
データ、ラインバッファ１４-3は第３ラインのビデオデ
ータ、ラインバッファ１４-4は第４ラインのビデオデー
タをラッチする。このように、テレビ信号の各表示区間
において３ライン分の有効なビデオデータのラッチ処理
を実行していく。
【００８１】論理演算回路１６は、このラインバッファ
１４-1によるビデオデータのラッチ処理と、管理テーブ
ル２２０からの選択制御信号／補正係数の出力処理とを
うけて、ラインバッファ１４-iのラッチするビデオデー
タを約４５μSEC の時間を持って読み出す。そして、論
理演算回路１６は、テレビ信号の奇数フィールドのとき
には、第１番目のテレビ信号の表示区間で、第０ライン
のビデオデータと補正係数“０８（１０進法での０．
５）”との乗算値と、第１ラインのビデオデータと補正
係数“０８”との乗算値との加算値を算出して出力す
る。さらに、論理演算回路１６は、第２番目のテレビ信
号の表示区間で、第２ラインのビデオデータと補正係数
“０８”との乗算値と、第３ラインのビデオデータと補
正係数“０８”との乗算値との加算値を算出して出力す
る。このようにして、論理演算回路１６は、テレビ信号
の生成処理を実行していく。
【００８２】また、論理演算回路１６は、テレビ信号の
偶数フィールドのときには、第１番目のテレビ信号の表
示区間で、第１ラインのビデオデータと補正係数“０
８”との乗算値と、第２ラインのビデオデータと補正係
数“０８”との乗算値との加算値を算出して出力する。
そして、論理演算回路１６は、第２番目のテレビ信号の
表示区間で、第３ラインのビデオデータと補正係数“０
８”との乗算値と、第４ラインのビデオデータと補正係
数“０８”との乗算値との加算値を算出して出力する。
このようにして、論理演算回路１６は、テレビ信号の生
成処理を実行していく。
【００８３】このようにして、実施例１のビデオデータ
変換処理装置１は、変換対象となるＶＲＡＭ２のビデオ
データが６４０ドット×４００ラインの展開形式をとる
ときには、図１３に示すように、隣接する２ラインのビ
デオデータの信号レベルの平均値を算出することでイン
タレース走査をとる６４０ドット×４００ラインのテレ
ビ信号を生成していく。この平均化処理を伴う生成処理
に従って、フリッカレスのテレビ信号が生成されてい
く。 ＜ビデオデータが６４０ドット×４８０ライン＞一方、
変換対象となるＭＲＡＭ２のビデオデータが６４０ドッ
ト×４８０ラインの展開形式をとるときには、セレクタ
２２３は、“０”ないし“４”をサイクリックに出力す
るカウンタ２２２の計数値を選択して、管理テーブル２
２０に出力する。そして、これに対応して、管理テーブ
ル２２０は、図１０（ｂ）の管理データをサイクリック
に出力する。ここで、管理テーブル２２０が、テレビ信
号の水平同期信号の５個を周期として管理データをサイ
クリックに出力していく。その理由は、４８０ラインの
ビデオデータを４００ラインのテレビ信号に６：５の割
合で縮小していくためである。
【００８４】この管理テーブル２２０によるＬＷＴ出力
を受けて、コンパレータ２３１は、第１に、カウンタ２
２２の計数値が“０”を示すときに出力される“ＬＷＴ
−１９６”に応答して、カウンタ２３０の計数値が“１
９６”に達するタイミング時に、ＶＲＡＭ２の制御機構
に対して、前回の転送に続くビデオデータの転送指示を
発行する。第２に、コンパレータ２３１は、カウンタ２
２２の計数値が“１”を示すときに出力される“ＬＷＴ
−８１６”に応答して、カウンタ２３０の計数値が“８
１６”に達するタイミング時に、ＶＲＡＭ２の制御機構
に対して、前回の転送に続くビデオデータの転送指示を
発行する。第３に、コンパレータ２３１は、カウンタ２
２２の計数値が“３”を示すときに出力される“ＬＷＴ
＝５１６”に応答して、カウンタ２３０の計数値が“５
１６”に達するタイミング時に、ＶＲＡＭ２の制御機構
に対して、前回の転送に続くビデオデータの転送指示を
発行する。
【００８５】そして、この発行を受けて、ＶＲＡＭ２の
制御機構は、図１２のタイムチャートの太線に示すよう
に、若干のタイムロスを伴いつつ、テレビ信号の奇数フ
ィールドのときには、第０ラインのビデオデータを起点
として、４ラインずつのビデオデータを約８９μSEC の
時間をもって転送する。テレビ信号の偶数フィールドの
ときには、ＶＲＡＭ２の制御機構は、第１ラインのビデ
オデータを起点として４ラインずつのビデオデータを約
８９μSEC の時間をもって転送するように処理する。
【００８６】このビデオデータの転送処理を受けて、ラ
インバッファ１４-iは、図１２のタイムチャートに示す
ように、テレビ信号の各表示区間において３ライン分の
有効なビデオデータのラッチ処理を実行していく。図１
１のタイムチャートと、図１２のタイムチャートとを比
較すれば分かるように、変換対象となるＶＲＡＭ２のビ
デオデータが６４０ドット×４８０ラインの展開形式を
とるときには、コンパレータ２３１は、６４０ドット×
４００ラインの展開形式をとるときに比べて、短い周期
に従ってビデオデータの転送指示を発行する。これか
ら、奇数フィールドの第４番目のテレビ信号の表示区間
について見ると、６４０ドット×４００ラインの展開形
式をとるときには、図１１のタイムチャートに示すよう
に、第６ライン、第７ライン、第８ラインのビデオデー
タがラインバッファ１４-iにラッチされる。これに対し
て、６４０ドット×４８０ラインの展開形式をとるとき
には、図１２のタイムチャートに示すように、第７ライ
ン、第８ライン、第９ラインのビデオデータがラインバ
ッファ１４-iにラッチされる。このように、６４０ドッ
ト×４８０ラインの展開形式をとるときには、より高速
にビデオデータがラインバッファ１４-iにラッチされて
いく。
【００８７】論理演算回路１６は、このラインバッファ
１４-iによるビデオデータのラッチ処理と、管理テーブ
ル２２０からの選択制御信号／補正計数出力処理とを受
けて、ラインバッファ１４-iのラッチするビデオデータ
を約４５μSEC の時間をもって読み出しながら、上述の
（１）式の論理演算を実現しつつテレビ信号の生成処理
を実行していく。
【００８８】このようにして、実施例１のビデオデータ
変換処理装置１は、変換対象となるＶＲＡＭ２のビデオ
データが６４０ドット×４８０ラインの展開形式をとる
ときには、図１４に示すように、６ラインのビデオデー
タを５ラインのビデオデータに直線補間に従いつつ縮小
する。更に、ビデオデータ変換処理装置１は、この縮小
したビデオデータの隣接する２ラインの信号レベルの平
均値を延出することで、インタレース走査をとる６４０
ドット×４００ラインのテレビ信号を生成していく。こ
の縮小・平均化処理を伴う生成処理に従って、６４０ド
ット×４８０ラインのビデオデータの全てを反映させた
フリッカレスのテレビ信号が生成されていく。
【００８９】＜ビデオデータが３２０ドット×２００ラ
イン＞変換対象となるＶＲＡＭ２のビデオデータが３２
０ドット×２００ラインの展開形式をとるときには、Ｖ
ＲＡＭ２の制御機構は、通常、図１５に示すように、奇
数フィールドで、全２００ラインのビデオデータを転送
し、偶数フィールドでも、全２００ラインのビデオデー
タを転送する。
【００９０】この場合には、本発明のビデオデータ変換
処理装置１は動作する必要がない。これから、表示モー
ド情報が３２０ドット×２００ラインの展開形式を示す
ときには、図６に示したセレクタ１８は、ＲＧＢマトリ
クス回路１０により変換されたビデオデータを直接選択
するよう制御することで、ＶＲＡＭ２から送られてくる
ビデオデータをそのままＮＴＳＣエンコーダ１９に出力
していくよう動作する。なお、変換対象となるＶＲＡＭ
２のビデオデータが３２０ドット×２００ラインの展開
形式をとるときにあっても、ＶＲＡＭ２の制御機構の転
送制御処理に委ねないで、６４０ドット×４８０ライン
や６４０ドット×４００ラインのビデオデータのときの
ように、本発明のビデオデータ変換処理装置１が転送制
御処理を司るようにしてもよい。
【００９１】以上に説明した実施例１では、ビデオデー
タのライン数と、テレビ信号のライン数との縮小比率が
“２／３”よりも大きいことを想定して、テレビ信号の
生成に要するビデオデータのライン数が３ラインである
ことで説明したが、本発明はこれに限られるものでな
く、この縮小比率が“２／３”よりも小さいときにもそ
のまま適用できる。このときには、図１６に示すよう
に、テレビ信号の生成に要するビデオデータのライン数
は４ラインとなるので、それに合わせたハードウェア構
成と、管理テーブル２２０の管理データが用意される。
【００９２】このように、実施例１では、メモリ上に展
開される画像データをテレビ信号に変換するためのビデ
オデータ変換処理装置であって、メモリに展開される変
換前の画像データのライン数に対応したモード信号を管
理するモード管理機構３３を設ける。そして、このモー
ド信号を受け、メモリから全画像データからのデータ読
み出しを行ってテレビ信号に変換する読出制御機構３４
を備える。この読出制御機構３４は、読出処理にあたっ
て、モード信号に応じて画像データの変換法を変更する
ことによって、少なくとも複数のモード信号に対応した
画像データをテレビ信号に変換する。
【００９３】さらに、テレビ信号用の画像データは所定
ライン数であり、読出制御機構３４は、読出処理にあた
って、この所定ライン数とモード信号とに対応したライ
ン数の比で決定される予め決められた変換を画像データ
に行うことで、少なくとも複数のモード信号に対応した
画像データをテレビ信号に変換する。そして、この構成
において、読出処理にあたって、変換前の画像ライン数
がテレビ信号のライン数よりも大きい画像データを、テ
レビ信号のライン数を持つ画像データに変換する第１の
変換情報と、変換前の画像ライン数がテレビ信号のライ
ン数よりも小さい画像データをテレビ信号のライン数を
持つ画像データに変換する第２の変換情報とを少なくと
も管理テーブル２２０に備える。そして、読出処理にあ
たって、モード信号に応じて、第１の変換情報か第２の
変換情報のいずれかを選択して、この選択した変換情報
に従って画像データの変換を行うようにしてもよい。
【００９４】そして、この構成において、読出制御機構
３４は、モード信号に応じて、メモリから読み出される
データの読出範囲を変更するようにしてもよい。そし
て、読出制御機構３４は、テレビ信号のスキャン周波数
に応じて変換を行ってもよい。一方、本発明にかかる情
報処理装置は、プログラムを格納した媒体からの画像デ
ータを処理する処理機構３１を有してなり、この画像デ
ータは所定の画像モードを有する。この情報処理装置
は、複数のプログラムを処理でき、少なくとも２つのプ
ログラムの画像モードが異なるものとなる複数のプログ
ラムを実行する。このプログラムは、自己の画像データ
の画像モードに対応する情報又は指定する情報を格納し
たモードデータを有する。処理機構３１は、プログラム
に格納されたモードデータを受け取るとともに、プログ
ラムに格納された画像データを受け取る画像メモリ３２
と、画像メモリのデータをテレビ画像用の信号に変換す
る読出制御機構３４とを備える。この読出制御機構３４
は、モードデータに応じて、画像データに所定の変換を
施すことでテレビ画像用の信号を生成して出力する。
【００９５】そして、この構成において、画像モードの
異なる画像データは、データのライン数を異にし、モー
ドデータはこのライン数に対応したデータである。更
に、読出制御機構３４は、モードデータに応じて、画像
データをテレビ信号のライン数を持つ画像データに変換
する機能を有するようにしてもよい。そして、この構成
において、情報処理装置に外部のテレビ装置４０を接続
し、読出制御機構３４の出力する画像をテレビ装置４０
に表示していくようにしてもよい。そして、情報処理装
置は、１ハウジングの構成を採ることもできる。
【００９６】＜実施例２＞次に、本発明の実施例２を説
明する。図２１に第３の発明としてのビデオデータ変換
処理装置の実施例２の構成ブロック図を示す。ビデオデ
ータ変換処理装置は、半導体メモリ部２４-1，２４-2、
フォーマット変換処理部５０、ＮＴＳＣ同期信号発生部
６０、ＮＴＳＣエンコーダ部７０から構成される。半導
体メモリ部２４-1は、ＣＲＴモニタの６４０ドット×４
８０ラインなどの画像データを記憶するものであり、表
示ＥＶＥＮＲＡＭ２５-1，２６-1、レイア合成回路２７
-1、パレット２８-1から構成される。
【００９７】表示ＥＶＥＮＲＡＭ２５-1は、２画面モー
ドのレイア０のＥＶＥＮフィールド（２，４ライン目な
ど）の画像データを偶数アドレスに記憶する。表示ＥＶ
ＥＮＲＡＭ２６-1は、２画面モードのレイア１のＥＶＥ
Ｎフィールドの画像データを偶数アドレスに記憶する。
レイア合成回路２７-1は、ＥＶＥＮフィールドのレイア
０とレイア１との画像データを合成する。パレット２８
-1は、レイア合成回路２７-1から出力される画像データ
をＲＧＢ階調処理して、例えば、16000色、4096色の画
像データの中から256色、16色のＲＧＢデータを選択す
る。
【００９８】半導体メモリ部２４-2は、表示ＯＤＤＲＡ
Ｍ２５-2，２６-2、レイア合成回路２７-2、パレット２
８-2から構成される。表示ＯＤＤＲＡＭ２５-2は、２画
面モードのレイア０のＯＤＤフィールド（１，３ライン
目など）の画像データを奇数アドレスに記憶する。表示
ＯＤＤＲＡＭ２６-2は、２画面モードのレイア１のＯＤ
Ｄフィールドの画像データを奇数アドレスに記憶する。
レイア合成回路２７-2は、ＯＤＤフィールドのレイア０
とレイア１との画像データを合成する。パレット２８-2
は、レイア合成回路２７-2から出力される画像データを
ＲＧＢ階調処理して、例えば、16000色、4096色の表示
データの中から256色、16色のＲＧＢデータを選択す
る。
【００９９】ＮＴＳＣ同期信号発生部６０は、ＮＴＳＣ
同期信号を発生するものであり、Ｈカウンタ６２、Ｖカ
ウンタ６４、縮小率テーブル６６から構成される。Ｈカ
ウンタ６２は、テレビ信号の水平同期信号（Ｈシンク）
のクロック数をカウントする。Ｖカウンタ６４は、テレ
ビ信号の水平同期信号の数をカウントする。縮小率テー
ブル６６は、コンピュータＣＲＴ用のＲＧＢデータ（例
えば６４０ドット×４８０ライン）をテレビ装置４０の
ＲＧＢデータ（６４０ドット×４００ライン）に変換す
るための画像データの縮小率を格納する。
【０１００】フォーマット変換処理部５０は、半導体メ
モリ部２４-1，２４-2の画像データをテレビ装置４０の
表示フォーマットに変換するものであり、変換処理制御
部５２、演算処理部５４、ラインバッファ５６、フリッ
カ低減処理部５８、ラインバッファ５９から構成され
る。変換処理制御部５２は、ＮＴＳＣ同期信号発生部６
０からのＶカウント値と縮小率とに基づきデータの縮小
演算のための補間係数と半導体メモリ読み出しアドレス
とを発生し、この補間係数と半導体メモリ読み出しアド
レスとを演算処理部５４に出力する。
【０１０１】図２２に変換処理制御部の一例の構成ブロ
ック図を示す。図２２において、乗算器５２１は、Ｖカ
ウンタ６４からのＶカウント値と縮小率テーブル６６か
らの縮小率とを乗算して、半導体メモリ部２４-1，２４
-2の読出アドレスと半導体メモリ側補間係数を出力す
る。ここで、乗算出力の小数部が補間係数であり、乗算
器５２１のＹ端子から出力される。（１−Ｙ）演算器５
２２は１よりＹ端子からの小数部を減算する。セレクタ
５２５はＬＳＢ５２４からの制御信号によってＹ又は１
−Ｙとを切り換えることにより半導体メモリ２４-1，２
４-2の補間係数を出力する。
【０１０２】演算処理部５４は、半導体メモリ読出アド
レスに基づきパレット２８-1，２８-2から隣り合うＥＶ
ＥＮ及びＯＤＤフィールドの２つの表示ラインのＲＧＢ
データを読み出し、補間係数に基づき画面サイズを縮小
するための演算処理を行う。図２３に演算処理部の構成
ブロック図を示す。乗算器５４１は前記半導体メモリ部
２４-1の読出アドレスによって読み出したＲＧＢデータ
と半導体メモリ部２４-1の補間係数とを乗算する。乗算
器５４２は前記半導体メモリ部２４-2の読出アドレスに
よって読み出したＲＧＢデータと半導体メモリ部２４-2
の補間係数とを乗算する。加算器５４３は乗算器５４１
の乗算出力と乗算器５４２の乗算出力とを加算する。
【０１０３】ラインバッファ５６は、演算処理部５４で
演算されたＲＧＢデータを格納するラッチである。フリ
ッカー低減処理部５８は、ラインバッファ５６からの表
示ラインのＲＧＢデータと演算処理部５４からの表示ラ
インのＲＧＢデータとを平均処理することにより１ライ
ン分のＲＧＢデータを生成する。ラインバッファ５９は
フリッカ低減処理部５８で得られた１ライン分のＲＧＢ
データを格納するラッチである。ＮＴＳＣエンコーダ７
０は、前述した実施例１のＮＴＳＣエンコーダ１９及び
Ｄ／Ａコンバータ２０と同一構成である。
【０１０４】＜実施例２の動作＞図２４に実施例２のＯ
ＤＤフィールドのタイミングチャートを示し、図２５に
実施例２のＥＶＥＮフィールドのタイミングチャートを
示す。次に、このように構成されたビデオデータ変換処
理装置の動作を図面を参照して説明する。ここでは、例
えばコンピュータＣＲＴ用のＲＧＢデータが６４０ドッ
ト×４８０ラインであり、テレビ装置４０のＲＧＢデー
タが６４０ドット×４００ラインであるとする。この場
合には、表示画像データの縮小率は５／６である。
【０１０５】まず、表示ＥＶＥＮＲＡＭ２５-1に記憶さ
れたレイア０のＥＶＥＮフィールドの画像データと表示
ＥＶＥＮＲＡＭ２６-1に記憶されたレイア１のＥＶＥＮ
フィールドの画像データとをレイア合成回路２７-1が合
成する。この画像データをパレット２８-1では、ＲＧＢ
階調処理して、ＲＧＢデータを生成する。一方、表示Ｏ
ＤＤＲＡＭ２５-2に記憶されたレイア０のＯＤＤフィー
ルドの画像データと表示ＯＤＤＲＡＭ２６-2に記憶され
たレイア１のＯＤＤフィールドの画像データとをレイア
合成回路２７-2が合成する。この画像データをパレット
２８-2では、ＲＧＢ階調処理して、ＲＧＢデータを生成
する。
【０１０６】次に、変換処理制御部５２において、乗算
器５２１では、Ｖカウンタ６４からのＶカウント値と縮
小率テーブル６６からの縮小率とを乗算して、半導体メ
モリ読出アドレスと半導体メモリ側補間係数を得る。図
２６に半導体メモリ読出アドレス及び補間係数の算出を
示す。まず、図２４及び図２６を参照してＯＤＤフィー
ルドの動作を説明する。縮小すべき１ライン目の読み出
しにおいては、Ｖカウンタ値が１である。この場合に
は、乗算器５２１は、 １ライン×１／（5/6）＝１．２ と演算し、半導体メモリ部２４-1のＥＶＥＮフィールド
のライン目と半導体メモリ部２４-2のＯＤＤフィール
ドのライン目とを読出アドレスとする。図２６におい
て、ＶＲＡＭ読出アドレスの数字は読み出すべきライン
を示す。Ｖカウンタの数字はカウント値を示し、かっこ
内の数字は乗算出力としての表示位置を示す。そして、
補間係数０．２が乗算器のＹ端子から出力される。（１
−Ｙ）演算器５２２の結果が０．８となる。セレクタ５
２５の切り換えにより半導体メモリ部２４-1の補間係数
が０．２となり、半導体メモリ部２４-2の補間係数０．
８となる。
【０１０７】演算処理部５４では、１ライン目の表示範
囲期間中において、１ライン目の縮小演算を行う。すな
わち、乗算器５４１では、前記半導体メモリ部２４-1の
読出アドレスによって読み出したＥＶＥＮフィールドの
ライン目のＲＧＢデータと半導体メモリ部２４-1の補
間係数０．２とを乗算する。乗算器５４２では、前記半
導体メモリ部２４-2の読出アドレスによって読み出した
ＯＤＤフィールドのライン目のＲＧＢデータと半導体
メモリ部２４-2の補間係数０．８とを乗算する。加算器
５４３は乗算器５４１の乗算出力と乗算器５４２の乗算
出力とを加算する。その加算出力は １×０．８＋２×０．２＝１．２ となる。つまり、表示位置１．２に対応する縮小された
’ライン目のＲＧＢデータを得て、このＲＧＢデータ
をラインバッファ５６に格納する。
【０１０８】次に、１水平表示範囲期間の次のタイミン
グにおいて、縮小すべき２ライン目の読み出しでは、Ｖ
カウンタ値が２である。この場合には、乗算器５２１
は、 ２ライン×１／（5/6）＝２．４ と演算し、半導体メモリ部２４-1のＥＶＥＮフィールド
のライン目と半導体メモリ部２４-2のＯＤＤフィール
ドのライン目とを読出アドレスとする。そして、補間
係数０．４が乗算器のＹ端子から出力される。（１−
Ｙ）演算器■２２の結果が０．６となる。セレクタ５２
５の切り換えにより半導体メモリ部２４-1の補間係数が
０．６となり、半導体メモリ部２４-2の補間係数０．４
となる。
【０１０９】演算処理部５４では、１ライン目の表示範
囲期間中において、１ライン目の縮小演算を行う。すな
わち、乗算器５４１では、前記半導体メモリ部２４-1の
読出アドレスによって読み出したＥＶＥＮフィールドの
ライン目のＲＧＢデータと半導体メモリ部２４-1の補
間係数０．６とを乗算する。乗算器５４２では、前記半
導体メモリ部２４-2の読出アドレスによって読み出した
ＯＤＤフィールドのライン目のＲＧＢデータと半導体
メモリ部２４-2の補間係数０．４とを乗算する。その加
算出力は ２×０．６＋３×０．４＝２．４ となる。つまり、表示位置２．４に対応する縮小された
’ライン目のＲＧＢデータを得る。
【０１１０】次に、フリッカー低減処理部５８では、ラ
インバッファ５６からの’ライン目の縮小ＲＧＢデー
タと演算処理部５４からの’ライン目の縮小ＲＧＢデ
ータとを平均処理することにより１ライン分のＲＧＢデ
ータを生成する。ここでは、フリッカー低減処理部５８
は、対象となる夫々のラインのＲＧＢデータに対して重
み係数０．５の重み付けを行うことで平均処理を行う。
平均処理された”ラインのＲＧＢデータは ’ラインのＲＧＢデータ×０．５＋’ラインのＲＧ
Ｂデータ×０．５ となる。このような平均処理を行うことでインターレス
特有のフリッカを低減することができる。さらに、ライ
ンバッファ５９にフリッカ低減処理部５８で得られた
”ラインのＲＧＢデータを格納する。そして、次の水
平表示範囲期間において、ラインバッファ５９から”
ラインのＲＧＢデータを読み出し、ＮＴＳＣエンコーダ
１９によってＹＣＶデータに変換する。さらにＤ／Ａコ
ンバータ２０によってＹＣＶデータをアナログ信号に変
換しテレビ装置４０に表示する。
【０１１１】さらに、次の水平表示範囲期間（３ライン
目）においては、乗算器５２１は、 ３ライン×１／（5/6）＝３．６ と演算し、半導体メモリ部２４-1のＥＶＥＮフィールド
のライン目と半導体メモリ部２４-2のＯＤＤフィール
ドのライン目とを読出アドレスとする。乗算器５４１
は、ＥＶＥＮフィールドのライン目のＲＧＢデータと
補間係数０．６とを乗算し、乗算器５４２は、ＯＤＤフ
ィールドのライン目のＲＧＢデータと補間係数０．４
とを乗算する。その加算出力は ３×０．４＋４×０．６＝３．６ となる。つまり、表示位置３．６に対応する縮小された
’ライン目のＲＧＢデータを得て、このＲＧＢデータ
をラインバッファ５６に格納する。
【０１１２】次のタイミングにおいて、縮小すべき３ラ
イン目の読み出しでは、乗算器５２１は、 ４ライン×１／（5/6）＝４．８ と演算し、半導体メモリ部２４-1のＥＶＥＮフィールド
のライン目と半導体メモリ部２４-2のＯＤＤフィール
ドのライン目とを読出アドレスとする。乗算器５４１
は、ＥＶＥＮフィールドのライン目のＲＧＢデータと
補間係数０．２とを乗算し、乗算器５４２は、ＯＤＤフ
ィールドのライン目のＲＧＢデータと補間係数０．８
とを乗算する。その加算出力は ４×０．２＋５×０．８＝４．８ となる。つまり、表示位置４．８に対応する縮小された
’ライン目のＲＧＢデータを得る。
【０１１３】次に、フリッカー低減処理部５８で平均処
理された”ラインのＲＧＢデータは’ラインのＲＧ
Ｂデータ×０．５＋’ラインのＲＧＢデータ×０．５
となる。さらに、ラインバッファ５９を介して”ライ
ンのＲＧＢデータを、次の水平表示範囲期間において読
み出し、ＮＴＳＣエンコーダ１９、Ｄ／Ａコンバータ２
０を介してテレビ装置４０に表示する。
【０１１４】このようにして、図２４に示すように、平
均処理されたＯＤＤフィールドの”、”、”ライ
ン・・・と順次テレビ装置４０に表示されていく。次
に、図２５及び図２６を参照してＥＶＥＮフィールドの
動作を説明する。まず、図示しない読出制御部によって
Ｖカウント値を最初に２とする。縮小すべき２ライン目
の読み出しにおいては、図２５（ｂ）に示すようにＥＶ
ＥＮフィールドのライン目とＯＤＤフィールドのラ
イン目とを読み出し、表示位置２．４に対応する縮小さ
れた’ライン目のＲＧＢデータを得て、このＲＧＢデ
ータをラインバッファ５６に格納する。そして、次のタ
イミングにおいて、Ｖカウント値を３とし、ＥＶＥＮフ
ィールドのライン目とＯＤＤフィールドのライン目
とを読み出し、表示位置３．６に対応する縮小された
’ライン目のＲＧＢデータを得る。さらに、フリッカ
低減処理部により’ライン目のＲＧＢデータと’ラ
イン目のＲＧＢデータとの夫々に重み係数０．５を乗算
して”ライン目のＲＧＢデータを得る。そして、この
”ライン目のＲＧＢデータをテレビ装置４０に表示す
る。
【０１１５】このようにして、図２５（ｂ）に示すよう
に、平均処理されたＥＶＥＮフィールドの”、”、
”ライン・・・と順次テレビ装置４０に表示され、１
フレーム画面が表示されることになる。このように実施
例２によれば、パソコン画像を高価な専用モニタを用い
ずに画面サイズを縮小することによりモニタに表示され
る画面が全て家庭用テレビで見ることができる。フリッ
カー低減処理を行っているので、家庭用テレビでもちら
つきが目立たない。
【０１１６】また、ＥＶＥＮおよびＯＤＤフィールドに
対応する半導体メモリ部を設けたので、実施例１よりも
フォーマット変換処理部の構成を簡単化することができ
る。さらに、フォーマット変換処理部の構成が簡単にな
るので、演算処理をあるタイミング期間中に高速で行う
必要がなくなる。
【０１１７】＜実施例２の変形例１の構成＞図２７に実
施例２の変形例１の構成ブロック図を示す。変形例１は
実施例２に対してフォーマット変換処理部５０ａが異な
る。すなわち、ｎライン目のＲＧＢデータを格納するラ
インバッファ５６-1と、（ｎ＋１）ライン目のＲＧＢデ
ータを格納するラインバッファ５６-2とを備える。ライ
ンバッファ５６-1、５６-2は演算処理部５４ａとフリッ
カ低減処理部５８ａに接続される。フリッカ低減処理部
５８ａはラインバッファ５６-1、５６-2及びパレット２
８-2からの３つのラインのＲＧＢデータの平均処理を行
う。その他の構成は実施例２の構成と同一であり、同一
部分は同一符号を付して説明する。
【０１１８】＜変形例１の動作＞図２８に変形例１のＯ
ＤＤフィールドのタイミングチャートを示し、図２９に
変形例１のＥＶＥＮフィールドのタイミングチャートを
示す。ここでも表示画像データの縮小率は５／６とす
る。
【０１１９】まず、図２８を参照してＯＤＤフィールド
の動作を説明する。まず、Ｖカウント値を１とし、縮小
すべき１ライン目の読み出しにおいては、図２８に示す
ようにＥＶＥＮフィールドのライン目とＯＤＤフィー
ルドのライン目とを読み出し、表示位置１．２に対応
する縮小された’ライン目のＲＧＢデータをラインバ
ッファ５６-1に格納する。
【０１２０】次のタイミングにおいて、Ｖカウント値を
２とし、ＥＶＥＮフィールドのライン目とＯＤＤフィ
ールドのライン目とを読み出し、表示位置２．４に対
応する縮小された’ライン目のＲＧＢデータをライン
バッファ５６-2に格納する。さらに、次のタイミングに
おいて、Ｖカウント値を３とし、ＥＶＥＮフィールドの
ライン目とＯＤＤフィールドのライン目とを読み出
し、表示位置３．６に対応する縮小された’ライン目
のＲＧＢデータを得る。
【０１２１】さらに、フリッカ低減処理部５８ａでは、 ’ラインのＲＧＢデータ×０．２５＋’ラインのＲ
ＧＢデータ×０．５＋’ラインのＲＧＢデータ×０．
２５ の演算を行うことにより、”ライン目のＲＧＢデータ
を得る。そして、この”ライン目のＲＧＢデータをテ
レビ装置４０に表示する。このような平均処理を行うこ
とで実施例２よりもさらに、インターレス特有のフリッ
カを低減することができる。このようにして、図２８に
示すように、平均処理されたＯＤＤフィールドの”、
”、”ライン・・・が順次テレビ装置４０に表示さ
れていく。
【０１２２】さらに、同様な要領で図２９に示すよう
に、平均処理されたＥＶＥＮフィールドの”、”、
”ライン・・・と順次テレビ装置４０に表示され、１
フレーム画面が表示されることになる。
【０１２３】＜実施例２の変形例２＞図３０に実施例２
の変形例２の構成ブロック図を示す。変形例２は実施例
２に対して半導体メモリ部２４-1，２４-2とフォーマッ
ト変換処理部５０との間にＲＧＢマトリクス回路１０−
１を設けた点にある。このＲＧＢマトリクス回路１０−
１は、半導体メモリ部２４-1，２４-2からのＲＧＢ表色
系データをテレビ信号のＹＵＶ表色系データに変換す
る。すなわち、ＲＧＢマトリクス回路１０−１は、ＲＧ
Ｂデータから輝度信号Ｙと色差信号とを生成するので、
ラインバッファ５６のメモリ容量を低減することができ
る。
【０１２４】＜前記変換処理制御部の変形例＞図３１に
前記変換処理制御部５２，５２ａの変形例としての変換
処理制御部５２ｂを示す。この変換処理制御部５２ｂ
は、リードオンリーメモリ５２６（以下、ＲＯＭと称す
る。）から構成され、このＲＯＭ５２６にはテーブルを
有する。このテーブルはＶカウンタ値と縮小率とに対応
付けて半導体メモリ部２４-1，２４-2の読出アドレス及
び半導体メモリ部２４-1，２４-2の補間係数が格納され
ている。
【０１２５】この場合には、Ｖカウンタ値と縮小率とが
与えられると、このＲＯＭ５２６のテーブルを参照して
半導体メモリ部２４-1，２４-2の読出アドレス及び半導
体メモリ部２４-1，２４-2の補間係数を読み出すので、
演算処理を行うことがなく、処理を高速化できる。この
ような変換処理制御部５２ｂを実施例２、実施例２の変
形例１、実施例２の変形例２の変換処理制御部の代わり
に用いてもよい。
【０１２６】＜前記演算処理部の変形例＞図３２に前記
演算処理部５４，５４ａの変形例としての演算処理部５
４ｂを示す。この演算処理部５４ｂは、ＲＯＭ５４４か
ら構成され、このＲＯＭ５４４にはテーブルを有する。
このテーブルは半導体メモリ部２４-1，２４-2の読出デ
ータと半導体メモリ部２４-1の補間係数とに対応付けて
演算結果データが格納されている。この場合にも、前記
変換処理制御部の変形例と同様な効果が得られる。
【０１２７】＜実施例３＞次に、本発明の実施例３につ
いて説明する。第４の発明のとしての実施例３はＮＴＳ
Ｃ信号を発生するための情報処理装置に関し、この情報
処理装置はＶＲＡＭのデータをハードウェアにより画像
の縦方向縮小及びフリッカレス処理されたテレビ信号に
変換するものである。
【０１２８】図３３に実施例３の構成ブロック図を示
す。直線補間回路８０は、画像の縦方向に直線補間を行
うことにより画像データを縮小するものであり、ライン
バッファ８１、５／６縮小演算回路８２、セレクタ８３
から構成される。ラインバッファ８１は図示しないＶＲ
ＡＭからの６４０ドット×４８０ラインのＲＧＢデータ
を格納する。５／６縮小演算回路８２はラインバッファ
８１からのＲＧＢデータとＶＲＡＭからのＲＧＢデータ
とを６４０ドット×４００ラインのテレビ信号に変換す
るために画像の縦方向に対して５／６に縮小演算する。
セレクタ８３はモードセレクト信号によってＶＲＡＭか
らのＲＧＢデータまたは５／６に縮小されたＲＧＢデー
タのいずれかを選択する。この直線補間回路８０にはフ
ィールドバッファ回路８４が接続される。
【０１２９】フィールドバッファ回路８４は、直線補間
回路８０から順次出力されてくるＲＧＢデータを一時記
憶し、所定のタイミングで出力するものであり、フリッ
プフロップ回路８５-1（以下、ＦＦ回路と称する。），
８５-2、ＥＶＥＮフィールドバッファ８６-1，ＯＤＤフ
ィールドバッファ８６-2から構成される。ＦＦ回路８５
-1及びＦＦ回路８５-2は、セレクタ８３から出力される
ＲＧＢデータを２５／２ＭＨｚで読み出す。ＥＶＥＮフ
ィールドバッファ８６-1は、主制御部９１の制御の下に
ＥＶＥＮフィールドのＲＧＢデータを順次格納していき
１フィールド分格納する。ＯＤＤフィールドバッファ８
６-2は、主制御部９１の制御の下にＯＤＤフィールドの
ＲＧＢデータを順次格納していき１フィールド分格納す
る。
【０１３０】ＮＴＳＣ同期信号発生回路９４は、ＮＴＳ
Ｃの水平同期信号と垂直同期信号とＮＴＳＣ表示クロッ
ク信号とＥＶＥＮ及びＯＤＤモード信号を生成する。前
記フィールドバッファ回路８４にはフィールドバッファ
制御回路９０が接続される。このフィールドバッファ制
御回路９０はフィールドバッファ回路８４に対してＲＧ
Ｂデータの書き込み及び読み出しを制御するものであ
り、主制御部９１、ＣＲＴＣ制御部９２から構成され
る。
【０１３１】ＣＲＴＣ制御部９２は、コンピュータＣＲ
Ｔを制御するものであり、ＦＦ回路８４-1、８４-2にＲ
ＧＢデータを２５／２ＭＨｚで読み出すための制御信号
を与える。主制御部９１は、ＮＴＳＣ同期信号発生回路
９４からの水平同期信号，垂直同期信号，ＥＶＥＮ及び
ＯＤＤモード信号に基づき、ＥＶＥＮフィールドバッフ
ァ８６-1に対してＥＶＥＮフィールドのＲＧＢデータの
書き込み及び読み出しを制御し、ＯＤＤフィールドバッ
ファ８５-2に対してＯＤＤフィールドのＲＧＢデータの
書き込み及び読み出しを制御する。
【０１３２】加算器８７は、ＥＶＥＮフィールドバッフ
ァ８６-1からのＥＶＥＮフィールドのＲＧＢデータとＯ
ＤＤフィールドバッファ８５-2からのＯＤＤフィールド
のＲＧＢデータとを加算することによりフリッカを低減
すると共に１フレーム分のＲＧＢデータを出力する。こ
の加算器８７にはエンコーダ回路８８が接続される。エ
ンコーダ回路８８は、ＦＦ回路８９ａ、Ｄ／Ａコンバー
タ８９ｂから構成される。ＦＦ回路８９ａは、ＮＴＳＣ
同期信号発生回路９４からのＮＴＳＣ表示クロック信号
により加算器８７のＲＧＢデータを１４．３ＭＨｚで読
み出してＤ／Ａコンバータ８９ｂに出力する。Ｄ／Ａコ
ンバータ８９ｂはＲＧＢデータを図示しないテレビ装置
４０に適したアナログデータに変換する。
【０１３３】＜実施例３の動作＞次に実施例３の動作を
説明する。まず、図示しないＶＲＡＭからの６４０ドッ
ト×４８０ラインのＲＧＢデータは、ラインバッファ８
１に格納される。そして、ラインバッファ８１からの１
つ前のＲＧＢデータとＶＲＡＭからのＲＧＢデータと
は、５／６縮小演算回路８２によって画像の縦方向に対
して５／６に縮小演算される。さらにＶＲＡＭからのＲ
ＧＢデータまたは５／６に縮小されたＲＧＢデータのい
ずれかのデータがモードセレクト信号を受けたセレクタ
８３によって選択される。
【０１３４】次に、セレクタ８３から出力されるＲＧＢ
データは、ＣＲＴＣ制御部９２からの制御信号を受けた
ＦＦ回路８５-1及びＦＦ回路８５-2によって２５／２Ｍ
Ｈｚのタイミング信号で読み出される。さらに、ＮＴＳ
Ｃ同期信号発生回路９４によって生成されたＮＴＳＣの
水平同期信号，垂直同期信号，ＥＶＥＮ及びＯＤＤモー
ド信号が主制御部９１に入力する。すると、主制御部９
１は、ＮＴＳＣの水平同期信号，垂直同期信号，ＥＶＥ
Ｎ及びＯＤＤモード信号に基づき、書き込みタイミング
信号及び読み出しタイミング信号を生成してＥＶＥＮフ
ィールドバッファ８６-1、ＯＤＤフィールドバッファ８
５-2に出力する。そして、書き込みタイミング信号によ
ってＥＶＥＮフィールドバッファ８６-1にはＥＶＥＮフ
ィールドのＲＧＢデータが順次格納されていく。また、
ＯＤＤフィールドバッファ８６-2にはＯＤＤフィールド
のＲＧＢデータが順次格納されていく。さらに、１フィ
ールド分のＲＧＢデータがＥＶＥＮフィールドバッファ
８６-1、ＯＤＤフィールドバッファ８６-2に格納された
時点で読み出しタイミング信号によって加算器８７に読
み出される。
【０１３５】次に、ＥＶＥＮフィールドバッファ８６-1
からのＥＶＥＮフィールドのＲＧＢデータとＯＤＤフィ
ールドバッファ８５-2からのＯＤＤフィールドのＲＧＢ
データとは、加算器８７によって加算されて、１フレー
ム分のＲＧＢデータが出力される。この加算によって画
像のフリッカを低減することができる。そして、加算器
８７のＲＧＢデータは、ＮＴＳＣ同期信号発生回路９４
からのＮＴＳＣ表示クロック信号を受けたＦＦ回路８９
ａによって１４．３ＭＨｚで読み出され、Ｄ／Ａコンバ
ータ８９ｂによってアナログデータに変換される。
【０１３６】このような構成によれば、ＶＲＡＭのデー
タをハードウェアにより画像を縦方向に縮小してテレビ
信号に変換し、さらに、フィールド単位でテレビ信号を
読み出すので、既存のソフトウェアを変更することなく
安価な家庭用ＴＶ装置で画像データを表示することがで
きる。すなわち、実施例１及び実施例２では、水平同期
信号のクロック数をカウントして１水平ライン毎にテレ
ビ装置４０に読み出していたが、実施例３では１フィー
ルド分のラインデータがバッファに格納された時点で読
み出している。
【０１３７】なお、一枚のＴＶ画面で表示できるラスタ
数は２２０本である。このため、インターレス表示を行
うと縦ドット数が４４０を越えるので、画面をはみ出し
てしまう。縮小機能によりもっと大きな画面、例えば横
６４０×縦４８０ドットでも画面が欠けることなく表示
できる。また、加算器８７を用いるので、高精細画像
（垂直解像度が高い。）がインターレス表示したときに
生ずるフリッカが低減でき、見易い画面になる。
【０１３８】なお、実施例３では、直線補間回路８０の
後にフィールドバッファ回路８４を設けるようにした
が、例えば直線補間回路８０の前にフィールドバッファ
回路８４を設けるようにしても実施例３と同様な効果が
ある。さらに、実施例３のフィールドバッファ回路８４
を加算器８７とエンコーダ８８との間に設けるようにし
てもよい。
【０１３９】＜実施例３の変形例１＞実施例３の変形例
１はトランスバーサルフィルター１００をフィールドバ
ッファ８４−１，８４−２の入力側または出力側に設け
たものである。図３４にトランスバーサルフィルターの
構成図を示す。トランスバーサルフィルター１００は複
数のフィルター１０２−ｉ（ｉは１〜ｎ）と、加算器１
０４とを備える。
【０１４０】このような構成によれば、フィルター１０
２−１でＮライン目のＲＧＢデータに対して例えば低域
フィルタリングし、フィルター１０２−２で（Ｎ＋１）
ライン目のＲＧＢデータに対して低域フィルタリングす
る。このように各々のフィルター１０２−ｉで各々のラ
インのＲＧＢデータを低域フィルタリングした後、加算
器１０４で各々のフィルター１０２−ｉの出力を加算す
る。
【０１４１】このようにすれば、実施例３で生ずるフリ
ッカをさらに低減することができ、さらに見易い画面に
なる。
【０１４２】＜実施例３の変形例２＞実施例３の変形例
２は直線補間回路１１０をフィールドバッファ回路８４
の出力側に設けたものである。なお、直線補間回路１１
０をフィールドバッファ回路８４の入力側に設けてもよ
い。図３５に直線補間回路１１０の構成図を示す。この
直線補間回路１１０は、カウンタ１１１、補間係数テー
ブル１１２、乗算器１１３，１１４、ラインバッファ１
１５、加算器１１６，１１７から構成される。
【０１４３】カウンタ１１１は水平同期信号のクロック
数をカウントする。補間係数テーブル１１２は補間係数
値を格納しており、図３６にその一例を示す。図３６に
おいて、補間係数テーブル１１２はカウンタ１１１のカ
ウント値に対応して補間係数テーブル値を格納してい
る。例えば、カウント値０に対応して補間係数テーブル
値８（２進数で１０００）が格納されている。乗算器１
１３は補間係数テーブル１１２からの補間係数テーブル
値を画像データに乗算する。ラインバッファ１１４は画
像データを格納する。加算器１１６は補間係数テーブル
１１２からの補間係数テーブル値に所定値を加算する。
乗算器１１５は加算器１１６の出力をラインバッファか
らの画像データに乗算する。加算器１１７は、乗算器１
１３の出力に乗算器１１５の出力を加算して出力する。
【０１４４】このような構成によれば、画像を縮小する
ことができる。 ＜実施例３の変形例３＞実施例３の変形例３は直線補間
回路１２０をフィールドバッファ回路８４の出力側に設
けたものである。図３７に直線補間回路１２０の構成図
を示す。この直線補間回路１２０は、カウンタ１２１、
ラインバッファ１２２、ＲＯＭ１２３から構成される。
カウンタ１１１は水平同期信号のクロック数をカウント
する。ラインバッファ１２２は画像データを格納する。
ＲＯＭ１２３はルックアップテーブルからなり、カウン
タ１２１からのカウント値と画像データとラインバッフ
ァ１２２からの画像データとに対応して縮小すべき画像
データとしての演算結果データを格納している。
【０１４５】このような構成によれば、ＲＯＭ１２３の
内容を参照するのみで簡単に画像を縮小することができ
る。
【０１４６】
【発明の効果】以上説明したように、本発明のビデオデ
ータ変換処理装置と情報処理装置に従うことで、単一の
ハードウェア構成に従いつつ、ＶＲＡＭ上に展開される
種々の展開形式をとるビデオデータから表示性能の優れ
たテレビ信号を、ユーザの操作を介することなく自動的
に生成できる。
【図面の簡単な説明】
【図１】 第１の発明の原理図である。
【図２】 第２の発明の原理図である。
【図３】 第３の発明の原理図である。
【図４】 第４の発明の原理図である。
【図５】 本発明を内蔵する情報処理装置のシステム構
成図である。
【図６】 本発明のビデオデータ変換処理装置の回路構
成の一実施例である。
【図７】 本発明のビデオデータ変換処理装置の回路構
成の一実施例である。
【図８】 補正計数の算出のための説明図である。
【図９】 補正計数の算出のための説明図である。
【図１０】 管理テーブルの管理データの一実施例であ
る。
【図１１】 実施例の動作処理のタイムチャートであ
る。
【図１２】 実施例の動作処理のタイムチャートであ
る。
【図１３】 テレビ信号生成処理の説明図である。
【図１４】 テレビ信号生成処理の説明図である。
【図１５】 テレビ信号生成処理の説明図である。
【図１６】 補正計数の導出のための説明図である。
【図１７】 ディスプレイ画面の画面構成図である。
【図１８】 マルチＣＲＴの説明図である。
【図１９】 スキャンコンバータの説明図である。
【図２０】 スキャンコンバータの使用画面の説明図で
ある。
【図２１】 実施例２の構成ブロック図である。
【図２２】 変換処理制御部の構成ブロック図である。
【図２３】 演算処理部の構成ブロック図である。
【図２４】 ＯＤＤフィールドのタイミングチャートを
示す図である。
【図２５】 ＥＶＥＮフィールドのタイミングチャート
を示す図である。
【図２６】 ＶＲＡＭ読出アドレス及び補間係数の算出
を示す図である。
【図２７】 実施例２の変形例１の構成ブロック図であ
る。
【図２８】 変形例１のＯＤＤフィールドのタイミング
チャートを示す図である。
【図２９】 変形例１のＥＶＥＮフィールドのタイミン
グチャートを示す図である。
【図３０】 実施例２の変形例２の構成ブロック図であ
る。
【図３１】 変換処理制御部の変形例の構成ブロック図
である。
【図３２】 演算処理部の変形例の構成ブロック図であ
る。
【図３３】 実施例３の構成ブロック図である。
【図３４】 トランスバーサルフィルターを示す図であ
る。
【図３５】 直線補間回路の変形例２の構成ブロック図
である。
【図３６】 補間係数テーブルの内容を示す図である。
【図３７】 直線補間回路の他の例の構成ブロック図で
ある。
【符号の説明】
１・・ビデオデータ変換処理装置 ２・・ＶＲＡＭ ３・・ラインバッファ手段 ４・・生成手段 ５・・第１のカウンタ手段 ６・・第２のカウンタ手段 ７・・テーブル手段 ８・・発行手段 ２４−１・・偶数記憶手段 ２４−２・・奇数記憶手段 ３１・・処理機構 ３２・・画像メモリ ３３・・モード管理手段 ３４・・変換処理手段 ４０・・テレビ装置 ５０・・フォーマット変換処理手段 ５２・・変換処理制御手段 ５４・・演算処理手段 ５６・・ラインバッファ ５８・・平均処理手段 ６０・・信号発生手段 ８０・・直線補間手段 ８４・・フィールドバッファ ８８・・エンコーダ回路 ９０・・フィールドバッファ制御手段 ９４・・同期信号発生手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 和則 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 滝上 明夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 佐藤 泰雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 伊東 千秋 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 青木 洋一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】 ＶＲＡＭ上に展開される複数種類の展開
    形式をとるビデオデータをテレビ信号に変換するための
    ビデオデータ変換処理装置であって、 ＶＲＡＭに対して、変換対象となるビデオデータとテレ
    ビ信号とのライン数比により規定される周期に応じて、
    前回に続く連続する一連のビデオデータの送出指示を発
    行する発行手段（８）と、 前記発行手段（８）の発行指示に応答して転送されてく
    るビデオデータをライン単位にサイクリックにラッチす
    る複数のラインバッファ手段（３）と、 ＶＲＡＭに展開される可能性のあるビデオデータの展開
    形式に対応して用意される補間係数の内の変換対象とな
    るビデオデータの展開形式の示す補間係数を、テレビ信
    号の水平同期信号に同期させて、前記ラインバッファ手
    段（３）のラッチするビデオデータに乗算し、これらの
    乗算値に加算処理を施すことでテレビ信号を生成する生
    成手段（４）とを備えたことを特徴とするビデオデータ
    変換処理装置。
  2. 【請求項２】 請求項１において、前記生成手段（４）
    は、前記補間係数として予め設定された所定値を用いて
    テレビ信号ラインの対応ビデオデータラインに隣接する
    ２つのビデオデータラインのビデオデータを直線補間す
    ることで信号レベルを求め、該テレビ信号ラインに隣接
    するテレビ信号ラインの信号レベルの平均を求めること
    によりテレビ信号を生成することを特徴とするビデオデ
    ータ変換処理装置。
  3. 【請求項３】 請求項１において、前記生成手段（４）
    は、前記補間係数として予め設定された所定値を用いて
    テレビ信号ラインの対応ビデオデータラインに隣接する
    ２つのビデオデータラインの信号レベルの平均を求める
    ことによりテレビ信号を生成することを特徴とするビデ
    オデータ変換処理装置。
  4. 【請求項４】 請求項１ないし請求項３のいずれかにお
    いて、前記発行手段（８）の発行指示に応答して転送さ
    れてくるＶＲＡＭからのビデオデータは、先頭ラインの
    ビデオデータを転送起点とするものと、先頭ラインの次
    ラインのビデオデータを転送起点とするものとの交互で
    もって構成されることを特徴とするビデオデータ変換処
    理装置。
  5. 【請求項５】 請求項１ないし請求項４のいずれかにお
    いて、前記ラインバッファ手段（３）は、生成手段
    （４）によるテレビ信号の生成処理に必要となるビデオ
    データライン数よりも多く設けられ、 前記発行手段（８）は、ラインバッファ手段（３）への
    ビデオデータの書込処理時にあっても、生成手段（４）
    によるテレビ信号の生成処理に必要となるビデオデータ
    を格納するラインバッファ手段（３）の数が確保できる
    タイミングでもって、ビデオデータの送出指示を発行す
    ることを特徴とするビデオデータ変換処理装置。
  6. 【請求項６】 請求項１ないし請求項５のいずれかにお
    いて、前記ラインバッファ手段（３）へのビデオデータ
    の書込速度は、ラインバッファ手段（３）からのビデオ
    データの読出速度よりも高速で実行されるよう構成され
    ることを特徴とするビデオデータ変換処理装置。
  7. 【請求項７】 請求項１ないし請求項６のいずれかにお
    いて、テレビ信号の水平同期信号を変換対象となるビデ
    オデータの展開形式により規定される周期でもってサイ
    クリックに計数するカウンタ手段（５）と、 ビデオデータの展開形式により規定される周期性を持つ
    複数種類の補間係数を管理し、変換対象となるビデオデ
    ータの展開形式に対応付けて用意されている補間係数の
    内の前記カウンタ手段（５）の該計数値の示すものを生
    成手段（４）に供給するテーブル手段（７）とを備える
    ことを特徴とするビデオデータ変換処理装置。
  8. 【請求項８】 請求項１ないし請求項６のいずれかにお
    いて、テレビ信号の水平同期信号を変換対象となるビデ
    オデータの展開形式により規定される周期でもってサイ
    クリックに計数する第１のカウンタ手段（５）と、 テレビ信号の水平同期信号からのクロック数を計数する
    第２のカウンタ手段（６）と、 ビデオデータの展開形式により規定される周期性を持つ
    複数種類の補間係数とテレビ信号の水平同期信号からの
    規定の判定クロック数とを管理し、変換対象となるビデ
    オデータの展開形式に対応付けて用意されている補間係
    数の内の該計数値の示すものを生成手段（４）に供給す
    るとともに、該計数値の指す判定クロック数を出力する
    テーブル手段（７）とを備え、 前記発行手段（８）は、前記テーブル手段（７）の出力
    する判定クロック数と、前記第２のカウンタ手段（６）
    の計数値とを比較することでＶＲＡＭに対してビデオデ
    ータの送出指示を発行することを特徴とするビデオデー
    タ変換処理装置。
  9. 【請求項９】 請求項１ないし請求項８のいずれかにお
    いて、前記生成手段（４）は、前記複数のラインバッフ
    ァ手段（３）の内のテレビ信号の生成処理に必要となる
    ビデオデータライン数のラインバッファを選択する複数
    の選択手段と、 複数の選択手段に対応して設けられるととともに選択さ
    れたラインバッファ手段からの夫々のビデオデータに対
    して夫々の補間係数を乗算する複数の乗算器と、 複数の乗算器の夫々の乗算出力を加算する加算器とを有
    することを特徴とするビデオデータ変換処理装置。
  10. 【請求項１０】 請求項９において、前記複数の選択手
    段は、ラインバッファ手段（３）へのビデオデータの書
    込処理時に、生成手段（４）によるテレビ信号の生成処
    理に必要となるラインバッファ手段（３）から読み出さ
    れたビデオデータを前記複数の乗算器に出力することを
    特徴とするビデオデータ変換処理装置。
  11. 【請求項１１】 請求項９において、前記ラインバッフ
    ァ手段（３）を４つ設け、１つのラインバッファ手段に
    ビデオデータを書込処理している時に、他の３つのライ
    ンバッファ手段（３）に既に格納されたビデオデータを
    ３つの選択手段で選択して、３つの乗算器に出力するこ
    とを特徴とするビデオデータ変換処理装置。
  12. 【請求項１２】 請求項１ないし請求項８のいずれかに
    おいて、ＶＲＡＭから転送されてくるビデオデータに対
    して、生成手段（４）による生成処理を施すか否かを選
    択制御して、変換対象となるビデオデータの展開形式に
    従って選択制御処理を実行する選択手段を備えたことを
    特徴とするビデオデータ変換処理装置。
  13. 【請求項１３】 メモリ上に展開される画像データをテ
    レビ信号に変換するためのビデオデータ変換処理装置で
    あって、 前記メモリに展開される変換前の画像データのライン数
    に対応したモード信号を管理するモード管理手段（３
    ３）と、 このモード信号を受け、上記メモリから全画像データか
    らのデータの読み出しを行ってテレビ信号に変換する変
    換処理手段（３４）とを備え、 前記変換処理手段（３４）は、前記読出処理にあたっ
    て、前記モード信号に応じて画像データの変換法を更新
    することで少なくとも複数のモード信号に対応した画像
    データをテレビ信号に変換することを特徴とするビデオ
    データ変換処理装置。
  14. 【請求項１４】 請求項１３において、前記テレビ信号
    用の画像データは所定ライン数であり、 前記変換処理手段（３４）は、前記読出処理にあたっ
    て、前記所定ライン数と前記モード信号とに対応したラ
    イン数の比で決定される予め決められた変換を画像デー
    タに行うことで少なくとも複数のモード信号に対応した
    画像データをテレビ信号に変換することを特徴とするビ
    デオデータ変換処理装置。
  15. 【請求項１５】 請求項１３又は請求項１４において、
    読出処理にあたって、変換前の画像ライン数がテレビ信
    号のライン数よりも大きい画像データをテレビ信号のラ
    イン数を持つ画像データに変換する第１の変換情報と、
    変換前の画像ライン数がテレビ信号のライン数よりも小
    さい画像データをテレビ信号のライン数を持つ画像デー
    タに変換する第２の変換情報とを少なくとも有する管理
    テーブルを備え、 前記変換処理手段（３４）は、読出処理にあたって、モ
    ード信号に応じて、第１の変換情報か前記第２の変換情
    報のいずれかを選択し、この選択した変換情報に従って
    画像データの変換を行うことを特徴とするビデオデータ
    変換処理装置。
  16. 【請求項１６】 請求項１３ないし請求項１５のいずれ
    かにおいて、前記変換処理手段（３４）は、モード信号
    に応じて、メモリから読み出されるデータの読出範囲を
    変換することを特徴とするビデオデータ変換処理装置。
  17. 【請求項１７】 請求項１３ないし請求項１６におい
    て、前記変換処理手段（３４）は、ビデオ信号のスキャ
    ン周波数に応じて変換を行うことを特徴とするビデオデ
    ータ変換処理装置。
  18. 【請求項１８】 プログラムを格納した媒体からの画像
    データを処理する処理機構（３１）を有してなり、該画
    像データは所定の画像モードを有し、かつ、複数のプロ
    グラムの処理が可能で、少なくとも２つのプログラムの
    画像モードが異なるものとなる複数のプログラムを実行
    する情報処理装置において、 プログラムは、自己の画像データの画像モードに対応す
    る情報又は指定する情報を格納したモードデータを有
    し、 前記処理機構（３１）は、プログラムに格納された上記
    モードデータを受け取るとともにプログラムに格納され
    た画像データを受け取る画像メモリ（３２）と、 該画像メモリ（３２）のデータをテレビ画像用の信号に
    変換する変換処理手段（３４）とを備え、 前記変換処理手段（３４）は、上記モードデータに応じ
    て画像データに所定の変換を施すことでテレビ画像用の
    信号を生成して出力することを特徴とするビデオデータ
    変換装置を有する情報処理装置。
  19. 【請求項１９】 請求項１７において、画像モードの異
    なる画像データは、データのライン数を異にし、モード
    データは該ライン数に対応したデータであり、 前記変換処理手段（３４）は、前記モードデータに応じ
    て画像データをテレビ信号のライン数を持つ画像データ
    に変換することを特徴とするビデオデータ変換装置を有
    する情報処理装置。
  20. 【請求項２０】 請求項１７または請求項１８におい
    て、さらに、各部のテレビ装置（４０）を備え、変換処
    理手段（３４）の出力する画像を該テレビ装置（４０）
    に表示していくことを特徴とするビデオデータ変換装置
    を有する情報処理装置。
  21. 【請求項２１】 請求項１７ないし請求項１９のいずれ
    かにおいて、情報処理装置は、１ハウジングであること
    を特徴とするビデオデータ変換装置を有する情報処理装
    置。
  22. 【請求項２２】 情報処理装置用のモニタに表示すべき
    画像データをテレビ信号に変換するためのビデオデータ
    変換処理装置であって、 前記画像データの内の偶数ラインの画像データを記憶す
    る偶数記憶手段（２４−１）と、 前記画像データの内の奇数ラインの画像データを記憶す
    る奇数記憶手段（２４−２）と、 前記２つの記憶手段から夫々の画像データを読み出して
    演算処理することにより画像データをテレビ信号のフォ
    ーマットに変換するフォーマット変換処理手段（５０）
    と、 前記２つの記憶手段に記憶された画像データの読み出し
    タイミングを制御するテレビ信号の水平同期信号を発生
    するとともに前記フォーマット変換処理手段（５０）の
    演算処理に必要な演算情報を発生する信号発生手段（６
    ０）とを備えたことを特徴とするビデオデータ変換処理
    装置。
  23. 【請求項２３】 請求項２２において、前記フォーマッ
    ト変換手段（６０）は、前記２つの記憶手段に記憶され
    た隣り合う奇数偶数ラインの画像データを読み出すため
    の読み出しアドレスと画像データをテレビ信号に変換す
    るために用いる補間係数とを発生する変換処理制御手段
    （５２）と、 前記読み出しアドレスに基づき２つの記憶手段に記憶さ
    れた隣り合う奇数偶数ラインの画像データを読み出し前
    記補間係数を用いて前記テレビ信号への変換のための演
    算処理を行う演算処理手段（５４）と、 この演算処理手段（５４）で演算処理されたテレビ信号
    を記憶するラインバッファ（５６）と、 このラインバッファ（５６）に記憶された１ライン前の
    テレビ信号と前記演算処理手段（５４）で演算処理され
    たテレビ信号との平均を算出することにより１ラインの
    平均テレビ信号を生成する平均処理手段（５８）とを備
    えることを特徴とするビデオデータ変換処理装置。
  24. 【請求項２４】 請求項２２において、前記変換処理制
    御手段（５２）は、前記画像データの水平走査ライン数
    とテレビ信号の水平走査ライン数との比を前記水平同期
    信号の計数値に乗算することにより前記２つの記憶手段
    の読み出しアドレスと補間係数とを求める乗算器（５２
    １）を有することを特徴とするビデオデータ変換処理装
    置。
  25. 【請求項２５】 請求項２２において、前記変換処理制
    御手段（５２）は、前記画像データの水平走査ライン数
    とテレビ信号の水平走査ライン数との比及び前記水平同
    期信号の計数値に対応付けて前記読み出しアドレス及び
    補間係数を格納したメモリを有することを特徴とするビ
    デオデータ変換処理装置。
  26. 【請求項２６】 請求項２２において、前記演算処理手
    段（５４）は、偶数記憶手段（２４−１）から読み出さ
    れる画像データと補間係数とを乗算する乗算器（５４
    １）と、 前記奇数記憶手段（２４−２）から読み出される画像デ
    ータと補間係数とを乗算する乗算器（５４２）と、 乗算器（５４１）の出力に乗算器（５４２）の出力を加
    算する加算器（５４３）と有することを特徴とするビデ
    オデータ変換処理装置。
  27. 【請求項２７】 請求項２２において、前記演算処理手
    段（５４）は、前記補間係数と前記２つの記憶手段から
    読み出される夫々の画像データとに対応付けて前記演算
    処理結果を格納したメモリを有することを特徴とするビ
    デオデータ変換処理装置。
  28. 【請求項２８】 請求項２２において、さらに、テレビ
    信号を記憶するラインバッファ（５６−２）を設け、前
    記平均処理手段（５８）は、ラインバッファ（５６）に
    記憶された２ライン前のテレビ信号とラインバッファ
    （５６−２）に記憶された１ライン前のテレビ信号と前
    記演算処理手段（５４）で演算処理されたテレビ信号と
    の平均を算出することにより１ラインの平均テレビ信号
    を生成することを特徴とするビデオデータ変換処理装
    置。
  29. 【請求項２９】 請求項２８において、前記前記平均処
    理手段（５８）は、前記３つのラインのテレビ信号の夫
    々に予め設定した夫々の重み係数を乗算し夫々の乗算出
    力を加算することにより平均処理を行うことを特徴とす
    るビデオデータ変換処理装置。
  30. 【請求項３０】 請求項２２において、前記２つの記憶
    手段（２４−１，２４−２）とフォーマット変換処理手
    段（５０）との間に、さらに、ＲＧＢ表色系をＹＵＶ表
    色系に変換するＲＧＢマトリクス回路（１０）を設けた
    ことを特徴とするビデオデータ変換処理装置。
  31. 【請求項３１】 ＶＲＡＭから順次出力されてくる画像
    データを直線補間を行うことにより画像データを縮小し
    てテレビ信号を生成する直線補間手段（８０）と、 この直線補間手段（８０）の入力側又は出力側に設けら
    れ前記画像データをフィールド単位で記憶するフィール
    ドバッファ（８４）と、 テレビ信号を生成するために必要な同期信号を発生する
    同期信号発生手段（９４）と、 前記同期信号に基づき前記フィールドバッファ（８４）
    に画像データを書き込み制御するとともにフィールド単
    位で読み出し制御するフィールドバッファ制御手段（９
    ０）とを備えたことを特徴とする情報処理装置。
  32. 【請求項３２】 ＶＲＡＭから順次出力されてくる画像
    データをフィールド単位で記憶するフィールドバッファ
    （８４）と、 このフィールドバッファ（８４）の入力側又は出力側に
    設けられ前記画像データの隣接する複数のラインの信号
    を平均する平均処理手段（１００）と、 テレビ信号を生成するために必要な同期信号を発生する
    同期信号発生手段（９４）と、 前記同期信号に基づき前記フィールドバッファ（８４）
    に画像データを書き込み制御するとともにフィールド単
    位で読み出し制御するフィールドバッファ制御手段（９
    ０）とを備えたことを特徴とする情報処理装置。
  33. 【請求項３３】 請求項３１において、前記テレビ信号
    をＮＴＳＣ信号に変換するエンコーダ回路（８８）を有
    することを特徴とする情報処理装置。
  34. 【請求項３４】 請求項３２において、前記平均処理手
    段（１００）は、前記画像データの隣接する複数のライ
    ンをフィルタ処理する複数のフィルタ手段（１０２）と
    複数のフィルタ手段（１０２）からのフィルタ処理され
    た複数のラインの信号を加算する加算器（１０４）とを
    有することを特徴とする情報処理装置。
  35. 【請求項３５】 請求項３１又は請求項３３において、
    前記直線補間手段（８０）は、前記テレビ信号の水平同
    期信号の数をカウントするカウンタ（１１１）と、この
    カウント値と補間係数とを対応付けて格納した補間係数
    テーブル（１１２）と、前記画像データに前記補間係数
    を乗算する乗算器（１１３）とを有することを特徴とす
    る情報処理装置。
  36. 【請求項３６】 請求項２８において、前記直線補間手
    段（８０）は、前記テレビ信号の水平同期信号及び補間
    係数に対応付けて演算結果を格納したルックアップテー
    ブルからなることを特徴とする情報処理装置。
JP5169159A 1992-08-18 1993-07-08 ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置 Expired - Fee Related JP2585957B2 (ja)

Priority Applications (21)

Application Number Priority Date Filing Date Title
JP5169159A JP2585957B2 (ja) 1992-08-18 1993-07-08 ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置
CA002276199A CA2276199C (en) 1992-08-18 1993-08-17 Image data conversion processing device and information processing device having the same
AU44684/93A AU659334B2 (en) 1992-08-18 1993-08-17 Image data conversion processing device and information processing device having the same
CA002276201A CA2276201C (en) 1992-08-18 1993-08-17 Image data conversion processing device and information processing device having the same
CA002104249A CA2104249C (en) 1992-08-18 1993-08-17 Image data conversion processing device and information processing device having the same
EP02018471A EP1282312A3 (en) 1992-08-18 1993-08-18 Image data conversion processing device
EP02018505A EP1280349A3 (en) 1992-08-18 1993-08-18 Image data conversion processing device
KR1019930016000A KR960015391B1 (ko) 1992-08-18 1993-08-18 화상데이타변환처리장치및그를갖는정보처리장치
EP02018472A EP1282313A3 (en) 1992-08-18 1993-08-18 Image data conversion processing device
EP93306506A EP0588499B1 (en) 1992-08-18 1993-08-18 Image data conversion processing device
DE69333475T DE69333475T2 (de) 1992-08-18 1993-08-18 Verarbeitungseinrichtung für die Bilddatenumwandlung
CNB991018893A CN1144156C (zh) 1992-08-18 1993-08-18 图象数据转换处理装置以及具有该装置的信息处理设备
CN93116446A CN1050683C (zh) 1992-08-18 1993-08-18 图象数据转换处理装置以及具有该装置的信息处理设备
AU13601/95A AU681743B2 (en) 1992-08-18 1995-03-02 Image data conversion processing device and information processing device having the same
US08/954,474 US5973746A (en) 1992-08-18 1997-10-20 Image data conversion processing device and information processing device having the same
CNB991018877A CN1136515C (zh) 1992-08-18 1999-02-09 图象数据转换处理装置以及具有该装置的信息处理设备
CN99101888A CN1114885C (zh) 1992-08-18 1999-02-09 图象数据转换处理装置以及具有该装置的信息处理设备
US09/358,544 US6441858B1 (en) 1992-08-18 1999-07-22 Image data conversion processing device and information processing device having the same
US09/358,402 US6522362B1 (en) 1992-08-18 1999-07-22 Image data conversion processing device and information processing device having the same
US09/358,545 US6714251B2 (en) 1992-08-18 1999-07-22 Image data conversion processing device and information processing device having the same
US10/334,007 US7102687B2 (en) 1992-08-18 2002-12-31 Image data conversion processing device and information processing device having the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-219309 1992-08-18
JP21930992 1992-08-18
JP5169159A JP2585957B2 (ja) 1992-08-18 1993-07-08 ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置

Publications (2)

Publication Number Publication Date
JPH06118925A true JPH06118925A (ja) 1994-04-28
JP2585957B2 JP2585957B2 (ja) 1997-02-26

Family

ID=26492593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5169159A Expired - Fee Related JP2585957B2 (ja) 1992-08-18 1993-07-08 ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置

Country Status (8)

Country Link
US (5) US5973746A (ja)
EP (4) EP0588499B1 (ja)
JP (1) JP2585957B2 (ja)
KR (1) KR960015391B1 (ja)
CN (4) CN1144156C (ja)
AU (2) AU659334B2 (ja)
CA (1) CA2104249C (ja)
DE (1) DE69333475T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0926774A (ja) * 1995-07-11 1997-01-28 Fujitsu Ltd 表示データ出力装置及び情報処理装置及び表示データ出力方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2585957B2 (ja) 1992-08-18 1997-02-26 富士通株式会社 ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置
US5774110A (en) * 1994-01-04 1998-06-30 Edelson; Steven D. Filter RAMDAC with hardware 11/2-D zoom function
US5621472A (en) * 1994-04-01 1997-04-15 Apple Computer, Inc. System for inexpensive phase coherent subcarrier generation
AUPM700494A0 (en) * 1994-07-25 1994-08-18 Australian Research And Design Corporation Pty Ltd A controller for providing timing signals for video data
AU693217B2 (en) * 1994-07-25 1998-06-25 Australian Research And Design Corporation Pty Ltd A controller for providing timing signals for video data
CN1067830C (zh) * 1994-09-26 2001-06-27 华邦电子股份有限公司 数字图像格式转换装置
WO1996024922A1 (en) * 1995-02-06 1996-08-15 Ic Works, Inc. Filter ramdac with hardware 1 1/2-d zoom function
JPH09212146A (ja) * 1996-02-06 1997-08-15 Sony Computer Entertainment:Kk アドレス発生装置及び画像表示装置
JP3417204B2 (ja) * 1996-04-26 2003-06-16 アイシン・エィ・ダブリュ株式会社 車両用ナビゲーション装置
EP0807922A1 (en) * 1996-05-08 1997-11-19 Matsushita Electric Industrial Co., Ltd. Image data format conversion apparatus with interpolation filters
FR2750822A1 (fr) * 1996-07-03 1998-01-09 Philips Electronics Nv Procede pour afficher une image vga sur un televiseur
US5963262A (en) * 1997-06-30 1999-10-05 Cirrus Logic, Inc. System and method for scaling images and reducing flicker in interlaced television images converted from non-interlaced computer graphics data
KR100435257B1 (ko) * 1997-08-07 2004-07-16 삼성전자주식회사 영상신호 처리 시스템에서의 이미지 포맷 변환장치 및 방법
JPH1172725A (ja) * 1997-08-27 1999-03-16 Fuji Photo Film Co Ltd 画像走査記録装置
US6061094A (en) * 1997-11-12 2000-05-09 U.S. Philips Corporation Method and apparatus for scaling and reducing flicker with dynamic coefficient weighting
JP2000023063A (ja) * 1998-06-26 2000-01-21 Sony Corp 映像再生装置及び再生方法
EP0969443A1 (en) * 1998-06-29 2000-01-05 Sony Corporation Image data processing apparatus and methods for image resolution change
JP2001100710A (ja) * 1999-07-23 2001-04-13 Seiko Epson Corp 電気光学装置、その駆動方法、その走査線駆動回路および電子機器
JP3613093B2 (ja) * 1999-10-25 2005-01-26 日本電気株式会社 映像サイズ変換処理方法および映像サイズ変換処理装置
JP3446700B2 (ja) * 1999-12-20 2003-09-16 日本電気株式会社 複数ラインバッファ型メモリｌｓｉ
US6702407B2 (en) * 2000-01-31 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Color image display device, method of driving the same, and electronic equipment
WO2001063921A1 (en) * 2000-02-24 2001-08-30 Sony Corporation Image signal converter, image signal converting method, and image display using it, and coefficient data generator for use therein
JP2001320680A (ja) * 2000-05-09 2001-11-16 Sony Corp 信号処理装置および方法
US6420979B1 (en) * 2000-11-15 2002-07-16 Nec Corporation Method for compressing and decompressing image signals and apparatus for compressing and decompressing image signals
GB2373118B (en) * 2000-12-21 2005-01-19 Quantel Ltd Improvements in or relating to image processing systems
US6844875B2 (en) * 2001-04-03 2005-01-18 The United States Of America As Represented By The Secretary Of The Navy Video converter board
US20030016302A1 (en) * 2001-07-09 2003-01-23 Brian Fudge Apparatus and method for conditioning digital image data for display of the image represented thereby
KR20030060617A (ko) * 2002-01-10 2003-07-16 엘지전자 주식회사 가변 구조 포맷변환 장치 및 방법
JP2005515502A (ja) * 2002-01-18 2005-05-26 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 各画素群が画像拡大縮小手段を備えた複数画素群に表示領域が分割されている表示装置
US6919902B2 (en) * 2002-06-03 2005-07-19 Seiko Epson Corporation Method and apparatus for fetching pixel data from memory
KR100450677B1 (ko) * 2002-06-04 2004-10-01 삼성전자주식회사 고주파 잡음을 감소시키는 데이터 버스 구조를 가지는반도체 메모리 장치
JP4035408B2 (ja) * 2002-09-10 2008-01-23 キヤノン株式会社 解像度変換装置及び方法及び情報処理装置
KR100506086B1 (ko) 2002-12-26 2005-08-03 삼성전자주식회사 영상의 재현 품질 향상 장치 및 그 방법
JP2005051704A (ja) * 2003-07-31 2005-02-24 Matsushita Electric Ind Co Ltd 映像信号処理回路
KR20050071957A (ko) * 2004-01-05 2005-07-08 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
US7280154B1 (en) * 2004-01-23 2007-10-09 Sigmatel, Inc. Interpolative interleaving of video images
US7184098B2 (en) * 2004-02-19 2007-02-27 Spatialight, Inc. Cyclic data signal averaging system and method for use in video display systems
EP1587050A1 (en) * 2004-04-13 2005-10-19 Deutsche Thomson-Brandt Gmbh Universal signal timing controller for a plasma display panel
JP4310697B2 (ja) * 2004-04-20 2009-08-12 ソニー株式会社 信号処理装置および方法、記録媒体、並びにプログラム
KR100688498B1 (ko) * 2004-07-01 2007-03-02 삼성전자주식회사 게이트 드라이버가 내장된 액정 패널 및 이의 구동 방법
US20060149802A1 (en) * 2005-01-04 2006-07-06 Shang-Chieh Wen Scaling filter and method thereof
EP2479991A3 (en) * 2006-12-04 2014-01-08 Lynx System Developers, Inc. Autonomous systems and methods for still and moving picture production
FR2929795B1 (fr) * 2008-04-03 2010-09-24 Irts Procede de conversion d'un signal video pour compensation de scintillement, et dispositif de conversion associe
WO2010055743A1 (ja) * 2008-11-11 2010-05-20 シャープ株式会社 画像データ変換装置、画像データ変換方法、プログラム、および記録媒体
CN103165092A (zh) * 2013-02-25 2013-06-19 京东方科技集团股份有限公司 一种液晶显示的方法及装置
TWI519148B (zh) * 2013-03-29 2016-01-21 正文科技股份有限公司 視訊播放裝置及視訊顯示裝置
CN105719616B (zh) * 2014-12-05 2018-08-17 南京视威电子科技股份有限公司 一种竖屏驱动系统及竖屏驱动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5331572A (en) * 1976-09-06 1978-03-24 Kobe Steel Ltd Reproducing method for eluted solution
JPS60249185A (ja) * 1984-05-25 1985-12-09 株式会社　アスキ− デイスプレイコントロ−ラ
JPS6318394A (ja) * 1986-07-10 1988-01-26 株式会社リコー 絵まじり文書処理システムの表示装置
JPH01310390A (ja) * 1988-06-09 1989-12-14 Oki Electric Ind Co Ltd フレーム・メモリ制御方式
JPH03184086A (ja) * 1989-12-13 1991-08-12 Sharp Corp 映像信号変換装置

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5331572B2 (ja) * 1973-05-24 1978-09-04
DE2640759C2 (de) 1976-09-10 1982-10-14 Robert Bosch Gmbh, 7000 Stuttgart System zur Wiedergabe von Videosignalen
NL7706512A (nl) * 1977-06-14 1978-12-18 Philips Nv Lijnentalomzetschakeling.
NL7709662A (nl) 1977-09-02 1979-03-06 Philips Nv Televisiekamera.
US4276565A (en) * 1978-01-18 1981-06-30 British Broadcasting Corporation Method and apparatus for standards conversion of television signals
US4322750A (en) * 1979-05-08 1982-03-30 British Broadcasting Corporation Television display system
US4298888A (en) 1979-06-08 1981-11-03 Hughes Aircraft Company Non-interlaced to interlaced format video converter
GB2059712B (en) * 1979-10-05 1983-09-14 British Broadcasting Corp Standards conversion of colour television signals
US4536209A (en) * 1980-10-07 1985-08-20 Mitsubishi Chemical Industries Ltd. N-(3-substituted oxyphenyl)tetrahydrophthalimides and herbicidal composition
US4386367A (en) * 1981-06-26 1983-05-31 Tektronix, Inc. System and method for converting a non-interlaced video signal into an interlaced video signal
US4455572A (en) * 1982-01-15 1984-06-19 The United States Of America As Represented By The Secretary Of The Navy Flicker free stretched grams
DE3233882A1 (de) 1982-09-13 1984-03-15 Robert Bosch Gmbh, 7000 Stuttgart System zur fernsehmaessigen uebertragung
US4506298A (en) 1982-11-09 1985-03-19 Computervision Corporation Method and apparatus for displaying objects on an interlaced raster scan television screen
GB2140644B (en) * 1983-05-17 1986-09-17 Sony Corp Television standards converters
JPH0659092B2 (ja) * 1985-04-15 1994-08-03 ソニー株式会社 フレ−ムシンクロナイザ−
JPH0750927B2 (ja) * 1985-11-29 1995-05-31 キヤノン株式会社 画像信号変換装置
JPH0681304B2 (ja) * 1986-02-19 1994-10-12 ソニー株式会社 方式変換装置
AU608525B2 (en) * 1986-08-14 1991-04-11 Sony Corporation Television signal processing system
US4803476A (en) 1986-10-24 1989-02-07 Visual Technology Incorporated Video terminal for use in graphics and alphanumeric applications
JPH083698B2 (ja) * 1986-12-11 1996-01-17 ヤマハ株式会社 画像処理装置
US4816898A (en) * 1987-07-20 1989-03-28 Video Animation Systems, Inc. Digital video image converter
JP2578859B2 (ja) * 1987-12-25 1997-02-05 日本電気株式会社 テレビジョン信号方式変換装置
GB8804720D0 (en) * 1988-02-29 1988-03-30 Rca Licensing Corp Compatible widescreen tv
JPH01292984A (ja) * 1988-05-20 1989-11-27 Sony Corp 映像信号の方式変換装置
JPH01295587A (ja) * 1988-05-23 1989-11-29 Yamashita Denshi Sekkei:Kk 映像信号変換装置
US4872054A (en) * 1988-06-30 1989-10-03 Adaptive Video, Inc. Video interface for capturing an incoming video signal and reformatting the video signal
US5005011A (en) * 1988-12-23 1991-04-02 Apple Computer, Inc. Vertical filtering apparatus for raster scanned display
JP2765012B2 (ja) * 1989-03-10 1998-06-11 ソニー株式会社 補間信号形成回路
US4962428A (en) * 1989-04-20 1990-10-09 Motorola, Inc. Multistandard OSD in a TV receiver including display positioning
JPH0318406A (ja) 1989-06-14 1991-01-28 Nippon Steel Corp 複合メッキロール
US5016103A (en) * 1989-08-17 1991-05-14 Zenith Electronics Corporation Spatial scan converter with vertical detail enhancement
JP2767933B2 (ja) * 1989-11-14 1998-06-25 ソニー株式会社 画素数変換回路
US5019904A (en) * 1989-12-04 1991-05-28 Campbell Jack J Scan converter with adaptive vertical filter for single bit computer graphics systems
US5097257A (en) * 1989-12-26 1992-03-17 Apple Computer, Inc. Apparatus for providing output filtering from a frame buffer storing both video and graphics signals
US5187575A (en) * 1989-12-29 1993-02-16 Massachusetts Institute Of Technology Source adaptive television system
US5136385A (en) 1990-01-17 1992-08-04 Campbell Jack J Adaptive vertical gray scale filter for television scan converter
DE59008311D1 (de) * 1990-03-09 1995-03-02 Itt Ind Gmbh Deutsche Verfahren und Vorrichtung zur Reduktion des Kantenflackerns eines Fernsehbildes.
US5117289A (en) * 1990-04-26 1992-05-26 Lyon-Lamb Video Animation Real-time video image converter
US5257348A (en) * 1990-05-24 1993-10-26 Apple Computer, Inc. Apparatus for storing data both video and graphics signals in a single frame buffer
JP2913797B2 (ja) * 1990-08-10 1999-06-28 ソニー株式会社 画像拡縮処理方法
JP2673386B2 (ja) * 1990-09-29 1997-11-05 シャープ株式会社 映像表示装置
US5742265A (en) * 1990-12-17 1998-04-21 Photonics Systems Corporation AC plasma gas discharge gray scale graphic, including color and video display drive system
US5182643A (en) 1991-02-01 1993-01-26 Futscher Paul T Flicker reduction circuit for interlaced video images
JP2502829B2 (ja) * 1991-03-22 1996-05-29 松下電器産業株式会社 画像表示装置
US5111166A (en) 1991-04-11 1992-05-05 Harris Corporation N-way power combiner having N reject loads with a common heat sink
US5111160A (en) * 1991-04-30 1992-05-05 The Grass Valley Group Clock generation circuit for multistandard serial digital video with automatic format identification
US5229853A (en) * 1991-08-19 1993-07-20 Hewlett-Packard Company System for converting a video signal from a first format to a second format
JPH0545789A (ja) * 1991-08-21 1993-02-26 Fuji Photo Film Co Ltd ハロゲン化銀写真感光材料
KR0159109B1 (ko) * 1991-09-19 1999-01-15 강진구 화상신호의 종횡비 및 주사선 수 변환장치
US5157495A (en) * 1991-12-20 1992-10-20 Eastman Kodak Company Multi-mode video standard selection circuit and selection method
US5349385A (en) * 1992-08-06 1994-09-20 Florida Atlantic University Adaptive scan converter
JP2585957B2 (ja) 1992-08-18 1997-02-26 富士通株式会社 ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置
CA2276201C (en) 1992-08-18 2001-02-13 Fujitsu Limited Image data conversion processing device and information processing device having the same
JP3184086B2 (ja) 1995-03-17 2001-07-09 朝日インテック株式会社 カテーテル
US5781241A (en) * 1996-11-08 1998-07-14 Chrontel, Inc. Apparatus and method to convert computer graphics signals to television video signals with vertical and horizontal scaling requiring no frame buffers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5331572A (en) * 1976-09-06 1978-03-24 Kobe Steel Ltd Reproducing method for eluted solution
JPS60249185A (ja) * 1984-05-25 1985-12-09 株式会社　アスキ− デイスプレイコントロ−ラ
JPS6318394A (ja) * 1986-07-10 1988-01-26 株式会社リコー 絵まじり文書処理システムの表示装置
JPH01310390A (ja) * 1988-06-09 1989-12-14 Oki Electric Ind Co Ltd フレーム・メモリ制御方式
JPH03184086A (ja) * 1989-12-13 1991-08-12 Sharp Corp 映像信号変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0926774A (ja) * 1995-07-11 1997-01-28 Fujitsu Ltd 表示データ出力装置及び情報処理装置及び表示データ出力方法
US6008795A (en) * 1995-07-11 1999-12-28 Fujitsu Limited Video processor which outputs a selected RGB or NTSC video display signal from a video memory that stores RGB data

Also Published As

Publication number Publication date
CN1232230A (zh) 1999-10-20
CA2104249C (en) 2001-03-06
CN1144156C (zh) 2004-03-31
EP1282313A2 (en) 2003-02-05
CN1084988A (zh) 1994-04-06
DE69333475T2 (de) 2005-03-24
US20020056080A1 (en) 2002-05-09
JP2585957B2 (ja) 1997-02-26
AU659334B2 (en) 1995-05-11
EP1282313A3 (en) 2003-03-12
DE69333475D1 (de) 2004-05-13
EP0588499A3 (en) 1997-10-22
US6714251B2 (en) 2004-03-30
EP1282312A2 (en) 2003-02-05
CN1136515C (zh) 2004-01-28
AU681743B2 (en) 1997-09-04
US5973746A (en) 1999-10-26
EP1280349A3 (en) 2004-01-14
US6441858B1 (en) 2002-08-27
EP0588499B1 (en) 2004-04-07
EP0588499A2 (en) 1994-03-23
US6522362B1 (en) 2003-02-18
CA2104249A1 (en) 1994-02-19
AU4468493A (en) 1994-03-24
US7102687B2 (en) 2006-09-05
KR960015391B1 (ko) 1996-11-11
EP1282312A3 (en) 2003-03-12
AU1360195A (en) 1995-05-04
US20030095204A1 (en) 2003-05-22
CN1114885C (zh) 2003-07-16
CN1232232A (zh) 1999-10-20
CN1050683C (zh) 2000-03-22
EP1280349A2 (en) 2003-01-29
KR940005154A (ko) 1994-03-16
CN1232231A (zh) 1999-10-20

Similar Documents

Publication Publication Date Title
JP2585957B2 (ja) ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置
US5781241A (en) Apparatus and method to convert computer graphics signals to television video signals with vertical and horizontal scaling requiring no frame buffers
US5812204A (en) System and method for generating NTSC and PAL formatted video in a computer system
US5742349A (en) Memory efficient video graphics subsystem with vertical filtering and scan rate conversion
US5585864A (en) Apparatus for effecting high speed transfer of video data into a video memory using direct memory access
JPH10312457A (ja) 画像処理装置
JP3451722B2 (ja) 映像データ転送装置
JPH1175220A (ja) 映像信号変換器
JP3484763B2 (ja) 映像データ転送装置およびコンピュータシステム
JP3227407B2 (ja) 走査線変換回路および補間係数生成回路
JP3546029B2 (ja) 走査線変換回路
CA2276201C (en) Image data conversion processing device and information processing device having the same
JP3894173B2 (ja) 映像データ転送を行うコンピュータシステム
JP3545577B2 (ja) 走査線変換装置
JP3527603B2 (ja) テレビ受像機のためのディジタル信号処理回路
JP3383158B2 (ja) スキャンコンバータ
JP3388974B2 (ja) 圧縮伸長可変回路
JPH07123368A (ja) スキャンコンバータ
JPH06113222A (ja) 画像文字データ演算装置
JPH0683299A (ja) スキャン変換回路
JPS6382180A (ja) 映像信号変換装置
JPS6382179A (ja) 映像信号変換装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees