JP2007142550A - 映像変換装置 - Google Patents

映像変換装置 Download PDF

Info

Publication number
JP2007142550A
JP2007142550A JP2005330187A JP2005330187A JP2007142550A JP 2007142550 A JP2007142550 A JP 2007142550A JP 2005330187 A JP2005330187 A JP 2005330187A JP 2005330187 A JP2005330187 A JP 2005330187A JP 2007142550 A JP2007142550 A JP 2007142550A
Authority
JP
Japan
Prior art keywords
signal
video
interpolation
motion detection
delayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005330187A
Other languages
English (en)
Inventor
Takashi Kinoshita
俊 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005330187A priority Critical patent/JP2007142550A/ja
Publication of JP2007142550A publication Critical patent/JP2007142550A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Television Systems (AREA)

Abstract

【課題】少ないメモリ資源で、正確な動き検出に基づいた補間により、インタレース映像信号を高画質なプログレッシブ映像信号に変換する。
【解決手段】動き検出部104は入力映像信号(未来)と2フィールド分ずれた第2の遅延映像信号(過去)との差に基づいて映像の動きを検出し、2ビットの動き検出信号は入力映像信号が1フィールド分遅延した第1の遅延映像信号(現在)の上位6ビットと合成されて、遅延部103により1フィールド分遅延し、遅延動き検出信号となる。補間制御部105は動き検出信号と遅延動き検出信号とに基づいて、連続する4フレーム分の映像信号に基づく動きの検出に応じた補間制御信号を出力し、補間部106はこれに応じてフレーム内補間またはフレーム間補間によりプログレッシブ映像信号を出力する。
【選択図】図1

Description

本発明は、インタレース方式の映像信号(データ)をプログレッシブ方式の映像信号に変換する映像変換装置に関するものである。
インタレース方式の映像信号はテレビジョンの映像信号方式として幅広く使用されている。このインタレース方式では、それぞれ走査線の奇数ライン、偶数ラインのみが存在する、トップフィールドとボトムフィールドとを時間的に交互に表示することで動画像を表示する。それぞれの表示フィールドは1ラインごとに間引かれていることになり、飛び越し走査方式と呼ばれることもある。この方式は垂直方向の映像解像度については人間の見た目を多少ごまかすことで成り立ち、映像信号の情報量を減らすことができる。具体的には、例えば、テレビジョン放送の映像信号、またはビデオテープレコーダに記録された映像信号の多くは、北米や日本などで採用されているNTSC方式では、1秒間にトップフィールドが30フィールド、ボトムフィールドが30フィールドの合計60フィールド存在するインタレース方式である。
一方、コンピュータの表示信号方式は、通常、この走査線の間引きを行わないプログレッシブ信号処理方式であり、またテレビジョンの表示装置としても、プログレッシブの映像信号を表示可能なブラウン管ディスプレイや、元来からプログレッシブ表示可能な液晶表示装置やプラズマ表示装置が普及してきている。
そこで、例えば、1秒間に60フレームのプログレッシブ信号を表示できる映像表示デバイスに前記NTSC方式でのインタレースの映像信号を表示するためには、間引かれた映像信号を何らかの補間手段を用いて補間してから表示する必要がある。
インタレース信号をプログレッシブ信号に変換する技術は一般的にIP(インタレース/プログレッシブ)変換と呼ばれ、様々な方式が提案されている。例えば、映像信号に基づいて、画素単位などで動き部分であるか静止画部分であるかを検出し、動き部分は同一フィールド内の映像信号を用いて補間を行い、静止画部分は前後フィールドの映像信号を用いて補間を行う技術が知られている。この手法が適用される場合、画質の良い補間画素を得るためには、より正確な静動判定と、補間に必要な適切な画素を正しく用いて映像信号を混合する手段が必要となる。
ここで、1秒間に60フィールド存在するビデオ映像において、より正確に動き検出を行う技術について説明する。動きの検出は、複数の画像の同じ位置の画素の比較を行うことで行われるが、全く同じ位置ということは、インタレース画像の場合2フィールド前か2フィールド後ろの映像が必要となってくる。トップフィールドの画像を出画しようとしている時はトップフィールドの画像どうしで比較する必要がある。この理由は、物体の水平方向の境界のような垂直方向の高周波成分があった場合、トップフィールドとボトムフィールドでは、1ラインずれて比較すると、静止画の画像でも動画と判断してしまうことがあり、正しい動き検出ができないからである。したがって、動き検出は2フィールド(1フレーム)相前後した映像に基づいて行われる(例えば、特許文献1、2参照。)。
ところが、上記のように2フィールド相前後した映像に基づいて動き検出が行われる映像変換装置では、例えば被写体が検出対象画素の領域を高速に横切るために1フィールドの映像だけが変化するような場合に、その変化するフィールドを挟む前後のフィールド映像に基づいて動き検出が行われると、静止画と誤検出してしまうことがある。この場合、不自然な映像の補間が行われて、映像品質が低下してしまうことになる。そこで、例えば、連続する第1〜第4の4フィールドの映像について、第1、3フィールドの比較による検出結果と第2、4フィールドの比較による検出結果とに基づいて総合的に動き検出することが考えられる。また、そのために最も古いフィールドの映像を遅延させるのに代えて、第1、3フィールドの比較による検出結果を遅延させることによって、必要とされるメモリの容量を低減する技術も知られている(例えば、特許文献3参照。)。
特開2002−77830号公報 特開平11−331782号公報 特開平11−150708号公報
しかしながら、動き検出結果のデータ量はフィールド映像のデータ量に比べれば小さいものの、これを1フィールド分遅延させるためのメモリ容量は必要であり、さらにハードウェア規模の低減や構成の簡素化を図ることは困難であるという問題点を有していた。
本発明は、上記の点に鑑み、正確な動き検出に基づいた補間による高画質な映像信号を、より少ないメモリ資源で得られるようにすることを目的とする。
上記の課題を解決するため、本発明は、例えば、時間的に相前後する1組のフィールドについての動き検出信号を遅延させた遅延動き検出信号等と、その後のフィールド組について求められた動き検出信号とに基づく補間制御信号に応じた補間処理によってインタレース方式の映像信号をプログレッシブ方式の映像信号に変換するために、上記動き検出信号等を遅延させるのに関して、検出信号等を入力映像信号よりも少ないビット数とし、映像信号を遅延させる遅延部を利用して遅延させることにより、ハードウェア規模を小さく抑えつつ、多くのフィールドの映像信号に基づいた動き判定を行わせ、適切な補間を行わせることができる。
上記映像信号を遅延させる遅延部を利用した遅延は、具体的には、例えば映像信号の下位ビットを動き検出信号等に置き換えることによって、記憶空間的に記憶領域を共用すれば、特に動き検出信号等に専用の遅延部を設ける必要がない。特に、補間に直接利用される映像信号の遅延ではなく、動き検出のための比較に利用される映像信号の遅延、例えば入力映像信号を2フィールド分遅延させるための遅延部を利用することにより、回路規模を低減しつつ、映像品質を容易に向上させることができる。
また、上記遅延部を利用した遅延として、例えば補間や動き検出のための映像信号の読み出しが既に完了した領域に検出信号等を書き込むことによって、時間的に記憶領域を共用すれば、専用の遅延部を設ける場合であれば書き込み用と読み出し用とで検出信号等の情報量の2倍の記憶容量が必要とされる場合でも、上記共用により、必要な記憶容量を1/2に低減しつつ、やはり、映像品質を容易に向上させることができる。
上記のように、本発明によれば、正確な動き検出に基づいた補間による高画質な映像信号を、より少ないメモリ資源で得られるようにすることができる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、以下の各実施形態において、他の実施形態と同様の機能を有する構成要素については同一または対応する符号を付して適宜説明を省略する。
《発明の実施形態1》
映像変換装置には、図1に示すように、遅延部101・103(1フィールド遅延部)、接続部102、動き検出部104、補間制御部105、および補間部106が設けられている。
遅延部101は、各画素ごとの入力映像信号(1フィールド未来の映像)を1フィールド分遅延させて、第1の遅延映像信号(現在の出画映像)を出力するようになっている。
接続部102は、具体的には、例えば図2に示すように、遅延部101から出力される第1の遅延映像信号の上位6ビットと、後述する2ビットの動き検出信号とを遅延部103に入力させる結線である。
遅延部103は、上記第1の遅延映像信号の上位6ビットと、2ビットの動き検出信号とを1フィールド分遅延させて、第2の遅延映像信号(1フィールド過去の映像)および遅延動き検出信号を出力するようになっている。
動き検出部104は、図3に模式的に示すように、入力映像信号のうちの上位6ビットと上記第2の遅延映像信号との差に応じた2ビットの値を動き検出信号として出力するようになっている。より具体的には、例えば上記差の上位2ビットや、上記差を所定の閾値で区分した4つの段階に応じた値が出力される。出力された動き検出信号は、前記のように接続部102を介して遅延部103に入力され、次のフィールドの補間処理が行われる際に遅延動き検出信号として用いられる。
補間制御部105は、上記動き検出信号、および遅延動き検出信号のうちの大きい方の値を、補間制御信号として出力するようになっている。
補間部106は、上記入力映像信号、および遅延部101から出力される第1の遅延映像信号が入力され、補間制御信号に応じた画素の補間を行ってプログレッシブ映像信号を出力するようになっている。より詳しくは、図4に示すトップフィールドについては偶数ライン、ボトムフィールドについては奇数ラインの画素の信号が補間される。また、具体的な補間処理の内容は、例えば図5に示すように一部の領域に動きがある映像の場合、動き部分(例えば補間制御信号が所定の閾値以上である部分)では同一フィールド内で例えば上下などの周辺の画素の値の平均値が補間画素の値とされる。一方、動きのない領域では、例えば1フィールド未来の映像における、補間画素に対応する位置の画素の値が補間画素の値とされる。
上記のように動き検出信号と遅延動き検出信号とのうち大きい方の値が補間制御信号として用いられることにより、現フィールドを含む連続した4フィールド間での動きの有無が検出されることになる。すなわち、例えば図6に記号Pで示す領域のように被写体が高速に背景を横切るために過去の映像と未来の映像との比較では差分が0になる場合でも、現在のフィールドと同図に示すよりももう1フィールド過去のフィールドとの差分に応じた遅延動き検出信号によって、動きのあることがより確実に検出される。
また、上記のように動き検出信号として、入力映像信号のビット数(例えば8ビットや10ビットなど)より少ないビット数(例えば2ビット以下など)の信号を用い、第1の遅延映像信号の下位ビットに埋め込んで遅延部103で遅延させることにより、特に動き検出信号用の遅延回路を設ける必要がないので、回路規模を小さく抑えることができる。この場合、遅延部103から出力される第2の遅延映像信号は分解能が2ビット分少なくなるが、この第2の遅延映像信号は動きの有無判定に用いられるだけなので、例えば階調数が256階調から64階調に減っても、動き検出精度が大きく低下することはないうえ、補間される値自体への影響はなく、したがって、画像品質の低下はほとんど生じない。
ここで、上記のような映像変換装置は、ハードウェアによって実現されてもよいし、プロセッサとプログラムとによって実現されてもよく、また、これらが組み合わされて実現されてもよい。具体的には、例えば遅延部101・103として、ハードウェアのFIFO(First In First Out)メモリを用いたり、アドレスを指定してアクセスされるランダムメモリを用いて同様の機能を果たすようにしてもよい。また、入力出力される信号の順序を異ならせる必要がある場合には、ランダムメモリを用いるとともに、もう1フィールド分多くのランダムメモリを設け、各フィールドの映像信号等が全て読み出されてから、後のフィールドの映像信号等が書き込まれるようにすればよい。
また、上記の例では、説明の便宜上、一般化した映像信号として説明したが、カラー画像の場合には、輝度信号について上記のような動き検出を行い、これに基づいて、輝度信号および色差信号に対して上記のようなフィールド間補間またはフィールド内補間が行われるようにすればよい。また、例えば色差信号については、動きの有無に係わらずフィールド内補間するようにしてもよい。これらのように輝度信号によって動きの検出が行われる場合、色差信号を遅延させる回路は、遅延部101と同様の1フィールド分の遅延回路を設けるだけでよい。
また、遅延部101から出力される第1の遅延映像信号を現在の出画映像とするのに限らず、入力映像信号を現在の出画映像とするようにしてもよい。この場合で、さらに色差信号に対しては常にフィールド内補間をする場合には、色差信号用の遅延回路は特に設ける必要がない。
また、動き検出信号を遅延させるのに代えて、補間制御信号を遅延させるとともに、遅延補間制御信号に所定の1よりも小さい係数を乗じた値と動き検出信号とを比較して大きい方を補間制御信号とするなどしてもよい。
また、動き検出の有無に応じてフィールド内補間またはフィールド間補間の何れか一方だけが行われるのに限らず、両者の補間結果が動きの程度に応じた割合で合成されるなどしてもよい。
《発明の実施形態2》
インタレース化された映像信号としては、映画などで用いられるフィルム素材から生成された映像信号などのように、元々1秒間に24フレームのプログレッシブ映像信号が、図7に示すように2:3プルダウンと呼ばれる技術を用いて1秒間に60フィールドのインタレース映像信号に変換されたものも多く用いられている。また、1秒間に30フレームのフィルム素材から生成された映像信号もある。これらの場合、隣り合うフィールドの少なくとも一方は、同じフレームの映像から生成されたものなので、そのようなフィールドの映像信号によって補間することにより、元のフレームの映像が正確に再現される。
以下、実施形態1と同じ補間に加えて上記のようなフィルム素材に基づく映像信号の補間も適切に行われる映像変換装置の例を説明する。
この映像変換装置は、図8に示すように、実施形態1(図1)に比べて、接続部102と、補間部106とに代えて、セレクタ202と、補間部206とが設けられている。また、さらに、動き検出部204、およびフィルム画像検出部211が設けられている。
セレクタ202は、図9に示すように、フィルム画像検出部211の検出結果(フィルム画像検出信号)に応じて、遅延部103に入力される信号の下位2ビットを切り換えるようになっている。すなわち、遅延部101から出力される8ビットの第1の遅延映像信号をそのまま全て遅延部103に入力するか、または実施形態1と同じように下位2ビットに動き検出信号を埋め込むかを切り換えるようになっている。
また、補間部206は、実施形態1と同じ補間動作の他に、フィルム画像検出信号に応じて、現在の出画映像に対して過去または未来のフィールドの映像による補間を行うようになっている。
動き検出部204は、動き検出部104と同じように、入力映像信号と第1の遅延映像信号との差分、および第1の遅延映像信号と第2の遅延映像信号との差分に応じた動き検出信号を出力するようになっている。すなわち、動き検出部104によって過去と未来の映像信号が比較されるのに対して、動き検出部204によって過去と現在、および現在と未来の映像信号が比較される。
フィルム画像検出部211は、上記動き検出部104および動き検出部204から出力される動き検出信号に基づいて、すなわち、連続する3フレームのうちの各2フレームの3種類の組み合わせ(過去と未来、過去と現在、現在と未来)についての差分に基づいて、入力映像信号がフィルム画像から生成されたものかどうかを判別するようになっている。より具体的な判別方法としては、特に限定されないが、例えば、図7で説明したように、2フレームずれたボトムフィールドどうし(またはトップフィールドどうし)が完全にまたはほぼ一致し、かつ、そのようなボトムフィールドが5フィールド周期で繰り返される場合には、2:3プルダウンによって生成された映像信号であるなどと判別される。
上記のように構成された映像変換装置では、フィルム画像検出部211から出力されるフィルム画像検出信号に応じてセレクタ202が切り換えられることにより、実施形態1で説明したように小さな回路規模で比較的正確な動き検出による適切な補間が行われるとともに、フィルム画像に基づく映像信号に対しても、適切な補間が行われる。すなわち、フィルム画像から生成された映像信号の場合には、実施形態1で説明したような動き検出は必要ない一方、第2の遅延映像信号は補間される信号自体として用いられることがあるので、第1の遅延映像信号の全ビットを遅延させることが好ましい。そこで、フィルム画像検出部211により、入力映像信号はフィルム画像から生成されたものであると判別された場合に、動き検出信号の遅延部103への書き込みは停止されて、第1の遅延映像信号の全ビットが書き込まれ、補間部206には8ビットの第2の遅延映像信号が入力されて、フィルム画像からの映像信号に適した補間処理が行われる。また、入力映像信号はフィルム画像に基づく映像信号でないことが検出されると、再度動き検出信号が遅延部103によって遅延され、適切な動き検出による補間制御が行われる。
なお、実施形態2の映像変換装置ではフィルム画像からの映像信号の場合には動き検出部104・204に8ビットの遅延映像信号等による検出を行わせることも可能であるが、常に実施形態1と同様の6ビットの遅延映像信号等による検出が行われるようにしてもよい。
また、フィルム画像からの映像信号の場合には、現在の出画映像に対して過去または未来のフレームの映像が適宜選択されて補間に用いられる必要があるため、第1の遅延映像信号が現在の出画映像である必要があるが、フィルム画像からの映像信号でない場合には、実施形態1の変形例で説明したように入力映像信号を現在の出画映像とするようにしてもよい。もっとも、本実施形態2のように常に第1の遅延映像信号が現在の映像信号となるようにすれば、多くの場合、制御回路等の簡素化が容易になる。
《発明の実施形態3》
メモリに対する映像信号の入力出力順序が異なる場合、すなわち、例えば、MPEGデコーダ装置やノイズリダクション画像処理装置やその他の前処理を行う外部装置などによって、矩形領域の複数の画素から成る画素ブロックについてのデコード処理等が行われ、入力映像信号の書き込みは上記画素ブロック単位などで行われる一方、補間処理のための読み出しは走査線単位で行われるような場合には、アドレスを指定して(ポインタの制御、更新によって)任意の記憶領域にアクセス可能なランダムメモリが用いられる。そのような場合で、実施形態1、2で示したように記憶領域を空間的に分割して回路規模を低減することも可能であるが、時間的に分割して記憶領域の有効活用を図ることにより、回路規模を低減することもできる。
具体的には、本実施形態3の映像変換装置には、例えば図10に示すように、ランダムメモリ301と、動き検出部304と、補間制御部305と、補間部306と、補間部326とが設けられている。
ランダムメモリ301は、4フィールド分の輝度信号を記憶する領域と、3フィールド分の色差信号を記憶する領域と、1フィールド分の動き検出信号を記憶する領域とを有している。ここで、同図では、各色差信号が記憶される領域については、動き検出信号と共用される(1フィールド分の動き検出信号と同じデータ量の)共用領域(C現在1など)と、その他の専用領域(C現在2など)とに分けて描いている。この場合は、専用領域と共用領域を合わせた領域が、色差信号の1フィールド分の領域である。
上記動き検出部304、補間制御部305、および補間部306は、基本的な機能は前記実施形態1の動き検出部104、補間制御部105、または補間部106と同様であるが、それぞれランダムメモリ301に対する入出力に関して、アドレスによって特定される所定の領域にアクセスするようになっている点が異なる。なお、同図においては便宜上、上記各部が別個にランダムメモリ301に接続されているように描いているが、必ずしもハードウェアとしてそのような構成にする必要はなく、例えばソフトウェアによって実現してもよいし、ハードウェアによって構成される場合でも、独立に共通のアクセス制御部を設けて、アドレスの生成や各部との間のデータの受け渡しを行わせるようにしたりしてもよい。また、色差信号の補間処理をする補間部326は常に現在の色差信号に基づくフィールド内補間を行う例を示しているが、輝度信号と同様に、動き検出に応じてフィールド内補間またはフィールド間補間が行われるようにしてもよい。
この映像変換装置では、例えば色差信号に関して図11に示すようなメモリアクセスが行われて補間処理が行われる。すなわち、
(a)まず、色差信号について補間処理するための色差信号(C現在1、2)が読み出されるとともに、輝度信号の補間処理の制御のために用いられる遅延動き検出信号が読み出される。また、色差信号(C現在1)が読み出された共用領域には、続いて動き検出部304から出力される動き検出信号が書き込まれる。すなわち、必ず色差信号が読み出された後に動き検出信号が書き込まれる。一方、入力用空き領域1、2には、新たな入力色差信号(さらに未来の色差信号)が書き込まれる。
(b)次のフィールドについての処理では、上記(a)のタイミングでC未来1、2として記憶されていた色差信号が同様にC現在1、2として読み出されるとともに、(a)のタイミングで記憶された動き検出信号が遅延動き検出信号として読み出される。また、(a)でC現在2として色差信号が読み出された領域、および遅延動き検出信号が読み出された領域(C現在1、2)は、空き領域(入力用空き領域1、2)として、引き続き入力された色差信号が書き込まれる。
(c)(d)以下、同様の動作が繰り返される。すなわち、共用領域については4フィールド分の処理サイクル、専用領域については3フィールド分の処理サイクルごとに同じ動作が繰り返される。
このとき、領域1,2のアクセスの方法としては、逐次的に領域1,2の順に書き込み読み出しを行う手法が、メモリアクセスの効率化の観点で有効である。たとえば、動き検出信号が2ビットで映像信号の1画素が8ビットの場合、動き検出信号を書き込むよりも映像データの読み出しのほうが早いので、必要な映像信号が動き検出信号で書き潰されてしまうことはないし、動き検出信号も2ビット毎にメモリに書き戻すのではなく、8ビットあるいはそれ以上溜まってからメモリアクセスすれば、メモリアクセス回数を減らすことが出来、効率的である。
しかしながら、ランダムメモリに対しビット単位のアクセスが可能である場合は、領域1に2ビット分、領域2に6ビット分を割り当て、映像信号のメモリからの読み出し、メモリへの書き込みとして、領域1と2を同時にアクセスしても良い。
上記のように、動き検出信号の記憶領域は、書き込まれた後に1フィールド分遅延して読み出されるようにするためには、通常は書き込み用と読み出し用とで2フィールド分必要とされるのに対し、読み出しが完了した現在フィールドの色差信号が記憶されていた領域と兼用させることによって、1フィールド分だけに低減することができる。
なお、動き検出信号を記憶させる領域は、上記のように現在の色差信号が読み出された領域に限らず、過去の輝度信号が読み出された領域でもよい。
また、図11は説明の便宜上、記憶領域を模式的に描いたもので、ランダムメモリ301の各記憶領域の配置等は同図に示すものに限らず、実質的に同様の順序などで、記憶領域の共用が行われるようにすればよい。
また、上記各実施形態や変形例で説明した構成については、論理的に可能な範囲で種々組み合わせてもよい。具体的には、例えば図12に示すように、上記実施形態3において、実施形態2の動き検出部204およびフィルム画像検出部211と同様または同じ動き検出部404およびフィルム画像検出部211を設けて、フィルム画像からの映像信号に対する適切な補間処理も行われるようにしたりしてもよい。この場合、フィルム画像からの映像信号が入力される際には、必ずしも実施形態1のように動き検出信号の書き込みは停止しなくてもよい。
本発明にかかる映像変換装置は、正確な動き検出に基づいた補間による高画質な映像信号を、より少ないメモリ資源で得られるようにすることができるという効果を有し、インタレース方式の映像信号(データ)をプログレッシブ方式の映像信号に変換する映像変換装置等として有用である。
実施形態1の映像変換装置の構成を示すブロック図である。 同、接続部102の具体的な構成を示す回路図である。 動き検出信号と遅延動き検出信号の関係を示す説明図である。 トップフィールドとボトムフィールドの例を示す説明図である。 動きがある映像の例を示す説明図である。 被写体が高速に移動する映像の例を示す説明図樽。 24フレーム/秒のプログレッシブ映像信号と60フィールド/秒のインタレース映像信号との関係を示す説明図である。 実施形態2の映像変換装置の構成を示すブロック図である。 同、セレクタ202の具体的な構成を示す回路図である。 実施形態3の映像変換装置の構成を示すブロック図である。 同、色差信号の記憶動作の例を示す説明図である。 実施形態3の変形例を示すブロック図である。
符号の説明
101 遅延部
102 接続部
103 遅延部
104 動き検出部
105 補間制御部
106 補間部
202 セレクタ
204 動き検出部
206 補間部
211 フィルム画像検出部
301 ランダムメモリ
304 動き検出部
305 補間制御部
306 補間部
326 補間部
404 動き検出部

Claims (16)

  1. 入力映像信号と2フィールド前の映像信号とに基づいて1画素ごとに生成された映像の動き検出信号と、1フィールド分遅延させた遅延動き検出信号または遅延補間制御信号とに基づく補間制御信号に応じた映像信号の補間処理により、インタレース方式の映像信号をプログレッシブ方式の映像信号に変換する映像変換装置であって、
    入力映像信号を1フィールド分遅延させた第1の遅延映像信号を出力する第1の遅延部と、
    入力映像信号よりも少ない所定ビット数の上記動き検出信号または補間制御信号、および第1の遅延映像信号のうちの上記所定ビット数の下位ビットを除く信号を1フィールド分遅延させて、遅延動き検出信号または遅延補間制御信号、および第2の遅延映像信号を出力する第2の遅延部と、
    上記入力映像信号および第2の遅延映像信号に基づいて、上記動き検出信号を出力する動き検出部と、
    上記動き検出信号、および遅延動き検出信号または遅延補間制御信号に基づく補間制御信号を出力する補間制御部と、
    上記補間制御信号に応じた上記第1の遅延映像信号または入力映像信号の補間によりプログレッシブ方式の映像信号を生成する補間部と、
    を備えたことを特徴とする映像変換装置。
  2. 請求項1の映像変換装置であって、
    上記動き検出部は、入力映像信号と第2の遅延映像信号との差に応じた値を動き検出信号として出力し、
    上記補間制御部は、動き検出信号と遅延動き検出信号とのうちの値が大きい方、または動き検出信号と遅延補間制御信号の所定倍とのうちの値が大きい方を補間制御信号として出力し、
    上記補間部は、上記補間制御信号が所定の閾値以上であるかどうかに応じた補間を行うことを特徴とする映像変換装置。
  3. 請求項1の映像変換装置であって、
    上記補間部は、補間制御信号によって動きのある映像であることが示される場合に、第1の遅延映像信号または入力映像信号に基づくフィールド内補間を行う一方、補間制御信号によって動きのない映像であることが示される場合に、第1の遅延映像信号と入力映像信号とに基づくフィールド間補間を行うことを特徴とする映像変換装置。
  4. 請求項3の映像変換装置であって、
    上記入力映像信号は、入力輝度信号および入力色差信号を含み、
    上記第1の遅延部は、入力輝度信号および入力色差信号を遅延させて第1の遅延輝度信号および第1の遅延色差信号を出力し、
    上記第2の遅延部は、第1の遅延輝度信号を遅延させて第2の遅延輝度信号を出力し、
    上記動き検出部は、入力輝度信号および第2の遅延輝度信号に基づいて動き検出信号を出力するとともに、
    上記補間部は、第1の遅延輝度信号および第1の遅延色差信号、または入力輝度信号および入力色差信号に対して、補間制御信号に応じてフィールド内補間またはフィールド間補間を行うことを特徴とする映像変換装置。
  5. 請求項3の映像変換装置であって、
    上記入力映像信号は、入力輝度信号および入力色差信号を含み、
    上記第1の遅延部は、入力輝度信号を遅延させて第1の遅延輝度信号を出力し、
    上記第2の遅延部は、第1の遅延輝度信号を遅延させて第2の遅延輝度信号を出力し、
    上記動き検出部は、入力輝度信号および第2の遅延輝度信号に基づいて動き検出信号を出力するとともに、
    上記補間部は、入力輝度信号に対して、補間制御信号に応じてフィールド内補間またはフィールド間補間を行う一方、入力色差信号に対して、補間制御信号に係わらずフィールド内補間を行うことを特徴とする映像変換装置。
  6. 請求項1の映像変換装置であって、
    上記第1および第2の遅延部は、FIFOメモリ、および指定されたアドレスの領域にアクセスされるランダムメモリのうちの何れか一方を用いて構成されていることを特徴とする映像変換装置。
  7. 請求項1の映像変換装置であって、
    さらに、入力映像信号がフィルム画像から生成された映像信号であることを検出するフィルム画像検出部を備え、
    フィルム画像から生成された映像信号を変換する場合に、
    上記第2の遅延部は、第1の遅延映像信号の全ビットの信号を遅延させるとともに、
    上記補間部は、各フィールドごとに、第1の遅延映像信号と、入力映像信号および第2の遅延映像信号のうちの何れか一方とに基づく補間を行うことを特徴とする映像変換装置。
  8. 2フィールドずれた映像信号に基づいて1画素ごとに生成された映像の動き検出信号と、1フィールド分ずれた遅延動き検出信号または遅延補間制御信号とに基づく補間制御信号に応じた映像信号の補間処理により、インタレース方式の映像信号をプログレッシブ方式の映像信号に変換する映像変換装置であって、
    指定されたアドレスの領域にアクセスされ、最も新しいフィールドから順の第1から第3の映像信号、および遅延動き検出信号または遅延補間制御信号として読み出される、入力映像信号よりも少ない所定ビット数の動き検出信号または補間制御信号を記憶するメモリと、
    上記メモリへのアクセスを制御するアクセス制御部と、
    上記第1および第3の映像信号に基づいて、上記動き検出信号を出力する動き検出部と、
    上記動き検出信号、および遅延動き検出信号または遅延補間制御信号に基づく補間制御信号を出力する補間制御部と、
    上記補間制御信号に応じた上記第2の映像信号または第1の映像信号の補間によりプログレッシブ方式の映像信号を生成する補間部と、
    を備え、
    上記アクセス制御部は、上記メモリにおける第1から第3の何れかの映像信号が既に読み出された領域に、動き検出信号または補間制御信号を書き込むように制御することを特徴とする映像変換装置。
  9. 請求項8の映像変換装置であって、
    上記アクセス制御部は、上記映像信号が既に読み出された領域のうち、上記読み出しの後に動き検出信号および補間制御信号が書き込まれなかった領域と、動き検出信号または補間制御信号と同じ大きさの他の領域とに、新たに入力されるフィールドの映像信号を書き込むことを特徴とする映像変換装置。
  10. 請求項8の映像変換装置であって、
    上記動き検出部は、第1の映像信号と第3の映像信号との差に応じた値を動き検出信号として出力し、
    上記補間制御部は、動き検出信号と遅延動き検出信号とのうちの値が大きい方、または動き検出信号と遅延補間制御信号の所定倍とのうちの値が大きい方を補間制御信号として出力し、
    上記補間部は、上記補間制御信号が所定の閾値以上であるかどうかに応じた補間を行うことを特徴とする映像変換装置。
  11. 請求項8の映像変換装置であって、
    上記補間部は、補間制御信号によって動きのある映像であることが示される場合に、第2の映像信号または第1の映像信号に基づくフィールド内補間を行う一方、補間制御信号によって動きのない映像であることが示される場合に、第2の映像信号と第1の映像信号とに基づくフィールド間補間を行うことを特徴とする映像変換装置。
  12. 請求項8の映像変換装置であって、
    上記第1の映像信号は、第1の輝度信号、および第1の色差信号を含み、
    上記第2の映像信号は、第2の輝度信号、および第2の色差信号を含み、
    上記第3の映像信号は、第3の輝度信号を含み、
    上記動き検出部は、第1の輝度信号および第3の輝度信号に基づいて動き検出信号を出力するとともに、
    上記補間部は、第2の輝度信号および第2の色差信号、または第1の輝度信号および第1の色差信号に対して、補間制御信号に応じてフィールド内補間またはフィールド間補間を行うことを特徴とする映像変換装置。
  13. 請求項12の映像変換装置であって、
    上記アクセス制御部は、上記メモリにおける第3の輝度信号または第2の色差信号が既に読み出された領域に、動き検出信号または補間制御信号を書き込むように制御することを特徴とする映像変換装置。
  14. 請求項8の映像変換装置であって、
    上記第1の映像信号は、第1の輝度信号、および第1の色差信号を含み、
    上記第2の映像信号は、第2の輝度信号を含み、
    上記第3の映像信号は、第3の輝度信号を含み、
    上記動き検出部は、第1の輝度信号および第3の輝度信号に基づいて動き検出信号を出力するとともに、
    上記補間部は、第1の輝度信号に対して、補間制御信号に応じてフィールド内補間またはフィールド間補間を行う一方、第1の色差信号に対して、補間制御信号に係わらずフィールド内補間を行うことを特徴とする映像変換装置。
  15. 請求項14の映像変換装置であって、
    上記アクセス制御部は、上記メモリにおける第3の輝度信号または第1の色差信号が既に読み出された領域に、動き検出信号または補間制御信号を書き込むように制御することを特徴とする映像変換装置。
  16. 請求項8の映像変換装置であって、
    さらに、入力映像信号がフィルム画像から生成された映像信号であることを検出するフィルム画像検出部を備え、
    フィルム画像から生成された映像信号を変換する場合に、
    上記アクセス制御部は、上記動き検出信号または補間制御信号の書き込みを停止させるとともに、
    上記補間部は、各フィールドごとに、第2の遅延映像信号と、第1および第3の何れか一方の映像信号とに基づく補間を行うことを特徴とする映像変換装置。
JP2005330187A 2005-11-15 2005-11-15 映像変換装置 Pending JP2007142550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005330187A JP2007142550A (ja) 2005-11-15 2005-11-15 映像変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005330187A JP2007142550A (ja) 2005-11-15 2005-11-15 映像変換装置

Publications (1)

Publication Number Publication Date
JP2007142550A true JP2007142550A (ja) 2007-06-07

Family

ID=38204934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005330187A Pending JP2007142550A (ja) 2005-11-15 2005-11-15 映像変換装置

Country Status (1)

Country Link
JP (1) JP2007142550A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272862A (ja) * 2008-05-07 2009-11-19 Nec Electronics Corp エラー検出方法及び回路、並びにエラー低減方法及び回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272862A (ja) * 2008-05-07 2009-11-19 Nec Electronics Corp エラー検出方法及び回路、並びにエラー低減方法及び回路

Similar Documents

Publication Publication Date Title
US7830449B2 (en) Deinterlacer using low angle or high angle spatial interpolation
US6970206B1 (en) Method for deinterlacing interlaced video by a graphics processor
US6421090B1 (en) Motion and edge adaptive deinterlacing
JP5008826B2 (ja) 高精細度デインタレース/フレーム倍増回路およびその方法
US7349030B2 (en) Segment buffer loading in a deinterlacer
JP5177828B2 (ja) 画像レート変換方法及び画像レート変換装置
US8203649B2 (en) Image processing apparatus and image processing method
US7499102B2 (en) Image processing apparatus using judder-map and method thereof
JP3855761B2 (ja) 画像信号処理装置及び方法
US6229571B1 (en) Scan converter with interpolating function
US7218355B2 (en) Deinterlacer using block-based motion detection
US8379146B2 (en) Deinterlacing method and apparatus for digital motion picture
JP5241632B2 (ja) 画像処理回路および画像処理方法
JP2007142550A (ja) 映像変換装置
JP3154272B2 (ja) 画像変換装置及び方法
JP2003289511A (ja) 画像走査変換方法及び装置
JPH1098692A (ja) 画像表示装置
JP2007288483A (ja) 画像変換装置
JP4470324B2 (ja) 画像信号変換装置および方法
JP4439603B2 (ja) テレビジョン受信機
JP2552558B2 (ja) 電子的に拡大撮影可能な撮像装置
JP2007019708A (ja) 画像処理装置
JP2002300537A (ja) 映像周波数変換装置
JP3156247B2 (ja) 画像変換装置
JPH11110565A (ja) 動き検出装置