DE3202365C2 - Datenspeicher mit Fensterabtastung - Google Patents
Datenspeicher mit FensterabtastungInfo
- Publication number
- DE3202365C2 DE3202365C2 DE3202365A DE3202365A DE3202365C2 DE 3202365 C2 DE3202365 C2 DE 3202365C2 DE 3202365 A DE3202365 A DE 3202365A DE 3202365 A DE3202365 A DE 3202365A DE 3202365 C2 DE3202365 C2 DE 3202365C2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- samples
- address
- sample
- add
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0307—Logarithmic or exponential functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
- G06F17/175—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method of multidimensional data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0202—Two or more dimensional filters; Filters for complex signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/04—Trigonometric functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/08—Powers or roots
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/10—Logarithmic or exponential functions
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/123—Frame memory handling using interleaving
Abstract
Es wird ein Speicher beschrieben, dessen Speicherplätze ein Feld von Abtastpunkten kartieren. Es ist eine Einrichtung vorgesehen, die einen parallelen Zugriff zu einer Mehrzahl von Speicherplätzen ermöglicht, welche eine Anordnung dieser Abtastpunkte in einem Zugriffenster bilden, welches in Ansprache auf orthogonale Adressen-Koordinaten eines der Probenpunkte in der Anordnung in jeden gewünschten Bereich des Abtastpunktfeldes verschoben werden kann.
Description
Die vorliegende Erfindung betrifft eine Einrichtung gemäß dem Oberbegriff des Anspruchs 1. Insbesondere
betrifft die Erfindung eine Einrichtung zum gleichzeitigen Zugriff zu mehreren Plätzen eines elektronischen
Datenspeichers.
Wie im folgenden in Verbindung mit verschiedenen Ausführungsbeispielen erläutert werden wird, bei denen
der Speicher dazu verwendet wird, in seinen Plätzen entsprechende Proben einer Funktion zu speichern,
schafft die Erfindung die Möglichkeit eines wahlfreien Zugriffes zu Proben von einer Mehrzahl von Plätzen,
die in einem »Abtastfenster angeordnet sind, in Ansprache auf die Adresse einer Ecke oder eines anderen vorgegebenen
Teiles des Fensters. Außerdem erfolgt der Zugriff zu dem Satz von Proben parallel, so daß die
Proben des Satzes sofort verfügbar sind und nicht erst nach einer Zwischenspeicherung oder Pufferung.
Es ist Aufgabe der vorliegenden Erfindung, eine Einrichtung zum Verarbeiten von Proben einer Funktion
anzugeben, bei der eine Zwischenspeicherung der in dein Speicher zugegriffenen Proben nicht erforderlich
ist
Diese Aufgabe wird von einer Einrichtung zum Verarbeiten von Proben einer Funktion gelöst, wie sie in
dem Patentanspruch 1 gekennzeichnet ist
Durch die parallele Zugriffsfähigkeit auf dem Speicher unterscheidet sich die vorliegende Einrichtung von
der bei einem konventionellen Speicher, da dort ein Zugriff jeweils nur zu einem einzigen Speicherplatz
möglich ist, und eine Zwischenspeicherung (Pufferung) der Bits erfolgen muß, bis ein serienmäßiger Zugriff zu
allen Plätzen eines Fensters stattgefunden hat. Diese Unbequemlichkeit besteht beim Einschreiben von Daten
in die Speicherplätze und erneut beim Herauslesen der Daten aus den Speicherplätzen.
Die Erfindung ist nützlich bei Systemen (in denen, in der Terminologie eines konventionell organisierten
Speichers Funktionsproben von einem »Fenster«, das aus einer Gruppe von zusammenhängenden oder direkt
benachbarten Speicherplätzen besteht, genommen werden sollen), um eine digitale Filterung zu bewirken oder
lineare Interpolationen sowie Interpolationen höherer Ordnung mit Datenproben innerhalb eines Feldes solcher
Proben durchzuführen. Bei solchen Systemen wird die Fensterposition in Ansprache auf eine dem Speicher
zugeführte Folge von Abtastadresson in einem gewünschten
Muster über das Datenfeld abgetastet oder geführt. Bei Systemen zum Interpolieren ist die Erfindung
besonders nützlich für das Manipulieren von Wiedergabe- oder Display-lntürmation, welche rasterabgetastete
Datenfelder enthält, wie Fernsehsignale.
Es wird aiso, wie erwähnt, eine Einrichtung zum Zugreifen eines Speichers geschaffen, der Proben einer
Funktion in Plätzen speichert, die entsprechenden Speicherplatzadressen zugeordnet sind. Die Einrichtung
enthält eine Anordnung zum Zuführen der Adressen zum Speicher, um einen Zugriff zu den entsprechenden
Plätzen zu bewirken.
Gemäß der Erfindung ist, wo das System bei Zuführung einer einzigen Adresse zum Speicher einen wahlfreien
und parallelen Zugriff zu Plätzen, die in einem Abtastfenster enthalten sind, ermöglichen soll: Der
Speicher in so viele Unter- oder Teilspeicher unterteilt, wie Plätze im Abtastfenster enthalten sind; jede Adresse
in einen ersten Teil, der für die Definition jedes Platzes in jedem Teilspeicher ausreicht, und einen zweiten
Teil unterteilt; in der die Adressen zuführenden Anordnunc eine Wahlvorrichtung vorgesehen, welche unter
Steuerung durch den zweiten Teil jeder Adresse einem der Teilspeicher den ersten Teil der Adresse in unmodifizierter
Forrrv und den anderen Teiispeichern entsprechende Modifikationen des ersten Adressenteiles zuführt,
und die Wahlvorrichtung in der Lage, die entsprechenden
Modifikationen des ersten Teiles in Abhängigkeit vom Wert des zweiten Adressenteiles durchzuführen.
Im folgenden werden Ausführungsbeispiele der Erfindung
unter Bezugnahme auf die Zeichnung näher erläutert
Es zeigt
Es zeigt
F i g. 1 eine konforme kartenartige Darstellung (»Karte«) von Datenproben, die in einem Speichersystern
gemäß der Erfindung zu speichern sind, um einen gleichzeitigen, parallelen Zugriff zu mehreren Datenproben
zu ermöglichen,
F i g. 2 eine schematische Darstellung der Proben, die
man von dem Speicher gemäß F i g. 1 erhält, wenn eine
quadratische Anordnung von Datenplätzen durch Rasterabtastung adressiert wird,
F i g. 3 eine schematische Darstellung e-ipes Speichers
gemäß einer Ausführungsform der Erfindung,
F i g. 4 ein Blockschaltbild dieses Speichers in Schaltung in einer Einrichtung gemäß weiterer Aspekte der vorliegenden Erfindung,
F i g. 4 ein Blockschaltbild dieses Speichers in Schaltung in einer Einrichtung gemäß weiterer Aspekte der vorliegenden Erfindung,
Fig.5 ein vereinfachtes Blockschaltbild des Speichers
gemäß F i g. 3 und 4,
F i g. 6 ein vereinfachtes Blockschaltbild eines anderen Speichers gemäß einer Ausführungsform der Erfindung,
welches für das Verständnis der allgemeinen Kontruktionsprinzipien der Speicher gemäß der Erfindung
von Nutzen ist, und
F i g. 7 und 8 ein Blockschaltbild eines eindimensionalen
bzw. eines zweidimensionalen Raumfrequenz-Tiefpaßfilters gemäß weiterer Aspekte der Erfindung.
In den Zeichnungen bedeutet NSB die Bits der niedrigeren
(weniger zählenden) Stellen und HSB die Bits der höheren Stellen einer mehrstelligen Binärzahl, z. B.
Adresse.
F i %. 1 ist eine landkartenartige Darstellung (Karte)
eines Feldes von Probenpunkten, die in entsprechenden Platzen eines konventionellen zeilen- und spaltenweise
adressierten Speichers gespeichert sind. Die Probenpunkte sind dargestellt als in horizontalen, quer über das
Papier verlaufenden Zeilen in Plätzen angeordnet welche durch x-Koordinaten bezeichnet sind, deren Werte
von links nach rechts zunehmen; und die Probenpunkte sind ferner dargestellt als in vertikalen, senkrecht zu den
Zeilen verlaufenden Spalten in Plätzen angeordnet, die durch y-Koordinaten-bezeichnet sind, deren Werte von
oben nach unten zunehmen. Vier dieser Punkte in einer quadratischen Anordnung sollen bei einem Speichersystem
gemäß einer Ausführungsform der Erfindung während jedes Lese- oder Schreibzyklus parallel zugegriffen
oder adressiert werden. Um die Beschrefb'jng dieses Prozesses zu vereinfachen, sind die Probenpunkte in
vier verschiedenen Formen dargestellt: Kreisförmig, quadratisch, sechsf ckig und achteckig. Die kreisförmige
Form bedeutet, daß die Zeilenzahl modulo 2 und die Spaltenzahl modulo 2 des Speicherplatzes beide gleich
NULL sind; die quadratische Form, daß die erstere gleich NULL und die letztere gleich EiNS sind; die
sechseckige Form, daß die erstere gleich EINS, die letztere gleich NULL s'.nd: und die achteckige Form, daß
beide gleich EINS sind.
Man stelle sich nun vor, daß die Probepunkte rastermäßig abzutasten sind, um ein Ausgangssignal zu erzeu-
gen, das alle möglichen Zugriffsbedingungen zum oder vom Speichersystem beschreibt, welches b«:im tatsächlichen
Betrieb in Wirklichkeit wahlfrei adressierbar oder anders als rastermäßig abtastbar sein kann. Die Rasterabtastung
soll keine Rasterabtastung sein, bei der die Probenpunkte individuell abgetastet werden, indem
man sie einzeln seriell zeilen- oder spaltenweise mit relativ hoher Frequenz Platz für Platz adressiert und
nach jeweiliger Beendigung des platzweisen Adressierens mit relativ langsamer Frequenz zur nächsten Zeile
oder Spalte fortschreitet, wie es bei der rastermäßigen Abtastung eines konventionellen Speichers nötig wäre.
Es soll vielmehr eine Mehrzahl von Probenpunkten, die in einer bestimmten Anordnung angeordnet sind,
gleichzeitig, parallel durch ein »Abtastfenster« zugegriffen werden, während die Speicherplätze des Speichersystems
rastermäßig abgetastet werden. Ein solches »Fenster« kann in der Karte gemäß F i g. 1 als Quadrat von
gespeicherten Probenpunkten erscheinen, wie innerhalb des dick gezeichneten Rahmens, der die vier Speicherplätze
umgibt, welche durch einstellige Zahlen bezeichnet sind. Im Effekt erfolgt eine Rasterabtastung
jeder der vier Positionen im Abtastfenster über jeden Probenpunkt in der Probenkarte gemäß Fig. 1.
F i g. 2 zeigt die Teile der aufeinanderfolgenden Zugriffsmuster in diesem quadratischen Fenster, während
dieses die Karte gemäß F i g. 1 abtastet. Die Pfeile geben die zeitliche Reihenfolge der Zugriffsmuster in dem
die Rasterabtastung bewirkenden Fenster an, wobei nur Teile der Zeilenabtastung dargestellt sind. Man beachte,
daß durch das Fenster immer ein Zugriff zu vier verschiedenen Typen von Probenpunkten stattfindet, einem
Kreis, einem Quadrat, einem Sechseck und einem Achteck. Man beachte ferner, daß die vordere Spalte
jedes Zugriffsmusters in einer Zeilenabtastung mit der hinteren Spalte des direkt vorangehenden Zugriffsmusters
übereinstimmt und daß die Spaltenadressierung um zwei fortschreiten muß, um eine vollständige Änderung
des Zugriffsmusters bei der Änderung der Position über eine Reihe zu bewirken. Geht man entlang einer
Spalte nach unten, so läßt sich das entsprechende Phänomen für die obere Zeile des unteren Zugriffsmusters
im Vergleich mit der unteren Zeile des oberen feststellen; die Zeilenadressierung muß also um 2 fortschreiten,
damit sich eine vollständige Änderung des Zugriffsmusters bei einer Änderung der Position längs einer Spalte
nach oben oder unten ergibt, jeder Speicherplatz (zumindest diejenigen, die sich im Inneren des Speichers
befinden) wird für jede Probenposition im Abtastfenster einmal adressiert, während der gesamte Speicher abgetastet
wird, und jedesmal, wenn der betreffende Speicherplatz adressiert wird, hat er eine andere Position im
Abtastfenster.
F i g. 3 zeigt die Probenpunkte in einer anderen Anordnung als in der Karte gemäß Fig. 1. Durch diese
Umordnung werden die kreisförmigen, quadratischen, sechseckigen und achteckigen Probenpunkte in individuelle
Zeilen- und Spalten-Koordinatensysteme getrennt, so daß man davon sprechen kann, daß die jeweiligen
Daten in Speicherplätzen eines Unter- oder Teil-Speichers SMOO, eines Teilspeichers 5W01, eines Teilspeichers
SM10 und eines Teilspeichers SM11 gespeichert
sind. Bezüglich Fig.2 läßt sich feststellen, daß
jede quadratische Anordnung aus vier Probenpunkten dadurch zusammengesetzt werden kann, daß man die
Probenpunkte aus den verschiedenen Teiispeichern 5M0. 5Λ/01. SM10 bzw. SM 11 auswählt Jeder dieser
Teilspeicher kann durch Zeilen und Spalten adressiert werden, um Daten von einem entsprechenden Speicherplatz
zu liefern, ohne daß zwei Speicherplätze in einem Teilspeicher gleichzeitig adressiert werden. Alle Speicherplätze
in jedem dieser Teilspeicher sind mit einem gemeinsamen Datenbuskanal für den betreffenden Teilspeicher
gekoppelt, der von den Datenbuskanälen der anderen Teilspeicher getrennt ist. Diese Teilspeichcr
können dann handelsübliche Speicher sein, vorausgesetzt, daß ein geeignetes Adressierschema gefunden
werden kann. Die Teilspeicher haben weniger Adressenleitungen als der Speicher gemäß Fig. 1, was die
Tatsache widerspiegelt, daß die Gesamtzahl der Speicherplätze auf die Teilspeicher aufgeteilt ist.
Man lasse nun für den Augenblick das Problem außer acht, wie die Teilspeicher zu adressieren sind, und betrachte
die Art des Multiplexens. das durch einen Eingangsmultiplexer
MUX 1 beim Schreiben von Daten in den Speicher gemäß Fig.3 und einen Ausgang.smultiplexer
MUX 2 beim Lesen von Daten aus dem Speicher gemäß F i g. 3 bewirkt wird. Wenn man das quadratische
Abtastfenster über die Anordnung von Speicherplätzen gemäß F i g. 1 führt und das Ergebnis betrachtet (oder
einfach die in Fig.2 dargestellten Abtastmuster), so
sieht man, daß es nur vier Positionspermutationen gibt. Wenn die Position des quadratischen Abtastfensters in
Zeilen- und Spaltenadressen in den Dimensionen y bzw. χ ausdrückt (was den Probenpunkt in der oberen linken
Ecke des Fensters bezeichnet), dann sind diese Permutationen die folgenden:
a) für χ mod 2 = 0 und y mod 2 = 0
(das heißt, wenn die Bits der niedrigsten Stelle der Spalten und Zeilenadressen des Probenpunktes in
der oberen linken Ecke des Abtastfensters gleich NULL sind, befinden sich der kreisförmige, der
quadratische, der sechseckige und der achteckige Probenpunkt in der oberen linken, oberen rechten,
unteren linken bzw. unteren rechten Ecke des Fensters;
b) fürxmod2=l,_vmod2 = 0
(das heißt, die Bits der niedrigsten Stelle der Spalten- und Zeilenadresse, die den oberen linker. Probenpunkt
des Fensters bezeichnen, sind EINS bzw. NULL) befinden sich der quadratische, der kreisförmige,
der achteckige und der sechseckige Probenpunkt in der oberen linken, der oberen rechten,
der unteren linken bzw. der unteren rechten Ecke des Fensters.
c) für* mod 2 = 0. y mod 2 = 1
(das heißt, daß die Bits der niedrigsten Stelle der Spalten- und Zeilenadressen, die den oberen ''.nken
Probenpunkt des Fensters bezeichnen, gleich NULL bzw. EINS sind) befinden sich der sechseckige,
der achteckige, der kreisförmige und der quadratische Probenpunkt in der oberen linken, der
oberen rechten, der unteren linken bzw. der unteren rechten Ecke des Fensters; und
d) fürA-mod2 = l,_vmod2=l
(das heißt, daß die Bits der niedrigsten Stelle der Spalten- und Zeilenadresse, die die Fensterposition
angeben, beide gleich EINS sind) befinden sich der achteckige, der sechseckige, der quadratische und
der kreisförmige Probenpunkt in der oberen linken, der oberen rechten, der unteren linken bzw. der
unteren rechten Ecke des Fensters.
Der Eingangsmultiplexer MUX1 kommutiert dann in
Ansprache auf die vier Permutationen der niedrigsstelli-
gen Bits der die Abtastfensterposition spezifizierenden Spalten- und Zeilenadresse, die oberen linken, oberen
rechten, unteren linken und unteren rechten Dateneingänge zu den Speicherplätzen in verschiedenen der
Teiispeicher SMOO, SM 01, SM 10 und SM 11 entsprechend
dem oben gerade angegebenen Wahlmuster. Der Ausgangsmultiplexer MUX 2 bewirkt in entsprechender
Wei/>-in Ansprache auf die vier Permutationen der
niedrigststelligen Bits der die Abtastfensterposition spezifizierenden
Spalten- und Zeilenadresse eine Kommutation von vier ausgewählten Speicherplätzen in den
Teilspeichern 5M0O, SM01, SMlO und SMU zu den
Datenausgängen oben links, oben rechts, unten links und unten rechts.
Auf den Eingangsmultiplexer MUX1 kann offensichtlich
verzichtet werden, wenn als Speicher ein vorprogrammierter Festwertspeicher (ROM) verwendet
wird. Bei bestimmten Speienerformen kann ein bilateraler Multiplexer verwendet werden, der sowohl als Eingangs-
als auch als Ausgangsmultiplexer arbeitet.
F i g. 4 zeigt das Schaltbild eines Speichers MEM entsprechend
dem Speicher, dessen Prinzipskizze in F i g. 3 dargestellt ist. Der Speicher MEM gemäß F i g. 4 soll
mehr Speicherplätze aufweisen als es in F i g. 3 dargestellt ist. In F i g. 4 sind (zusätzlich zum Eingangsmultiplexer
MUX1, den Teiispeichern SMOO, SM01, SW10
und SMII sowie dem Ausgangsmultiplexer MUX 2
von F i g. 3) die Schaltungen zur Adressierung der Teilspeicher des Speichers MEM dargestellt. Diese Schaltungen
enthalten Addierer /4DD 1 und ADD 2.
Betrachtet man nochmals F i g. 2, so sieht man, daß im
Abtastfenster für zwei aufeinanderfolgende Spaltenadressen während der Abtastung einer Zeile ein Paar
der kreisförmigen, quadratischen, sechseckigen bzw. achteckigen Probenpunkte von einer Fensterposition
zur nächsten erhalten bleibt. Man beachte ferner, daß die Phase des Fortschreitens zu einem neuen Paar aus
einem kreisförmigen und sechseckigen Probenpunkt bezüglich des Fortschreitens zu einem neuen Paar aus
einem quadratischen und achteckigen Probenpunkt versetzt ist. Das niedrigststellige Bit der dem Speichersystem
gemäß F i g. 1 zugeführten Spaltenadressen wird bei den dem Speicher MEM in Fig.4 zugeführten
Adressenbits weggelassen und dazu verwendet, Spaltcnadressen
für die Teilspeicher SMOl und SMW zu erzeugen. Wie aus F i g. 2 ersichtlich ist, findet während
einer Abtastung über die Spalten der Teilspeicher ein Fortschreiten der Wahl des quadratischen und des achteckigen
Probenpunktes bei jeder zweiten Spaltenadresse, die während einer solchen Abtastung erzeugt wird,
statt. Um das Fortschreiten der Adressen für die kreisförmigen und sechseckigen Probenpunkte in versetzter
Phase zu bewirken, wird das oben erwähnte Bit der niedrigsten Stelle der Spaltenadresse im Addierer
ADD 1 zu den höherstelligen Adressenbits addiert und die resultierende Summe wird dazu verwendet, die Spalten
der Teilspeicher SM 00 und SM10 zu adressieren.
Aus F i g. 2 ist ferner ersichtlich, daß jedes Paar aus einem kreisförmigen und einem quadratischen Probenpunkt
und jedes Paar aus eine sechseckigen und einem achteckigen Probenpunkt im Abtastfenster auch in aufeinanderfolgenden
Zeilenpositionen innerhalb jeder Spalte erscheinen, während die Fensterposition während
der Abtastung des Probenfelds von Zeile zu Zeile fortbewegt wird. Mit anderen Worten gesagt, ändert
sich das Fortschreiten in der Probenpunktzeile in der Zeilenrichtung halb so schnell wie sich die Zeilenadressen
für den Speicher gemäß F i g. 1 ändern. Eine Betrachtung der F i g. 2 ergibt weiterhin, daß die Phase des
Fortschreitens für die kreisförmigen und quadratischen Probenpunkte bezüglich des Fortschreitens der sechseckigen
und der achteckigen Probenpunkte versetzt ist. in Fig. 4 wird diese Versetzung dadurch bewirkt, daß
ίο (b)
die höherstelligen Bits der Zeilenadressen als Adressen für die Teilspeicher SMlO und SMW
verwendet werden und
die niedrigststelligen Bits der Zeilenadressen zu den höherstelligen Bits in einem Addierer ADD 2
addiert und die resultierenden Summen als Zeilenadressen den Teilspeichern SMOO und SM10 zugeführt
werden.
Das eben beschriebene Speichersystem MEM ist in Verbindung mit einer Phantom-Rastererzeugung für
die Fernsehbildverarbeitung vorteilhaft. Bei einer Phantom-Rastererzeugung wird rastermäßig abgetastete Videoinformation
in einen Speicher eingeschrieben, wobei die Speicherplätze in einem einzigen Raster während
dieses Schreibens abgetastet werden, während die Abtastung der Speicherplätze beim anschließenden Herauslesen
der gespeicherten Information aus dem Speieher mit einem Raster erfolgt, daß eine andere Größe
oder Orientierung hat. Die Befehle zum Schreiben und Lesen des Speichers sind jeweils rasterabtastende Folgen
von Koordinaten, welche Punkte in einem Feld von Datenprobenpunkten angeben (wie dem in F i g. 1 dargestellten
Feld, jedoch mit mehr Probenpunkten). Es ist zweckmäßig, einen Schreibadressen-Abtastgenerator
WAG zu haben, der integrale Zeilen- und Spaltenleseadressen des Speichersystems MEM erzeugt, die dem
Speichersystem MEM über einen Lese/Schreib-Adressenmultiplexer MUX 3 zugeführt werden, der durch ein
Schreibkommando SC steuerbar ist, welches einem MUX 3- Kommandoeingang zugeführt wird. Die punktweise
Rasterabtastung ist gewöhnlich der zweckmäßigste Weg, das Speichersystem MfM zu füllen, wenn ein
Basisband-Videosignal in Echtzeit zugeführt wird. In einem solchen Falle wird dieses Signal nur durch einen
einzigen Eingang von MiXf eingespeist, während an
den anderen Eingängen ein signalfreier Zustand aufrechterhalten wird. Die unausgenützte Kapazität des
Multiplexers MUXi bei solchen Speicherbedingungen
ermöglicht es, ihn durch einen einzigen Eins-Aus-Vier-Wählkreis zu ersetzen, wenn den Teilspeichern in der
richtigen zeitlichen Folge einzeln ein in Fig.4 nicht
vermerktes Schreibfreigabesignal zugeführt wird und
so nicht parallel wie bei Verwendung des Multiplexers MUX1. Von einem anderen Speicher können andererseits
die Daten schneller eingespeichert werden, indem man die Parallelspeicherfähigkeit von MUX1 ausnützt
und jeweils vier Probenpunkte gleichzeitig speichert.
In Ansprache auf ein dem Mi/X-Kommandoeingang
zugeführtes Lesekommando LC führt der Multiplexer MUX 3 dem Speichersystem MEM einen Teil oder Modul
von Leseadressen zu, die durch einen Leseadressengenerator RAG erzeugt worden sind. Die Leseadressen
vom Leseadressengenerator RAG, die eine Abtastkonversion von den durch den Schreibadressengenerator
WAG gelieferten Schreibadressen darstellen, sind im allgemeinen nicht integral (in diesem Falle enthalten die
Adressen von RAG zusätzliche Restbits, die in den Adressen vom Schreibadressenabtastgenerator WAG
nicht enthalten sind). Wie bereits bemerkt, enthalten die
Adressen vom Leseadressengenerator RAD zusätzlich zu den integralen modularen Teilen noch fraktionelle.
residuelle Teile (»Reste«) und diese Reste werden einem zweidimensionalen linearen Interpolierer 2DLl zugeführt,
um eine Interpolation von Daten zu leiten, die sich in vier Speicherplätzen befinden, die ganzzahlige oder
integrale Adressen haben, welche der durch den Leseadressengenerator RAG erzeugten Adresse am nächsten
benachbart sind und diese umgeben. Die notwendigkeit, vom Spe;:her vier Punkte gleichzeitig zu erhalten
(für die Verwendung in dem zweidimensionalen linearen Interpolationsprozeß) ist der Grund für die Unterteilung
des Speichers in die vier Unter- oder Teilspeicher SMOO, SM 01, SM10 und SM11.
Im Interpolierer 2DL/werden:
Im Interpolierer 2DL/werden:
(a) die Daten von zwei Probenpunkten in derjenigen der beiden gleichzeitig adressierten Zeilen, die die
kleinere Zeilenadresse hat, in einem Subtrahierer SUB 1 differenzmäßig kombiniert und
(b) die Daten von zwei Probenpunkten in der anderen der beiden gleichzeitig adressierten Zeilen, die die
nächsthöhere Zeilenadresse hat, in einem Subtrahierer SUB 2 differenzmäßig kombiniert. Bei diesen
Subtraktionsprozessen werden die Probenpunkte mit den niedrigeren Spaltenadressen als
Subtrahenden und die Probenpunkte mit den höheren Spaltenadressen als Minuenden verwendet.
Die Differenzen, die sich aus diesen Subtraktionsprozessen in SUB 1 und SUB 2 ergeben, werden jeweils (a)
in MPi bzw. MP2 mit dem Rest des Zeilenkoordinatenteiles der Leseadresse multipliziert und die resultierenden
Produkte werden in Addierern ADD3 bzw. ADD4 zu den entsprechenden Subtrahenden-Probenpunkten
addiert. Die von den Addierern ADD3 und ADD4 erzeugten Summen sind ein erstes und ein zweites
Interpolations-Zwischenergebnis. Das erste Interpolations-Zwischenergebnis von ADD3 wird in einen
Subtrahierer SUB3 vom zweiten Interpolations-Zwischenergebnis
abgezogen. Das Resultat aus SUB 3 wird in einem Multiplizierer MP3 mit dem Rest der Lesespaltenadresse
multipliziert. Das Produkt von MP3 wird durch einen Addierer ADD5 zum ersten Interpolations-Zwischenergebnis
addiert, wobei sich das Interpolations-Endresultat ergibt
Die zweidimensionale lineare Interpolation kann alternativ
mit eindimensionalen linearen Interpolationen zwischen Probenpunkten in der gleichen Spalte durchgeführt
werden. Diese eindimensionalen Interpolationen werden durch den Rest der Spaltenieseadresse geleitet,
worauf eine eindimensionale lineare Interpolation der Zwischenresultate stattfindet, um das Endresultat
der Interpolation zu erhalten, wobei die zweite Interpolation durch den Rest der Spaltenieseadresse gelenkt
wird.
Noch weitere Variationen sind dadurch möglich, daß man beim Subtraktionsprozeß andere Probenpunkte als
Minuenden und Subtrahenden verwendet Bei solchen Variationen spielen eindimensionale lineare Interpolationen
mit die durch das Komplement der einen oder der anderen oder beider Leseadressenreste gelenkt
werden.
Anstatt den Interpolationsprozeß mit einem arithmetischen Rechenwerk durchzuführen, wie es in Fig.4
dargestellt ist kann man die Interpolation zwischen oder unter räumlich benachbarten Daten auch in an sich
bekannter Weise mit einem Festwertspeicher durchführen. Die Verwendung eines Festwertspeichers für die
Interpolation ist besonders zweckmäßig, wenn es sich bei der Interpolation um einen Typ handelt, bei der die
Daten unter Verwendung einer anderen Wichtungsfunktion gewichtet werden als der einer linearen Interpolation
zugeordneten geraden quadratischen Pyramide, z. B. einer durch ihr radiales Argument geteilten Bes·
sel-Funktion.
Bei der Abtastkonversion oder -umsetzung, wie zwischen den Schreibadressen und den Leseadressen, die
vom Adressengenerator W.4Gbzw. RAC geliefert werden,
kann es sich einfach um einen einstellbaren Maßstabfaktor zwischen den beiden Sätzen von Cartesischen-Koordinaten-Adressen
handeln, wobei z. B. das Ausmaß des Zusammendrückens oder Vergrößerung des in einem Speichersystem MEM gespeicherten Display-Bildes
verändert oder ungewandelt werden können. Solche Adressengeneratoren können einfach konstruiert
sein, indem man
(a) entsprechende Zähler zum Erzeugen entsprechender Spaltenadressen mit relativ hoher Frequenz
durch Zählen getasteter Bildelement-Taktimpulse, die ihnen mit Impulswiederholungsfrequenzen zugeführt
werden, deren Verhältnis vom Grad der gewünschten Zusammendrückung oder Vergrößerung
abhängt, verwendet und
(b) entsprechende Zähler zum Erzeugen entsprechender Zeilenadressen mit verhältnismäßig niedrigen
Frequenzen durch Zählen von Zeilentaktimpulsen verwendet, die ihnen mit Impulsfolgefrequenzen
zugeführt werden, deren Verhältnis vom Grad des gewünschten Zusammendrückens oder Vergrößerns
oder Dehnens abhängt.
Die Abtastung kann auch zwischen zwei Sätzen von Cartesischen-Koordinaten-Adressen umgesetzt werden,
die mit oder ohne gleichzeitiges Zusammendrücken oder Dehnen gegeneinander verdreht sind. Ferner kann
die Umsetzung von einer Abtastung mit Cartesischcn-Koordinaten in eine Abtastung mit Polar-Koordinaten
-to und umgekehrt erfolgen.
F i g. 5 zeigt ein etwas vereinfachtes Blockschaltbild eines Speichersystems, bei dem der unterteilte Speicher
DMi als einziger Block und nicht als Vier-Teilspeicher
SMOO, SMOl, SMlO und SMIl dargestellt ist. Durch
F i g. 5 soll eine Zeichnungskonvention eingeführt werden, die für eine Blockschaltbild-Darstellung eines Speichers
zweckmäßig ist, der in mehr als vier Teilspeicher unterteilt ist. Solche Speicher können beispielsweise dazu
verwendet werden. Daten für Interpolationsrechnungen zu liefern, bei denen Polynon-Approximationen
dritter oder noch höherer ungerader Ordnung in jeder Raumdimension verwendet werden.
F i g. 6 zeigt ein Speichersystem mit einem Speicher DM2, das in sechzehn Teilspeicher unterteilt ist um ein
quadratisches Abtastfenster mit vier Probenpunkten pro Seite zu bilden. Die Bits der beiden untersten Stellen
jeder Spalten- und Zeilenadressen-Koordinaten steuern die Operation eines Eingangs-Multiplexers MUX 4, der
selektiv Dateneingangsleitungen auf die Datenschienen der Teilspeicher im unterteilten Speicher DM 2 schaltet,
und eines Ausgangsmultiplexers MUX 5, der diese Teilspeicher-Datenschienen
selektiv mit den Datenausgangsleitungen verbindet.
Der Speicher DM2 ist so unterteilt, daß er ein Abtastfenster
von 2mx2n Probenpunkten liefert wobei
/n=/7=2 ist während der Speicher DMi so unterteilt
war, daß er ein Abtastfenster aus 2m χ 2" Probenpunkten
mit m=n=\ lieferte. Die Verwendung eines Abtastfen-
siers, desserr Abmessungen in Spalten- und Zeilenadressen
zahlenmäßig ganzzahlige Potenzen von Zwei sind, vereinfacht die Erzeugung der Zeilen- und Spaltenad*
ssen für die Teilspeicher, da die erforderlichen Prozesse der Teilung durch die Abtastfenster-Seitenlänge
ohne digitale Division durchgeführt werden können, indem man einfach die von den Adressengeneratoren ursprünglich
gelieferten Spalten- und Zeilenadressen abbricht und da die Umwandlung der ursprünglich gelieferten
Adressen in Ausdrücke Modulo der Abtastfensler-Seitenlänge
zur Steuerung der Eingangs- und Ausgangsmultiplexer automatisch geschieht, wenn man die
Bits nimmt, die beim Abbruchprozeß übrigbleiben. Der Vorteil, der sich durch die vereinfachte Division ergibt
(die ohne nennensv/crte Verzögerung stattfindet, wenn die Schaltungen durch Zahlen in binärer Darstellung
adressiert werden), ist so groß, daß es im Falle, daß ein Abtastfenster mit den Abmessungen 2x, 2y gewünscht
wird; hei dem * und/oder γ nicht ganzzahlig sind, es
zweckmäßiger ist, t:n Abtastfenster mit den Abmessungen
2'" · 2" zu ve~wenden, bei dem m bzw. η die nächstgrößere
ganze Zahl ist, die auf χ bzw. y folgt, und nur den Teil der Ausgangsdaten vom Ausgangsmultiplexer
des Speichers zu verwenden, der dem gewünschten Abtastfenster entspricht. Dasselbe Konzept läßt sich mit
Vorteil verwenden, wenn die gewünschten Zugriffsmuster zum Speicher nicht rechteckig sind. Es ist jedoch
möglich, Speichersysteme zu konstruieren, bei denen die Spalten- und die Zeilenadressen binär codierte Zahlen
mit anderer Basiszahl als Zwe» sind, welche eine schnelle Division erleichtern, obwohl die Abtastfensterabmessungen
keine Vielfache von Zweier-Potenzen sind. Die bei einer solchen binären Codierung erforderliche
Menge von Schaltungen machen diese Lösung jedoch im allgemeinen weniger attraktiv. Variationen, bei
denen die Speicheradressierung durch Zahlen rnii Vorzeichen
anstelle der vorzeichenlosen Zahlen geschieht, sind ebenfalls möglich.
Bei einer Betrachtung des Speichersystems gemäß F i g. 6 wird die Art des Prozesses, durch den die Probenpunkte
aus dem Abtastfenster herauskommen, während dieses seine Abtastung ausführt, deutlicher als bei
dem Speichersystem gemäß F i g. 5. Die Bits der beiden niedrigeren Stellen der Spaltenadressen werden abgeleitet
und liefern Eingangssignale für Detektoren DETX, DET2 und DETi, die das Ausgangssignal EINS
liefern, wenn diese Bits gleich oder größer als Eins, Zwei bzw. Drei sind. Die höherstelligeren Bits werden Addierern
ADD6, ADD7 und ADDS und als Spaltenadressierung
den Spalten im Probenpunktraum, die Spaltenadressen gleich Drei in einer Modulo-Vier-Zählung haben,
zugeführt Die Ausgangssignale der Addierer ADD6, ADD 7 und ADD8 werden als Spaltenadressen
den Spalten im Probenpunktraum zugeführt, die Spaltenadressen gleich Null, Eins bzw. Zwei in einer Modulo-Vier-Zählung
haben. In analoger Weise werden die Bits der beiden niedrigeren Stellen der Zeilenadressen
als Eingangssignale für Detektoren DETA, DET5 und DET% abgeleitet, die mit einem Ausgangssignal Eins
ansprechen, wenn diese Bits gleich oder größer als Eins, Zwei bzw. Drei sind; und die höherstelligeren Bits werden
als Eingangssignale Addierern ADD 9, ADD 10 und A DD11 sowie als Zeilenadressen den Zeilen im Probenpunktraum
zugeführt, die Zeilenadressen gleich Drei in einer Modulo-Vier-Zählung haben. Die Ausgangssignale
der Addierer ADD9, ADDiO und ADD 11 sowie als Zeilenadressen den Zeilen im Probenpunktraum
zugeführt, die Zeilenadressen gleich Drei in einer Modulo-Vier-Zählung haben. Die Ausgangssignale
der Addierer ADD9, ADDiO und ADD 11 werden zur Zeilenadressierung der Zeilen im
Probenpunktraum zugeführt, die Zeilenadressen haben, welche gleich Null. Eins und Zwei in einer Modulo-Vier-Zählung
haben. Wenn die niedrigstelligen Bits der Spalten- und der Zeilenadressen-Koordinaten beide gleich
00 sind, werden die höherstelligen Bits dieser Adressen ohne Modifikation als Spalten- und Zeilenadressen jedem
der Teilspeicher im unterteilten Speicher DM2 zugeführt.
Ein Fortschreiten des Abtastfensters um eine Spalte in einer zu den Zeilen parallelen Richtung erhöht die
Spaltenadresse inkrementell und wenn der Detektor
is DETX feststellt, daß die beiden letztstelligen Bits gleich
01 sind, ändert sich das Detektor-Ausgangssignal von 0 nach 1. Diese Eins, die einem anderen Eingang des Addierers
A DD 6 zugeführt wird als der, der die höherstelligen Bits der x-Koordinate der Spaltenadresse erhält,
bewirkt, daß das Ausgangssignai von ADDv als Spaltenadresse
denjenigen Teilspeichern zugeführt wird, die die vorliegende erste Spalte im Abtastfenster speichern,
die fortzuschalten ist und die fortgeschaltet bleiben soll, bis die beiden niedrigstelligen Bits der Spaltenadresse
wieder durch 00 gehen. Die Spaltenadressen für die anderen Teilspeicher bleiben unverändert.
Das Vorrücken des Abtastfensters um eine weitere Spalte in der gleichen Richtung, durch das die Spaltenadresse
so weitergeschaltet wird, daß ihre beiden niedrigstelligen Bits gleich 10 werden, hält das Ausgangssignal
des Detektors ÜETi unverändert auf EINS, während das Ausgangssignal des Detektors DET2 nun
ebenfalls auf EINS umgeschaltet wird. Die Ausgangssignale der Addierer ADD6 und ADD7 sind beide um
Eins größer als die höherstelligen Bits der Spalteneingangsadresse, so daß der Teilspeicher, der die vorliegende
erste Spalte im Abtastspeicher speichert, auf die nächste Position weitcrgeschaltet wird, um mit der vorliegenden
zweiten Spalte zusammen zu sein, welche bei der vorherigen Spalteneingangsadresse die erste Spalte
gewesen war.
Das Fortschreiten des Abtastfensters um noch eine Spalte, so daß die beiden niedrigstelligen Bits der Spalteneingangsadresse
gleich 11 sind, bewirkt, daß das Ausgangssignal
von DET3 auf EINS weiterschaltet, während die Ausgangssignale von DETX und DETT. auf
dem Wert EINS bleiben. Die ersten drei Spalten im Abtastfenster werden nun mit inkrementierter Spaltenadressierung
von den Ausgängen der Addierer ADD6, ADD7 und ΛDD8 geliefert. Die nächste Spalteneingangsadresse
beim nochmaligen Fortschreiten des Abtastfensters um eine weitere Spalte längs der gleichen
Zeile läßt die beiden niedrigstelligen Bits der Adresse wieder die Werte 00 annehmen und die Änderung der
Abtastfensterspalten ist vervollständigt
Die zeilenweise Abtastung des Probenpunktraumes längs der Spalten ist ähnlich der eben beschriebenen
spaltenweisen Abtastung längs einer Zeile. Die Funktionen der Detektoren D£T4, DET5, DET6 und der Addierer
ADD9, ADD 10 und ADD 11 bei der Modifizierung
der Zeilenadressen sind ganz ähnlich wie die Funktionen der Detektoren D£T1, DET2 und DET3 sowie
der Addierer ADD 6, ADD 7 und ADD 8 bei der Modifizierung
der Spaltenadressen.
Es soll nun auf die Detektoren DETi, D£T2, DETi,
DETA, DET5 und DETS näher eingegangen werden. Bei einem ersten Beispiel wird für diese Detektoren
jeweils ein digitaler Vergleicher verwendet, dem (a) die
niedrigstelligen Bits einer Adressen-Koordinate als das
eine Eingangssignal und (b) der Grenzwert, den diese Bits erreichen oder überschreiten sollen, als das andere
Eingangssignal zugeführt sind. Ein anderes Beispiel eines solchen Detektors (der ein hohes Ausgangssignal
liefert, wenn die letzten m oder π Bits einer Spaiten-
oder Zeilenadresse gleich oder größer als ein Grenzwert sind) ist ein Addierer, dem (a) an einem Eingang die
niedrigstelligen Bits sowie (b) an einem anderen Eingang den Grenzwert darstellende Bits zugeführt werden, so daß (c) der Obertrag vom Addierer als Detektor-Ausgangssignal verwendet werden kann. Wieder ein anderes Beispiel für einen solchen Detektor ist ein Flipflop, das durch das Ausgangssignal von einem NAND-Glied zurückgesetzt wird, welchem die niedrigstelligen
Bits der Adressen-Koordinate zugeführt werden, und das durch das Ausgangssignal eines anderen NAND-Gliedes gesetzt wird, dem Bits zugeführt werden, die
den Decodierungs-Grenzwert in den niedrigstelligen Bits darstellen, wobei das Detektor-Ausgangssignal das
Eins- oder Wahr-Ausgangssignal des Flipflops ist
Bei derr Speichersystem gemäß Fig.5 könnte man
annehmen, daß der Zustand der niedrigstelligen Bits selbst festgestellt und dazu verwendet werden kann, zu
bestimmen, ob die Addierer in den Adressen-Leitungen eine EINS zum Inkrementieren der höherstelligen Bits
der Spalten- und Zeilen-Adressen erhalten sollen oder nicht Nach einiger Überlegung kann man feststellen,
daß die Bedingung, ob die Bits der m (oder n) letzten
Stellen gleich oder größer als 2"^2 oder 2nn sind einfach
dadurch verifiziert werden kann, daß man den Zustand der Bits der höheren bzw. niedrigeren Stellen prüft und
feststellt ob er gleich Eins ist Ob der Wert der Bits der letzten m (oder n) Stellen, gleich oder größer als EINS
ist kann man dadurch feststellen, daß man diese Bits in einem ODER-Glied einer ODER-Verknüpfung unterwirft und ob die Bits der m (oder n) letzten Stellen den
Wert m—\ (oder n— 1) erreichen oder überschreiten, kann dadurch festgestellt werden, daß man diese Bits in
einem UND-Glied einer UND-Verknüpfung unterwirft
In tabellarischer Form können dann die logischen oder Verknüpfungsfunktionen, mit denen festgestellt
werden kann, ob eine zweistellige Binärzahl ab, geschrieben mit dem höherstelligen Bit zuerst gleich oder
größer als eine Grenzwertveränderliche L ist, wie folgt geschrieben:
Definitionsgleichuftg für
den Detektorausgang EINS
Ol
10
10
a + b =
a= 1
a ■ b=\
a ■ b=\
Definitionsgleichung für
den Detektor EINS
den Detektor EINS
den Detektor EINS
100 | a = | -. 1 | + C) | = |
101 | a ■ | (b | ■ C = | 1 |
110 | a · | b | ■ C = | 1 |
111 | a ■ | b | ||
Die logischen oder Verknüpfungsfunktior.en, mit denen festgestellt werden kann, ob eine dreistellige Binärzahl abc geschrieben mit dem höchststelligen Bit zuerst,
gleich oder größer als eine Grenzwertveränderliche L ist, können wie folgt tabelliert werden:
L | Definitionsgleichung für |
den Detektorausgang EINS | |
0001 | a + b+c+d=1 |
0010 | a + b+ C=\ |
001 i | a + b + (c ■ d)=\ |
0100 | a + fc= 1 |
0101 | a + [b(c+d)]=\ |
0110 | a + (bc)=\ |
Olli | a + (b- cd)=\ |
1000 | a= I |
1001 | a(b + c+ d)= 1 |
1010 | s(b + c)= 1 |
1011 | a[b + (cd)}=\ |
1100 | a- b=\ |
1101 | a- b[(c +<#]= 1 |
1110 | a- b-c= 1 |
1111 | a ■ b- c- d=\ |
001 | a | H- | b + | c = |
010 | a | H- | 6 = | 1 |
011 | a | + | (b- | C) = |
ίο Die logischen oder Verknüpfungsfunktionen, mit denen bestimmt werden kann, ob eine vierstellige Binärzahl abcd, geschrieben mit dem höchststelligen Bit zuerst, gleich einer Grenzwertvariablen oder größer als
diese ist können wie folgt geschrieben werden:
Ein Vergleich der Verknüpfungsgleichungen mit der Mustern der Einsen in den Spalten aufeinanderfolgender Grenzwertveränderlicher L zeigt bei der Aufsiel·
lung der Verknüpfungsgleichungen verwendeten Relationen, so daß man ohne weiteres auch die Gleichungen
für Binärzahlen mit noch mehr Stellen aufstellen kann wenn dies erforderlich ist. Da die Detektor-Wahrheits
gleichungen viele Terme gemeinsam haben, kann mar
bei der Realisierung der Detektoren den Aufwand ar UND- und ODER-Gliedern erheblich verringern. Di«
Netzwerke sind im allgemeinen hinsichtlich der benö tigten Verknüpfungsglieder wirtschaftlicher als ge
wohnliche digitale Vergleichen
Die in den F i g. 5 und 6 dargestellten Speichersyste
me arbeiten mit quadratischen Abtastfenstern au: 2mx2" Probenpunkten, wobei m=n ist, man kann je
doch auch andere rechteckige Fenster, bei denen πίφι
ist, verwenden. Das Abtastfenster kann bei den von dei
Erfindung Gebrauch machenden Speichersystemer
auch zu einem Abtastzeilensegment degenerieren, in dem man w oder π gleich Null macht. Konventionelle
zeilen- und spaltenweise adressierte zweidimensional« Speicher können gestapelt werden, indem man Ein
gangs- und Ausgangsmultiplexer zur Erzielung eine
weiteren Adressierdimension verwendet, so daß sich cii dreidimensionaler Speicher ergibt. Die oben beschric
bencn Techniken können dahingehend erweitert wer den, daß ein Abtast-Parallelepipcd als »Fenster« zun
gleichzeitigen Zugriff zu einer dreidimensionalen An Ordnung von Proben in einem solchen Speicher verwcn
det werden kann. Die Lehren der Erfindung lassen siel in der Praxis auf alle mehrdimensionalen Speicher an
wenden, gleichgültig, wie groß die Anzahl der Dimensionen ist
In Fig.7 ist ein eindimensionales Raumfrequenz-Tiefpaßfilter dargestellt, wie es für die Verringerung der
Auflösung in Feldintensitätsproben verwendet werden kann, die durch einen Feldprobenabtaster FSS aus einem zweidimensionalen Raum entnommen wurden. Der
Abtaster FSS tastet das Feld systematisch ab, indem er Abtastzeilen mit einer relativ niedrigen Frequenz oder
Rate wählt und dann die Proben längs jeder Abtastzeile mit einer relativ hohen Frequenz abtastet; dieser Abtastprozeß kann beispielsweise eine konventionelle Rasterabtastung sein, wie sie in Videodisplays verwendet
wird. Eine eindimensionale Raumfrequenz-Tiefpaßfilterung in der Raumrichtung längs der Abtastzeilen läßt
sich einfach durchführen, indem man die Proben in den aufeinanderfolgenden Stufen eines Schieberegisters
wichtet dem die aufeinanderfolgenden Abtastzeilen der Feldproben als Eingang zugeführt werden; eine eindimensionale Raumfrequenzfilterung in der zu den Abtastzeilen senkrechten Raumrichtung erfordert jedoch
bekanntlich Schieberegister mit einer Länge von vielen Abtastzeilen. Bei vielen Feldabtastsystemen wird jedoch in einem Feldspeicher die Feldintensitätsinformation für ein vollständiges Feld oder Bild gespeichert,
beispielsweise enthalten Fernstudiogeräte häufig Einrichtungen zur Bildkompression oder Bilddehnung oder
Stillbildeinrichtungen, und in einem solchen Falle ist es dann zweckmäßig, zur Raumfrequenzfilterung Proben
aus dem Feldspeicher zu entnehmen, der bereits für andere Zwecke vorgesehen ist Das in F i g. 7 dargestellte Tiefpaßfilter bewirkt die Raumfrequenzfilterung in
einer Richtung, die orthogonal zur ^-Richtung verläuft in der sicri die Feldabtastzeilen erstrecken sollen.
Die Einrichtung gemäß F i g. 7 enthält eine Synchronisierschaltung SYN, welche der Erzeugung von
Schreibadressen durch den Schreibadressengenerator WAG, die Erzeugung von Leseadressen durch den Leseadressengenerator RAG, und die Erzeugung von
Feldintensitätsproben durch den Abtaster FSS synchronisiert Ein Lese/Schreib-Adressenmultiplexer MUX 3
wählt unter Steuerung durch ein Schreibkommando SC den Schreibadressengenerator WAG, um dem unterteilten Speicher DM3 während dessen Schreibzyklus
Adressen zuzuführen. Der Multiplexer MUX 3 wählt unter Steuerung durch ein Lesekommando ÄCden Leseadressengenerator RAG, um dem unterteilten Speicher DM3 während dessen Lesezyklus Adressen zuzuführen.
Feldspeicher werden gewöhnlich in Paaren betrieben, wobei die Lese- und Schreibzyklen in den aufeinanderfolgenden Feldabtastungen alternieren und verschachtelt sind, um einen konstanten Feldprobendurchsatz zu
erreichen; in Fig.7 ist jedoch der Einfachheit halber
nur der eine Speicher DM3 eines solchen Paares dargestellt Ein solches Speicherpaar kann mit parallel geschalteten Dateneingangsleitungen und parallel geschalteten Datenausgangsleitungen betrieben werden,
wobei das Zeitmultiplexen durch selektives Zuführen von Lesefreigabe- bzw. Schreibfreigabesignalen, die bei
den meisten modernen Speichern verwendet werden, gesteuert wird, so daß eine (vielfachausnutzung eines
gemeinsamen Eingangsmultiplexers MUXh das Kommutieren von Feldproben vom Abtaster FSS zu geeigneten Teilspeicherteilen des unterteilten Speichers
DM3 und des mit diesem gepaarten geteilten Teilspeichers möglich ist und außerdem auch eine Mehrfachausnützung eines gemeinsamen Ausgangsmultiplexers
MUX3 alterniert mit der Lese- und Schreibadressierung beider Speicher in den aufeinanderfolgenden Feldern, um die Schreib- und Lesezyklen zu verschachtelt
Bei dem unterteilten Speicher DAi 3 sind die die je
weiligen Abtastzeilen der Feldintensitätsinformation
speichernden Speicherplatzzeilen in sechzehn durch eine ^Adresse Modulo 16 bestimmte Gruppen unterteilt
und die Speicherzeilen, die Abtastzeilen gleichen Modulo-16-Wertes speichern, sind zusammen in einem ent-
sprechenden der sechzehn Teilspeicher angeordnet Die Bits der vier letzten Stellen der y-Adresse steuern eine
Zeilenadressen-Modifizierungsschaltung AMCi, die
die höherstelligen Bits der y-Adresse modifiziert, um
diese Teilspeicher mit y-Adressen zu versorgen; bei der
Modifizierungsschaltung AMCX handelt es sich um einen Typ, wie er oben ausführlich erläutert worden ist
Die jf-Adressierung der Teilspeicher im unterteilten
Speicher DM3 erfolgt vollständig parallel. Die Us der
vier niedrigsten Stellen der y-Adresse steuern die Kom
mutierung des Zugriffes zu den Teilspeichern im Spei
cher DM3 durch den Eingangsmultiplexer MUX6 während des Schreibens und durch den Ausgangsmultiplexer MUX 7 während des Lesens.
Während des Lesezyklus des Speichers DM3 liefert
der Ausgangsmultiplexer MUX 7 sechzehn Proben in
einer geraden Linie senkrecht zur Richtung der Zeilenabtastung. Eine der Endproben wird nicht benutzt, da
bei einer Raumfrequenz-Tiefpaßfilterung gewöhnlich eine ungerade Anzahl von Proben verwendet wird. Die
fünfzehn verbleibenden Proben werden durch gewichtete Summierung kombiniert, um eine Ausgangssignalprobe mit senkrecht zur Richtung der Abtastzeilen beschnittenem Raumfrequenzgang zu erzeugen, wie wenn
fünfzehn Proben von einem Schieberegister, das aufein
anderfolgende Proben längs einer Abtastzeile speichert,
durch gewichtete Summierung in bekannter Weise kombiniert werden, um eine Ausgangssignalprobe mit
einem Raumfrequenzgang zu erzeugen, der in einer zu den Abtastzeilen parallelen Richtung beschnitten ist.
Genauer gesagt, wird die Hüllkurve der Gewichte, die der ungeraden Anzahl der verwendeten Probenpunkte
zugeordnet ist, durch die Einheitsimpulsansprache eines Filters mit vorgegebenen Raumfrequenzgang beschrieben, transformiert von der Raumfrequenzdomäne in die
Raumdomäne; und das digitale Filter, führt eine abgeschnittene Entwicklung der Filteransprache auf den Einheitsimpuls und die Feldintensitätsprobendaten durch.
Die Einheitsimpulsansprache ist bezüglich der mittleren Probe der Probenlinie symmetrisch, die die ungera-
de Anzahl der für die Raumfilterung verwendeten Proben enthält. Die mittlere Probe wird einem WichtungsnetzwerK WNi zugeführt, das typischerweise aus einem Festwertspeicher ROM besteht, welches eine gewichtete Ansprache als erstes Eingangssignal an ein die
letztliche Summierung bewirkendes Netzwerk SUM liefert. Die beiden Proben, die einen Abtastabstand von
der mittleren Probe haben, sind mit den gleichen Gewichten zu versehen; sie werden in einem Addierer
ADD 12 addiert und ihre Summe wird als Eingangssi
gnal einem gemeinsamen Wichtungsnetzwerk WW 2 zu
geführt, damit man für diese beiden Proben keine getrennten Wichtungsnetzwerke benötigt. In analoger
Weise werden in einem Addierer ADD 13 die beiden Probenpunkte addiert, die zwei Abtastabstände von der
mittleren Probe entfernt sind, um ein Eingangssignal für ein Wichtungsnetzwerk VVTV3 zu erzeugen; die beiden
Probenpunkte, die drei Abtastabstände von der mittleren Probe entfernt sind, werden in einem Addierer
ADD 14 addiert, um ein Eingangssigna! für ein Wichtungsnetzwerk
HW4 zu erzeugen; in einem Addierer ADD 15 werden die beiden Probenpunkte addiert, die
vier Abtastabstände von der mittleren Probe enfernt sind, um ein Eingangssignal für ein Wichtungsnetzwerk
HW 5 zu erzeugen; in einem Addierer ADD 16 werden die beiden Probenpunkte addiert, die fünf Abtastabstände
von der mittleren Probe entfernt sind, um ein Eingangssignal
für ein Wichtungsnetzwerk BW 6 zu erzeugen; in einem Addierer ADD 17 werden die beiden Probenpunkte
addiert, die sechs Abtastabstände von der mittleren Probe entfernt sind, um ein Eingangssignal für
ein Wichtungsnetzwerk HW 7 zu erzeugen und in einem Addierer 18 werden schließlich die beiden Probenpunkte
addiert, die sieben Abtastabstände von der mittleren
Probe entfernt sind, um ein Eingangssignal für ein Wichtungsnetzwerk HW 8 zu erzeugen. Die Ausgangssignale
der Wichtungsnetzwerke HW2, WN3, HW4, WNS, WN 6, WN7 und WNS werden als zweites, drittes,
viertes, fünftes, sechstes, siebtes bzw. achtes Eingangssignal
dem Endsummier-Netzwerk SUMi zugeführt,
um sie und das erste Eingangssignal zu summieren und eine Probe der gefilterten Ausgangsansprache für
die Feldintensitätsproben, die durch den Abtaster FSS geliefert werden, zu erzeugen.
Fig.8 zeigt ein weiteres zweidimensionales Raumfrequenz-Tiefpaßfilter.
Bei bestimmten zweidimensionalen Raumfrequenzfilterproblemen ist es nicht möglich,
die Filterung in getrennte, eindimensionale Raumfrequenzfilterprozeduren, die nacheinander durchgeführt
werden können, aufzuteilen. Ein Beispiel hierfür ist die Reduktion de; Raumfrequenzauflösung auf gleiche
Beträge in allen Richtungen in einfn Feld von Proben
aus einem zweidimensionalen Raum, was eine Tiefpaßfilterung
mit einem kreisförmigen A ^schneiden in der zweidimensionalen Raumfrequenzdomäne erfordert
Bei dem dargestellten Filter wird ein unterteilter Speicher DM 4 mit vierundsechzig Teilspeichern verwendet
Während des Speicherschreibzyklus werden die vierundsechzig Teilspeicher von DAi 4 durch einen Eingangsmultiplexer
MUXS sukzessive mit entsprechenden Feldintensitätsproben beschickt, wobei die Wahl
durch die Bits der drei niedrigsten Stellen der x-Schreibadresse und die Bits der drei niedrigsten Stellen der
y-Schreibadresse gesteuert werden. Während des Speicher-Lese-Zyklus
erfolgt der Zugriff zu den vierundsechzig Teilspeichern durch ein Abtastfenster, wobei
ihre Verbindungen mit den Ausgangsdatenleitungen durch einen Ausgangsmultiplexer MUX 9 gewählt werden,
der durch die Bits der drei niedrigsten Stellen der x-Schreibadresse und die Bits der drei niedrigsten Stellen
der y-Schreibadresse gesteuert wird. Die Spaltenadressen-Modifizierungsschaltung
AMC2 modifiziert unter Steuerung der Bits drei letzten Stellen der x-Lese-
oder Schreibadresse vom Adressenmultiplexer MUX 3 die höherstelligeren Bits dieser Adresse und liefert damit
die x-Adressen für die Teilspeicher von DM4, und
die Zeilenadressen-Modifizierungsschaltung AMC3 modifiziert unter Steuerung durch die Bits der drei unteren
Stellen der y-Lese- oder Schreibadresse von MUX 3, die höherstelligeren Bits dieser Adresse und
liefert die y-Adressen für die Teilspeicher von DMA.
Die Adressen-Modifizierungsschaltungen AMC2 und AMC3 entsprechen denen, die oben beschrieben wurden.
Von den vierundsechzig Ausgangssignalen des Ausgangsmultiplexers MUX9 liefern neunundvierzig in
einer 7 χ 7-Anordnung die bei der Filterung verwendeten ProbenDunkte.
In diesen Filtern wird normalerweise eine rechteckige Anordnung mit einer ungeraden Anzahl von Probenpunkten
pro Seite verwendet Die vom Ausgangsmultiplexer MUX9 parallel gelieferten Probenpunkte werden
durch eine gewichtete Summierung kombiniert um eine gefilterte Feldintensitätsprobe zu erzeugen. Die
Hüllkurve der Gewichte, die der rechteckigen Anordnung von Probenpunkten zugeordnet ist wird durch die
zweidimensional Einheitsimpulsansprache eines Filters mit dem gewünschten zweidimensionalen Raumfrequenzgang
beschrieben, diese Hüllkurve ist die erste Bessel-Funktion einer Radial-Koordinatenveränderlichen
geteilt durch diese Veränderliche im Falle eines Tiefpaßfilters mit kreisförmigem Durchlaßband in der
Raumfrequenzdomäne. Die zweidimensionalen Raumfrequenzfilter zeigen quadrantenmäßige Symmetrie und
im Spezialfalle, daß sie hinsichtlich χ und y symmetrisch sind, oktantenmäßige Symmetrie. Das in F i g. 8 dargestellte
Filter soll unter diesen Spezialfall fallen. Oie Ansprachen bei gleichen Abtastabständen vom mittleren
Abtastpunkt im 7 χ 7-Abtastfenster werden daher in Summierungsnetzwerken SUMM, SUMYZ, SUm 13,
SUM 14, SUMtS, SUMXS, SUMM, SUMiS und
SUM 19 summiert Die resultierenden Summen werden in Wichtungsnetzwerken HWIl, HW12, WN13,
HW14, HW15, HW16, HW17, HW18 bzw. HW19
gewichtet, und die gewichteten Summen werden einem Endsummierungsnetzvtrerk SUM 20 zusammen mit der
gewichteten Ansprache vom Wichtungsnetzwerk HW10 für den mittleren Abtastpunkt im 7 χ 7-Abtastfenster
als Eingangssignale zugeführt Das Ausgangssignal des Endsummierungsnetzwerks SUM'20, die Summe
seiner Eingangssignale, ist die gefilterte Ausgangsansprache bzw. das gefilterte Ausgangssignal entsprechend
den Feldintensitätsproben, die dem Filter als Eingangssignale zugeführt worden sind.
Die Erfindung kann in Verbindung mit Speichern, die die Abtastpunkte in analoger oder in digitaler Form
speichern, verwendet werden. Bei einem nach den Lehren der Erfindung ausgebildeten digitalen Speicher enthält
jeder Unter- oder Teilspeicher typischerweise eine Mehrzahl von Ebenen, die durch Zeilen und Spalten
parallel adressiert werden, wobei jede Ebene ein entsprechendes Bit einer Binärzahl, die den Wert des Abtastpunktes
darstellt, speichert.
In den Ansprüchen ist die Unterscheidung zwischen »Spalte« und »Zeile« eine rein sprachliche. Der Gegenstand
eines Anspruchs soll bei einer Vertauschung der Begriffe»Spalie« und »Zeile« unverändert bleiben.
Im vorstehenden wurde also ein Speichersystem beschrieben, dessen Speicherplätze ein Feld von Probenpunkten
kartieren. Durch eine Einrichtung wird ein paralleler Zugriff zu einer Mehrzahl von Speicherplätzen
ermöglicht, welche eine Anordnung der Probenpunkte in einem Zugriffenster bilden, welches in Ansprache auf
die orthogonalen Adressen-Koordinaten eines der Probenpunkte in der Anordnung an jeden gewünschten Bereich
des Abtastpunktfeldes verschoben werden kann.
Hierzu 6 Blatt Zeichnungen
Claims (4)
1. Einrichtung zum Verarbeiten von Proben einer Funktion, die entsprechenden durch integrale Werte
eines Satzes von räumlichen Koordinaten definierten Probenpunkten zugeordnet sind, mit einem
Adressengenerator zur Erzeugung von spezifischen Sätzen von orthogonalen, räumlichen Koordinaten
mit einer Adressengeschwindigkeit, die einen durch die räumlichen Koordinaten bestimmten Weg durch
einen Raum beschreiben, mit einem Speicher, der Speicherstellen zum Speichern von jeweiligen Proben der Funktion aufweist, wobei der Speicher so
aufgebaut ist, daß er auf integrale Wertebereiche jeweiliger Sätze von räumlichen Koordinaten anspricht, die durch den Adressengenerator dadurch
geliefert werden, daß dieser mit der Adressengeschwindigkeit und parallel Sätze von Proben liefert,
die jeweilige Sätze von einander in dem Raum benachbarten Punkten darstellen, und mit einer Vorrichtung, die wenigstens in ausgewählten Zeitbereichen die Sätze der von dem Speicher gelieferten
Proben verwendet, dadurch gekennzeichnet, daß die Vorrichtung eine Gewichtungseinrich-
lung (SUBi, MPX, SUBZ MPZ SUBX MPZ;
WNX, WN2, WN3, WN4, KW5, WN6, WN 7,
WW8; WN9, WNXO, WWII, WN12, WW13,
WN14, WW15, WW16, WW17, WW18, WN19)
zum parallelen Gewichten der jeweiligen parallel gelieferten Ausgangsproben des Speichers durch jeweilige Gewiciitungsfaktoren, und eine Summiereinrichtung (ADDZ, ADD^ ADD'.; ADD 12, ADD 13,
ADDXA, ADDX5. ADD 16, ADD 17, ADD 18,
SUMX; SUMXX, SUMiZ SUMXZ, SUMXA,
SUMX5, SUMX6, SUMXT, SUM 18, SUMX9,
SUMlXS) aufweist, die jeden Satz von parallel gewichteten Proben summiert, um eine entsprechende
Ausgangsprobe in der Reihenfolge von Ausgangsproben zu erzeugen, die mit der Adressengeschwin-
digkeit geliefert werden, und die eine gefilterte Ansprechkurve auf die Funktion beschreiben.
2. System nach Anspruch 1, dadurch gekennzeichnet, daß der Adressengenerator so beschaffen ist,
daß er Darstellungen von Wegen durch den Raum erzeugt, die Sätze von nichtintegralen räumlichen
Koordinaten enthalten, daß der Speicher so beschaffen ist, daß er jede der Proben der Funktion an den
Punkten, die nur ein Bruchteil einer Probenentfernung in der Richtung entfernt liegen, die durch jeden
Typ der orthogonalen räumlichen Koordinaten bestimmt ist, parallel liefert, und daß die Gewichtungseinrichtung (SUBX, MPX, SUB2, MPl, SUBZ,
MPZ in F i g. 4) so beschaffen ist, daß Gewichtungsfaktoren entsprechend den Bruchteilsbereichen
(Zeile, Spaltenrest) der räumlichen Koordinaten so ausgewählt werden, daß die Filteransprechkurve eine interpolierte Ansprechkurve ist, wenn der durch
den Adressengenerator gelieferte Satz von räumlichen Koordinaten eine nicht-integrale räumliche
Koordinate enthält.
3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß Speicherstellen des Speichers (MUX 1,
4DDl, ADDl, SMOO, SMOX, SMiO, SMXi,
MUX 2) in einer zweidimensionalen Anordnung angeordnet sind, die durch erste und zweite (Reihe,
Spalte) orthogonale räumliche Koordinaten beschrieben werden, daß der Speicher vier Ausgangs
signale, die jeden Satz von zugegriffenen Proben darstellen, parallel lief en (an MUX 2), daß
die Gewichtungseinrichtung eine Subtrahiereinrichtung (SUB I, SUB 2) zur Bestimmung jeweiliger Differenzen zwischen den Ausgangssignalen, die Probenpunkte darstellen, die an Speicherstellen gespeichert sind, die einen ersten zugeordneten Wert der
ersten räumlichen Koordinate aufweisen, und den Ausgangssignalen, die Probenpunkte darstellen, die
an Speicherstellen gespeichert sind, die einen zweiten zugeordneten Wender räumlichen Koordinaten
aufweisen, und einen Multiplexer (MPX, MP2) aufweist, um erste Produkte der bestimmten Differenzen und entsprechende Bruchteilsbereiche der ersten (Reihe) räumlichen Koordinate zu erzeugen,
und daß
die Einrichtung zum Summieren eine erste Addiereinrichtung (ADDZ) zum Addieren der Probe von
dem Probenpunkt, der den ersten Wert der ersten und zweiten zugeordneten räumlichen Koordinaten
aufweist, zu dem entsprechenden ersten Produkt, um ein erstes Zwischenergebnis zu erhalten, und
eine zweite Addiereinrichtung (ADD 4) aufweist, um die Probe von dem Probenpunkt, der den ersten
Wert der ersten zugeordneten räumlichen Koordinaten und den zweiten Wert der zweiten zugeordneten räumlichen Koordinate aufweist, zu dem entsprechenden ersten Produkt, zu addieren, um ein
zweites Zwischenergebnis zu erhalten, und daß
die Gewichtungseinrichtung außerdem eine die Differenz zwischen dem ersten Zwischenergebnis und
dem zweiten Zwischenergebnis bestimmende Einrichtung (SUBZ), eine zusätzliche multiplizierende
Einrichtung (MPZ) zur Erzeugung eines Produktes der Differenz zwischen dem ersten und zweiten Zwischenergebnis und dem Bruchteilsbereich der zweiten (Spalte) räumlichen Koordinate aufweist, und
daß
die Summiereinrichtung außerdem eine Einrichtung (ADD 5) zum Addieren des zuletzt genannten Produktes zu dem ersten Zwischenergebnis aufweist,
um die Ausgangsprobe zu erhalten.
4. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ferner eine der Anzahl der Teilspeicher gleiche Mehrzahl von Kanälen (Ausgänge
von MUX 2) und eine Kommutiervorrichtung (MUX 2) vorgesehen sind, welche in Ansprache auf
den zweiten Teil jeder Adresse Wege für die Übertragung von Funktionsproben zwischen Kanälen
und zugegriffenen Speicherplätzen in entsprechenden Teilspeichern in einem durch den Wert des zweiten Teiles jeder Adresse bestimmten Muster herstellt, und daß die Wahlvorrichtung ein Lesen von
Sätzen von Proben der Funktion aus zugegriffenen Plätzen in jedem Fenster, die durch die zugeführte
Adresse definiert sind, bewirkt; daß die Kommutiervorrichtung einen Ausgangsmultiplexer (MUX 2)
zum Übertragen der verschiedenen Sätze von aus den Teilspeichern gelesenen Proben zu den entsprechenden Kanälen enthält; und daß ferner ein mit den
Kanälen gekoppeltes Netzwerk (2DLI)zum Kombinieren von Proben jedes Satzes zu einem entsprechenden Ergebnissignal (ENDERGEBNIS) an einem Ausgang vorgesehen ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8102281 | 1981-01-26 | ||
GB8108967 | 1981-03-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3202365A1 DE3202365A1 (de) | 1982-08-05 |
DE3202365C2 true DE3202365C2 (de) | 1985-04-18 |
Family
ID=26278223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3202365A Expired DE3202365C2 (de) | 1981-01-26 | 1982-01-26 | Datenspeicher mit Fensterabtastung |
Country Status (7)
Country | Link |
---|---|
US (1) | US4460958A (de) |
JP (1) | JPS58500044A (de) |
DE (1) | DE3202365C2 (de) |
ES (1) | ES508856A0 (de) |
FR (1) | FR2499289B1 (de) |
GB (1) | GB2092785B (de) |
IT (1) | IT1151701B (de) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6336180B1 (en) | 1997-04-30 | 2002-01-01 | Canon Kabushiki Kaisha | Method, apparatus and system for managing virtual memory with virtual-physical mapping |
JPS58128078A (ja) * | 1982-01-27 | 1983-07-30 | Dainippon Screen Mfg Co Ltd | メモリ装置の構成方法 |
JPS59180324A (ja) * | 1983-03-31 | 1984-10-13 | Fujitsu Ltd | 半導体記憶装置 |
US4736287A (en) * | 1983-06-20 | 1988-04-05 | Rational | Set association memory system |
US4602275A (en) * | 1984-03-19 | 1986-07-22 | Rca Corporation | Television memory system |
FR2566938B1 (fr) * | 1984-06-29 | 1989-08-18 | Texas Instruments France | Memoire permettant de transformer un flot de mots de donnees en un autre flot de mots de donnees |
GB2164767B (en) * | 1984-09-25 | 1988-08-24 | Sony Corp | Video data storage |
GB2165067B (en) * | 1984-09-26 | 1988-10-12 | Rational | Memory system |
FR2583539B1 (fr) * | 1984-12-31 | 1991-05-24 | Lehmann Jean Philippe | Procede de construction de dispositifs d'activation simultanee de trains de commandes et applications aux memoires. |
JPS62988A (ja) * | 1985-02-27 | 1987-01-06 | 大日本スクリ−ン製造株式会社 | 画像デ−タの表示方法 |
GB2181923B (en) | 1985-10-21 | 1989-09-20 | Sony Corp | Signal interpolators |
US4763251A (en) * | 1986-01-17 | 1988-08-09 | International Business Machines Corporation | Merge and copy bit block transfer implementation |
GB8618060D0 (en) * | 1986-07-24 | 1986-12-17 | Gec Avionics | Data processing apparatus |
US4773044A (en) * | 1986-11-21 | 1988-09-20 | Advanced Micro Devices, Inc | Array-word-organized display memory and address generator with time-multiplexed address bus |
US4811297A (en) * | 1986-12-16 | 1989-03-07 | Fujitsu Limited | Boundary-free semiconductor memory device |
US5276812A (en) * | 1987-01-29 | 1994-01-04 | Kabushiki Kaisha Toshiba | Address multiplexing apparatus |
JPS63308785A (ja) * | 1987-06-10 | 1988-12-16 | Fujitsu Ltd | 半導体記憶装置 |
DE3851675D1 (de) * | 1987-08-21 | 1994-11-03 | Heimann Optoelectronics Gmbh | Integrierte Schaltung zum Auslesen eines optoelektronischen Bildsensors. |
US5175628A (en) * | 1991-09-30 | 1992-12-29 | Eastman Kodak Company | Memory management for electronic color printer |
US5400383A (en) * | 1991-12-09 | 1995-03-21 | General Electric Company | Fluoroscopic imager with frame-filling apparatus |
JP2892898B2 (ja) * | 1992-04-17 | 1999-05-17 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ウインドウ管理方法及びラスタ表示ウインドウ管理システム |
US5361339A (en) * | 1992-05-04 | 1994-11-01 | Xerox Corporation | Circuit for fast page mode addressing of a RAM with multiplexed row and column address lines |
JP3391405B2 (ja) * | 1992-05-29 | 2003-03-31 | 株式会社エフ・エフ・シー | カメラ映像内の物体同定方法 |
JP3278756B2 (ja) * | 1992-09-10 | 2002-04-30 | 日本テキサス・インスツルメンツ株式会社 | 画像処理方法及び装置 |
DE69418512T2 (de) * | 1993-03-08 | 1999-10-28 | Canon Kk | Farbwandlungsvorrichtung |
JP3251421B2 (ja) * | 1994-04-11 | 2002-01-28 | 株式会社日立製作所 | 半導体集積回路 |
US5585863A (en) * | 1995-04-07 | 1996-12-17 | Eastman Kodak Company | Memory organizing and addressing method for digital video images |
JP3138173B2 (ja) * | 1995-04-10 | 2001-02-26 | シャープ株式会社 | グラフィックス用フレームメモリ装置 |
US6097388A (en) * | 1995-08-22 | 2000-08-01 | International Business Machines Corporation | Method for managing non-rectangular windows in a raster display |
AUPO648397A0 (en) | 1997-04-30 | 1997-05-22 | Canon Information Systems Research Australia Pty Ltd | Improvements in multiprocessor architecture operation |
US6311258B1 (en) | 1997-04-03 | 2001-10-30 | Canon Kabushiki Kaisha | Data buffer apparatus and method for storing graphical data using data encoders and decoders |
US6707463B1 (en) | 1997-04-30 | 2004-03-16 | Canon Kabushiki Kaisha | Data normalization technique |
AUPO647997A0 (en) * | 1997-04-30 | 1997-05-22 | Canon Information Systems Research Australia Pty Ltd | Memory controller architecture |
US6259456B1 (en) | 1997-04-30 | 2001-07-10 | Canon Kabushiki Kaisha | Data normalization techniques |
US6289138B1 (en) | 1997-04-30 | 2001-09-11 | Canon Kabushiki Kaisha | General image processor |
US6195674B1 (en) | 1997-04-30 | 2001-02-27 | Canon Kabushiki Kaisha | Fast DCT apparatus |
FR2793588B1 (fr) * | 1999-05-11 | 2002-03-15 | Sextant Avionique | Systeme de traitement de donnees pour affichage sur un ecran matriciel |
US6700839B1 (en) | 2002-02-19 | 2004-03-02 | Visteon Global Technologies, Inc. | Fast seek between multiple selections in a multimedia player |
JP4757328B2 (ja) | 2009-07-03 | 2011-08-24 | 富士通株式会社 | 逆正接演算装置及び逆正接演算プログラム |
EP3675125A1 (de) * | 2018-12-27 | 2020-07-01 | Secure-IC SAS | Vorrichtung und verfahren zum schützen eines speichers |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1401008A (en) * | 1971-08-17 | 1975-07-16 | Mullared Ltd | Character recognition apparatus |
US3737860A (en) * | 1972-04-13 | 1973-06-05 | Honeywell Inf Systems | Memory bank addressing |
US3800289A (en) * | 1972-05-15 | 1974-03-26 | Goodyear Aerospace Corp | Multi-dimensional access solid state memory |
US3800292A (en) * | 1972-10-05 | 1974-03-26 | Honeywell Inf Systems | Variable masking for segmented memory |
FR121860A (de) * | 1973-07-19 | |||
US3938102A (en) * | 1974-08-19 | 1976-02-10 | International Business Machines Corporation | Method and apparatus for accessing horizontal sequences and rectangular sub-arrays from an array stored in a modified word organized random access memory system |
US3996559A (en) * | 1974-11-07 | 1976-12-07 | International Business Machines Corporation | Method and apparatus for accessing horizontal sequences, vertical sequences and regularly spaced rectangular subarrays from an array stored in a modified word organized random access memory system |
US4127850A (en) * | 1974-10-03 | 1978-11-28 | Smiths Industries Limited | Scanning display apparatus |
US3995253A (en) * | 1975-03-03 | 1976-11-30 | International Business Machines Corporation | Method and apparatus for accessing horizontal sequences, vertical sequences, and rectangular subarrays from an array stored in a modified word organized random access memory system |
GB1513586A (en) * | 1975-11-21 | 1978-06-07 | Ferranti Ltd | Data processing |
US4197590A (en) * | 1976-01-19 | 1980-04-08 | Nugraphics, Inc. | Method for dynamically viewing image elements stored in a random access memory array |
US4070710A (en) * | 1976-01-19 | 1978-01-24 | Nugraphics, Inc. | Raster scan display apparatus for dynamically viewing image elements stored in a random access memory array |
US4203154A (en) * | 1978-04-24 | 1980-05-13 | Xerox Corporation | Electronic image processing system |
US4318183A (en) * | 1978-12-22 | 1982-03-02 | Raytheon Company | Multiple channel digital memory system |
US4378591A (en) * | 1980-12-31 | 1983-03-29 | Honeywell Information Systems Inc. | Memory management unit for developing multiple physical addresses in parallel for use in a cache memory |
-
1981
- 1981-08-31 US US06/298,268 patent/US4460958A/en not_active Expired - Lifetime
-
1982
- 1982-01-19 ES ES508856A patent/ES508856A0/es active Granted
- 1982-01-25 IT IT19283/82A patent/IT1151701B/it active
- 1982-01-25 GB GB8202023A patent/GB2092785B/en not_active Expired
- 1982-01-25 JP JP57500768A patent/JPS58500044A/ja active Pending
- 1982-01-26 DE DE3202365A patent/DE3202365C2/de not_active Expired
- 1982-01-26 FR FR828201193A patent/FR2499289B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
ES8303789A1 (es) | 1983-02-01 |
GB2092785B (en) | 1985-11-06 |
ES508856A0 (es) | 1983-02-01 |
US4460958A (en) | 1984-07-17 |
IT8219283A0 (it) | 1982-01-25 |
GB2092785A (en) | 1982-08-18 |
IT1151701B (it) | 1986-12-24 |
DE3202365A1 (de) | 1982-08-05 |
FR2499289A1 (fr) | 1982-08-06 |
JPS58500044A (ja) | 1983-01-06 |
FR2499289B1 (fr) | 1989-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3202365C2 (de) | Datenspeicher mit Fensterabtastung | |
DE2950712C2 (de) | Einrichtung zur Erzeugung eines elektronischen Hintergrundrasters | |
DE3804938C2 (de) | Bildverarbeitungseinrichtung | |
DE3230679C2 (de) | Bildzeilen-Zwischenspeicher-Vorrichtung | |
DE3114643C2 (de) | ||
DE3144822C2 (de) | ||
DE3512278C2 (de) | ||
DE2651543C2 (de) | ||
DE2907992A1 (de) | Verfahren zur behandlung von videodaten | |
DE3209073C2 (de) | Anordnung zum Umsetzen der Zahl von Abtastlinien | |
DE2636093B2 (de) | Vorrichtung zur Kontrastverbesserung eines aus punktförmigen Elementen zusammengesetzten Bildes | |
DE2835689A1 (de) | Anordnung zur veraenderung der aufloesung bei der bild-datenerfassung und -uebertragung | |
DE3141196A1 (de) | Videobildverarbeitungsvorrichtung | |
DE3200838A1 (de) | Vorrichtung zum auslesen von detektorzeilen in ein- oder zweidimensionaler anordnung | |
DE2055639B2 (de) | Verfahren zur Korrektur der Schattierungsverzerrungen in einem Viedeosignal und Schaltungsanordnung zum Durchführen dieses Verfahrens | |
DE2252556A1 (de) | Vorrichtung zum erzeugen eines videosignals zur eingabe in ein rasterabgetastetes sichtgeraet | |
DE3721074A1 (de) | Schaltungsanordnung zur verschiebungsvektorsuche in der digitalen bildanalyse | |
DE2737354A1 (de) | Einrichtung zur graphischen darstellung von funktionen auf einem aufzeichnungsmedium | |
DE3153416C2 (de) | ||
DE3811145C2 (de) | ||
DE2324063C3 (de) | Pufferspeichereinrichtung | |
DE2461651C3 (de) | Zählvorrichtung zum Zählen von Mustern | |
EP0230076A2 (de) | Verfahren und Anschaltungsanordnung zur Auflösungsumwandlung von binären Pseudo-Halbtonbildern | |
DE69838892T2 (de) | Bildspeichereinrichtungen und Bildzugriffsverfahren | |
EP0213683B1 (de) | Verfahren und Anordnung zur Erzeugung von Zwischenbildsignalen aus Referenzbildsignalen mit verringerter Bildfrequenz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |