FR2499289A1 - Dispositif permettant d'acceder simultanement a plusieurs emplacements d'une memoire - Google Patents

Abstract

L'INVENTION CONCERNE UN DISPOSITIF PERMETTANT D'AVOIR ACCES A UNE MEMOIRE DANS LAQUELLE SONT STOCKES DES ECHANTILLONS RESPECTIFS D'UNE FONCTION RELATIVEMENT A DES ADRESSES D'EMPLACEMENTS. LE DISPOSITIF COMPREND DES MOYENS MUX3 DESTINES A APPLIQUER DES ADRESSES COLONNE, RANGEE A LA MEMOIRE MEM POUR ATTEINDRE SES EMPLACEMENTS RESPECTIFS. POUR PERMETTRE AU DISPOSITIF D'ACCEDER A DES EMPLACEMENTS EN PARALLELE QUI DEFINISSENT UNE FENETRE DE BALAYAGE D'EMPLACEMENTS LORS DE L'APPLICATION A LA MEMOIRE D'UNE UNIQUE ADRESSE, LA MEMOIRE EST DIVISEE EN AUTANT DE SOUS-MEMOIRES SM00, SM01, SM10, SM11 QU'IL Y A D'EMPLACEMENTS DANS CHAQUE FENETRE, CHAQUE FENETRE EST DIVISEE EN UNE PREMIERE PARTIE BPS COL, BPS RAN SUFFISANTE POUR DEFINIR CHAQUE EMPLACEMENT DE CHAQUE SOUS-MEMOIRE ET EN UNE DEUXIEME PARTIE BMS COL, BMS RAN, ET LES MOYENS D'APPLICATION D'ADRESSES COMPORTENT DES MOYENS DE SELECTION ADD1, ADD2 QUI REPONDENT A LA DEUXIEME PARTIE DE CHAQUE ADRESSE EN APPLIQUANT A L'UNE DES SOUS-MEMOIRES LA PREMIERE PARTIE DE CHAQUE ADRESSE SOUS FORME NON MODIFIEE ET, AUX AUTRES SOUS-MEMOIRES, DES MODIFICATIONS RESPECTIVES DE LA PREMIERE PARTIE D'ADRESSE.

Description

La présente invention concerne un dispositif permettant

d'accéder simultanément à plusieurs emplacements d'une mémoire.

Ainsi que cela est examiné en relation avec plusieurs modes de réalisation discutés ci-après, o la mémoire est utilisée pour mémoriser dans ses emplacements des échantillons respectifs d'une fonction, l'invention offre la possibilité d'accéder de manière directe aux échantillons à partir de plusieurs emplacements, disposés suivant une "fenêtre de balayage" répondant à l'adresse d'un coin ou d'une autre partie prescrite de la fenêtre. De plus,

on peut accéder en parallèle à l'ensemble des échantillons et celui-

ci est immédiatement disponible au lieu de ne l'être qu'après stockage

ou mise en tampon intermédiaire.

Cette possibilité d'accès en parallèle s'oppose à un dispositif de mémorisation classique, qui mémorise des échantillons de fonction dans ses emplacements, mais o la possibilité de n'avoir accès qu'à un seul emplacement à la fois rend nécessaire le stockage intermédiaire (mise en tampon) de bits d'échantillons jusqu'à ce que l'on ait eu accès, en série, à tous les emplacements d'une fenêtre. Ce défaut apparaît lorsque l'on écrit des données dans des emplacements de mémoire et, de nouveau, lorsque l'on lit des données

dans des emplacements de mémoire.

L'invention trouve son utilité dans des dispositifs (o, en termes de mémoire organisée classiquement, des échantillons de fonction doivent être prélevés dans une "fenêtre" constituée d'un groupe d'emplacements de mémoire contigus ou immédiatement

adjacents) permettant de réaliser un filtrage numérique ou d'effec-

tuer des interpolations linéaires et d'ordre plus élevé sur des échantillons de donnéesdans les limites d'une certaine zone de ces échantillons. Dans de tels dispositifs, la position de fenêtre est balayée suivant un schéma voulu sur la zone de donnéesen réponse

à l'application d'une succession d'adresses de balayage à la mémoire.

Dans des dispositifs d'interpolation, l'invention se révèle narti-

culièrement utile pour la manipulation d'informations d'affichage comprenant des zones de données à balayage en grille, telles que

des signaux de télévision.

Ainsi que cela a été noté ci-dessus, il est proposé un dispositif permettant d'accéder à une mémoire qui mémorise des échantillons d'une fonction dans des emplacements associés à des adresses respectives. Le dispositif comporte un moyen permettant d'appliquer des adresses à la mémoire de façon à avoir accès à ses

emplacements respectifs.

Selon l'invention, o le dispositif doit permettre l'application à la mémoire d'une unique adresse pour donner accès

de manière directe et en parallèle à des emplacements qui. sont conte-

nus à l'intérieur d'une fenêtre de balayage, la mémoire est divisée en autantde sous-mémoires qu'il existe d'emplacements à l'intérieur de la fenêtre de balayage; chaque adresse est divisée en une première

partie suffisante pour définir chaque emplacement dans chaque sous-

mémoire et en une deuxième partie; le moyen d'application d'adresse comporte un moyen de sélection qui répond à la deuxième partie de chaque adresse en appliquant à l'une des sous-mémoires la première partie de chaque adresse sous une forme non modifiée et en appliquant aux autres sous-mémoires des modifications respectives de la première

partie d'adresse, le moyen de sélection ayant pour fonction d'effec-

tuer les modifications respectives de la première partie d'adresse

en fonction de la valeur de la deuxième partie d'adresse.

La description suivante, conçue à titre d'illustration

de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: - la figure 1 est un plan conforme d'échantillons de données à mémoriser dans un dispositif mémorisateur selon l'invention, afin de permettre l'accès en parallèle à plusieurs échantillons de données en même temps; - la figure 2 est un croquis conceptuel des échantillons obtenus de la mémoire de la figure 1 lorsqu'un ensemble carré d'emplacements de données est adressé par un balayage en grille; - la figure-3 est un croquis conceptuel d'une mémoire constituant un mode de réalisation de l'invention; - la figure 4 est un schéma de principe simplifié de cette mémoire, connectée en un dispositif selon d'autres aspects de l'invention; - la figure 5 est un schéma de principe simplifié stylisé de la mémoire des figures 3 et 4; - la figure 6 est un schéma de principe stylisé d'une autre mémoire constituant un mode de réalisation de l'invention, se révélant utile pour la compréhension des principes conceptuels généraux des mémoires selon l'invention; et - les figures 7 et 8 sont des schémas de principe simplifiés respectifs d'un filtre passebas à fréquence spatiale à une dimension et d'un filtre passe-bas à fréquence spatiale à deux dimensions,

chacun étant conçu selon d'autres aspects de l'invention.

La figure 1 est un plan de la zone de points échantillons mémorisés en des emplacements respectifs d'une mémoire classique adressée par rangées et colonnes. Les points échantillons sont représentés comme disposés en rangées horizontales transversales à la feuille, en des emplacements indiqués par des coordonnées x de valeurs croissantes de la gauche vers la droite; et les points échantillons sont représentés comme étant également disposés en

colonnes verticales perpendiculaires aux rangées, en des emplace-

ments désignés par des coordonnées y dont les valeurs croissent du haut vers le bas. Quatre de ces points disposés suivant un ensemble carré doivent être atteints en parallèle pendant chaque cycle de lecture ou d'écriture dans un dispositif de mémorisation constituant un mode de réalisation de l'invention. Pour faciliter

la description de ce processus, on a représenté les points échan-

tillons sous quatre formes différentes: la forme circulaire, la forme carrée, la forme hexagonale et la forme octogonale. La forme circulaire indique que le numéro de rangée modulo deux et le numéro de colonne modulo deux de l'emplacement de mémorisation sont tous deux ZERO; la forme carrée indique que le premier vaut ZERO et le deuxième UN; la forme hexagonale indique que le premier vaut UN et le deuxième ZERO, et la forme octogonale indique qu'ils valent

tous deux UN.

On suppose alors que les points échantillons doivent être balayés en grille pour produire un signal de sortie qui décrit

toutes les conditions possibles d'accès au dispositif de mémorisa-

tion ou en provenance de celui-ci, lequel peut en réalité être

adressé ou balayé par d'autres moyens qu'un balayage en grille.

Le balayage en grille n'est pas un balayage en grille o les points échantillons sont balayés un à un par adressage en série, à raison d'Ap à la fois, au cours d'un balayage emplacement par emplacement à vitesse relativement élevée de chaque rangée ou colonne et d'une avance relativement lente dans chaque rangée ou colonne de-la zone tandis que son balayage emplacement par emplacement s'achève, comme cela serait nécessaire dans un balayage en grille d'une mémoire classique. Au contraire, plusieurs points échantillons disposés dans un ensemble doivent être simultanément atteints en parallèle via une "fenêtre d'échantillonnage" pendant le balayage en grille des emplacements de mémorisation du dispositif de mémorisation. Une semblable "fenêtre" apparaît sur le plan de la figure 1 sous forme d'un carré de ces points échantillons mémorisés, à l'intérieur de

la ligne en trait gras qui entoure les quatre emplacements de mémo-

risation identifiés par des numéros à valeur unité. En effet, chacune des quatre positions de la fenêtre de balayage est balayée en grille sur chaque point échantillon du plan de points échantillons

de la figure 1.

La figure 2 montre des parties des figures successives d'accès par l'intermédiaire de cette fenêtre carrée tandis qu'elle balaye le plan de la figure 1. Les flèches indiquent la succession temporelle des figures d'accès via la fenêtre balayée en grille, des parties de ces rangées de balayage étant présentées. On note que la fenêtre atteint toujours chacun des quatre types différents de points échantillons, un qui est un cercle, un qui est un carré, un qui est un hexagone, et un qui est un octogone. On note également que la colonne initiale de chaque figure d'accès dans le balayage de rangée est la même que la colonne finale de la première figure d'accès précédente, et que l'adressage par colonne doit avancer de deux pour réaliser un changement complet de la figure d'accès avec changement de position transversalement à une rangée. On peut remarquer un phénomène analogue, lorsqu'on considère une colonne, pour la rangée supérieure de la figure d'accès inférieure comparée

à la rangée inférieure de la figure supérieure, de sorte que l'adres-

sage en rangée doit avancer de deux pour un changement complet de 249g289

la figure d'accès avec une montée ou une descente sur une colonne.

Chaque emplacement de mémorisation (au moins ceux du centre de la mémoire) est adressé une fois pour chaque position d'échantillon dans la fenêtre d'échantillonnage lorsque toute la mémoire est balayée, et,à chaque fois que l'emplacement de mémoire est adAssé, sa position dans la fenêtre d'échantillonnage est différente de

celle des autres fois.

La figure 3 montre un réarrangement des points échantillons

du plan de la figure 1. Ce réarrangement sépare les points échantil-

Ions circulaires, carrés, hexagonaux et octogonaux en systèmes de coordonnées de rangées et colonnes distinctes qui peuvent décrire des données respectivement mémorisées dans les emplacements de mémorisation d'une sous-mémoire SMOO, une sous-mémoire SMO1, une sous-mémoire SMIO, et une sous-mémoire SMll. Relativement à la figure 2, on note que chaque ensemble carré de quatre points échantillons peut être réuni par sélection des points échantillons venant de sous-mémoires respectives séparées des sous-mémoires SMOO, SlOI, SM10 et SMlI. Chacune de ces sous- mémoires peut être adressée par rangée et par colonne pour produire une donnée à partir d'un emplacement de mémorisation respectif, sans adressage de deux

emplacements de mémorisation d'une sous-mémoire en même temps.

Tous les emplacements de mémorisation de chacune de ces sous-

mémoires sont couplés à une voie commune de données relative à cette sousmémoire, et distincte des voies communes de données des autres sousmémoires. Ces sous-mémoires peuvent alors être des

mémoires de "dessus d'armoire", dans la mesure o un schéma d'adres-

sage convenable peut être imaginé. Les sous-mémoires ont moins de lignes d'adressage que la mémoire de la figure 1, en raison du

fait qu'elles se partagent le nombre total d'emplacements de mémo-

risation entre elles.

On laissera pour l'instant de côté le problème de l'adressage des sousmémoires, et on considérera la nature du multiplexage effectué par un multiplexeur d'entrée MUXl pour écrire des données dans la mémoire de la figure 3 et par un multiplexeur

de sortie MUX2 pour lire des données dans la mémoire de la figure 3.

Si l'on déplace la fenêtre de balayage carrée sur l'ensemble des emplacements de mémorisationde la mémoire de la figure 1 et si l'on note les résultats (ou si l'on observe simplement les figures de balayage représentées sur la figure 2), on remarque alors qu'il n'existe que quatre permutations de position. Si l'on exprime la position de la fenêtre de balayage carrée en adresses de raSngée

et de colonne suivant les dimensions respectives y et x (qui décri-

vent le point échantillon du coin supérieur gauche de la fenêtre), on voit alors que ces permutations sont les suivantes: (a) pour x modula 2 = 0 et pour y modula 2 = 0 (c'est-à-dire les bits les moins significatifs des adresses de colonne et de rangée décrivant le point échantillon du coin supérieur gauche de la fenêtre de balayage étant égaux à ZERO), les points échantillons circulaire, carré, hexagonal et octogonal sont respectivement dans le coin supérieur gauche, le coin supérieur droit, le coin inférieur gauche et le coin inférieur droit de la fenêtre; (b) pour x modula 2 = 1 et y modulo 2 = 0 (c'est-à-dire les bits les moins significatifs

des adresses de colonne et de rangée qui décrivent le point échan-

tillon extérieur gauche de la fenêtre étant respectivement UN et

ZERO), les points échantillons carré, circulaire, octogonal et hexa-

gonal sont respectivement dans le coin supérieur gauche, le coin supérieur droit, le coin inférieur gauche et le coin inférieur droit

de la fenêtre; (c) pour x modulo 2 = 0 et y modulo 2 = 1 (ctest-à-

dire les bits les moins significatifs des-adresses de colonne et de rangée qui décrivent le point échantillon supérieur gauche de la fenêtre étant respectivement ZERO et UN), les points échantillons hexagonal, octogonal, circulaire et carré sont respectivement dans le coin supérieur gauche, le coin supérieur droit, le coin inférieur gauche et le coin inférieur droit de la fenêtre; et (d) pour x modula

2 = 1 et y modula 2 = 1 (c'est-à-dire les bits les moins significa-

tifs des adresses de colonne et de rangée qui décrivent la position

dans la fenêtre étant tous deux UN), les points échantillons octo-

gonal, hexagonal, carré et circulaire sont respectivement dans le coin supérieur gauche, le coin supérieur droit, le coin inférieur gauche et le coin inférieur droit de la fenêtre. Le multiplexeur d'entrée MUX1 répond alors aux quatre permutations des bits les

moins significatifs des adresses de colonne et de rangée spécifiant.

la position dans la fenêtre de balayage en commutant les signaux d'entrée de données supérieur gauche, supérieur droit, inférieur

gauche et inférieur droit en des emplacements de mémorisation appar-

tenant à des sous-mémoires distinctes parmi les sous-mémoires SMDO, SMO, SM10 et SMll selon la figure de sélection exposée ci-dessus. Le multiplexeur de sortie MUX2 répond de manière analogue aux quatre permutations des bits les moins significatifs des adresses de colonne et de rangée spécifiant la position dans la fenêtre de balayage en

commutant quatre emplacements de mémorisation choisis des sous-

mémoires SMOO, SMD1, SM1O et SMIl aux sorties de données supérieure

gauche, supérieure droite, inférieure gauche et inférieure droite.

Il est naturellement possible d'omettre le multiplexeur d'entrée MUXI si la mémoire doit être une mémoire fixe pré-programmée

(mémoire dite ROM). Avec certaines formes de mémoire, il est égale-

ment possible d'employer un multiplexeur bilatéral qui fait à la

fois fonction de multiplexeur d'entrée et de sortie.

Sur la figure 4, il est présenté sous forme de blocs une mémoire MEM analogue a la mémoire présentée sous forme conceptuelle sur la figure 3. On suppose que la mémoire MEM de la figure 3 possède plus d'emplacements de mémorisation que cela n'est indiqué sur la figure 3. Sur la figure 4, est présenté (en plus du multiplexeur MUXI, des sous-mémoires SMOO, SMOI, SMIO et SMlI, et du multiplexeur MUX2 de la figure 3) le circuit permettant d'adresser les parties

de sous-mémoires de la mémoire MEM. Ce circuit comporte des addi-

tionneurs ADDI et ADD2.

Si l'on revient à la figure 2, on note que la fenetre de balayage correspondant à des adresses de colonne successives pendant le balayage d'une rangée d'une paire des points échantillons circulaire, carré, hexagonal et octogonal se conserve d'une position de fenêtre à la suivante. On note également que l'ordre de l'avance jusqu'à une nouvelle paire de points échantillons circulaire et hexagonal est décalé par rapport A l'avance jusqu'à une nouvelle paire de points échantillons carré et octogonal. Le bit le moins significatif des adresses de colonne s'appliquant à la mémoire de la figure 1 a été omis des bits d'adresse appliqués à la mémoire MEM de la figure 4 et est utilisé pour produire des adresses de colonne des sous-mémoires SM01 et SMll. Comme on peut le voir sur la

figure 2, lors d'un balayage transversal aux colonnes des sous-

mémoires, il y a avance de la sélection des points échantillons carré et octogonal pour une adresse de colonne sur deux produite pendant ce balayage. Pour produire l'avance des adresses des points échantillons circulaire et hexagonal en ordre décalé, on ajoute le bit le moins significatif (BES COL) de l'adresse de colonne indiqué ci-dessus aux bits d'adresse les plus significatifs (BPS COL) dans l'additionneur ADD1, et on utilise la somme résultante pour adresser

les colonnes des sous-mémoires SMOO et SM10.

En revenant à la figure 2, on note que chaque paire d'échantillons circulaire et carré et chaque paire d'échantillons hexagonal et octogonal apparaissent également dans la fenêtre de balayage de positions de rangée successives A l'intérieur de chaque colonne lorsque la position de la fenêtre avance d'une rangée à l'autre pendant le balayage de la zone d'échantillons. En d'autres termes, l'avance dans la rangée de points échantillons suivant la direction'des rangées représente une vitesse de changement moitié de la vitesse-de changement d'adresses de rangée pour la mémoire de la figure 1. L'examen de la figure 2 montre que l'ordre d'avance des points échantillons circulaire et carré est en décalage par

rapport à l'avance des points échantillons hexagonal et octogonal.

Sur la figure 4, ce décalage est réalisé (a) par utilisation des bits les plus significatifs des adresses de rangée (BPS RAN) comme adresses des sous-mémoires SM10 et SMll et (b) par addition des bits les moins significatifs des adresses de rangée (BMS RAN) aux bits les plus significatifs dans l'additionneur ADD2 et application des sommes

résultantes comme adresses de rangée aux sous-mémoires SMOO et SM10.

Le dispositif de mémorisation MEM qui vient d'être décrit trouve son utilisation en relation avec la production d'une image fictive pour un traitement d'affichage de télévision. La production d'images fictives implique l'écriture d'une information vidéo balayée en grille dans une mémoire telle que les emplacements de mémorisation sont balayés en une seule analyse d'image durant l'écriture, et la lecture ultérieure de l'information mémorisée dans la mémoire, les emplacements de mémorisation étant balayés pour une analyse d'image différente en taille ou en orientation. L'ordre d'écriture et l'ordre de lecture de la mémoire sont tous deux une série de coordonnées de balayage en grille décrivant des points d'une zone de points échantillons de données (telle que la zone présentée sur la figure 1, mais comportant plus de points échantillons). Il est commode de disposer d'un générateur WAG de balayage d'adresses d'écriture qui produit des adresses de lecture de rangée et de colonne entières du dispositif de mémorisation MEM, lesquelles sont appliquées au dispositif de mémorisation MEM par l'intermédiaire d'un multiplexeur MUX3 d'adresses de lecture-écriture répondant à une "INSTRUCTION D'ECRITURE" appliquée à une entrée d'instruction du multiplexeur MJX3. Le balayage en grille d'un point échantillon à un instant donné est ordinairement la manière la plus commode de charger le dispositif de mémorisation HEM lorsqu'un signal vidéo de bande de base est fourni en temps réel. Dans ce cas, ce signal est appliqué par l'intermédiaire d'une seule entrée du multiplexeur nUXi, tandis que les autres entrées sont maintenues dans l'état d'absence de signal. L'inutilisation de la capacité du multiplexeur

MUXI dans de telles conditions de charge d'entrée permet son rempla-

cement par un simple circuit sélecteur du type un-sur-quatre, si les sousmémoires reçoivent un signal de "VALIDATION D'ECRITURE" (non indiqué sur la figure 4) à raison d'un seul à la fois suivant un ordre approprié, au lieu que ce soit en parallèle comme lorsqu'on utilise le multiplexeur MUXI. D'autre part, il est possible de charger des données venant d'une autre mémoire plus rapidement en utilisant la capacité de chargement en parallèle du multiplexeur

MUX1 pour charger quatre points échantillons de données à la fois.

En réponse à une "INSTRUCTION DE LECTURE" appliquée à une entrée d'instruction, le multiplexeur MJX3 applique au dispositif de mémorisation HEM une partie ou module d'adresses de lecture produite par un générateur RAG d'adresses de lecture. Les adresses de lecture venant du générateur d'adresses de lecture RAG, qui représentent une conversion en balayage à partir des adresses d'écriture délivrées par le générateur WAG d'adresses d'écriture, sont généralement non entières (dans ce cas, les adresses venant du générateur RAG comportent des bits de résidussupplémentairesnon inclus dans les adresses venant du générateur WAG). Ainsi que cela a déjà été noté, en plus des parties modulaires entières, les adresses venant du générateur RAG comportent des parties résiduelles fractionnaires ("résidus"),lesquels résidus sont-fournis à un interpolateur linéaire à deux dimensions 2DLI qui commande l'inter-

polation entre données mémorisées en quatre emplacements de- mémori-

sation, dont les adresses entières sont les plus proches entourant l'adresse de lecture produite par le générateur RAG. La nécessité de fournir quatre points échantillons à la fois à partir de la mémoire (pour le? utiliser dans le processus d'interpolation linéaire à deux dimensions) est la raison sous-jacente de la subdivision de

la mémoire en quatre sous-mémoires SMOO, SMoI, SM10 et SM1.

Dans l'interpolateur 2DLI, (a) les données venant de

deux points échantillons de l'une des deux rangées qui sont simul-

tanément adressées dans la rangée ayant l'adresse de rangée infé-

rieure sont combinées par différence dans le soustracteur SUB1, et (b) les données venant de deux points échantillons de l'autre rangée (des deux' rangées qui sont simultanément adressées) ayant l'adresse de rangée immédiatement supérieure sont combinées par différence dans le soustracteur SUB2. Dans ces processus de soustraction, on utilise les points échantillons venant des adresses de colonne inférieure comme "quantités que l'on soustrait" et les points échantillons venant des adresses de colonne supérieure comme

"quantitésdont on soustrait".

Chacun des résultats de ces soustractions en SUBI et SUB2 est (a) multiplié (dans des multiplicateurs MPI et MP2) par le résidu de la partie de coordonnée de rangée d'adresse de lecture,

puis (b) les-produits résultant sont ajoutés (dans des addition-

neurs ADD3 et ADD4) aux quantités respectives des points échantil-

lons correspondant aux "quantités que l'on soustrait". Les sommes produites par les additionneurs ADD3 et ADD4 sont les premier et deuxième résultats d'interpolation intermédiaires. Le premier résultat d'interpolation intermédiaire venant de ADD3 est soustrait du deuxième résultat d'interpolation intermédiaire, venant de ADD4,

dans le soustracteur SUB3. Le résultat obtenu dans SUB3 est multi-

plié, dans le multiplicateur MP3, par le résidu de l'adresse de 1l colonne de lecture. Le produit obtenu dans le multiplicateur MP3 est additionné au premier résultat d'interpolation intermédiaire par l'additionneur ADD5 afin de produire le résultat d'interpolation final. L'interpolation linéaire à deux dimensions peut aussi

bien être effectué à l'aide d'interpolations linéaires à une dimen-

sion entre points échantillons des mêmes colonnes. Ces interpolations unidimensionnelles sont commandées par le résidu de l'adresse de lecture de colonne, après quoi on effectue une interpolation linéaire unidimensionnelle entre les résultats intermédiaires, pour obtenir le résultat d'interpolation final, cette dernière interpolation étant commandée par le résidu de l'adresse de lecture

de colonne.

D'autres variantes sont possibles, reposant sur des choix différents quant aux points échantillons qui sont choisis

comme quantités que l'on soustrait et comme quantités dont on sous-

trait dans le processus de soustraction. Ces variantes impliquent des interpolations linéaires unidimensionnelles commandées par le complément de l'un ou l'autre des résidus d'adresse de lecture ou

par les deux résidus.

Alors que le processus d'interpolation présenté est effectué par l'appareil en calculs arithmétiques sur la figure 4, il est également possible d'effectuer l'interpolation entre données spatialement adjacentes à l'aide d'une mémoire fixe, comme cela est bien connu dans la technique. L'utilisation d'une mémoire fixe pour

l'interpolation se révèle particulièrement utile lorsque l'inter-

polation est d'un type dans lequel les données sont pondérées à l'aide d'une fonction de pondération autre que la pyramide droite à base carrée associée à l'interpolation linéaire, par exemple

une fonction de Bessel divisée par son argument radial.

La nature de la conversion de balayage effectuée entre les adresses d'écriture et les adresses de lecture respectivement

fournies par les générateurs d'adresses WAG et RAG peut être simple-

ment un facteur de démultiplication ajustable entre deux ensembles d'adresses en coordonnées cartésiennes, o par exemple la conversion s'exprime comme la quantité de compression ou de dilatation de

l'image à afficher qui est mémorisée dans un dispositif de mémori-

sation MEM. On construit de manière simple ces générateurs d'adresses (a) en utilisant des compteurs respectifs pour produire des adresses de colonne respectives à des vitesses relativement élevées par comptage d'impulsions d'horloge de cellulesd'image qui leur sont fournies à des taux de répétition d'impulsion en rapport avec le degré de compression ou de dilatation voulu, et (b) en utilisant

des compteurs respectifs pour produire des adresses de rangée res-

pectives à des vitesses relativement lentes par comptage des impul-

sions d'horloge de lignes qui leur sont délivrées à des taux de répétition d'impulsion en rapport avec le degré de compression ou

de dilatation voulu.

La conversion de balayage peut s'effectuer entre deux ensembles d'adresses en coordonnées cartésiennes ayant tourné l'un par rapport à l'autre, avec ou sans compression ou dilatation. Il est également possible d'effectuer une conversion de balayage des

coordonnées cartésiennes en coordonnées polaires ou bien des coor-

données polaires en coordonnées cartésiennes.

La figure 5 représente le dispositif de mémorisation HEM suivant un schéma de principe plus stylisé o la mémoire divisée en DM1 est représentée en un seul bloc, au lieu que ce soient en quatre sous- mémoires SMOO, SMO1, SMIO et SMll. La figure 5 sert à établir une représentation conventionnelle utile pour décrire, sous forme d'un schéma de principe, des mémoires qui se divisent en plus de quatre sous-mémoires. Ces mémoires peuvent être par exemple utilisées pour fournir des données de calculs d'interpolations faisant appel à des approximations polynomiales cubiques ou d'un

ordre impair encore plus élevé dans chaque dimension spatiale. La figure 6 représente un dispositif de mémorisation comportant une

mémoire DM2 divisée en seize sous-mémoires afin de

produire une fenêtre de balayage carrée ayant quatre points échan-

tillons de côté. Les deux bits les moins significatifs de chacune des coordonnées d'adresse de colonne et de rangée commandent le

fonctionnement d'un multiplexeur d'entrée MJX4 qui relie sélecti-

vement des lignes d'entrée de données aux lignes communes de données

des sous-mémoires de la mémoire divisée DM2, et celui d'un multi-

plexeur de sortie MUX5 qui relie sélectivement ces lignes communes

de données des sous-mémoires à des lignes de sortie de données.

La mémoire DM2 est divisée de manière à produire une fenêtre de balayage de 2m x 2n points échantillons, o m=n=2, tandis que la mémoire DM1 est divisée de manière à produire une fenêtre de balayage de 2m x 2n points échantillons, o m=n=l. L'utilisation d'une fenêtre de balayage, dont les dimensions, exprimées en nombres d'adresses de colonne et de rangée,sont des puissances entières de deux, simplifie la production d'adresses de rangée et de colonne pour les sous-mémoires en ce que l'on peut effectuer les processus nécessaires de division par la longueur du côté de la fenêtre de balayage sans devoir faire appel à une division numérique, par simple troncation des adresses de colonne et de rangée initialement fournies par les générateurs d'adresses, et en ce que l'on réalise automatiquement la conversion des adresses initialement fournies en termes exprimés modulo la longueur du côté de la fenêtre de balayage pour commander les multiplexeurs d'entrée et de sortie en prenant les bits qui restent des processus de troncation. La

simplification et le gain de temps obtenuspour la division lors-

qu'on prévoit l'adressage matériel en nombres binaires sont si grands que, si l'on désire une fenêtre de balayage ayant pour dimensions 2m x 2n o m et, ou bien, n ne sont pas entiers, il

est plus simple d'utiliser une fenêtre de balayage ayant les dimen-

sions 2 x 2 avec m et n entiers, les plus proches et de n'employer que les partiesdes données obtenues du multiplexeur de sortie qui définissent les parties voulues de la fenêtre de balayage. On fait appel à un stratagème identique lorsque les figures d'accès voulues à la mémoire ne sont pas rectangulaires. Il est toutefois possible de concevoir des dispositifs de mémorisation dans lesquels les adresses de colonne et de rangée sont des nombres codés binaires ayant des radicaux autres que deux, qui sont des multiples de dimension de fenêtre de balayage ne s'exprimant pas en puissance de deux, afin de faciliter la division rapide. Mais l'importance

du matériel à mettre en oeuvre pour le codage binaire rend ordi-

nairement cette approche moins intéressante. Des variantes dans lesquelles l'adressage de mémorisation s'effectue au moyen de nombres avec signe, au lieu de nombres sans signe,sont également possibles. Pour en revenir à l'examen particulier du dispositif de mémorisation de la figure 6, on notera que la nature générale du processus par lequel les points échantillons sortent de la fenêtre de balayage tandis que celle-ci effectue son balayage devient plus évidente que dans le dispositif de mémorisation de la figure 5. Les deux bits les moins significatifs des adresses de colonne sont envoyés alimenter les entrées de détecteurs DET1, DET2 et DET3, qui répondent respectivement par un signal de sortie UN lorsque ces bits sont respectivement égaux ou supérieurs à l'unité, à deux ou à trois. Les bits les plus significatifs sont appliqués comme signaux d'entrée aux additionneurs ADD6, ADD7 et ADD8 et comme signaux d'adressage de colonne aux colonnes de l'espace de points

échantillons ayant des adresses de colonne égales à trois en numé-

ration modulo quatre. Les signaux de sortie des additionneurs ADD6, ADD7 et ADD8 sont appliqués comme signaux d'adressage de colonne aux colonnes d'un espace de points échantillons ayant des adresses de colonne égales respectivement à zéro, un et deux en numération modulo quatre. De façon analogue, les deux bits les moins significatifs

des adresses.de rangée sont envoyés alimenter les entrées de détec-

teurs DET4, DET5 et DET6 qui répondent respectivement par un signal de sortie UN lorsque ces bits sont égaux ou supérieurs à l'unité, à deux et à trois; et les bits les plus significatifs sont appliqués comme signaux d'entrée à des additionneurs ADD9, ADD10 et ADDl1 et comme signaux d'adressage de rangée aux rangées d'un espace de points échantillons ayant des adresses de rangée égales. à trois en numération modulo quatre. Les signaux de sortie des additionneurs ADD9, ADD10 et ADDll sont appliqués comme signaux d'adressage de rangée aux rangées d'un espace de points échantillons ayant des adresses de rangée égales à zéro, un et deux en numération modulo quatre. Pour le cas o les bits les moins significatifs des coordonnées d'adresse de

colonne et de rangée sont tous deux 00, les bits les plus signifi-

catifs de ces adresses sont envoyés sans modification comme adresses de colonne et de rangée à chacune des sous-mémoires de la mémoire

divisée DM2.

Le fait que la fenêtre de balayage avance d'une colonne dans une direction parallèle à celle des rangées incrémente

l'adresse de colonne et, lorsque ses deux bits les moins signili-

catifs sont égaux à 01 ainsi que cela est déterminé par le détecteur DET1, son signal de sortie passe de ZERO à UN. Ce signal UN, appliqué à l'entrée de l'additionneur ADD6 qui n'est pas celle recevant les bits les plus significatifs de la coordonnée x d'adresse de colonne, provoque l'incrémentation du signal de sortie de l'additionneur

ADD6 appliqué comme adresse de colonne aux sous-mémoires qui con-

tiennent la première colonne actuelle de la fenêtre de balayage, et fait que celui-ci reste incrémenté jusqu'à ce que les deux bits

les moins significatifs de l'adresse de colonne reviennent à 00.

Les adresses de colonne des autres sous-mémoires restent inchangées.

Le fait de faire avancer la fenêtre de balayage d'une colonne de plus dans le même sens, ce qui incrémente l'adresse de colonne de manière que ses bits les moins significatifs soient égaux à 10, maintient le signal de sortie du détecteur DET1 à UN

et fait passer le signal de sortie du détecteur DET2 à UN également.

Les signaux de sortie des additionneurs ADD6 et ADD7 ont tous deux une unité de plus que les bits les plus significatifs de l'adresse de colonne d'entrée, si bien que la sous-mémoire contenant la première colonne actuelle de la fenêtre de balayage avance à la position suivante pour se trouver avec la deuxième colonne actuelle, qui était la première colonne pour la précédente adresse de colonne

d'entrée.

Le fait de faire avancer la fenêtre de balayage d'une

colonne supplémentaire, si bien que les deux bits les moins signi-

ficatifs de l'adresse de colonne d'entrée sont 11, incrémente le signal de sortie du détecteur DET3 à la valeur UN, tandis que

les signaux de sortie des détecteurs DETI et DET2 restent à UN.

Les trois premières colonnes de la fenêtre de balayage reçoivent alors des signaux d'adressage de colonne incrémentés de la part des sorties des additionneurs ADD6, ADD7 et ADD8. L'adresse de colonne d'entrée suivante, lorsque la fenêtre de balayage avance à une autre colonne suivant la même rangée, ramène les deux bits les moins significatifs de cette adresse à 00, et la remise à jour

complète des colonnes de la fenêtre de balayage est effectuée.

249928 9

Le balayage effectué selon les colonnes dans L'espace de points échantillons à raison d'une rangée à la fois s'effectue de la même manière que le balayage effectué suivant une rangée à

raison d'une colonne à la fois, ainsi que cela vient d'être décrit.

Les fonctions des détecteurs DET4, DET5, DET6 et des additionneurs ADD9, ADDIO, ADl1 dans la modification des adresses de rangée se décrivent de manière syntactiquement identique aux fonctions des détecteurs DETI, DET2, DET3 et des additionneurs ADD6, ADD7, ADD8

dans la modification des adresses de colonne.

On porte maintenant l'attention sur les détecteurs DET1, DET2, DET3, DET4, DET5 et DET6. Selon un premier exemple, - chacun de ces détecteurs utilise un comparateur numérique qui reçoit (a) les bits les moins significatifs d'une coordonnée d'adresse comme premier signal d'entrée et (b) la valeur limite à laquelle

ces bits doivent être égaux ou supérieurs comme autre signal -d'entrée.

Un autre exemple d'un semblable détecteur (qui produit un signal de sortie de niveau haut lorsque les m ou n bits les moins significatifs d'une adresse de colonne ou de rangée sont égaux ou supérieurs à une valeur limite) est un additionneur possédant (a) une entrée à laquelle sont appliqués les bits d'ordre inférieur, (b) une autre entrée à laquelle sont appliqués les bits représentant la valeur limite, si bien que (c) le débordement de l'additionneur sert de signal de sortie du détecteur. Un autre exemple de détecteur est donné par une bascule qui est repositionnéepar le signal de sortie d'une porte NON ET, (à laquelle sont appliqués les bits les moins - significatifs de la coordonnée d'adresse) et qui est positionnée par le signal de sortie d'une autre porte NON ET (à laquelle sont appliqués des bits représentant la valeur limite de décodage des bits les moins significatifs), le signal de sortie étant le signal

de sortie vrai de la bascule.

L'examen du dispositif de mémorisation de la figure 5

suggère que l'on peut établir l'état des bits les moins signifi-

catifs eux-mêmes et utiliser cet état pour déterminer si les additionneurs des lignes d'adresse sont ou non supposésrecevoir un signal UN pour incrémenter les bits les plus singificatifs des adresses de colonne et de rangée. Avec-un peu de réflexion, ou peut remarquer que l'état pour lequel les m (ou n) bits les moins significatifs sont égaux ou supérieurs à 2m2 (ou 2n/2) est simplement indiqué par la vérification de l'état des bits les plus significatifs ou les moins signficiatfis, à savoir s'il s'agit de la valeur UN. L'état selon lequel les m (ou n) bits les moins significatifs sont égaux ou supérieurs à l'unité, en valeur-, peut être déterminé par passage de ces bits dans une porte OU, et l'état selon lequel les m (ou n) bits les moins significatifs sont égaux ou supérieurs à m-l (ou n-l) en valeur peut être déterminé par

passage de ces bits dans une porte ET.

On peut mettre sous forme de tableau les fonctions logiques qui permettent de'déterminer si un nombre ab de deux bits, que l'on écrit en commençant par le bit le plus significatif, est égal ou supérieur à une variable limite t, ainsi que cela est exprimé ci-dessous: Equation définissant le signal de sortie UN du détecteur 01 a+b=l 10 a=l ll a.b=l Les fonctions logiques qui déterminent si un nombre abc de trois bits, que l'on écrit en commençant par le bit le plus significatif, est égal ou supérieur à une variable limite t peuvent 'étre mises sous forme du tableau suivant: Equation définissant le signal de sortie UN du détecteur 001 a+b+c=l 010 a+b=l 011 a+(b.c)=l a=l 101 a.(b+c)=l a.b=l 111 a.b.c=l

24992 9

- Les fonctions logiques qui déterminent si un nombre abcd de quatre bits, que l'on écrit en commençant par le bit le plus significatif, est égal ou supérieur à une variable limite peuvent être mises sous forme du tableau suivant: Equation définissant le signal de sortie UN du détecteur 0001 a+b+c+d=l a+b+c=l 0011 a+b+(c.d)=l a+b=l 0101 a+Lb.(c+d)]=l a+(b.c) =l 0111 a+(b.c.d)=l 1000 a=l 1001 a.(b+c+d)=l 1010 a.(b+c)=l 1011 a.[b+(c. d)]=1l 1100 a.b=l 1101 a.b[(c+d)]=l 1110 a.b.c=l 1111 a.b.c.d=l La comparaison des équations logiques avec les configurations de valeurs UN des colonnes de variables limites t se succédant décrit la relation utilisée pour produire les équations logiques, si bien que les équations valables pour des nombres de plusieurs bits encore plus longs peuvent être produites en cas de besoin. Puisque les équations de vérité des détecteurs partagent de nombreux termes communs, on peut obtenir une réduction importante dans les réseaux de portes ET et OU réalisant ces détecteurs. Les réseaux tendent à être plus économiques en portes que les comparateurs numériques normaux. Les dispositifs de mémorisation présentés sur les figures 5 et 6 utilisent des fenêtres de balayage carrées de 2m x 2n

2499,289

points échantillons, o m=n, mais des fenêtres rectangulaires,o m#n,sont possibles. La fenêtre de balayage peut prendre une forme dégénérée de segment de ligne de balayage lorsque m ou n deviennent nuls dans des dispositifs de mémorisation selon l'invention. Il est possible d'empiler des mémoires bidimensionnelles adressées en rangée et colonne classiques en utilisant des multiplexeurs d'entrée et de sortie pour obtenir une autre dimension d'adressage, de façon à créer une mémoire à trois dimensions. Les techniques qui viennent d'être décrites peuvent être étendues pour permettre l'utilisation d'un parallélépipède de balayage comme "fenêtre" permettant d'avoir simultanément accès à un ensemble tridimensionnel d'échantillons d'une telle mémoire. En fait, l'invention s'étend à des mémoires multidimensionnelles quel que soit l'ordre de multiplicité ae la dimension. La figure 7 représente un filtre passe-bas pour fréquence

spatiale à une dimension pouvant être utilisé pour réduire la réso-

lution en échantillons d'intensité de trame prélevés sur un espace bidimensionnel par un circuit FSS échantillonneur de balayage de trame. Le circuit FSS échantillonne la trame sur une base régulière de balayage en sélectionnant des lignes de balayage à une vitesse relativement lente, puis en balayant des échantillons suivant chaque ligne de balayage à une vitesse relativement rapide; ce processus d'échantillonnage peut être le balayage d'analyse totale d'image classiquement utilisé dans les appareils de visualisation vidéo par exemple. Le filtrage passe-bas de fréquence spatiale à une dimension suivant la direction sptatiale des lignes de balayage s'effectue facilement par pondération des échantillons dans les étages successifs d'un registre à décalage recevant les lignes de balayage successives des échantillons de trame comme signal d'entrée, mais le filtrage de fréquence spatiale à une dimension suivant la direction spatiale perpendiculaire aux lignes de balayage nécessite des registres à décalage de la longueur de nombreuses lignes de balayage, ainsi que cela est bien connu. Toutefois, dans de nombreux appareils de balayage de trame, une mémoire de stockage de trame mémorise l'information d'intensité de trame pour une trame complète, (par exemple un appareil de studio pour diffusion de télévision

249928 9

comporte souvent un appareil de compression ou de dilatation d'image totale ou comporte un appareil permettant de "geler" une image totale), auquel cas il serait commode d'effectuer le filtrage de fréquence spatiale en choisissant des échantillons dans la mémoire de trame qui sont déjà nécessaires pour d'autres buts. Le filtre passe-bas de la figure 7 effectue un filtrage de fréquence spatiale suivant une direction perpendiculaire à la direction x suivant

laquelle les lignes de balayage de trame sont supposées se trouver.

Un circuit de synchronisation SYN synchronise la produc-

tion d'adresses d'écriture par le générateur WAG d'adresses d'écri-

ture, la production d'adresses de lecture par le générateur RAG d'adresses de lecture, et la production diéchantillons d2intensité de trame par le circuit FSS. Le multiplexeur MEX3 répond à une "INSTRUCTION D'ECRITURE" en sélectionnant la délivrance d'adresses par le générateur W4AG d'adresses d'écriture à la mémoire divisée DM3 pendant son cycle d'écriture. Le multiplexeur MUX3 répond à une "INSTRUCTION DE LECTURE" en sélectionnant la délivrance d'adresses par le générateur RAG d'adresses de lecture à la mémoire divisée DM3 pendant son cycle de lecture. Des mémoires de stockage de trame sont couramment mises en oeuvre par paires, leurs cycles de lecture et

d'écriture alternant à chaque balayage de trame successif et s'entre-

laçant pour assurer un débit constant d'échantillons de trame, même si une seule mémoire, soit DM3, d'une telle paire est présentée sur la figure 7. Cette paire de mémoires peut travailler avec des lignes d'entrée de données en parallèle et des lignes de sortie de données en parallèle, leur multiplexage par division du temps étant commandé par application sélective des signaux VALIDATION DE LECTURE et VALIDATION D'ECRITURE utilisés avec la'plupart des mémoires modernes, ce qui permet une utilisation partagée d'un multiplexeur d'entrée commun MUX6 qui commute des échantillons de trame en provenance du circuit échantillonneur FSS à des parties de sous-mémoire appropriées de la mémoire divisée DM3 et de la mémoire divisée associée en paire avec DM3, et ce qui permet également une utilisation partagée d'un multiplexeur de sortie commun MIX7. Le multiplexeur d'adresses MUX3 alterne l'adressage en lecture et en écriture aux deux mémoires sur des trames successives afin d'entrelacer leurs cycles d'écriture et

de lecture.

2499'289

Les rangées de la mémoire divisée DM3 qui mémorisent des lignes de balayage respectives d'information d'intensité de trame sont divisées en seize groupes ainsi que cela est déterminé par une adresse y modulo seize, et des rangées mémorisant des lignes de balayage à valeur modulo seize sont réunies respective- ment dans les seize sous-mémoires. Un circuit Abel de modification d'adresse de rangée répond aux quatre bits les moins significatifs de l'adresse y en modifiant les bits les plus significatifs de l'adresse y pour délivrer les adresses y à ces sous-mémoires, le

circuit AMCl étant du type précédemment décrit en détail. L'adres-

sage en x des sous-mémoires de la mémoire divisée DM3 s'effectue complètement en parallèle. Les quatre bits les moins significatifs de l'adresse y commandent la commutation d'accès aux sous-mémoires

de la mémoire DM3 par le multiplexeur d'entrée MUX6 pendant l'écri-

ture et par le multiplexeur de sortie MUX7 pendant la lecture.

Pendant le cycle de lecture de la mémoire DM3, le multi-

plexeur de sortie MUX7 délivre seize échantillons d'une ligne

rectiligne perpendiculaire à la direction de balayage de lignes.

L'un des échantillons terminaux n'est pas utilisé, puisque le filtrage de fréquence spatiale passe-bas utilise couramment un nombre impair d'échantillons. Les quinze échantillons restant sont combinés par sommation pondérée de manière à produire un échantillon de signal de sortie ayant une réponse de fréquence spatiale raccourcie dans la direction à laquelle les lignes de balayage sont perpendiculaires, exactement comme quinze échantillons

venant d'un registre à décalage mémorisant des échantillons succes-

sifs d'une ligne de balayage sont combinés par sommation pondérée selon la technique antérieure, pour produire un échantillon de signal de sortie ayant une réponse de fréquence spatiale raccourcie

dans la direction à laquelle les lignes de balayage sont parallèles.

Plus particulièrement, l'enveloppe des facteurs de pondération associés au nombre impair de points échantillons utilisés est décrite par la réponse à l'impulsion unité d'un filtre ayant une réponse de fréquence spatiale prescrite, comme étant transformée du domaine de la fréquence spatiale au domaine spatial; et le filtre numérique effectue une convolution tronquée de la réponse du filtre à l'impulsion unité et des données des échantillons

d'intensité de trame.

La réponse à l'impulsion unité est symétrique par rapport à l'échantillon médian de la ligne d'échantillons, en nombre impair, utilisée dans le filtrage spatial. L'échantillon médian est fourni à un réseau de pondération WN1, qui est typiquement une mémoire à accès direct, fournissant une réponse pondérée comme premier signal d'entrée au réseau de sommation final SUM1. Les deux échantillons se trouvant à une distance d'échantillonnage de l'échantillon médian doivent être pondérés de façon égale; afin d'éviter la nécessité de leur réserver des réseaux de pondération distincts, on les ajoute ensemble dans un additionneur ADD12, et leur somme est appliquée en entrée à un réseau de pondération commun WN2. De façon analogue, l'additionneur ADD13 ajoute les deux échantillons se trouvant à deux distances d'échantillonnage de l'échantillon médian pour les appliquer en entrée au réseau de pondération WN3; l'additionneur ADDl4 ajoute les deux échantillons se trouvant à trois distances d'échantillonnage du point médian pour les fournir en entrée au réseau d'échantillonnage WN4; l'additionneur ADD15 additionne les deux échantillons se trouvant à quatre distances d'échantillonnage de l'échantillon médian pour les appliquer en entrée au réseau de pondération WN5; l'additionneur ADD16 additionne les deux échantillons se trouvant à cinq distances d'échantillonnage du point médian pour les appliquer en entrée au réseau de pondération WN6; l'additionneur ADDl7 additionne les deux échantillons se trouvant à six distances d'échantillonnage de l'échantillon médian.pour les appliquer en

entrée au réseau de pondération WN7; et l'additionneur ADD18 addi-

tionne les deux échantillons se trouvant à sept distances d'échantil-

lonnage de l'échantillon médian pour les appliquer en entrée au réseau de pondération WN8. Les réponses des réseaux de pondération WN2, WN3, WN4, WN5, WN6, WN7 et WN8 sont respectivement appliquées à la deuxième, la troisième, la quatrième, la cinquième, la sixième, la septième et la huitième entrée du réseau de sommation final SUMI qui les somme ainsi que son premier signal d'entrée pour fournir un

échantillon de la réponse de sortie filtrée aux échantillons d'inten-

sité de champ fournis par le circuit échantillonneur FSS.

La figure 8 représente un filtre passe-bas de fréquence spatiale à deux dimensions. Certains problèmes du filtrage de

fréquence spatiale à deux dimensions font intervenir la non-sépara-

bilité du filtrage en processus distinctsde filtrage de fréquence spatiale à une dimension pouvant être successivement effectués; un exemple est donné par la réduction de la résolution en fréquence spatiale à des quantités égales dans toutes les directions d'une trame d'échantillons prise dans un espace bidimensionnel, ce qui

* nécessite un filtre passe-bas ayant une fréquence de coupure circu-

laire dans le domaine de fréquence spatialea deux dimensions. Le filtre représenté utilise une mémoire divisée DM4 à soixante-quatre sousmémoires. Pendant le cycle d'écriture de la mémoire, les soixante-quatre sous-mémoires de la mémoire DM4 sont successivement chargées au moyen d'échantillons respectifs d'intensité de trame par un multiplexeur d'entrée MUX8, la sélection étant commandée par les trois bits les moins significatifs de l'adresse d'écriture en x (soit 3 EMS X) et par les trois bits les moinssignificatifs de l'adresse d'écriture en y (soit 3 BMS Y). Pendant le cycle de lecture de la mémoire, les soixante-quatre sous-mémoires sont atteintes par l'intermédiaire d'une fenêtre de balayage, leurs connexions aux lignes de données de sortie étant choisies par un multiplexeur de sortie MUX9 commandé par les trois bits les moins significatifs de l'adresse d'écriture en x et les trois bits les moins significatifs de l'adresse d'écriture en y. Un circuit AMC2 de modification d'adresse de colonne répond aux trois bits les moins significatifs de l'adresse de lecture ou d'écriture en x venant du multiplexeur d'adresse MUX3 en modifiant les bits les plus significatifs de cette adresse pour délivrer les adresses en

x des sous-mémoires de la mémoire DM4, et un circuit AMC3 de modi-

fication d'adresse de rangée répond aux trois bits les moins signi-

ficatifs de l'adresse de lecture ou d'écriture en y venant de MUX3 en modifiant les bits les plus significatifs de cette adresse pour délivrer les adresses en y des sous-mémoires de la mémoire DM4. Les circuits AMC2 et AMC3 de modification d'adresse sont du

type précédemment décrit. Parmi les soixante-quatre sorties dispo-

nibles à la sortie du multiplexeur de sortie HJX9, quarante-neuf d'entre ellessont utilisées dans le format 7 x 7 pour délivrer les

points échantillons à utiliser dans le filtrage.

Un ensemble rectangulaire ayant un nombre impair de points échantillons de chaque côté est normalement utilisé dans ces filtres. Les points échantillons délivrés en parallèle par MUX9 sont

combinés suivant une sommation pondérée afin de produire un-échan-

tillon filtré d'intensité de trame. L'enveloppe des facteurs de

pondération prescrits à l'ensemble rectangulaire de points échantil-

lons est décrite par la réponse à l'impulsion unité à deux dimensions d'un filtre ayant la réponse de fréquence spatiale bidimensionnelle prescrite, cette enveloppe étant la première fonction de Bessel d'une variable en coordonnées radiales, divisée par cette variable, dans le cas d'un filtre passe-bas ayant une bande passante circulaire dans le domaine de la fréquence spatiale. Les filtres de fréquence spatiale à deux dimensions présentent une symétrie quadrantale et, dans le cas particulier o ils sont symétriques en x et y, une symétrie octantale. Le filtre de la figure 8 est supposé tomber dans

ce cas particulier. Par conséquent, des réponses à distance d'échan-

tillonnage égale par rapport au point d'échantillonnage central de la fenêtre de balayage 7 x 7 sont sommées dans des réseaux de sommation SUMlI, SUMI2, SUM13, SUMI4, SUM15, SUMl6, SUMI7, SUMI8 et SUMl9. Les résultats sont pondérés dans des réseaux de pondération WNll, WN12, WN13, WN14, WN15, WN16, WN17, WN18 et WN19, respectivement, et les sommes pondérées sont appliquées comme signaux d'entrée à un réseau de sommation final SU 20 en même temps que la réponse pondérée du réseau de pondération WN10 au point échantillon central de la

fenêtre de balayage 7 x 7. Le signal de sortie du réseau de somma-

tion final SUM20, la somme de ses signaux d'entrée, est la réponse de sortie filtrée des échantillons d'intensité de trame fournis en

entrée au filtre.

Il est possible d'utiliser en relation avec l'invention des mémoires mémorisant des points échantillons sous forme analogique ou numérique. Dans une mémoire numérique constituant un mode de réalisation de l'invention, chaque sous-mémoire comprend typiquement plusieurs plans adressés en parallèle par rangée et par colonne, chaque plan mémorisant un bit respectif d'un nombre binaire exprimant

la valeur du point échantillon.-

On remarquera que la distinction entre "colonne" et "rangée" n'est qu'une distinction sémantique. C'est notamment le cas

des revendications o chacune d'elles doit être considérée comme

ayant une étendue telle que cette étendue reste non modifiée par le remplacement de "colonne" par "rangée", ainsi que le remplacement

de "rangée" par "colonne" à chaque fois que ces mots apparaissent.

Bien entendu, l'homme de l'art sera en mesure d'imaginer,

à partir du dispositif dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses

variantes et modifications ne sortant pas du cadre de l'invention.

Claims (9)

R E V E N D I C A T I O N S

1. Dispositif permettant d'avoir accès à une mémoire (MEM) en des emplacements de laquelle sont stockés, en fonction d'adresses d'emplacements respectives, des échantillons d'une fonction, et comportant des moyens (MMX3) destinés à appliquer des adresses (COLONNE, RANGEE) à la mémoire pour avoir accès à ses emplacements respectifs, le dispositif étant caractérisé en ce que: pour rendre le dispositif apte, à l'application à la mémoire d'une unique adresse, à accéder à des emplacements parallèles qui définissent une fenêtre de balayage d'emplacements, la mémoire est divisée en autant de sous-mémoires (SMOO, SMO1, SM10, SMll) qu'il y a d'emplacements dans chaque fenêtre, chaque adresse est divisée en une première partie (BPS COL,

BPS RAN) suffisante pour définir chaque emplacement de chaque sous-

mémoire et en une deuxième partie (BMS COL, BMS RAN), et les moyens d'application d'adresses comportent des moyens de sélection (ADD1, ADD2) qui répondent à la deuxième partie de chaque adresse en appliquant à l'une des sous-mémoires (SMll) la première partie-de chaque adresse sous une forme non modifiée et en appliquant aux autres des sous-mémoires (SMOO, SMO1, SMIO) des modifications respectives de la première partie d'adresse, les moyens de sélection ayant pour fonction d'effectuer des modifications respectives de la première partie d'adresse en fonction de la valeur de la deuxième

partie d'adresse.

2. Dispositif selon la revendication 1, caractérisé en ce que chaque fenêtre a des dimensions prises suivant les

coordonnées d'adresse respectives (COL, RAN) de chacune des sous-

mémoires, la deuxième partie de chaque adresse de mémorisation est en outre divisée en sous-parties (BMS COL, BMS RAN) correspondant à chaque dimension de la fenêtre, et les moyens de sélection comportent des dispositifs (ADD1, ADD2) qui répondent aux sous-parties d'adresse respectives

en modifiant les premières parties d'adresse appliquées aux dimen-

sions respectives des autres sous-mémoires.

3. Dispositif selon la revendication 1 ou 2, caractérisé en ce qu'il comporte en outre: plusieurs voies (entrées à MUX1 ou sorties de MUX2) en nombre égal au nombre de sous-mémoires, et des moyens de commutation (MUX1 ou MUX2) qui répondent à la deuxième partie de chaque adresse en proposant des trajets de

transfert d'échantillons de fonctions entre les voies et les empla-

cements atteints de sous-mémoires respectives suivant une configu-

ration déterminée par la valeur de la deuxième partie de chaque adresse.

4. Dispositif selon la revendication 1 ou 2, caractérisé en ce qu'il comporte en outre: plusieurs voie (sorties de MUX2) en nombre égal au nombre de sous-mémoires, et des moyens de commutation (MUX2) qui répondent à la

deuxième partie de chaque adresse en proposant des trajets de trans-

fert d'échantillons de fonctions entre les voies et les emplacements

atteints de sous-mémoires respectives suivant une configuration déter-

minée par la valeur de la deuxième partie de chaque adresse,

en ce que les moyens de sélection ont pour fonction de lire les empla-

cements atteints de chaque fenêtre définis par les ensembles d'adresses appliqués d'échantillons de la fonction, les moyens de commutation comprennent un multiplexeur de sortie (MUX2) destiné à transférer chaque ensemble d'échantillons lu dans les sous-mémoires aux voies respectives, et en ce qu'il est en outre prévu un réseau (2DLI) couplé aux voies de façon à combiner des échantillons de chaque ensemble en un résultat

final respectif (RESULTAT FINAL) sur une de ses sorties.

5. Dispositif selon la revendication 4, caractérisé en ce

que le réseau a pour fonction de combiner des échantillons en fonc-

tion de facteurs de pondération assignés aux échantillons respectifs.

6. Dispositif selon la revendication 4, caractérisé en ce que: chaque adresse comporte une partie supplémentaire (RESIDUS), et le réseau est un circuit d'interpolation destiné à manipuler les valeurs de chaque ensemble d'échantillons qui lui est délivré en fonction de la valeur de la partie supplémentaire de

chacune des adresses.

7. Dispositif selon la revendication 6, caractérisé en ce que: chacune des sous-mémoires est bidimensionnelle, ses emplacements étant disposés en rangées et en colonnes, et les moyens d'adressage comprennent un générateur (IWAG) de balayage d'adresses d'écriture destiné à produire une première

succession d'adresses servant à mémoriser des échantillons de la fonc-

tion dans des fenêtres respectives d'emplacements de sous-mémoires en fonction d'une première configuration donnée sur les rangées et les colonnes des sous-mémoires, et un générateur (RAG> d'adresses de lecture destiné à lire ultérieurement des échantillons de la fonction dans des fenêtres respectives d'emplacements de sous-mémoires suivant une configuration de balayage de fenêtre voulue sur les rangées et

les colonnes des sous-mémoires.

8. Dispositif selon la revendication 7, caractérisé en ce

que les deux générateurs d'adresses, d'écriture et de lecture pro-

duisent des successions d'adresses qui balayent les positions de fenêtres d'emplacements dans le même sens sur les rangées et les

colonnes des sous-mémoires.

9. Dispositif selon la revendication 7, caractérisé en ce que la configuration de balayage de fenêtre sur les rangées et les colonnes des emplacements de sous-mémoires atteints par la succession d'adresses provenant du générateur d'adresses de lecture s'effectue dans des directions différentes de la configuration de balayage sur les rangées et les colonnes d'emplacements de sous-mémoires formés par

la succession d'adresses provenant du générateur d'adresses d'écriture.