JPS636920A - デルタ・シグマ・アナログ・デジタル変換器 - Google Patents
デルタ・シグマ・アナログ・デジタル変換器Info
- Publication number
- JPS636920A JPS636920A JP15039986A JP15039986A JPS636920A JP S636920 A JPS636920 A JP S636920A JP 15039986 A JP15039986 A JP 15039986A JP 15039986 A JP15039986 A JP 15039986A JP S636920 A JPS636920 A JP S636920A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- filter
- table rom
- stage
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 7
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 2
- 230000005236 sound signal Effects 0.000 abstract description 3
- 238000001914 filtration Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
デルタ・シグマ・アナログ・デジタル変換器において１
例えば る第１のフィルタとして１６段分のフリップ・フロップ
とテーブルＲＯＭとを用いて構成し、ハードウェア量を
少なくしたことが開示されている。
例えば る第１のフィルタとして１６段分のフリップ・フロップ
とテーブルＲＯＭとを用いて構成し、ハードウェア量を
少なくしたことが開示されている。
本発明は、デルタ・シグマ・アナログ・デジタル変換器
、特に当該変換器を構成する初段のフィルタにテーブル
ＲＯＭを用いるようにしたデルタ・シグマ・アナログ・
デジタル変換器に関する。
、特に当該変換器を構成する初段のフィルタにテーブル
ＲＯＭを用いるようにしたデルタ・シグマ・アナログ・
デジタル変換器に関する。
従来からデルタ・シグマ（以下Δ−Σと記す）アナログ
・デジタル変換器においては２例えば８ＫＨｚの音声信
号を２ Ｍ）Ｉｚでサンプリングした２値の信号を第１
のフィルタ（初段のフィルタ）に人力し、これにより。
・デジタル変換器においては２例えば８ＫＨｚの音声信
号を２ Ｍ）Ｉｚでサンプリングした２値の信号を第１
のフィルタ（初段のフィルタ）に人力し、これにより。
に相当するフィルタリング処理を通して５１２ＫＨｚの
信号に落し、それを更に第２のフィルタに供給し、これ
により。
信号に落し、それを更に第２のフィルタに供給し、これ
により。
に相当するフィルタリング処理を通して３２ＫＨｚの信
号に落すというような構成がとられる。
号に落すというような構成がとられる。
上記第１のフィルタとして、従来においては。
第３図に示す如きフィルタ回路を通して計算した例があ
る。第３図はこの例を示し１図において。
る。第３図はこの例を示し１図において。
１−１ないし１−５．２−１ないし２−５は夫々遅延素
子、３，４，５．６は夫々減算器を表わしている。
子、３，４，５．６は夫々減算器を表わしている。
図示の場合、鎖線で囲った７−１と７−２とは実質上同
じ構成をとっており、夫々か に相当するフィルタリング処理を行い２両者を縦続接続
することによって２乗演算を行っている。
じ構成をとっており、夫々か に相当するフィルタリング処理を行い２両者を縦続接続
することによって２乗演算を行っている。
なお−を乗することは１桁シフトを行うことによって簡
単に得られるので説明を省略している。
単に得られるので説明を省略している。
上記第１のフィルタとしては、第３図図示の如き構成を
もつものがあるが、遅延回路を多数用いたり、減算器を
用いているため回路規模が可成り大となる。
もつものがあるが、遅延回路を多数用いたり、減算器を
用いているため回路規模が可成り大となる。
本発明は上記第１のフィルタに関する問題を解決してお
り、テーブルＲＯＭを用いることによって、ハードウェ
アの増大を防いでいる。
り、テーブルＲＯＭを用いることによって、ハードウェ
アの増大を防いでいる。
第１図は本発明の要部に関する原理構成図を示す。図中
の符号８は第１のフィルタ、９はテーブルＲＯＭ、１０
は６段分のフリップ・フロップ。
の符号８は第１のフィルタ、９はテーブルＲＯＭ、１０
は６段分のフリップ・フロップ。
１１はテーブルＲＯＭに対するアドレス情報を表わして
いる。
いる。
フリップ・フロップ１０は９例えば８ＫＩＩｚの音声信
号を２ＭＨｚでサンプリングした２短信号系列の各信号
成分が順次供給され、それら６個分の成分をいわばブツ
シュ・ダウン方式で保持する。そして、６個分が保持さ
れたタイミングにおいて。
号を２ＭＨｚでサンプリングした２短信号系列の各信号
成分が順次供給され、それら６個分の成分をいわばブツ
シュ・ダウン方式で保持する。そして、６個分が保持さ
れたタイミングにおいて。
テーブルＲＯＭ９が７ビントのアドレス情報によって索
引され、当該アドレス位置の内容が出力される。したが
って、テーブルＲＯＭ９からは５１２Ｋｌｌｚの信号が
時系列にしたがって順次得られることになる。
引され、当該アドレス位置の内容が出力される。したが
って、テーブルＲＯＭ９からは５１２Ｋｌｌｚの信号が
時系列にしたがって順次得られることになる。
上記第１のテーブルＲＯＭ Ｂは、１／４なる係数を無
視して示すと。
視して示すと。
＝ １ ＋ ２２−’＋ ３２−”＋ ４２−’＋ ３
２−’＋ ２２−’＋ Ｚ−６−（１１に対応するフィ
ルタリング処理を行うものであり。
２−’＋ ２２−’＋ Ｚ−６−（１１に対応するフィ
ルタリング処理を行うものであり。
上述の如＜２ＭＨ２にてサンプリングされた７個分の信
号成分（２Ｍ）１２でサンプリングされた信号が２値で
あるので、７ビツト）をアドレスとして索引すれば、上
記第（１）式に対応した結果をすべて得ることができる
。
号成分（２Ｍ）１２でサンプリングされた信号が２値で
あるので、７ビツト）をアドレスとして索引すれば、上
記第（１）式に対応した結果をすべて得ることができる
。
第２図は本発明の一実施例構成を示す。図中の符号８は
第１のフィルタ、１２は第２のフィルタ。
第１のフィルタ、１２は第２のフィルタ。
１３はコンパレータ、１４は予測値発生回路、１５は２
ＭＨｚサンプリング回路部を表わしている。
ＭＨｚサンプリング回路部を表わしている。
予測値発生回路１４は、コンパレータ１３から出力され
た２ ＭＨｚ周期の２値信号にもとづいて。
た２ ＭＨｚ周期の２値信号にもとづいて。
入力信号（アナログ信号）の予測値を生成する。
そして当該予測値と入力信号とがコンパレータ１３にお
いて比較され、上記の２ＭＨｚｌ”１３ｔＪ］の２短信
号を生成する。この信号が第１のフィルタ８に入力され
、第１のフィルタ８からの５１２Ｋｌ（ｚ周期の信号が
第２のフィルタ１２に供給されて、３２Ｋ）ｌｚ同周期
サンプリング信号を得る。ここで、第２のフィルタにつ
いてもテーブルＲＯＭを用いて構成することも考えられ
るが、第２のフィルタへの入カビソト数が、実施例では
８ビツトと多くなり又タップ数も多くなる。従って、現
実のＲＯＭでは容量が不足し実現不可能となることから
、従来通りハードウェアやプロセッサで実現した方がよ
い。
いて比較され、上記の２ＭＨｚｌ”１３ｔＪ］の２短信
号を生成する。この信号が第１のフィルタ８に入力され
、第１のフィルタ８からの５１２Ｋｌ（ｚ周期の信号が
第２のフィルタ１２に供給されて、３２Ｋ）ｌｚ同周期
サンプリング信号を得る。ここで、第２のフィルタにつ
いてもテーブルＲＯＭを用いて構成することも考えられ
るが、第２のフィルタへの入カビソト数が、実施例では
８ビツトと多くなり又タップ数も多くなる。従って、現
実のＲＯＭでは容量が不足し実現不可能となることから
、従来通りハードウェアやプロセッサで実現した方がよ
い。
以上説明した如く１本発明によれば、第３図に示す従来
の構成にくらべて第１のフィルタにおける回路規模が十
分に小さくなり、全体のハードウェア構成が簡単化され
る。
の構成にくらべて第１のフィルタにおける回路規模が十
分に小さくなり、全体のハードウェア構成が簡単化され
る。
第１図は本発明の要部に関する原理構成図、第２図は本
発明の一実施例構成、第３図は第１図に対応する従来の
構成を示す。 図中、８は第１のフィルタ、１２は第２のフィルタ、１
５は２Ｍｔｌｚサンプリング回路部、９はテーブルＲＯ
Ｍ、１０は６段分のフリップ・フロップを表わす。 特許出願人 富士通株式会社（外１名）代理人弁理
士 森 １） 寛 （外１名）本発明の番音下原理溝
Ａｚ 第 １ 図 ノｔ〈づ９５１１問りづ（オ色イチ・１第 ２１２１
発明の一実施例構成、第３図は第１図に対応する従来の
構成を示す。 図中、８は第１のフィルタ、１２は第２のフィルタ、１
５は２Ｍｔｌｚサンプリング回路部、９はテーブルＲＯ
Ｍ、１０は６段分のフリップ・フロップを表わす。 特許出願人 富士通株式会社（外１名）代理人弁理
士 森 １） 寛 （外１名）本発明の番音下原理溝
Ａｚ 第 １ 図 ノｔ〈づ９５１１問りづ（オ色イチ・１第 ２１２１
Claims (1)
- 【特許請求の範囲】 アナログ信号を高速度でサンプリングした２値信号系列
が入力される第１のフィルタ（８）と該第１のフィルタ
（８）からの出力が供給される第２のフィルタ（１２）
とを少なくとも有するデルタ・シグマ・アナログ・デジ
タル変換器において、上記第１のフィルタ（８）として
、入力される２値信号系列の信号成分を複数個分保持す
るｎ段のフリップ・フロップ回路（１０）と、 当該ｎ段のフリップ・フロップ回路（１０）の初段に入
力される信号と、上記各段のフリップ・フロップ回路か
らの出力との（ｎ＋１）個の信号によって索引されるテ
ーブルＲＯＭ（９）とをそなえ、 当該テーブルＲＯＭ（９）から時系列信号として順次出
力される信号を上記第２のフィルタ（１２）に供給する
ようにした ことを特徴とするデルタ・シグマ・アナログ・デジタル
変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15039986A JPS636920A (ja) | 1986-06-26 | 1986-06-26 | デルタ・シグマ・アナログ・デジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15039986A JPS636920A (ja) | 1986-06-26 | 1986-06-26 | デルタ・シグマ・アナログ・デジタル変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS636920A true JPS636920A (ja) | 1988-01-12 |
Family
ID=15496126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15039986A Pending JPS636920A (ja) | 1986-06-26 | 1986-06-26 | デルタ・シグマ・アナログ・デジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS636920A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03108914A (ja) * | 1989-09-22 | 1991-05-09 | Matsushita Electric Ind Co Ltd | アナログ／ディジタル変換器 |
| KR20230073696A (ko) * | 2021-11-19 | 2023-05-26 | 황희숙 | 변기용 세정제 수용체를 포함하는 변기 물탱크 및 이를 포함하는 양변기 |
-
1986
- 1986-06-26 JP JP15039986A patent/JPS636920A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03108914A (ja) * | 1989-09-22 | 1991-05-09 | Matsushita Electric Ind Co Ltd | アナログ／ディジタル変換器 |
| KR20230073696A (ko) * | 2021-11-19 | 2023-05-26 | 황희숙 | 변기용 세정제 수용체를 포함하는 변기 물탱크 및 이를 포함하는 양변기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2591864B2 (ja) | ディジタルフィルタ | |
| JPH0642619B2 (ja) | 補間的時間−離散フイルタ装置 | |
| US4796004A (en) | Integrated analog-to-digital converter | |
| US4101964A (en) | Digital filter for pulse code modulation signals | |
| US9973171B2 (en) | Digital filter | |
| JPH0458611A (ja) | サンプリング周波数変換装置 | |
| Friedman et al. | A dual-channel voice-band PCM codec using Sigma Delta modulation technique | |
| JPS636920A (ja) | デルタ・シグマ・アナログ・デジタル変換器 | |
| JPH0421218B2 (ja) | ||
| JPH07106974A (ja) | Ｄａ変換器 | |
| JPS63292813A (ja) | 多入力ディジタルフィルタ | |
| JPH07131346A (ja) | Ａｄコンバータ | |
| KR970001312B1 (ko) | 비트 직렬 신호 스케일링 장치 및 디지탈 신호 진폭 제어 시스템 | |
| JPH0884048A (ja) | サンプリングレート変換装置 | |
| JPH07109973B2 (ja) | デジタル信号処理回路 | |
| JPH0341826A (ja) | Ａ／ｄ、ｄ／ａ変換装置 | |
| JPH06196966A (ja) | 移動平均フィルタ | |
| KR100328966B1 (ko) | 아날로그 신호를 잡음이 줄어든 디지털 신호로 고속으로변환하는 방법 및 그 장치 | |
| JPH1141065A (ja) | デシメーションフィルタ | |
| JPS6290017A (ja) | デイジタルロ−ルオフフイルタ | |
| JPH03283822A (ja) | Ａ／ｄ変換装置 | |
| JPH0360527A (ja) | 多チャンネル入力方式のδσａ／ｄ変換器 | |
| JPH083065Y2 (ja) | デジタルフィルタシステム | |
| JPH01133408A (ja) | デジタルフィルタ | |
| JPS62289006A (ja) | デイジタル補間フイルタ |