JP3572057B2 - 帯域分割ａ／ｄ変換装置 - Google Patents
帯域分割ａ／ｄ変換装置 Download PDFInfo
- Publication number
- JP3572057B2 JP3572057B2 JP2002127020A JP2002127020A JP3572057B2 JP 3572057 B2 JP3572057 B2 JP 3572057B2 JP 2002127020 A JP2002127020 A JP 2002127020A JP 2002127020 A JP2002127020 A JP 2002127020A JP 3572057 B2 JP3572057 B2 JP 3572057B2
- Authority
- JP
- Japan
- Prior art keywords
- band
- converter
- filter
- digital
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アナログ信号を複数の帯域に分割してデジタル信号に変換する帯域分割Ａ／Ｄ変換装置に係り、特に各帯域のＡ／Ｄ変換器で発生する量子化ノイズを除去するためのデジタルフィルタに関する。
【０００２】
【従来の技術】
一般的にＡ／Ｄ変換器は、変換精度と変換帯域との間にトレードオフが存在する。例えば、フラッシュ型Ａ／Ｄ変換器は変換帯域は広いが、変換精度はあまり高くない。一方、ΔΣ型Ａ／Ｄ変換器は、フラッシュ型Ａ／Ｄ変換器とは逆の傾向を示す。近年のデジタル通信の進展に伴い、携帯通信機器などの無線通信システムにおいて、受信信号をデジタル信号に変換するような用途のＡ／Ｄ変換器には、高精度と広帯域の両方が要求されるようになってきている。
【０００３】
Ａ／Ｄ変換に対する高精度・広帯域の要求に応えるために、互い異なる帯域で変換を行う複数のＡ／Ｄ変換器を共通の入力端子に接続し、Ａ／Ｄ変換器の出力側に各Ａ／Ｄ変換器の変換帯域に相当する帯域を通過域とするデジタルフィルタを接続し、各デジタルフィルタの出力を合成して帯域合成を行うことにより、全帯域のデジタル信号を出力する帯域分割Ａ／Ｄ変換装置が提案されている（例えば、特開平１１−１７５４９号公報）。特に、各Ａ／Ｄ変換器にΔΣ変調器を用いれば（このようなＡ／Ｄ変換器をΔΣ型Ａ／Ｄ変換器という）、量子化ノイズの少ない帯域のみ取り出して合成することができ、高精度化かつ広帯域のＡ／Ｄ変換装置を実現できる。
【０００４】
【発明が解決しようとする課題】
上述のような帯域分割Ａ／Ｄ変換装置では、各Ａ／Ｄ変換器の出力側に設けられるデジタルフィルタの特性についてはこれまで具体的に考察されていない。例えば、特開平１１−１７５４９号公報においては、帯域合成後の利得特性（利得−周波数特性）が略フラットであるようなデジタルフィルタを用いることが記載されているが、帯域合成後の利得特性をフラットにするような個々の具体的なフィルタの特性をいかに設定するかについての具体的な開示はない。
【０００５】
また、特に無線システムに使用するＡ／Ｄ変換器では、信号帯域内のリップルや群遅延特性に対する要求が厳しく、利得特性が概略フラットになる特性のみでは満足しない。特開平１１−１７５４９号公報では、このような要求に関しても言及されていない。
【０００６】
本発明の目的は、帯域合成後の利得特性をフラットに保つことができるようなデジタルフィルタを有する帯域分割Ａ／Ｄ変換装置を提供することにある。
【０００７】
本発明の他の目的は、帯域合成後の利得特性をフラットにし、さらに群遅延を一定にできる帯域分割Ａ／Ｄ変換装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記の課題を解決するため、本発明に係る帯域分割Ａ／Ｄ変換装置では、アナログ信号が入力される共通入力端子にそれぞれの入力端子が接続された複数のＡ／Ｄ変換器によりそれぞれ異なる変換帯域でＡ／Ｄ変換を行い、各Ａ／Ｄ変換器の変換帯域に相当する帯域を通過域または遷移域とし、遷移域は利得が通過域の利得のほぼ半分となる周波数を中心に点対称の利得特性を有するように構成されたデジタルフィルタにＡ／Ｄ変換器の出力をそれぞれ入力し、デジタルフィルタの出力を合成して出力端子に全帯域のデジタル信号を出力する。
【０００９】
また、Ａ／Ｄ変換器として特にΔΣ型Ａ／Ｄ変換器を用いる場合、ΔΣ型Ａ／Ｄ変換器はそれぞれ異なる周波数で量子化ノイズが最小となる特性を有し、該周波数を中心周波数とするそれぞれ異なる変換帯域でＡ／Ｄ変換を行うように構成される。一方、デジタルフィルタは各々のＡ／Ｄ変換器の量子化ノイズが最小となる周波数を通過域または遷移域に含み、遷移域は利得が通過域の利得のほぼ半分となる周波数を中心に点対称な利得特性を有するように構成される。
【００１０】
さらに、本発明においては、各デジタルフィルタは所望帯域内で群遅延が一定となるように、より具体的にはインパルスレスポンス値が隅対称となるように構成される。
このような構成により帯域分割Ａ／Ｄ変換装置における帯域合成後の利得特性をフラットに保つことができ、さらには群遅延を一定にすることも可能となる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。
図１に、本発明の一実施形態に係る帯域分割Ａ／Ｄ変換装置の構成を示す。本実施形態では、入力信号を３つの帯域に分割してＡ／Ｄ変換する場合について説明するが、本発明は帯域分割数が２または４以上の場合にも適用が可能である。
【００１２】
図１において、共通入力端子１０にはＡ／Ｄ変換すべきアナログ信号が入力される。この入力アナログ信号は、３つのＡ／Ｄ変換器１１，１２，１３の入力端子に与えられる。Ａ／Ｄ変換器１１，１２，１３は、本実施形態ではΔΣ変調器を用いたＡ／Ｄ変換器、すなわちΔΣ型Ａ／Ｄ変換器であり、Ａ／Ｄ変換器１１はローパス特性を有するΔΣ変調器、Ａ／Ｄ変換器１２，１３はバンドパス特性を有するΔΣ変調器を用いて構成されている。Ａ／Ｄ変換器１１，１２，１３は、入力アナログ信号を所定のサンプリング周波数（ｆｓ とする）でサンプリングした後、それぞれ異なる変換帯域（Ｌｏｗｐａｓｓ， Ｂａｎｄｐａｓｓ＿Ｌ， Ｂａｎｄｐａｓｓ＿Ｈ とする）でＡ／Ｄ変換を行って、それぞれの出力端子へ変換出力を出力する。Ａ／Ｄ変換器１１，１２，１３は、ΔΣ型Ａ／Ｄ変換器の場合、それぞれ異なる周波数で量子化ノイズが最小となる特性を有しており、量子化ノイズ最小の周波数を変換帯域Ｌｏｗｐａｓｓ， Ｂａｎｄｐａｓｓ＿Ｌ， Ｂａｎｄｐａｓｓ＿Ｈ の中心周波数とするものとする。
【００１３】
Ａ／Ｄ変換器１１，１２，１３からの変換出力は、それぞれデジタルフィルタ１４，１５，１６に入力される。デジタルフィルタ１４，１５，１６は、それぞれに接続されているＡ／Ｄ変換器１１，１２，１３の変換帯域に相当する帯域を通過域または遷移域とし、遷移域は利得が通過域の半分となる周波数を中心に点対称の利得特性を有するように構成されるＦＩＲ（ｆｉｎｉｔｅ ｉｍｐｕｌｓｅ ｒｅｓｐｏｎｓｅ）フィルタである。デジタルフィルタの遷移域は、通過域と阻止域の間の領域であり、過渡領域とも呼ばれる。ここでは、量子化ノイズ最小の周波数がＡ／Ｄ変換器の変換帯域の中心であるとしているが、互いの中心がずれているためＡ／Ｄ変換器の変換帯域外にデジタルフィルタの遷移域がくることもある。
【００１４】
Ａ／Ｄ変換器１１，１２，１３がΔΣ型Ａ／Ｄ変換器の場合、デジタルフィルタ１４，１５，１６は、Ａ／Ｄ変換器１１，１２，１３の量子化ノイズ最小の周波数を通過域または遷移域に含むように構成されることによって、Ａ／Ｄ変換器１１，１２，１３の変換帯域に相当する帯域が通過域または遷移域となる。デジタルフィルタ１４，１５，１６は、さらに好ましくは通過域または遷移域の所望帯域内で群遅延が一定となるように構成される。デジタルフィルタ１４，１５，１６の出力は加算器１７により合成され、これによって帯域分割Ａ／Ｄ変換装置の出力である全帯域のデジタル信号が出力端子１８へ出力される。
【００１５】
次に、デジタルフィルタ１４，１５，１６について説明する。
図２は、デジタルフィルタ１４，１５，１６として用いられるＦＩＲフィルタの特性を示す図であり、横軸はサンプリング周波数ｆｓ で正規化した周波数、縦軸は利得である。本実施形態では、コサインロールオフ特性を有するＦＩＲフィルタを基準ローパスフィルタとして使用する。基準ローパスフィルタは、デジタルフィルタ１４，１５，１６を構成する際の基準となるフィルタであって、この例では利得が０．５となる周波数が２／３８Ｈｚであり、この周波数を中心として遷移域の利得特性は点対称となっている。
【００１６】
この基準ローパスフィルタの利得特性を周波数軸上で移動することにより、任意の特性のバンドパスフィルタを実現することができる。例えば、図２中のバンドパスフィルタＢａｎｄｐａｓｓ１， Ｂａｎｄｐａｓｓ＿Ｌ， Ｂａｎｄｐａｓｓ＿Ｈ は、それぞれ基準ローパスフィルタの利得特性を４／３８Ｈｚ，８／３８Ｈｚ，１２／３８Ｈｚ移動した利得特性を有する。このようにバンドパスフィルタＢａｎｄｐａｓｓ１， Ｂａｎｄｐａｓｓ＿Ｌ， Ｂａｎｄｐａｓｓ＿Ｈ の利得特性を基準ローパスフィルタの利得が０．５となる周波数２／３８Ｈｚの２倍ずつ順に周波数軸上で移動させた特性とすることによって、各バンドパスフィルタＢａｎｄｐａｓｓ１， Ｂａｎｄｐａｓｓ＿Ｌ， Ｂａｎｄｐａｓｓ＿Ｈ の利得特性は、利得が０．５となる点で交差する。従って、バンドパスフィルタＢａｎｄｐａｓｓ１， Ｂａｎｄｐａｓｓ＿Ｌ， Ｂａｎｄｐａｓｓ＿Ｈ の利得特性を合成した後の利得特性は、どの周波数でも利得が１、すなわちフラットな特性となる。
【００１７】
本実施形態においては、ローパスΔΣ型Ａ／Ｄ変換器１１に接続されるデジタルフィルタ１４には、基準ローパスフィルタとバンドパスフィルタＢａｎｄｐａｓｓ１ の周波数特性の和の周波数特性を有するローパスフィルタＬｏｗｐａｓｓ が用いられ、また二つのバンドパスΔΣ型Ａ／Ｄ変換器１２，１３に接続されるデジタルフィルタ１５，１６には、それぞれバンドパスフィルタＢａｎｄｐａｓｓ＿Ｌ，Ｂａｎｄｐａｓｓ＿Ｈ が用いられる。この場合、デジタルフィルタ１４であるローパスフィルタＬｏｗｐａｓｓ の帯域幅は６／３８Ｈｚ、デジタルフィルタ１５，１６であるバンドパスフィルタＢａｎｄｐａｓｓ＿Ｌ，Ｂａｎｄｐａｓｓ＿Ｈ の帯域幅は共に４／３８Ｈｚとなり、特定のΔΣ型Ａ／Ｄ変換器（この例では、ローパスΔΣ型Ａ／Ｄ変換器１１）の出力に対してだけ広い帯域幅でフィルタリングすることも可能となる。
【００１８】
ここで、デジタルフィルタ１４として用いられるローパスフィルタＬｏｗｐａｓｓのような、複数のデジタルフィルタ（この例では、基準ローパスフィルタとバンドパスフィルタＢｏｎｄｐａｓｓ１ ）の周波数特性の和の周波数特性のフィルタを作るためには、単にそれぞれのフィルタのインパルスレスポンスの和のインパルスレスポンスを有するフィルタ、すなわち該インパルスレスポンスの和をタップ係数として持つフィルタを作れば良い。また、ローパスフィルタＬｏｗｐａｓｓを新たに基準ローパスフィルタとし、ローパスフィルタＬｏｗｐａｓｓ の利得特性を周波数軸上で移動させてバンドパスフィルタＢａｎｄｐａｓｓ＿Ｌ，Ｂａｎｄｐａｓｓ＿Ｈ を作ることもできる。
【００１９】
次に、デジタルフィルタ１４，１５，１６のタップ数（インパルスレスポンスの数）Ｎと、デジタルフィルタ１４，１５，１６に用いられるバンドパスフィルタの中心周波数の関係について述べる。基準ローパスフィルタのインパルスレスポンス値をｈ０ （ｎ）（ｎ＝０，…，Ｎ−１）とすると、基準ローパスフィルタを角周波数ω１だけ周波数軸上で移動して得られるバンドパスフィルタ（例えば、Ｂａｎｄｐａｓｓ＿Ｌ，Ｂａｎｄｐａｓｓ＿Ｈ ）のインパルスレスポンス値ｈ１ （ｎ）は、次式により求められる。
ｈ１ （ｎ）＝２ｈ０ （ｎ）ｃｏｓ（ｎω１ ） （１）
（ｎ＝０，１，…，Ｎ−１）
式（１）に示すように、ｃｏｓ（ｎω１ ）（ｎ＝０，１，…，Ｎ−１）を変換係数とする変換を行うことによって、基準ローパスフィルタの利得特性を基準ローパスフィルタの特性と同じ形のバンドパスフィルタＢａｎｄｐａｓｓ＿Ｌ，Ｂａｎｄｐａｓｓ＿Ｈ
の利得特性に変換することができる。
【００２０】
一方、デジタルフィルタの位相特性に関しては、インパルスレスポンス値が隅対称の場合に直線位相、すなわち群遅延一定となることが知られている。インパルスレスポンス値が隅対称の基準ローパスフィルタは、例えばＰａｒｋｓ−ＭｃＣｌｅｌｌａｎ アルゴリズム（Ｔ． Ｗ． Ｐａｒｋｓ， Ｊ． Ｈ． ＭｃＣｌｅｌｌａｎ： “Ｃｈｅｂｙｓｈｅｖ Ａｐｐｒｏｘｉｍａｔｉｏｎ ｆｏｒ Ｎｏｎｒｅｃｕｒｓｉｖｅ Ｄｉｇｉｔａｌ Ｆｉｌｔｅｒｓ ｗｉｔｈ Ｌｉｎｅａｒ Ｐｈａｓｅ”， ＩＥＥＥ Ｔｒａｎｓ． Ｃｉｒｃｕｉｔ Ｔｈｅｏｒｙ， ＣＴ−１９， Ｎｏ．２， ｐｐ． １８９−１９４， １９７２） に記載された手法を用いて設計することができる。
【００２１】
帯域分割Ａ／Ｄ変換装置全体の群遅延、すなわち加算器１７の出力で見た全帯域のデジタル信号の群遅延を一定にするためには、基準ローパスフィルタのみならず、基準ローパスフィルタから変換された後のバンドパスフィルタのインパルスレスポンス値も隅対称でなければならない。このためには、図３に示すように変換係数ｃｏｓ（ｎω１ ）（ｎ＝０，１，…，Ｎ−１）の値も隅対称である必要がある。変換係数ｃｏｓ（ｎω１ ）（ｎ＝０，１，…，Ｎ−１）の値を隅対称にするには、次式に示すように（Ｎ−１）ω１ の間にコサイン波形がＭ周期分（Ｍは整数）含まれるようにすればよい。
（Ｎ−１）ω１ ＝２πＭ （２）
このとき、Ａ／Ｄ変換器１１，１２，１３のサンプリング周波数をｆｓとすれば、バンドパスフィルタの中心周波数ｆ１ ＝ω１ ／２πは、
ｆ１ ＝Ｍｆｓ ／（Ｎ−１） （３）
となる。例えば、本実施形態ではＮ＝３９としているので、バンドパスフィルタの中心周波数は、サンプリング周波数ｆｓ の１／（Ｎ−１）＝１／３８の倍数に選ばれる。このようにバンドパスフィルタの中心周波数ｆ１ を設定することにより、基準ローパスフィルタの群遅延が一定ならば、変換後のバンドパスフィルタの群遅延も一定となり、これによって帯域分割Ａ／Ｄ変換装置全体の群遅延を一定にすることができる。なお、本実施形態の場合、合成後の利得特性をフラットにするために、基準ローパスフィルタの帯域幅は１／３８の倍数にしなければならない。
【００２２】
上記実施形態において、周波数の最も高いバンドパスフィルタＢａｎｄｐａｓｓ＿Ｈ については、ハイパスフィルタに置き換えることもできる。これは帯域分割数が２または４以上の場合においても、同様である。すなわち、各Ａ／Ｄ変換器に接続されるデジタルフィルタは、（ａ）基準ローパスフィルタ、（ｂ）基準ローパスフィルタの利得特性を周波数変換したバンドパスフィルタ及びハイパスフィルタの少なくとも一方を含めばよい。
【００２３】
【発明の効果】
以上説明したように、各変換帯域のＡ／Ｄ変換器の出力側に設けられるデジタルフィルタを本発明に従い構成することによって、合成後の利得特性がフラットな帯域分割Ａ／Ｄ変換装置を実現することができ、また群遅延を一定にすることもできる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る帯域分割Ａ／Ｄ変換装置の構成を示すブロック図
【図２】同実施形態におけるデジタルフィルタの利得特性について説明する図
【図３】同実施形態におけるバンドパスフィルタを実現するための変換係数について説明する図
【符号の説明】
１０…共通入力端子
１１，１２，１３…Ａ／Ｄ変換器
１４，１５，１６…デジタルフィルタ
１７…加算器（合成器）
１８…出力端子
【発明の属する技術分野】
本発明は、アナログ信号を複数の帯域に分割してデジタル信号に変換する帯域分割Ａ／Ｄ変換装置に係り、特に各帯域のＡ／Ｄ変換器で発生する量子化ノイズを除去するためのデジタルフィルタに関する。
【０００２】
【従来の技術】
一般的にＡ／Ｄ変換器は、変換精度と変換帯域との間にトレードオフが存在する。例えば、フラッシュ型Ａ／Ｄ変換器は変換帯域は広いが、変換精度はあまり高くない。一方、ΔΣ型Ａ／Ｄ変換器は、フラッシュ型Ａ／Ｄ変換器とは逆の傾向を示す。近年のデジタル通信の進展に伴い、携帯通信機器などの無線通信システムにおいて、受信信号をデジタル信号に変換するような用途のＡ／Ｄ変換器には、高精度と広帯域の両方が要求されるようになってきている。
【０００３】
Ａ／Ｄ変換に対する高精度・広帯域の要求に応えるために、互い異なる帯域で変換を行う複数のＡ／Ｄ変換器を共通の入力端子に接続し、Ａ／Ｄ変換器の出力側に各Ａ／Ｄ変換器の変換帯域に相当する帯域を通過域とするデジタルフィルタを接続し、各デジタルフィルタの出力を合成して帯域合成を行うことにより、全帯域のデジタル信号を出力する帯域分割Ａ／Ｄ変換装置が提案されている（例えば、特開平１１−１７５４９号公報）。特に、各Ａ／Ｄ変換器にΔΣ変調器を用いれば（このようなＡ／Ｄ変換器をΔΣ型Ａ／Ｄ変換器という）、量子化ノイズの少ない帯域のみ取り出して合成することができ、高精度化かつ広帯域のＡ／Ｄ変換装置を実現できる。
【０００４】
【発明が解決しようとする課題】
上述のような帯域分割Ａ／Ｄ変換装置では、各Ａ／Ｄ変換器の出力側に設けられるデジタルフィルタの特性についてはこれまで具体的に考察されていない。例えば、特開平１１−１７５４９号公報においては、帯域合成後の利得特性（利得−周波数特性）が略フラットであるようなデジタルフィルタを用いることが記載されているが、帯域合成後の利得特性をフラットにするような個々の具体的なフィルタの特性をいかに設定するかについての具体的な開示はない。
【０００５】
また、特に無線システムに使用するＡ／Ｄ変換器では、信号帯域内のリップルや群遅延特性に対する要求が厳しく、利得特性が概略フラットになる特性のみでは満足しない。特開平１１−１７５４９号公報では、このような要求に関しても言及されていない。
【０００６】
本発明の目的は、帯域合成後の利得特性をフラットに保つことができるようなデジタルフィルタを有する帯域分割Ａ／Ｄ変換装置を提供することにある。
【０００７】
本発明の他の目的は、帯域合成後の利得特性をフラットにし、さらに群遅延を一定にできる帯域分割Ａ／Ｄ変換装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記の課題を解決するため、本発明に係る帯域分割Ａ／Ｄ変換装置では、アナログ信号が入力される共通入力端子にそれぞれの入力端子が接続された複数のＡ／Ｄ変換器によりそれぞれ異なる変換帯域でＡ／Ｄ変換を行い、各Ａ／Ｄ変換器の変換帯域に相当する帯域を通過域または遷移域とし、遷移域は利得が通過域の利得のほぼ半分となる周波数を中心に点対称の利得特性を有するように構成されたデジタルフィルタにＡ／Ｄ変換器の出力をそれぞれ入力し、デジタルフィルタの出力を合成して出力端子に全帯域のデジタル信号を出力する。
【０００９】
また、Ａ／Ｄ変換器として特にΔΣ型Ａ／Ｄ変換器を用いる場合、ΔΣ型Ａ／Ｄ変換器はそれぞれ異なる周波数で量子化ノイズが最小となる特性を有し、該周波数を中心周波数とするそれぞれ異なる変換帯域でＡ／Ｄ変換を行うように構成される。一方、デジタルフィルタは各々のＡ／Ｄ変換器の量子化ノイズが最小となる周波数を通過域または遷移域に含み、遷移域は利得が通過域の利得のほぼ半分となる周波数を中心に点対称な利得特性を有するように構成される。
【００１０】
さらに、本発明においては、各デジタルフィルタは所望帯域内で群遅延が一定となるように、より具体的にはインパルスレスポンス値が隅対称となるように構成される。
このような構成により帯域分割Ａ／Ｄ変換装置における帯域合成後の利得特性をフラットに保つことができ、さらには群遅延を一定にすることも可能となる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。
図１に、本発明の一実施形態に係る帯域分割Ａ／Ｄ変換装置の構成を示す。本実施形態では、入力信号を３つの帯域に分割してＡ／Ｄ変換する場合について説明するが、本発明は帯域分割数が２または４以上の場合にも適用が可能である。
【００１２】
図１において、共通入力端子１０にはＡ／Ｄ変換すべきアナログ信号が入力される。この入力アナログ信号は、３つのＡ／Ｄ変換器１１，１２，１３の入力端子に与えられる。Ａ／Ｄ変換器１１，１２，１３は、本実施形態ではΔΣ変調器を用いたＡ／Ｄ変換器、すなわちΔΣ型Ａ／Ｄ変換器であり、Ａ／Ｄ変換器１１はローパス特性を有するΔΣ変調器、Ａ／Ｄ変換器１２，１３はバンドパス特性を有するΔΣ変調器を用いて構成されている。Ａ／Ｄ変換器１１，１２，１３は、入力アナログ信号を所定のサンプリング周波数（ｆｓ とする）でサンプリングした後、それぞれ異なる変換帯域（Ｌｏｗｐａｓｓ， Ｂａｎｄｐａｓｓ＿Ｌ， Ｂａｎｄｐａｓｓ＿Ｈ とする）でＡ／Ｄ変換を行って、それぞれの出力端子へ変換出力を出力する。Ａ／Ｄ変換器１１，１２，１３は、ΔΣ型Ａ／Ｄ変換器の場合、それぞれ異なる周波数で量子化ノイズが最小となる特性を有しており、量子化ノイズ最小の周波数を変換帯域Ｌｏｗｐａｓｓ， Ｂａｎｄｐａｓｓ＿Ｌ， Ｂａｎｄｐａｓｓ＿Ｈ の中心周波数とするものとする。
【００１３】
Ａ／Ｄ変換器１１，１２，１３からの変換出力は、それぞれデジタルフィルタ１４，１５，１６に入力される。デジタルフィルタ１４，１５，１６は、それぞれに接続されているＡ／Ｄ変換器１１，１２，１３の変換帯域に相当する帯域を通過域または遷移域とし、遷移域は利得が通過域の半分となる周波数を中心に点対称の利得特性を有するように構成されるＦＩＲ（ｆｉｎｉｔｅ ｉｍｐｕｌｓｅ ｒｅｓｐｏｎｓｅ）フィルタである。デジタルフィルタの遷移域は、通過域と阻止域の間の領域であり、過渡領域とも呼ばれる。ここでは、量子化ノイズ最小の周波数がＡ／Ｄ変換器の変換帯域の中心であるとしているが、互いの中心がずれているためＡ／Ｄ変換器の変換帯域外にデジタルフィルタの遷移域がくることもある。
【００１４】
Ａ／Ｄ変換器１１，１２，１３がΔΣ型Ａ／Ｄ変換器の場合、デジタルフィルタ１４，１５，１６は、Ａ／Ｄ変換器１１，１２，１３の量子化ノイズ最小の周波数を通過域または遷移域に含むように構成されることによって、Ａ／Ｄ変換器１１，１２，１３の変換帯域に相当する帯域が通過域または遷移域となる。デジタルフィルタ１４，１５，１６は、さらに好ましくは通過域または遷移域の所望帯域内で群遅延が一定となるように構成される。デジタルフィルタ１４，１５，１６の出力は加算器１７により合成され、これによって帯域分割Ａ／Ｄ変換装置の出力である全帯域のデジタル信号が出力端子１８へ出力される。
【００１５】
次に、デジタルフィルタ１４，１５，１６について説明する。
図２は、デジタルフィルタ１４，１５，１６として用いられるＦＩＲフィルタの特性を示す図であり、横軸はサンプリング周波数ｆｓ で正規化した周波数、縦軸は利得である。本実施形態では、コサインロールオフ特性を有するＦＩＲフィルタを基準ローパスフィルタとして使用する。基準ローパスフィルタは、デジタルフィルタ１４，１５，１６を構成する際の基準となるフィルタであって、この例では利得が０．５となる周波数が２／３８Ｈｚであり、この周波数を中心として遷移域の利得特性は点対称となっている。
【００１６】
この基準ローパスフィルタの利得特性を周波数軸上で移動することにより、任意の特性のバンドパスフィルタを実現することができる。例えば、図２中のバンドパスフィルタＢａｎｄｐａｓｓ１， Ｂａｎｄｐａｓｓ＿Ｌ， Ｂａｎｄｐａｓｓ＿Ｈ は、それぞれ基準ローパスフィルタの利得特性を４／３８Ｈｚ，８／３８Ｈｚ，１２／３８Ｈｚ移動した利得特性を有する。このようにバンドパスフィルタＢａｎｄｐａｓｓ１， Ｂａｎｄｐａｓｓ＿Ｌ， Ｂａｎｄｐａｓｓ＿Ｈ の利得特性を基準ローパスフィルタの利得が０．５となる周波数２／３８Ｈｚの２倍ずつ順に周波数軸上で移動させた特性とすることによって、各バンドパスフィルタＢａｎｄｐａｓｓ１， Ｂａｎｄｐａｓｓ＿Ｌ， Ｂａｎｄｐａｓｓ＿Ｈ の利得特性は、利得が０．５となる点で交差する。従って、バンドパスフィルタＢａｎｄｐａｓｓ１， Ｂａｎｄｐａｓｓ＿Ｌ， Ｂａｎｄｐａｓｓ＿Ｈ の利得特性を合成した後の利得特性は、どの周波数でも利得が１、すなわちフラットな特性となる。
【００１７】
本実施形態においては、ローパスΔΣ型Ａ／Ｄ変換器１１に接続されるデジタルフィルタ１４には、基準ローパスフィルタとバンドパスフィルタＢａｎｄｐａｓｓ１ の周波数特性の和の周波数特性を有するローパスフィルタＬｏｗｐａｓｓ が用いられ、また二つのバンドパスΔΣ型Ａ／Ｄ変換器１２，１３に接続されるデジタルフィルタ１５，１６には、それぞれバンドパスフィルタＢａｎｄｐａｓｓ＿Ｌ，Ｂａｎｄｐａｓｓ＿Ｈ が用いられる。この場合、デジタルフィルタ１４であるローパスフィルタＬｏｗｐａｓｓ の帯域幅は６／３８Ｈｚ、デジタルフィルタ１５，１６であるバンドパスフィルタＢａｎｄｐａｓｓ＿Ｌ，Ｂａｎｄｐａｓｓ＿Ｈ の帯域幅は共に４／３８Ｈｚとなり、特定のΔΣ型Ａ／Ｄ変換器（この例では、ローパスΔΣ型Ａ／Ｄ変換器１１）の出力に対してだけ広い帯域幅でフィルタリングすることも可能となる。
【００１８】
ここで、デジタルフィルタ１４として用いられるローパスフィルタＬｏｗｐａｓｓのような、複数のデジタルフィルタ（この例では、基準ローパスフィルタとバンドパスフィルタＢｏｎｄｐａｓｓ１ ）の周波数特性の和の周波数特性のフィルタを作るためには、単にそれぞれのフィルタのインパルスレスポンスの和のインパルスレスポンスを有するフィルタ、すなわち該インパルスレスポンスの和をタップ係数として持つフィルタを作れば良い。また、ローパスフィルタＬｏｗｐａｓｓを新たに基準ローパスフィルタとし、ローパスフィルタＬｏｗｐａｓｓ の利得特性を周波数軸上で移動させてバンドパスフィルタＢａｎｄｐａｓｓ＿Ｌ，Ｂａｎｄｐａｓｓ＿Ｈ を作ることもできる。
【００１９】
次に、デジタルフィルタ１４，１５，１６のタップ数（インパルスレスポンスの数）Ｎと、デジタルフィルタ１４，１５，１６に用いられるバンドパスフィルタの中心周波数の関係について述べる。基準ローパスフィルタのインパルスレスポンス値をｈ０ （ｎ）（ｎ＝０，…，Ｎ−１）とすると、基準ローパスフィルタを角周波数ω１だけ周波数軸上で移動して得られるバンドパスフィルタ（例えば、Ｂａｎｄｐａｓｓ＿Ｌ，Ｂａｎｄｐａｓｓ＿Ｈ ）のインパルスレスポンス値ｈ１ （ｎ）は、次式により求められる。
ｈ１ （ｎ）＝２ｈ０ （ｎ）ｃｏｓ（ｎω１ ） （１）
（ｎ＝０，１，…，Ｎ−１）
式（１）に示すように、ｃｏｓ（ｎω１ ）（ｎ＝０，１，…，Ｎ−１）を変換係数とする変換を行うことによって、基準ローパスフィルタの利得特性を基準ローパスフィルタの特性と同じ形のバンドパスフィルタＢａｎｄｐａｓｓ＿Ｌ，Ｂａｎｄｐａｓｓ＿Ｈ
の利得特性に変換することができる。
【００２０】
一方、デジタルフィルタの位相特性に関しては、インパルスレスポンス値が隅対称の場合に直線位相、すなわち群遅延一定となることが知られている。インパルスレスポンス値が隅対称の基準ローパスフィルタは、例えばＰａｒｋｓ−ＭｃＣｌｅｌｌａｎ アルゴリズム（Ｔ． Ｗ． Ｐａｒｋｓ， Ｊ． Ｈ． ＭｃＣｌｅｌｌａｎ： “Ｃｈｅｂｙｓｈｅｖ Ａｐｐｒｏｘｉｍａｔｉｏｎ ｆｏｒ Ｎｏｎｒｅｃｕｒｓｉｖｅ Ｄｉｇｉｔａｌ Ｆｉｌｔｅｒｓ ｗｉｔｈ Ｌｉｎｅａｒ Ｐｈａｓｅ”， ＩＥＥＥ Ｔｒａｎｓ． Ｃｉｒｃｕｉｔ Ｔｈｅｏｒｙ， ＣＴ−１９， Ｎｏ．２， ｐｐ． １８９−１９４， １９７２） に記載された手法を用いて設計することができる。
【００２１】
帯域分割Ａ／Ｄ変換装置全体の群遅延、すなわち加算器１７の出力で見た全帯域のデジタル信号の群遅延を一定にするためには、基準ローパスフィルタのみならず、基準ローパスフィルタから変換された後のバンドパスフィルタのインパルスレスポンス値も隅対称でなければならない。このためには、図３に示すように変換係数ｃｏｓ（ｎω１ ）（ｎ＝０，１，…，Ｎ−１）の値も隅対称である必要がある。変換係数ｃｏｓ（ｎω１ ）（ｎ＝０，１，…，Ｎ−１）の値を隅対称にするには、次式に示すように（Ｎ−１）ω１ の間にコサイン波形がＭ周期分（Ｍは整数）含まれるようにすればよい。
（Ｎ−１）ω１ ＝２πＭ （２）
このとき、Ａ／Ｄ変換器１１，１２，１３のサンプリング周波数をｆｓとすれば、バンドパスフィルタの中心周波数ｆ１ ＝ω１ ／２πは、
ｆ１ ＝Ｍｆｓ ／（Ｎ−１） （３）
となる。例えば、本実施形態ではＮ＝３９としているので、バンドパスフィルタの中心周波数は、サンプリング周波数ｆｓ の１／（Ｎ−１）＝１／３８の倍数に選ばれる。このようにバンドパスフィルタの中心周波数ｆ１ を設定することにより、基準ローパスフィルタの群遅延が一定ならば、変換後のバンドパスフィルタの群遅延も一定となり、これによって帯域分割Ａ／Ｄ変換装置全体の群遅延を一定にすることができる。なお、本実施形態の場合、合成後の利得特性をフラットにするために、基準ローパスフィルタの帯域幅は１／３８の倍数にしなければならない。
【００２２】
上記実施形態において、周波数の最も高いバンドパスフィルタＢａｎｄｐａｓｓ＿Ｈ については、ハイパスフィルタに置き換えることもできる。これは帯域分割数が２または４以上の場合においても、同様である。すなわち、各Ａ／Ｄ変換器に接続されるデジタルフィルタは、（ａ）基準ローパスフィルタ、（ｂ）基準ローパスフィルタの利得特性を周波数変換したバンドパスフィルタ及びハイパスフィルタの少なくとも一方を含めばよい。
【００２３】
【発明の効果】
以上説明したように、各変換帯域のＡ／Ｄ変換器の出力側に設けられるデジタルフィルタを本発明に従い構成することによって、合成後の利得特性がフラットな帯域分割Ａ／Ｄ変換装置を実現することができ、また群遅延を一定にすることもできる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る帯域分割Ａ／Ｄ変換装置の構成を示すブロック図
【図２】同実施形態におけるデジタルフィルタの利得特性について説明する図
【図３】同実施形態におけるバンドパスフィルタを実現するための変換係数について説明する図
【符号の説明】
１０…共通入力端子
１１，１２，１３…Ａ／Ｄ変換器
１４，１５，１６…デジタルフィルタ
１７…加算器（合成器）
１８…出力端子
Claims (7)
- 入力されるアナログ信号を複数の帯域に分割してデジタル信号に変換する帯域分割Ａ／Ｄ変換装置において、
前記アナログ信号が入力される共通入力端子と、
前記共通入力端子にそれぞれの入力端子が接続され、それぞれ異なる変換帯域でＡ／Ｄ変換を行ってそれぞれの出力端子へ変換出力を出力する複数のＡ／Ｄ変換器と、
前記複数のＡ／Ｄ変換器の出力端子にそれぞれ接続され、各々のＡ／Ｄ変換器の変換帯域に相当する帯域を通過域または遷移域とし、遷移域は利得が通過域の利得のほぼ半分となる周波数を中心に点対称の利得特性を有し、さらに所望帯域内で群遅延が一定となるように構成された複数のデジタルフィルタと、
前記デジタルフィルタの出力を合成して前記デジタル信号を出力する合成器とを具備する帯域分割Ａ／Ｄ変換装置。 - 入力されるアナログ信号を複数の帯域に分割してデジタル信号に変換する帯域分割Ａ／Ｄ変換装置において、
前記アナログ信号が入力される共通入力端子と、
前記共通入力端子にそれぞれの入力端子が接続され、それぞれ異なる周波数で量子化ノイズが最小となる特性を有し、該周波数を中心周波数とするそれぞれ異なる変換帯域でＡ／Ｄ変換を行ってそれぞれの出力端子へ変換出力を出力する複数のΔΣ型Ａ／Ｄ変換器と、
前記複数のΔΣＡ／Ｄ変換器の出力端子にそれぞれ接続され、各々のＡ／Ｄ変換器の前記量子化ノイズが最小となる周波数を通過域または遷移域に含み、遷移域は利得が通過域の利得のほぼ半分となる周波数を中心に点対称な利得特性を有し、さらに所望帯域内で群遅延が一定となるように構成された複数のデジタルフィルタと、
前記デジタルフィルタの出力を合成して前記デジタル信号を出力する合成器とを具備する帯域分割Ａ／Ｄ変換装置。 - 前記複数のデジタルフィルタの各々は、インパルスレスポンス値が隅対称となるように構成される請求項１または２のいずれか１項記載の帯域変換Ａ／Ｄ変換装置。
- 前記デジタルフィルタの少なくとも一つは、遷移域での利得特性がコサインロールオフ特性を有するＦＩＲフィルタである請求項１〜３のいずれか１項記載の帯域分割Ａ／Ｄ変換装置。
- 前記複数のデジタルフィルタは、遷移域での利得特性がコサインロールオフ特性を有する基準ローパスフィルタと、該基準ローパスフィルタの利得特性を周波数変換したバンドパスフィルタ及びハイパスフィルタの少なくとも一方とを含む請求項１〜４のいずれか１項記載の帯域分割Ａ／Ｄ変換装置。
- 前記デジタルフィルタの少なくとも一つは、基準ローパスフィルタのインパルスレスポンスと、該基準ローパスフィルタの利得特性を周波数変換したバンドパスフィルタのインパルスレスポンスとの和のインパルスレスポンスを有する請求項１〜４のいずれか１項記載の帯域分割Ａ／Ｄ変換装置。
- 前記デジタルフィルタの少なくとも一つは、中心周波数がＭｆｓ／（Ｎ−１）（但し、ｆｓはサンプリング周波数、Ｍは任意の整数、Ｎはタップ数）のバンドパスフィルタである請求項１〜６のいずれか１項記載の帯域分割Ａ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002127020A JP3572057B2 (ja) | 2002-04-26 | 2002-04-26 | 帯域分割ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002127020A JP3572057B2 (ja) | 2002-04-26 | 2002-04-26 | 帯域分割ａ／ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318737A JP2003318737A (ja) | 2003-11-07 |
| JP3572057B2 true JP3572057B2 (ja) | 2004-09-29 |
Family
ID=29541261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002127020A Expired - Fee Related JP3572057B2 (ja) | 2002-04-26 | 2002-04-26 | 帯域分割ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3572057B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4789631B2 (ja) * | 2006-01-19 | 2011-10-12 | 株式会社アドバンテスト | デジタイザ、及びデジタイズ方法 |
| JP4434195B2 (ja) | 2006-11-08 | 2010-03-17 | 横河電機株式会社 | 信号測定装置及び半導体試験装置 |
| US8089382B2 (en) * | 2009-06-26 | 2012-01-03 | Syntropy Systems, Llc | Sampling/quantization converters |
| JP5997803B2 (ja) * | 2015-05-22 | 2016-09-28 | 株式会社日立製作所 | 無線送信機、無線受信機、無線通信システム、昇降機制御システムおよび変電設備制御システム |
-
2002
- 2002-04-26 JP JP2002127020A patent/JP3572057B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003318737A (ja) | 2003-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106972832B (zh) | 一种可任意倍数重采样的数字下变频器 | |
| DE102013211375A1 (de) | System und verfahren für das zerhacken an überabtastenden datenwandlern | |
| JP2001519127A (ja) | 特に補聴器における音声信号のための情報信号をフィルタリングして異なる帯域に分離するフィルタバンク構造および方法 | |
| JP2020150535A (ja) | Δς型アナログ／デジタル変換器及びδς型アナログ／デジタル変換器を動作させる方法 | |
| CA1311810C (en) | Nonrecursive half-band filter | |
| JP3572057B2 (ja) | 帯域分割ａ／ｄ変換装置 | |
| EP0726656B1 (en) | Noise cancelling circuit for a sigma-delta D/A converter | |
| US9685975B2 (en) | Distributed combiner for parallel discrete-to-linear converters | |
| KR20090040298A (ko) | 디지털 입력 신호 처리 방법 및 디지털 필터 회로 | |
| Hareesh et al. | Analysis of different rational decimated filter banks derived from the same set of prototype filters | |
| JP2000295041A (ja) | 可変帯域幅周波数変換器 | |
| JPH10327036A (ja) | Ｄ／ａ変換器用出力回路 | |
| JP2945239B2 (ja) | サブバンド分割フィルタバンク及びサブバンド合成フィルタバンク | |
| Awasthi et al. | Application of hardware efficient CIC compensation filter in narrow band filtering | |
| Torres et al. | Compensated CIC-cosine decimation filter | |
| Dolecek | Modified CIC filter for rational sample rate conversion | |
| JP5466054B2 (ja) | Ｄ／ａコンバータ | |
| JP2945233B2 (ja) | サブバンド分割フィルタバンク及びサブバンド合成フィルタバンク | |
| Petersohn et al. | Exact analysis of aliasing effects and non-stationary quantization noise in multirate systems | |
| US20110142172A1 (en) | A device for and a method of processing data signals | |
| JP2629705B2 (ja) | 音質調整装置 | |
| JPS6326033A (ja) | Ａｄ変換装置 | |
| JPH0744425B2 (ja) | デイジタル濾波回路 | |
| JPH08167830A (ja) | 不等帯域分割フィルタおよび不等分割帯域合成フィルタの設計方法および装置 | |
| JPH0250507A (ja) | サンプリング周波数変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040625 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |