JPH0233214A - デシメーション用ディジタルフィルタ - Google Patents
デシメーション用ディジタルフィルタInfo
- Publication number
- JPH0233214A JPH0233214A JP18431988A JP18431988A JPH0233214A JP H0233214 A JPH0233214 A JP H0233214A JP 18431988 A JP18431988 A JP 18431988A JP 18431988 A JP18431988 A JP 18431988A JP H0233214 A JPH0233214 A JP H0233214A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- filter
- digital filter
- decimation
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 24
- 230000007704 transition Effects 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000001914 filtration Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000001228 spectrum Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデシメーション用のディジタルフィルタに係り
、特に４： １のデシメーションを行うものに関する。
、特に４： １のデシメーションを行うものに関する。
従来の技術
近年のＡ／Ｄ変換技術として、アンチエイリアス用のア
ナログフィルタを低次のものを用いることができるオー
バーサンプリング型のＡ／Ｄ変換がよく行われているが
、オーバーサンプリング型のＡ／Ｄ変換器によって得ら
れたディジタル信号は、サンプリング周波数が所望の値
のＮ倍になっているのでデシメーション（ダウンサンプ
リング）用のディジタルフィルタが必要となる。従来デ
シメーション用ディジタルフィルタとしては、例えば第
７図に示すようなフィルタ特性を有する有限インパルス
応答型（以下ＦＩＲ型と称す）ディジタルフィルタを用
い、デシメーションを行うものであった（例えばラジオ
技術１９８８年５月号ＰＰ１３４〜１３９）。
ナログフィルタを低次のものを用いることができるオー
バーサンプリング型のＡ／Ｄ変換がよく行われているが
、オーバーサンプリング型のＡ／Ｄ変換器によって得ら
れたディジタル信号は、サンプリング周波数が所望の値
のＮ倍になっているのでデシメーション（ダウンサンプ
リング）用のディジタルフィルタが必要となる。従来デ
シメーション用ディジタルフィルタとしては、例えば第
７図に示すようなフィルタ特性を有する有限インパルス
応答型（以下ＦＩＲ型と称す）ディジタルフィルタを用
い、デシメーションを行うものであった（例えばラジオ
技術１９８８年５月号ＰＰ１３４〜１３９）。
発明が解決しようとする課題
しかしながら上記のような構成では、例えば、最終出力
のサンプリング周波数Ｆｓを４４．１ｋＨｚ１２０ｋＨ
ｚ以下を通過帯域、２４．１ｋＨｚ以上を遮断帯域とし
、通過帯域内リプルを０．０００５ｄｂ以内、遮断帯域
減衰量を１００ｄｂ以上が必要な場合、２５６タツプ以
上のタップ数を有するＦＩＲ型フィルタを構成する必要
がある。この場合２５６個のレジスタを持つ必要がある
ため、１サンプルあたり１６ビツトのデータであったと
すると４にビットのレジスタが必要となる。また、演算
回数も出力のサンプリング周期Ｔ（＝１／Ｆｓ）あたり
２５６回の乗算を必要とし、回路規模が大きくなるとい
う課題があった。
のサンプリング周波数Ｆｓを４４．１ｋＨｚ１２０ｋＨ
ｚ以下を通過帯域、２４．１ｋＨｚ以上を遮断帯域とし
、通過帯域内リプルを０．０００５ｄｂ以内、遮断帯域
減衰量を１００ｄｂ以上が必要な場合、２５６タツプ以
上のタップ数を有するＦＩＲ型フィルタを構成する必要
がある。この場合２５６個のレジスタを持つ必要がある
ため、１サンプルあたり１６ビツトのデータであったと
すると４にビットのレジスタが必要となる。また、演算
回数も出力のサンプリング周期Ｔ（＝１／Ｆｓ）あたり
２５６回の乗算を必要とし、回路規模が大きくなるとい
う課題があった。
本発明は上記の課題に鑑み、小規模のレジスタで済み、
しかも演算回数も少ないデシメーション用ディジタルフ
ィルタを提供するものである。
しかも演算回数も少ないデシメーション用ディジタルフ
ィルタを提供するものである。
課題を解決するための手段
上記課題を解決するため本発明によるデシメーション用
ディジタルフィルタは、ディジタル信号を入力とし、通
過帯域遮断周波数が周波数Ｆｓと周波数Ｆａ （Ｆｓ＞
２Ｆａ）の間にあり、阻止帯域遮断周波数が周波数Ｆｓ
と周波数（２Ｆｓ−Ｆａ）の間にあり、上記通過帯域遮
断周波数と阻止帯域遮断周波数の間で一定の匂配を寅す
る転移周波数帯域となるフィルタ特性を有し、入力され
るディジタル信号の標本化周波数の２： １デシメーシ
ロンヲ行うＦＩＲ型の第１のディジタルフィルタと、上
記第１のディジタルフィルタ出力を入力とし、周波数Ｆ
ａ以下を通過帯域、周波数（Ｆｓ−Ｆａ）以上を阻止帯
域、上記周波数Ｆａから上記周波数（Ｆｓ−Ｆａ）の間
で一発の匂配を有する転移周波数帯域となるフィルタ特
性を有し、入力されるディジタル信号の標本化周波数２
： １デシメーシロンを行うＦＩＲ型の第２のディジタ
ルフィルタより成るようにしたものである。
ディジタルフィルタは、ディジタル信号を入力とし、通
過帯域遮断周波数が周波数Ｆｓと周波数Ｆａ （Ｆｓ＞
２Ｆａ）の間にあり、阻止帯域遮断周波数が周波数Ｆｓ
と周波数（２Ｆｓ−Ｆａ）の間にあり、上記通過帯域遮
断周波数と阻止帯域遮断周波数の間で一定の匂配を寅す
る転移周波数帯域となるフィルタ特性を有し、入力され
るディジタル信号の標本化周波数の２： １デシメーシ
ロンヲ行うＦＩＲ型の第１のディジタルフィルタと、上
記第１のディジタルフィルタ出力を入力とし、周波数Ｆ
ａ以下を通過帯域、周波数（Ｆｓ−Ｆａ）以上を阻止帯
域、上記周波数Ｆａから上記周波数（Ｆｓ−Ｆａ）の間
で一発の匂配を有する転移周波数帯域となるフィルタ特
性を有し、入力されるディジタル信号の標本化周波数２
： １デシメーシロンを行うＦＩＲ型の第２のディジタ
ルフィルタより成るようにしたものである。
作用
本発明は上記のような構成とすることにより、なだらか
な特性を持つ第１のディジタルフィルタでサンプリング
周波数を下げ、次いで第１のディジタルフィルタに接続
される急峻な特性を持った第２のディジタルフィルタに
よってさらにサンプリング周波数を下げて所望のサンプ
リング周波数を得るようにしたため、第１、第２のディ
ジタルフィルタともタップ数が少なくて済み、また第２
のディジタルフィルタはすでにサンプリング周波数が下
がっているために単位時間内に行わなければならない演
算回数を少なくすることができるものである。
な特性を持つ第１のディジタルフィルタでサンプリング
周波数を下げ、次いで第１のディジタルフィルタに接続
される急峻な特性を持った第２のディジタルフィルタに
よってさらにサンプリング周波数を下げて所望のサンプ
リング周波数を得るようにしたため、第１、第２のディ
ジタルフィルタともタップ数が少なくて済み、また第２
のディジタルフィルタはすでにサンプリング周波数が下
がっているために単位時間内に行わなければならない演
算回数を少なくすることができるものである。
実施例
以下図面に基づき本発明の説明を行う。
第１図は本発明によるデシメーション用ディジタルフィ
ルタの実施例を示すブロック図である。
ルタの実施例を示すブロック図である。
第１図において、１は第１のディジタルフィルタ（ＤＰ
Ｉ）であり、サンプリング周波数４Ｆｓで入力されるデ
ィジタル信号のフィルタリングとデシメーションを行い
、サンプリング周波数を２ＦＳに変換して出力する。２
は第２のディジタルフィルタ（ＤＦ２）であり、サンプ
リング周波数２Ｆｓで入力されるディジタル信号のフィ
ルタリングとデシメーションを行い、サンプリング周波
数をＦｓに変換して出力する。
Ｉ）であり、サンプリング周波数４Ｆｓで入力されるデ
ィジタル信号のフィルタリングとデシメーションを行い
、サンプリング周波数を２ＦＳに変換して出力する。２
は第２のディジタルフィルタ（ＤＦ２）であり、サンプ
リング周波数２Ｆｓで入力されるディジタル信号のフィ
ルタリングとデシメーションを行い、サンプリング周波
数をＦｓに変換して出力する。
ディジタルフィルタ１のフィルタ特性は第２図に示すと
おりであり、Ｆ ｓ ＝ ４４．１ ｋ Ｈｚとした場
合の通過帯域を２４．１ｋＨｚ以下、遮断帯域を８４．
１ｋＨｚ以上、通過帯域内リプルを０゜０００１ｄｂ以
内、遮断帯域減衰量を１００ｄｂとした場合、２４タツ
プのＦＩＲ型フィルタで構成できる。第３図にディジタ
ルフィルタ１の出力における折返しによるスペクトルを
示す。
おりであり、Ｆ ｓ ＝ ４４．１ ｋ Ｈｚとした場
合の通過帯域を２４．１ｋＨｚ以下、遮断帯域を８４．
１ｋＨｚ以上、通過帯域内リプルを０゜０００１ｄｂ以
内、遮断帯域減衰量を１００ｄｂとした場合、２４タツ
プのＦＩＲ型フィルタで構成できる。第３図にディジタ
ルフィルタ１の出力における折返しによるスペクトルを
示す。
ディジタルフィルタ２のフィルタ特性は第４図に示すと
おりであり、同様にして、通過帯域を２０ｋＨｚ以下、
遮断帯域を２４．１ｋＨｚ以上、通過帯域内リプルをＯ
，０Ｏ０１ｄｂ以内、遮断帯域減衰量を１００ｄｂ以上
とした場合、１４５タツプのＦＩＲ型フィルタで構成で
きる。第５図にディジタルフィルタ２の出力における折
り返しによるスペクトルを示す。
おりであり、同様にして、通過帯域を２０ｋＨｚ以下、
遮断帯域を２４．１ｋＨｚ以上、通過帯域内リプルをＯ
，０Ｏ０１ｄｂ以内、遮断帯域減衰量を１００ｄｂ以上
とした場合、１４５タツプのＦＩＲ型フィルタで構成で
きる。第５図にディジタルフィルタ２の出力における折
り返しによるスペクトルを示す。
上記のように構成することにより、サンプリング周波数
４Ｆｓの入力信号の４： １のデシメーションを行い、
サンプリング周波数Ｆｓのディジタル信号を得ることが
できる。ここで、第１図に示す実施例におけるレジスタ
のビット数について考えると、ディジタルフィルタ１で
は２４タツプ、ディジタルフィルタ２では１４５タツプ
であるので合計１８９個のレジスタがあればよいことに
なり、従来（２５６個）と比較して大幅に少なくなって
いる。また、サンプリング周期Ｔ（１／Ｆｓ）内の演算
量については、ディジタルフィルタ１では周期０．５Ｔ
内に２４回、ディジタルフィルタ２では周期Ｔ内に１４
５回であり、トータルで１９３回で済み、演算回数につ
いても従来（２５６回）と比較して大幅に少なくて済む
ものである。
４Ｆｓの入力信号の４： １のデシメーションを行い、
サンプリング周波数Ｆｓのディジタル信号を得ることが
できる。ここで、第１図に示す実施例におけるレジスタ
のビット数について考えると、ディジタルフィルタ１で
は２４タツプ、ディジタルフィルタ２では１４５タツプ
であるので合計１８９個のレジスタがあればよいことに
なり、従来（２５６個）と比較して大幅に少なくなって
いる。また、サンプリング周期Ｔ（１／Ｆｓ）内の演算
量については、ディジタルフィルタ１では周期０．５Ｔ
内に２４回、ディジタルフィルタ２では周期Ｔ内に１４
５回であり、トータルで１９３回で済み、演算回数につ
いても従来（２５６回）と比較して大幅に少なくて済む
ものである。
第６図は第１図に示す実施例の具体的な構成を示すブロ
ック図である。この図を説明すると１０〜１９はレジス
タであり、レジスタ１０〜１３及びレジスタ１４〜１９
で２個のシフトレジスタを構成している。レジスタ１０
〜１３−により構成されるシフトレジスタは４Ｆｓのク
ロックでシフト動作を行い、レジスタ１４〜１９により
構成されるシフトレジスタは周波数２Ｆｇのクロックで
シフト動作を行う。２０〜３３は乗算器であり、タップ
係数の乗算を行う。４０〜５１は加算器である。６０．
６１は１／２デシメ一シ日ンを行うデシメーシロン器で
あり、デシメーション器６０では周波数４Ｆｓで入力さ
れる信号を周波数２Ｆｓに変換し、デシメーシロン器６
１では周波数２ＦＳで入力される信号を周波数Ｆｓに変
換する。レジスタ１０〜１３、乗算器２０〜２５、加算
器４０〜４４、デシメーシロン器６０によって構成され
るブロックが第１図におけるディジタルフィルタ１に相
当し、レジスタ１４〜１９、乗算器２６〜３３、加３Ｚ
Ｗ４５〜５１、デシメーシロン器６１によって構成され
るブロックが同ディジタルフィルタ２に相当する。
ック図である。この図を説明すると１０〜１９はレジス
タであり、レジスタ１０〜１３及びレジスタ１４〜１９
で２個のシフトレジスタを構成している。レジスタ１０
〜１３−により構成されるシフトレジスタは４Ｆｓのク
ロックでシフト動作を行い、レジスタ１４〜１９により
構成されるシフトレジスタは周波数２Ｆｇのクロックで
シフト動作を行う。２０〜３３は乗算器であり、タップ
係数の乗算を行う。４０〜５１は加算器である。６０．
６１は１／２デシメ一シ日ンを行うデシメーシロン器で
あり、デシメーション器６０では周波数４Ｆｓで入力さ
れる信号を周波数２Ｆｓに変換し、デシメーシロン器６
１では周波数２ＦＳで入力される信号を周波数Ｆｓに変
換する。レジスタ１０〜１３、乗算器２０〜２５、加算
器４０〜４４、デシメーシロン器６０によって構成され
るブロックが第１図におけるディジタルフィルタ１に相
当し、レジスタ１４〜１９、乗算器２６〜３３、加３Ｚ
Ｗ４５〜５１、デシメーシロン器６１によって構成され
るブロックが同ディジタルフィルタ２に相当する。
なお、以上の説明においては、乗算を行う演算器を個々
に示したが、１個あるいは複数個の演算器を時分割で使
用することにより個数を減らしてもよいのもである。
に示したが、１個あるいは複数個の演算器を時分割で使
用することにより個数を減らしてもよいのもである。
また、フィルタのタップ数についても上記したものに限
ったものではなく、目的に応じて増減してよいのもであ
る。
ったものではなく、目的に応じて増減してよいのもであ
る。
さらに、タップ係数の対称性を利用して乗算回数を減ら
す、あるいは第１種のナイキスト条件を満足するタップ
係数を用いてタップ係数が１４個おきにゼロとなるよう
にして乗算回数を減らすようにしてもよい。
す、あるいは第１種のナイキスト条件を満足するタップ
係数を用いてタップ係数が１４個おきにゼロとなるよう
にして乗算回数を減らすようにしてもよい。
また、２： １のデシメーションを行うディジタルフィ
ルタを３段縦続に接続することにより８：１のデシメー
ションを行うことができることも言うまでもない。
ルタを３段縦続に接続することにより８：１のデシメー
ションを行うことができることも言うまでもない。
発明の効果
以上述べたように本発明は、ディジタル信号を入力とし
、通過帯域遮断周波数が周波数Ｆｓと周波数Ｆａ （Ｆ
ｓ＞Ｆａ）の間にあり、阻止帯域遮断周波数が周波数Ｆ
ｓと周波数（２Ｆｓ−Ｆａ）の間にあり、上記通過帯域
遮断周波数と阻止帯域遮断周波数の間で一定の匂配を有
する転移周波数帯域となるフィルタ特性を有し、入力さ
れるディジタル信号の標本化周波数の２： １デシメー
ションを行う有限インパルス応答型の第１のディジタル
フィルタと、上記第１のディジタルフィルタ出力を入力
とし、周波数Ｆａ以下を通過帯域、周波数（Ｆｓ−Ｆａ
）以上を阻止帯域、上記周波数Ｆａから上記周波数（Ｆ
ｓ−Ｆａ）の間で一定の匂配を有する転移周波数帯域と
なるフィルタ特性を有し、入力されるディジタル信号の
標本化周波数の２： １デシメーションを行う有限イン
パルス応答型の第２のディジタルフィルタより構成した
ことにより、第１、第２のディジタルフィルタともタッ
プ数が少なくて済み、また第２のディジタルフィルタは
既にある程度サンプリング周波数が下がっているために
単位時間内に行やなければならない演算回数を少なくす
ることができる。このため性能をおとすことなく全体の
回路構成を小型化することができるとい優れた効果を有
するものである。
、通過帯域遮断周波数が周波数Ｆｓと周波数Ｆａ （Ｆ
ｓ＞Ｆａ）の間にあり、阻止帯域遮断周波数が周波数Ｆ
ｓと周波数（２Ｆｓ−Ｆａ）の間にあり、上記通過帯域
遮断周波数と阻止帯域遮断周波数の間で一定の匂配を有
する転移周波数帯域となるフィルタ特性を有し、入力さ
れるディジタル信号の標本化周波数の２： １デシメー
ションを行う有限インパルス応答型の第１のディジタル
フィルタと、上記第１のディジタルフィルタ出力を入力
とし、周波数Ｆａ以下を通過帯域、周波数（Ｆｓ−Ｆａ
）以上を阻止帯域、上記周波数Ｆａから上記周波数（Ｆ
ｓ−Ｆａ）の間で一定の匂配を有する転移周波数帯域と
なるフィルタ特性を有し、入力されるディジタル信号の
標本化周波数の２： １デシメーションを行う有限イン
パルス応答型の第２のディジタルフィルタより構成した
ことにより、第１、第２のディジタルフィルタともタッ
プ数が少なくて済み、また第２のディジタルフィルタは
既にある程度サンプリング周波数が下がっているために
単位時間内に行やなければならない演算回数を少なくす
ることができる。このため性能をおとすことなく全体の
回路構成を小型化することができるとい優れた効果を有
するものである。
第１図は本発明によるデシメーシ式ン用ディジタルフィ
ルタの構成を示すブロック図、第２図は第１図における
ディジタルフィルタ１のフィルタ特性を示す特性図、第
３図はディジタルフィルタ１出力の折り返しスペクトル
を示すスペクトル図、第４図は第１図におけるディジタ
ルフィルタ２のフィルタ特性を示す特性図、第５図はデ
ィジタルフィルタ２出力の折り返しスペクトルを示すス
ペクトル図、第６図は本発明によるデシメーション用デ
ィジタルフィルタの具体的な構成を示すブロック図、第
７図は従来のデシメーシジン用ディジタルフィルタのフ
ィルタ特性を示す特性図である。 １、 ２・・・・・・ディジタルフィルタ、 １０〜
１９・・・・・・レジスタ、 ２０〜３３・・・・・
・乗算器、４０〜５１・・・・・・加算器、６０．θ１
・・・・・・デシメーション器。 代理人の氏名 弁理士 粟野 重孝 はか１名＋１や 部汲敦（んっ
ルタの構成を示すブロック図、第２図は第１図における
ディジタルフィルタ１のフィルタ特性を示す特性図、第
３図はディジタルフィルタ１出力の折り返しスペクトル
を示すスペクトル図、第４図は第１図におけるディジタ
ルフィルタ２のフィルタ特性を示す特性図、第５図はデ
ィジタルフィルタ２出力の折り返しスペクトルを示すス
ペクトル図、第６図は本発明によるデシメーション用デ
ィジタルフィルタの具体的な構成を示すブロック図、第
７図は従来のデシメーシジン用ディジタルフィルタのフ
ィルタ特性を示す特性図である。 １、 ２・・・・・・ディジタルフィルタ、 １０〜
１９・・・・・・レジスタ、 ２０〜３３・・・・・
・乗算器、４０〜５１・・・・・・加算器、６０．θ１
・・・・・・デシメーション器。 代理人の氏名 弁理士 粟野 重孝 はか１名＋１や 部汲敦（んっ
Claims (1)
- （１）ディジタル信号を入力とし、通過帯域遮断周波数
が周波数Ｆｓと周波数Ｆａ（Ｆｓ＞２Ｆａ）の間にあり
、阻止帯域遮断周波数が周波数Ｆｓと周波数（２Ｆｓ−
Ｆａ）の間にあり、上記通過帯域遮断周波数と阻止帯域
遮断周波数の間で一定の匂配を有する転移周波数帯域と
なるフィルタ特性を有し、入力されるディジタル信号の
標本化周波数の２：１デシメーションを行う有限インパ
ルス応答型の第１のディジタルフィルタと、上記第１の
ディジタルフィルタ出力を入力とし、周波数Ｆａ以下を
通過帯域、周波数（Ｆｓ−Ｆａ）以上を阻止帯域、上記
周波数Ｆａから上記周波数（Ｆｓ−Ｆａ）の間で一定の
匂配を有する転移周波数帯域となるフィルタ特性を有し
、入力されるディジタル信号の標本化周波数の２：１デ
シメーションを行う有限インパルス応答型の第２のディ
ジタルフィルタより成るデシメーション用ディジタルフ
ィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63184319A JPH0770948B2 (ja) | 1988-07-22 | 1988-07-22 | デシメーション用ディジタルフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63184319A JPH0770948B2 (ja) | 1988-07-22 | 1988-07-22 | デシメーション用ディジタルフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0233214A true JPH0233214A (ja) | 1990-02-02 |
| JPH0770948B2 JPH0770948B2 (ja) | 1995-07-31 |
Family
ID=16151253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63184319A Expired - Lifetime JPH0770948B2 (ja) | 1988-07-22 | 1988-07-22 | デシメーション用ディジタルフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770948B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175785A (ja) * | 1991-12-25 | 1993-07-13 | Matsushita Electric Ind Co Ltd | デシメーション用ディジタルフィルタ |
| JP2009506610A (ja) * | 2005-08-24 | 2009-02-12 | インターレモ ホールディング ソシエテ アノニム | 第１の三重同軸ケーブルによって搬送される第１の複数の電気信号を第２の三重同軸ケーブルに運ぶ装置 |
| US7940863B2 (en) | 2005-09-26 | 2011-05-10 | Panasonic Electric Works Co., Ltd. | Radio receiving apparatus and radio receiving method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61100015A (ja) * | 1984-10-22 | 1986-05-19 | Nippon Precision Saakitsutsu Kk | 標本化周波数変換用デイジタルフイルタ |
| JPS63152212A (ja) * | 1986-12-17 | 1988-06-24 | Yokogawa Electric Corp | ストレ−ジ回路 |
-
1988
- 1988-07-22 JP JP63184319A patent/JPH0770948B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61100015A (ja) * | 1984-10-22 | 1986-05-19 | Nippon Precision Saakitsutsu Kk | 標本化周波数変換用デイジタルフイルタ |
| JPS63152212A (ja) * | 1986-12-17 | 1988-06-24 | Yokogawa Electric Corp | ストレ−ジ回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175785A (ja) * | 1991-12-25 | 1993-07-13 | Matsushita Electric Ind Co Ltd | デシメーション用ディジタルフィルタ |
| JP2009506610A (ja) * | 2005-08-24 | 2009-02-12 | インターレモ ホールディング ソシエテ アノニム | 第１の三重同軸ケーブルによって搬送される第１の複数の電気信号を第２の三重同軸ケーブルに運ぶ装置 |
| US7940863B2 (en) | 2005-09-26 | 2011-05-10 | Panasonic Electric Works Co., Ltd. | Radio receiving apparatus and radio receiving method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770948B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5079734A (en) | Digital decimation filter | |
| Goodman et al. | Nine digital filters for decimation and interpolation | |
| JP4258545B2 (ja) | デジタルローパスフィルタ | |
| US6512468B1 (en) | System and method for increasing sample rate converter filter coefficient derivation speed | |
| JP2002374150A (ja) | デジタルフィルタ及びデジタル信号のフィルタリング方法 | |
| US7492848B2 (en) | Method and apparatus for efficient multi-stage FIR filters | |
| JP3223188B2 (ja) | 積の数を減らすことによりディジタルフィルタバンクの電力消費を減らす方法 | |
| JP3066241B2 (ja) | ディジタルフィルタ及び同ディジタルフィルタを用いたオーバサンプリング型アナログ／ディジタル変換器 | |
| JPH08508374A (ja) | デシメーション・フィルター | |
| Lim et al. | On the synthesis of very sharp decimators and interpolators using the frequency-response masking technique | |
| JP4018765B2 (ja) | 多段くし形フィルタ、デシメーションフィルタ、および補間フィルタ | |
| KR100545978B1 (ko) | 데시메이션 필터 및 인터폴레이션 필터 | |
| Lian | Complexity reduction for FRM-based FIR filters using the prefilter-equalizer technique | |
| US5191334A (en) | Sampling frequency conversion apparatus | |
| Ramstad et al. | Multistage, multirate FIR filter structures for narrow transition-band filters | |
| JPH0233214A (ja) | デシメーション用ディジタルフィルタ | |
| Milic et al. | Multirate filters: an overview | |
| Russell et al. | Efficient arbitrary sampling rate conversion with recursive calculation of coefficients | |
| Dolecek et al. | Generalized CIC-cosine decimation filter | |
| Ramstad et al. | Efficient multirate realization for narrow transition-band FIR filters | |
| KR100879971B1 (ko) | 영차 업샘플링 인터폴레이션 ｃｉｃ 필터 | |
| Sinha et al. | FIR filter compensator for CIC filter suitable for software defined radio | |
| JPH1051269A (ja) | ローパスフィルタ | |
| Chong et al. | Low power approach for decimation filter hardware realization | |
| WO2023148540A1 (en) | A recursive fir digital filter |