JP3066241B2 - ディジタルフィルタ及び同ディジタルフィルタを用いたオーバサンプリング型アナログ／ディジタル変換器 - Google Patents

Description

【発明の詳細な説明】

【０００１】（目次） 産業上の利用分野 従来の技術（図３３〜図３７） 発明が解決しようとする課題 課題を解決するための手段（図１〜図８） 作用（図１〜図８） 実施例（図９〜図３２） 発明の効果

【０００２】

【産業上の利用分野】本発明は、ディジタルフィルタ及
びこのディジタルフィルタを用いたオーバサンプリング
型アナログ／ディジタル変換器に関する。一般に、物理
探査，医療機器，計測器分野などにおいて得られるアナ
ログデータは、アナログ／ディジタル変換（Ａ／Ｄ変
換）され、その出力としてのディジタル時系列データに
対し、フィルタリング処理を施してから、更にデータ処
理を施すことが行なわれる。

【０００３】そして、この場合、ディジタル時系列デー
タに対し、複数の遮断周波数についてローパスフィルタ
リング処理を行なった場合、いずれの遮断特性も互いに
相似形であることが要求される。

【０００４】

【従来の技術】例えば、従来より、Ａ／Ｄ変換器とし
て、ΔΣ変調器とデシメーションフィルタ（ＦＩＲ型デ
ィジタルフィルタを利用してデータの間引きを行なうデ
ィジタルローパスフィルタ）とを組み合わせたオーバサ
ンプリング型Ａ／Ｄ変換器が開発されている。

【０００５】ところで、デシメーションフィルタとして
使用されるＦＩＲ型ディジタルフィルタは、インパルス
応答が有限長であるディジタルフィルタで、タップ係数
と入力データとを用いて畳み込み演算を施すことによ
り、フィルタリング処理を施すもので、そのモデル図を
示すと、図３３のようになる。また、ＦＩＲ型ディジタ
ルフィルタのブロック図を示すと、図３４のようにな
る。

【０００６】各図において、１−０〜１−（Ｎ−１）
（Ｎは自然数）は１クロックタイムのディレイ回路、
２，２−０〜２−Ｎは乗算器、３，３′は加算器、４は
アキュムレータ（蓄積手段）、５，６はマルチプレク
サ、７は係数ベクトル設定手段、８はポインタ手段、９
はゲートである。このような構成により、ポインタ手段
８はマルチプレクサ５，６に対し入力を順次ずらして出
力していくような共通の制御信号Ｐを出し、これにより
各マルチプレクサ５，６は、入力Ｘ（ｉ）（ｉ＝０〜
Ｎ）および対応する係数ベクトルＨ（ｉ）を出力し、こ
れらが乗算器２（２−ｉ）で掛け合わせられ、この乗算
結果とアキュムレータ４での累積情報とが加算器３，
３′で加算され、その後は、アキュムレータ４で、加算
結果が累積情報として蓄積される。そして、上記の畳み
込み演算をＮ回繰り返すと、ゲート９が開かれて、出力
Ｙ（＝ΣＨ（ｉ）・Ｘ（ｉ））が出力される。この出力
Ｙがフィルタ出力となる。

【０００７】ところで、かかるデシメーションフィルタ
にて実施されるディジタルローパスフィルタリング処理
において、遮断周波数をｆｃ，２×ｆｃ，３×ｆｃ，・
・・，Ｎ×ｆｃのように可変とする場合、一般には、図
３５に示すように、各遮断周波数に対応した複数の係数
ベクトルを格納したフィルタバンク７−１，・・，７−
Ｎを用意しておき、必要に応じて所望のフィルタバンク
７−ｉを選択して、必要とする係数ベクトクルを選択し
ている。

【０００８】なお、オーバサンプリング型Ａ／Ｄ変換器
に使用されるＦＩＲ型ローパスフィルタ（変換データの
間引き）に関しては、図３６に示すように、遮断周波数
を可変とするために従属接続（タンデム接続）したハー
フバンドフィルタ（ＨＢＦ）１０−１，１０−２，・
・，１０−Ｎが用いられる。なお、１１−１，１１−
２，・・，１１−Ｎはデシメータであり、ｆはサンプル
レートである。

【０００９】ところで、Ａ／Ｄ変換を行なうと、その変
換の際にゲイン誤差が生じる。そのゲイン誤差は、図３
７に示すように、除算器１２を用い、ディジタルフィル
タの出力値を補正値レジスタ１３にセットされた補正値
で割ることで補正できる。この図３７を使って具体的に
説明する。即ち、ディジタルフィルタの入力に任意の２
値（通常＋フルスケールと−フルスケール。ここではＩ
１，Ｉ２とする）を入力すると、フィルタ処理された値
が出力されるが、それぞれの入力値Ｉ１，Ｉ２，出力値
Ｏ１，Ｏ２から、 （Ｏ２−Ｏ１）／（Ｉ２−Ｉ１） ・・・ を予め求め、これを補正レジスタ１３に格納しておく。
その後は、フィルタの出力を、補助レジスタ１３に格納
されているデータで割ることでゲイン誤差を補正した値
を得ることができる。

【００１０】しかし、この補正は、従来ディジタルフィ
ルタの外部にて、除算器１２等を使用して行なわれてい
る。

【００１１】

【発明が解決しようとする課題】しかしながら、上記よ
うな従来の技術では、まず、通常のディジタルローパス
フィルタリング処理に対してフィルタバンクを用いる
時、各遮断周波数に対応した係数ベクトルを持たなけれ
ばならず、これによりＬＳＩ化する場合等に、多大な数
のゲートが必要となって効率が悪いという課題がある。

【００１２】また、オーバサンプリング型Ａ／Ｄ変換に
使用する（変換データの間引き）ハーフバンドフィルタ
の従属接続（タンデム接続）構成では、１／２^N の間引
きにしか対応できず、さらに、各段の出力部でデータの
まるめ処理が必要である。さらに、遮断周波数によって
は不要となるフィルタが出てくるため、使用効率が悪
く、これを避ける方法としてフィルタを１つだけ持って
多重で使用することもできるが、これでは制御回路が複
雑になってしまう。

【００１３】従って、より少ないフィルタ係数ベクトル
と単純な制御回路によって、遮断周波数を可変にできる
ＦＩＲフィルタが要求される。また、従来の技術では、
Ａ／Ｄ変換の際のゲイン誤差を補正するために、ディジ
タルフィルタの外部に除算器を必要としており、このた
め構造の複雑化、ひいては演算手法の煩雑化を招くとい
う課題がある。

【００１４】本発明は、このような課題に鑑み創案され
たもので、まず、単純な制御回路によって、遮断周波数
を可変にできるディジタルフィルタを提供することを目
的とする。また、本発明は、乗算手段でゲイン補正演算
を行なえるようにし、更にその機能を内部にもたせるこ
とができるようにしたディジタルフィルタを提供するこ
とを目的とする。

【００１５】さらに、本発明は、上記のようなディジタ
ルフィルタをデシメーションフィルタとして有すること
により、単純な制御回路によって遮断周波数を可変にし
たり、Ａ／Ｄ変換の際のゲイン誤差補正機能を内蔵させ
たりできるようにした、オーバサンプリング型アナログ
／ディジタル変換器を提供することを目的とする。

【００１６】

【課題を解決するための手段】図１は第１の発明の原理
ブロック図で、この図１において、２１はタップ係数を
１組だけ設定するタップ係数設定手段であり、２２はタ
ップ係数設定手段２１からの１組だけのタップ係数と入
力データとを用いて畳み込み演算を施す畳み込み演算手
段であるが、この畳み込み演算手段２２は、遮断周波数
を可変にすべく、この１組だけのタップ係数を使用する
ことにより、同じタップ係数または同じ入力データを用
いて１回乃至複数回続けて同じ畳み込み演算を行なう繰
り返し畳み込み演算を行なっては、上記のタップ係数ま
たは入力データを変更して、上記の繰り返し畳み込み演
算を施す処理を繰り返し行なうように構成されている
（請求項１）。

【００１７】また、この場合、上記１組のタップ係数の
なかの要素を順次あるいは該要素を間引きながら、該畳
み込み演算手段２２へ供給するよう制御するポインタ手
段を設けるようにしてもよい（請求項２）。さらに、タ
ップ係数設定手段２１には、選択しうる最低の遮断周波
数を実現しうる数のタップ係数が１組だけ設定されてい
る（請求項３）。

【００１８】図２は第２の発明の原理ブロック図で、こ
の図２は、アナログ／ディジタル変換に伴うゲイン誤差
についての補正を要する装置に使用するディジタルフィ
ルタに関するものである。そして、この図２において、
３１はタップ係数を設定するタップ係数設定手段であ
り、３２はタップ係数設定手段３１からのタップ係数と
入力データとを用いて畳み込み演算を施す畳み込み演算
手段であり、３３はゲイン誤差についての補正を行なう
ための補正値を設定する補正値設定手段であるが、この
発明にかかる畳み込み演算手段３２は、補正値設定手段
３３からの補正値を受けてこの畳み込み演算手段３２内
の乗算手段を用いてゲイン補正を行なうように構成され
ている（請求項４）。

【００１９】そして、このとき、畳み込み演算手段３２
は、タップ係数設定手段３１からのタップ係数と入力デ
ータとに乗算演算を施す乗算手段３４と、この乗算手段
３４での乗算結果を累積情報に加算する加算手段３５
と、この加算手段３５での加算結果を累積情報として蓄
積する蓄積手段３６とをそなえて構成されるとともに、
タップ係数設定手段３１からのタップ係数または補正値
設定手段３３からの補正値を選択的に乗算手段３４へ出
力する第１セレクタ３７と、第１セレクタ３７でタップ
係数を選択しているときは累積手段３６での累積結果を
加算手段３５へ供給するとともに、第１セレクタ３７で
補正値を選択すると、ゼロ情報を加算手段３５へ供給す
る第２セレクタ３８とをそなえて構成される（請求項
５）。

【００２０】図３は第３の発明の原理ブロック図で、こ
の図３において、４１は第１ディジタルフィルタ部であ
り、この第１ディジタルフィルタ部４１は、第１タップ
係数を設定する第１タップ係数設定手段４２と、第１タ
ップ係数設定手段４１からの第１タップ係数と入力デー
タとを用いて畳み込み演算を施す第１畳み込み演算手段
４３とをそなえ、遮断周波数を可変にすべく、第１畳み
込み演算手段４３が、同じタップ係数または同じ入力デ
ータを用いて１回乃至複数回続けて同じ畳み込み演算を
行なう繰り返し畳み込み演算を行なっては、上記の第１
タップ係数または入力データを変更して、上記の繰り返
し畳み込み演算を施す処理を繰り返し行なうように構成
されている。

【００２１】また、４４は第２ディジタルフィルタ部
で、この第２ディジタルフィルタ部４４は、第１ディジ
タルフィルタ部４１の後段に設けられ、第２タップ係数
を設定する第２タップ係数設定手段４５と、第２タップ
係数設定手段４５からの第２タップ係数と入力データと
を用いて畳み込み演算を施す第２畳み込み演算手段４６
とをそなえるとともに、ゲイン誤差についての補正を行
なうための補正値を設定する補正値設定手段４７をそな
え、第２畳み込み演算手段４６が、補正値設定手段４７
からの補正値を受けてこの第２畳み込み演算手段４６内
の乗算手段を用いてゲイン補正を行なうように構成され
ている（請求項６）。

【００２２】図４は第４の発明の原理ブロック図で、こ
の図４において、５１はタップ係数を設定するタップ係
数設定手段であり、５２はタップ係数設定手段５１から
のタップ係数と入力データとを用いて畳み込み演算を施
す畳み込み演算手段であり、５３はゲイン誤差について
の補正を行なうための補正値を設定する補正値設定手段
であるが、この場合、畳み込み演算手段５２は、遮断周
波数を可変にすべく、同じタップ係数または同じ入力デ
ータを用いて１回乃至複数回続けて同じ畳み込み演算を
行なう繰り返し畳み込み演算を行なっては、上記のタッ
プ係数または入力データを変更して、上記の繰り返し畳
み込み演算を施す処理を繰り返し行なうように構成され
るとともに、補正値設定手段５３からの補正値を受けて
この畳み込み演算手段５２内の乗算手段を用いてゲイン
補正を行なうように構成されている（請求項７）。

【００２３】図５は第５の発明の原理ブロック図で、こ
の図５は、アナログ／ディジタル変換部６１の後段にデ
シメーションフィルタ６２を有するオーバサンプリング
型アナログ／ディジタル変換器に関するもので、この場
合、デシメーションフィルタ６２が、タップ係数を１組
だけ設定するタップ係数設定手段６３と、タップ係数設
定手段６３からの１組だけのタップ係数と入力データと
を用いて畳み込み演算を施す畳み込み演算手段６４とを
そなえ、遮断周波数を可変にすべく、畳み込み演算手段
６４が、この１組だけのタップ係数を使用することによ
り、同じタップ係数または同じ入力データを用いて１回
乃至複数回続けて同じ畳み込み演算を行なう繰り返し畳
み込み演算を行なっては、上記のタップ係数または入力
データを変更して、上記の繰り返し畳み込み演算を施す
処理を繰り返し行なうように構成されたディジタルフィ
ルタとして構成されている（請求項８）。

【００２４】図６は第６の発明の原理ブロック図で、こ
の図６も、アナログ／ディジタル変換部７１の後段にデ
シメーションフィルタ７２を有するオーバサンプリング
型アナログ／ディジタル変換器に関するもので、この場
合、デシメーションフィルタ７２が、タップ係数を設定
するタップ係数設定手段７３と、タップ係数設定手段７
３からのタップ係数と入力データとを用いて畳み込み演
算を施す畳み込み演算手段７４と、アナログ／ディジタ
ル変換部７１によるアナログ／ディジタル変換に伴うゲ
イン誤差についての補正を行なうための補正値を設定す
る補正値設定手段７５とをそなえ、畳み込み演算手段７
４が、補正値設定手段７５からの補正値を受けてこの畳
み込み演算手段７４内の乗算手段を用いてゲイン補正を
行なうように構成されたディジタルフィルタとして構成
されている（請求項９）。

【００２５】図７は第７の発明の原理ブロック図で、こ
の図７も、アナログ／ディジタル変換部８１の後段にデ
シメーションフィルタ８２を有するオーバサンプリング
型アナログ／ディジタル変換器に関するもので、この場
合、デシメーションフィルタ８２が、複数のデシメーシ
ョンフィルタ部８３，８４をそなえて構成され、これら
のデシメーションフィルタ部のうちの所望のデシメーシ
ョンフィルタ部８３が、第１タップ係数を設定する第１
タップ係数設定手段８５と、第１タップ係数設定手段８
５からの第１タップ係数と入力データとを用いて畳み込
み演算を施す第１畳み込み演算手段８６とをそなえ、遮
断周波数を可変にすべく、第１畳み込み演算手段８６
が、同じタップ係数または同じ入力データを用いて１回
乃至複数回続けて同じ畳み込み演算を行なう繰り返し畳
み込み演算を行なっては、上記の第１タップ係数または
入力データを変更して、上記の繰り返し畳み込み演算を
施す処理を繰り返し行なうように構成されたディジタル
フィルタとして構成されるとともに、上記所望のデシメ
ーションフィルタ部８３よりも後段のデシメーションフ
ィルタ部８４が、第２タップ係数を設定する第２タップ
係数設定手段８７と、第２タップ係数設定手段８７から
の第２タップ係数と入力データとを用いて畳み込み演算
を施す第２畳み込み演算手段８８と、アナログ／ディジ
タル変換部８１によるアナログ／ディジタル変換に伴う
ゲイン誤差についての補正を行なうための補正値を設定
する補正値設定手段８９とをそなえ、第２畳み込み演算
手段８８が、補正値設定手段８９からの補正値を受けて
この第２畳み込み演算手段８８内の乗算手段を用いてゲ
イン補正を行なうように構成されたディジタルフィルタ
として構成されている（請求項１０）。

【００２６】図８は第８の発明の原理ブロック図で、こ
の図８も、アナログ／ディジタル変換部７１１の後段に
デシメーションフィルタ７２１を有するオーバサンプリ
ング型アナログ／ディジタル変換器に関するもので、こ
の場合、デシメーションフィルタ７２１が、タップ係数
を設定するタップ係数設定手段７３１と、該タップ係数
設定手段７３１からのタップ係数と入力データとを用い
て畳み込み演算を施す畳み込み演算手段７４１とをそな
えるとともに、ゲイン誤差についての補正を行なうため
の補正値を設定する補正値設定手段７５１をそなえ、畳
み込み演算手段７４１が、遮断周波数を可変にすべく、
同じタップ係数または同じ入力データを用いて１回乃至
複数回続けて同じ畳み込み演算を行なう繰り返し畳み込
み演算を行なっては、上記のタップ係数または入力デー
タを変更して、上記の繰り返し畳み込み演算を施す処理
を繰り返し行なうように構成されるとともに、補正値設
定手段７５１からの補正値を受けてこの畳み込み演算手
段７４１内の乗算手段を用いてゲイン補正を行なうよう
に構成されたディジタルフィルタとして構成されている
（請求項１１）。

【００２７】

【作用】まず、図１に示す第１の発明にかかるディジタ
ルフィルタでは、畳み込み演算手段２２が、上記１組だ
けのタップ係数を使用して、同じタップ係数または同じ
入力データを用いて１回乃至複数回続けて同じ畳み込み
演算を行なう繰り返し畳み込み演算を行なっては、上記
のタップ係数または入力データを変更して、上記の繰り
返し畳み込み演算を施す処理を繰り返し行なうことによ
り、遮断周波数を可変にする（請求項１）。

【００２８】また、この場合、ポインタ手段によって、
１組のタップ係数のなかの要素を順次あるいは該要素を
間引きながら、畳み込み演算手段２２へ供給するよう制
御してもよい（請求項２）。さらに、タップ係数設定手
段２１に、選択しうる最低の遮断周波数を実現しうる数
のタップ係数を１組だけ設定してもよい（請求項３）。

【００２９】図２に示す第２の発明にかかるディジタル
フィルタでは、畳み込み演算手段３２が、補正値設定手
段３３からの補正値を受けて畳み込み演算手段３２内の
乗算手段を用いてゲイン補正を行なう（請求項４）。そ
して、このとき、畳み込み演算手段３２においては、乗
算手段３４で、タップ係数設定手段３１からのタップ係
数と入力データとに乗算演算を施し、加算手段３５で、
乗算手段３４での乗算結果を累積情報に加算し、更に蓄
積手段３６で、加算手段３５での加算結果を累積情報と
して蓄積することが行なわれるが、畳み込み演算手段３
２によって、ゲイン補正を行なうに際しては、第１セレ
クタ３７を通じて、補正値設定手段３３からの補正値を
選択して入力するとともに、第２セレクタ３８を通じ
て、ゼロ情報を加算手段３５へ供給する（請求項５）。

【００３０】また、図３に示す第３の発明にかかるディ
ジタルフィルタでは、第１ディジタルフィルタ部４１の
第１畳み込み演算手段４３で、同じタップ係数または同
じ入力データを用いて１回乃至複数回続けて同じ畳み込
み演算を行なう繰り返し畳み込み演算を行なっては、上
記の第１タップ係数または入力データを変更して、上記
の繰り返し畳み込み演算を施す処理を繰り返し行なうこ
とにより、遮断周波数を可変にする一方、第２ディジタ
ルフィルタ部４４の第２畳み込み演算手段４６が、補正
値設定手段４７からの補正値を受けて第２畳み込み演算
手段４６内の乗算手段を用いてゲイン補正を行なう（請
求項６）。

【００３１】さらに、図４に示す第４の発明にかかるデ
ィジタルフィルタでは、畳み込み演算手段５２は、遮断
周波数を可変にすべく、同じタップ係数または同じ入力
データを用いて１回乃至複数回続けて同じ畳み込み演算
を行なう繰り返し畳み込み演算を行なっては、上記のタ
ップ係数または入力データを変更して、上記の繰り返し
畳み込み演算を施す処理を繰り返し行なうとともに、補
正値設定手段５３からの補正値を受けて畳み込み演算手
段５２内の乗算手段を用いてゲイン補正を行なう（請求
項７）。

【００３２】また、図５に示す第５の発明にかかるオー
バサンプリング型アナログ／ディジタル変換器では、ア
ナログ／ディジタル変換部６１でアナログ／ディジタル
変換が施されたあと、デシメーションフィルタ６２で間
引き処理が施されるが、このとき、デシメーションフィ
ルタ６２の畳み込み演算手段６４で、遮断周波数を可変
にすべく、上記１組だけのタップ係数を使用し、同じタ
ップ係数または同じ入力データを用いて１回乃至複数回
続けて同じ畳み込み演算を行なう繰り返し畳み込み演算
を行なっては、上記のタップ係数または入力データを変
更して、上記の繰り返し畳み込み演算を施す処理を繰り
返し行なう（請求項８）。

【００３３】さらに、図６に示す第６の発明にかかるオ
ーバサンプリング型アナログ／ディジタル変換器でも、
アナログ／ディジタル変換部７１でアナログ／ディジタ
ル変換が施されたあと、デシメーションフィルタ７２で
間引き処理が施されるが、このとき、デシメーションフ
ィルタ７２の畳み込み演算手段７４が、補正値設定手段
７５からの補正値を受けて畳み込み演算手段７４内の乗
算手段を用いてゲイン補正を行なう（請求項９）。

【００３４】図７に示す第７の発明にかかるオーバサン
プリング型アナログ／ディジタル変換器でも、アナログ
／ディジタル変換部８１でアナログ／ディジタル変換が
施されたあと、デシメーションフィルタ８２で間引き処
理が施されるが、このとき、デシメーションフィルタ８
２における所望のデシメーションフィルタ部８３の第１
畳み込み演算手段８６が、遮断周波数を可変にすべく、
同じタップ係数または同じ入力データを用いて１回乃至
複数回続けて同じ畳み込み演算を行なう繰り返し畳み込
み演算を行なっては、上記の第１タップ係数または入力
データを変更して、上記の繰り返し畳み込み演算を施す
処理を繰り返し行なうとともに、上記所望のデシメーシ
ョンフィルタ部８３よりも後段のデシメーションフィル
タ部８４の第２畳み込み演算手段８８が、補正値設定手
段８９からの補正値を受けて第２ 畳み込み演算手段８８
内の乗算手段を用いてゲイン補正を行なう（請求項１
０）。

【００３５】図８に示す第８の発明にかかるオーバサン
プリング型アナログ／ディジタル変換器でも、アナログ
／ディジタル変換部７１１でアナログ／ディジタル変換
が施されたあと、デシメーションフィルタ７２１で間引
き処理が施されるが、このとき、デシメーションフィル
タ７２１における畳み込み演算手段７４１が、遮断周波
数を可変にすべく、同じタップ係数または同じ入力デー
タを用いて１回乃至複数回続けて同じ畳み込み演算を行
なう繰り返し畳み込み演算を行なっては、上記のタップ
係数または入力データを変更して、上記の繰り返し畳み
込み演算を施す処理を繰り返し行なうとともに、補正値
設定手段７５１からの補正値を受けて畳み込み演算手段
７４１内の乗算手段を用いてゲイン補正を行なう（請求
項１１）。

【００３６】

【実施例】以下、図面を参照して本発明の実施例を説明
する。さて、本実施例は、天然ガスや石油等の地下資源
の探査のためのデータを得るための地下資源探査データ
収集システムについてのものであるが、かかるシステム
では、図９に示すように、中央記録ユニット（ＣＲＵ）
９１に、ディジタルテレメトリケーブル９１Ａを介し
て、複数の遠隔ステーションユニット（ＲＳＵ）９２が
タンデム接続されている。

【００３７】ここで、中央記録ユニット９１は、信号処
理手段としてのＣＰＵやメモリあるいは入出力インタフ
ェース等を含んで構成され、ＣＰＵにて、各遠隔ステー
ションユニット９２からのディジタル収集データに適宜
の処理を施し、メモリに対しデータの記録処理を行なう
ものである。また、遠隔ステーションユニット９２は、
地中の振動を検出する複数のジオフォーン（Ｇ）９３か
らの検出信号（アナログ信号）について、Ａ／Ｄ変換処
理を施すもので、このため、各遠隔ステーションユニッ
ト９２は、図１０に示すように、アナログスイッチ９
５，アナログフィルタ９５Ａ，オーバサンプリング型Ａ
／Ｄ変換器９６，レジスタ９９−１〜９９−３，リファ
レンス電源１００等をそなえるほか、ＭＰＵ９２Ｍをそ
なえて構成されている。

【００３８】ここで、アナログスイッチ９５はレジスタ
９９−１からの切替命令によりジオフォーン９３からの
信号やリファレンス電源１００からの信号を選択的に出
力するものである。アナログフィルタ９５Ａはアンチエ
リアシング等のために設けられるフィルタである。

【００３９】オーバサンプリング型Ａ／Ｄ変換器９６
は、Ａ／Ｄ変換部（ΔΣ変調部）９７と、その後段にデ
シメーションフィルタ（間引きフィルタ、ローパスフィ
ルタ）９８とをそなえて構成されることにより、まず、
Ａ／Ｄ変換部９７で、オーバーサンプリング毎の振幅を
標本化して高い周波数でディジタル信号に変換してか
ら、デシメーションフィルタ９８にて、高い周波数成分
をカットすることにより、基本サンプリング周波数に相
当するレートのディジタルデータに変換することができ
るようになっている。

【００４０】なお、地下資源探査データ収集システムで
は、地表に振動を与えてその反射波の振動をジオフォー
ン９３で検出するため、検出信号のダイナミックレンジ
が広く、このようにダイナミックレンジの広いアナログ
信号をディジタル変換するには、このようなオーバサン
プリング型Ａ／Ｄ変換器が適しているから、このシステ
ムでは、オーバサンプリング型Ａ／Ｄ変換器をＡ／Ｄ変
換器として使用しているのである。

【００４１】ところで、この例では、タップ数を減らす
ために、デシメーションフィルタ８２を、図１１に示す
ように、３つのディジタルフィルタ１０１〜１０３で構
成している。なお、各ディジタルフィルタ１０１〜１０
３はＬＳＩ化されている。まず、第１ディジタルフィル
タ（第１デシメーションフィルタ部）１０１及び第３デ
ィジタルフィルタ（第３デシメーションフィルタ部）１
０３は間引き率即ち遮断周波数が固定のフィルタである
が、タップ数は第１ディジタルフィルタ１０１の方が第
３ディジタルフィルタ１０３より多い。

【００４２】また、第２ディジタルフィルタ（第２デシ
メーションフィルタ部）１０２は、間引き率即ち遮断周
波数を可変にしうるフィルタで、例えば４種類の間引き
ができるようになっている。なお、第２ディジタルフィ
ルタ１０２のタップ数は第１ディジタルフィルタ１０１
と同じである。さらに、第３ディジタルフィルタ１０２
は、Ａ／Ｄ変換部９７でのＡ／Ｄ変換に伴うゲイン誤差
を補正しうる機能を有している。

【００４３】まず、遮断周波数を可変にしうる第２ディ
ジタルフィルタ１０２について詳細に説明する。即ち、
この第２ディジタルフィルタ１０２は、図１２に示すよ
うに、８個の１クロックタイムのディレイ回路１−０〜
１−７，乗算器２，加算器３，アキュムレータ（蓄積手
段）４，マルチプレクサ５，６，係数ベクトル設定手段
（第１タップ係数設定手段）１０７，ポインタ手段１０
８，ゲート９等をそなえて構成されている。

【００４４】このような構成により、この第２ディジタ
ルフィルタ１０２では、ポインタ手段１０８がマルチプ
レクサ５，６に対し異なった制御信号Ｐ１，Ｐ２を出
し、これにより各マルチプレクサ５，６は、入力Ｘ
（ｉ）（ｉ＝０〜Ｎ）および対応する係数ベクトルＨ
（ｉ）を出力し、これらが乗算器２で掛け合わせられ、
この乗算結果とアキュムレータ４での累積情報とが加算
器３で加算され、その後は、アキュムレータ４で、加算
結果が累積情報として蓄積され、そして、上記の畳み込
み演算を９回繰り返すと、ゲート９が開かれて、出力Ｙ
（＝ΣＨ（ｉ）・Ｘ（ｉ））が出力されるのである。

【００４５】従って、この第２ディジタルフィルタ１０
２は、第１タップ係数設定手段（係数ベクトル設定手
段）１０７のほか、第１タップ係数設定手段１０７から
の１組 だけの係数ベクトル（第１タップ係数）Ｈ（ｉ）
と入力データＸ（ｉ）とを用いて畳み込み演算を施す第
１畳み込み演算手段１０９の機能を有していることにな
る。さらに、この実施例では、遮断周波数を可変にすべ
く、この第１畳み込み演算手段１０９が、１組だけのタ
ップ係数を使用することにより、異なった係数ベクトル
と同じ入力データを用いて１回乃至複数回続けて同じ畳
み込み演算を行なう繰り返し畳み込み演算を行なって
は、上記の係数ベクトル，入力データを変更して、上記
の繰り返し畳み込み演算を施す処理を繰り返し行なうよ
うに構成されている。

【００４６】すなわち、この場合、ポインタ手段１０８
が、１組のタップ係数のなかの要素を順次あるいはその
要素を間引きながら、畳み込み演算手段１０９へ供給す
るよう制御信号Ｐ１，Ｐ２を出力するように構成されて
いる。このため、ポインタ手段１０８が、図１３に示す
ように、２つのＮ進カウンタ１０８Ａ，１０８Ｃと２進
カウンタ１０８Ｂとをそなえて構成されている。

【００４７】まず、Ｎ進カウンタ１０８Ａには、間引き
数（遮断周波数情報）がセットされて、このカウンタ１
０８Ａから信号Ｐ０が出力されるとともに、Ｎ進カウン
タ１０８Ｃには、係数の数がセットされて、このカウン
タ１０８Ｃから係数ポインタ信号Ｐ２が出力されるよう
になっている。また、２進カウンタ１０８ＢはＮ進カウ
ンタ１０８Ａのキャリーをクロックとして受けてデータ
ポインタ信号Ｐ１を出力しうるようになっている。な
お、Ｎ進カウンタ１０８ＣのキャリーでＮ進カウンタ１
０８Ａ，２進カウンタ１０８Ｂがリセットされるように
なっている。

【００４８】これにより、信号Ｐ０は、クロックの立ち
上がりエッジでカウントアップし、キャリー０またはキ
ャリー２の立ち下がりエッジでクリアされ、信号Ｐ１
は、キャリー０の立ち下がりエッジでカウントアップ
し、キャリー２の立ち下がりエッジでクリアされ、信号
Ｐ２は、クロックの立ち下がりエッジでカウントアップ
し、キャリー２の立ち下がりエッジでクリアされるよう
になっている。

【００４９】ここで、このような構成のポインタ手段１
０８の出力例を係数タップ数が９の場合について示す
と、表１のようになる。

【００５０】

【表１】

【００５１】なお、この表１に示された遮断周波数ｆ
ｃ，２×ｆｃ，３×ｆｃ，４×ｆｃのフィルタ特性を示
すと、図１９（ａ）〜（ｄ）のようになる。また、この
表１にも示されている係数の間引きが１／２の場合のポ
インタ手段１０８における各所の信号タイムチャートを
示すと、図１６（ａ）〜（ｆ）のようになり、係数の間
引きが１／３の場合のポインタ手段１０８における各所
の信号タイムチャートを示すと、図１７（ａ）〜（ｆ）
のようになり、係数の間引きが１／４の場合のポインタ
手段１０８における各所の信号タイムチャートを示す
と、図１８（ａ）〜（ｆ）のようになる。

【００５２】従って、この第２ディジタルフィルタ１０
２において、間引きを行なわない場合の係数ベクトル出
力，マルチプレクサ出力（入力時系列データ）、出力ゲ
ートでのタイムチャートを示すと、図１４のようになる
一方、間引きを行なった場合（１／３に間引いた場合）
の係数ベクトル出力，マルチプレクサ出力（入力時系列
データ）、出力ゲートでのタイムチャートを示すと、図
１５のようになる。

【００５３】なお、間引きを行なわない場合の出力ゲー
ト９からの出力（第２ディジタルフィルタ１０２の出
力）Ｙは、 Ｙ＝Ｈ（０）×Ｘ（０）＋Ｈ（１）×Ｘ（１）＋・・＋
Ｈ（８）×Ｘ（８） となり、１／３間引きを行なった場合の出力ゲート９か
らの出力（第２ディジタルフィルタ１０２の出力）Ｙ
は、 Ｙ＝Ｘ（０）×〔Ｈ（０）＋Ｈ（１）＋Ｈ（２）〕 ＋Ｘ（１）×〔Ｈ（３）＋Ｈ（４）＋Ｈ（５）〕 ＋Ｘ（３）×〔Ｈ（６）＋Ｈ（７）＋Ｈ（８）〕 となる。

【００５４】これから、この第１畳み込み演算手段１０
９が、異なった係数ベクトルと同じ入力データを用いて
１回（間引きを行なわない場合）乃至複数回（間引きを
行なう場合）続けて同じ畳み込み演算を行なう繰り返し
畳み込み演算を行なっては、上記の係数ベクトル，入力
データを変更して、上記の繰り返し畳み込み演算を施す
処理を繰り返し行なっていることがわかる。そして、上
記のようにすることにより、遮断周波数を変えられるこ
とも分かる。

【００５５】なお、係数ベクトル設定手段１０７には、
選択しうる最低の遮断周波数ｆｃを実現しうる数（この
場合、９個）の１組だけの係数ベクトル（タップ係数）
が設定されていて、各遮断周波数２×ｆｃ，３×ｆｃ，
４×ｆｃ用として別個の係数ベクトル設定手段を有して
いるわけではない。これは、各遮断周波数ｆｃ，２×ｆ
ｃ，３×ｆｃ，４×ｆｃのフィルタ特性と係数ベクトル
との関係が、図１９（ａ）〜（ｄ），（ｅ）〜（ｈ）に
示すようになっている、即ち、最低の遮断周波数ｆｃ以
外の遮断周波数を有するフィルタ特性で必要とされる係
数ベクトルは、最低の遮断周波数ｆｃを有するフィルタ
特性で必要とされる係数ベクトルに包含されるという、
発明者の知見に基づくものである。すなわち、最低の遮
断周波数ｆｃを実現しうる数の係数ベクトルさえ用意し
ておけば、他の遮断周波数２×ｆｃ，３×ｆｃ，４×ｆ
ｃのフィルタ特性を実現できるのである。

【００５６】このようにして、係数ベクトルの共用化を
はかりながら、ポインタ手段１０８からの制御信号Ｐ
１，Ｐ２をマルチプレクサ５，６毎に異ならせるだけ
で、簡単に遮断周波数を変更することができ、これによ
り、簡素な構成で遮断周波数可変型ディジタルフィルタ
を製作できる。このように簡素な構成のため、ＬＳＩ化
も容易となる。そして、ＬＳＩ化することにより、これ
をディジタルシグナルプロセッサで構成する場合に比
べ、ダウンサイジング化におおいに寄与することにな
る。

【００５７】また、ＬＳＩによりディジタルＦＩＲフィ
ルタを構成する場合に、フィルタバンク，まるめ回路，
制御回路の削減や簡略化によるゲート数の減少が可能と
なると共に、結果として設計の効率化も図れるのであ
る。また、係数の間引き方法として、隣り合った係数を
足し合わせて使用する（例えば１／３間引きの場合は３
ずつ足し合わせて新しい係数ベクトルを生成する）こと
で、情報の欠落を防止しているので、遮断周波数を変更
しても、ダイナミックレンジの劣化を招くことがない
〔図２０（ａ），（ｂ）参照〕。

【００５８】なお、上記のように係数の間引き方法とし
て、隣り合った係数を足し合わせて使用する（例えば１
／３間引きの場合は３ずつ足し合わせて新しい係数ベク
トルを生成する）ことで情報の欠落を防止すれば、遮断
周波数を変更しても、ダイナミックレンジの劣化を招か
ないが、遮断周波数を変更することにより、ダイナミッ
クレンジの劣化を招来する〔図２３（ａ），（ｂ）参
照〕ことを許容するのであれば、次の手法でもよい。

【００５９】すなわち、遮断周波数を変更する場合は、
係数ベクトルを間引き、この係数ベクトルの間引きによ
って生じた空き時間も休まずに同じ畳み込み演算を繰り
返し結果に足し込むようにする。この場合の第２ディジ
タルフィルタ１０２の構成は、図１２に示すものと同様
の構成になり、ポインタ手段１０８からの信号Ｐ１，Ｐ
２の進め方を変更するだけで対応できる。

【００６０】ここで、この場合のポインタ手段１０８の
出力例を係数タップ数が９の場合について示すと、表２
のようになる。

【００６１】

【表２】

【００６２】なお、この表２に示された遮断周波数ｆ
ｃ，２×ｆｃ，３×ｆｃ，４×ｆｃのフィルタ特性を示
すと、図２４（ａ）〜（ｄ）のようになる。この場合、
第２ディジタルフィルタ１０２において、間引きを行な
わない場合の係数ベクトル出力，マルチプレクサ出力
（入力時系列データ）、出力ゲート出力のタイムチャー
トを示すと、図２１のようになる一方、間引きを行なっ
た場合（１／３に間引いた場合）の係数ベクトル出力，
マルチプレクサ出力（入力時系列データ）、出力ゲート
出力のタイムチャートを示すと、図２２のようになる。

【００６３】なお、間引きを行なわない場合の出力ゲー
ト９からの出力（第２ディジタルフィルタ１０２の出
力）Ｙは、 Ｙ＝Ｈ（０）×Ｘ（０）＋Ｈ（１）×Ｘ（１）＋・・＋
Ｈ（８）×Ｘ（８） となり、１／３間引きを行なった場合の出力ゲート９か
らの出力（第２ディジタルフィルタ１０２の出力）Ｙ
は、 Ｙ＝３×〔Ｈ（０）×Ｘ（０）＋Ｈ（３）×Ｘ（１）＋
Ｈ（６）×Ｘ（２）〕 となる。

【００６４】これから、この第１畳み込み演算手段１０
９が、同じ係数ベクトルと同じ入力データを用いて１回
（間引きを行なわない場合）乃至複数回（間引きを行な
う場合）続けて同じ畳み込み演算を行なう繰り返し畳み
込み演算を行なっては、上記の係数ベクトル，入力デー
タを変更して、上記の繰り返し畳み込み演算を施す処理
を繰り返し行なっていることがわかる。そして、上記の
ようにすることにより、遮断周波数を変えられることも
分かる。

【００６５】なお、この場合も、係数ベクトル設定手段
１０７には、選択しうる最低の遮断周波数ｆｃを実現し
うる数（この場合、９個）の１組だけの係数ベクトル
（タップ係数）が設定されていて、各遮断周波数２×ｆ
ｃ，３×ｆｃ，４×ｆｃ用として別個の係数ベクトル設
定手段を有しているわけではない。これも、各遮断周波
数ｆｃ，２×ｆｃ，３×ｆｃ，４×ｆｃのフィルタ特性
と係数ベクトルとの関係が、図１９（ａ）〜（ｄ），
（ｅ）〜（ｈ）に示すようになっている、即ち、最低の
遮断周波数ｆｃ以外の遮断周波数を有するフィルタ特性
で必要とされる係数ベクトルは、最低の遮断周波数ｆｃ
を有するフィルタ特性で必要とされる係数ベクトルに包
含されるという、発明者の知見に起因している。すなわ
ち、この場合も、最低の遮断周波数ｆｃを実現しうる数
の係数ベクトルさえ用意しておけば、他の遮断周波数２
×ｆｃ，３×ｆｃ，４×ｆｃのフィルタ特性を実現でき
るのである。

【００６６】このようにしても、係数ベクトルの共用化
をはかりながら、ポインタ手段１０８からの制御信号Ｐ
１，Ｐ２をマルチプレクサ５，６毎に異ならせるだけ
で、簡単に遮断周波数を変更することができ、これによ
り、簡素な構成で遮断周波数可変型ディジタルフィルタ
を製作でき、やはり簡素な構成のため、ＬＳＩ化も容易
となる。また、ＬＳＩによりディジタルＦＩＲフィルタ
を構成する場合に、フィルタバンク，まるめ回路，制御
回路の削減や簡略化によるゲート数の減少が可能となる
と共に、結果として設計の効率化も図れるのである。

【００６７】なお、この場合、最低の遮断周波数の整数
倍（２，３，４倍）の遮断周波数を有する複数の遮断周
波数を選択しうるように設定しているが、この場合、最
低の遮断周波数を実現しうるタップ係数の数は、各遮断
周波数を最低の遮断周波数で割った値（２，３，４）の
最小公倍数（１２）で割り切れる数（１２の倍数）にす
れば、誤差の少ないフィルタリング処理が可能になる。

【００６８】また、上記のように係数の間引き方法とし
て、隣り合った係数を足し合わせて使用する（例えば１
／３間引きの場合は３ずつ足し合わせて新しい係数ベク
トルを生成する）ことや、係数ベクトルを間引き、この
係数ベクトルの間引きによって生じた空き時間も休まず
に同じ畳み込み演算を繰り返し結果に足し込むようにす
る（係数を間引いて、１／（間引き率）倍する）ことの
ほか、次の手法でもよい。

【００６９】すなわち、遮断周波数を変更する場合は、
係数ベクトルを間引くだけにする。この場合の第２ディ
ジタルフィルタ１０２の構成も、図１２に示すものと同
様の構成になり、ポインタ手段１０８からの信号Ｐ１，
Ｐ２の進め方を変更するだけで対応できる。なお、この
場合の遮断周波数ｆｃ，２×ｆｃ，３×ｆｃ，４×ｆｃ
のフィルタ特性を示すと、図２５（ａ）〜（ｄ）のよう
になる。

【００７０】また、間引きを行なわない場合の出力ゲー
ト９からの出力（第２ディジタルフィルタ１０２の出
力）Ｙは、 Ｙ＝Ｈ（０）×Ｘ（０）＋Ｈ（１）×Ｘ（１）＋・・＋
Ｈ（８）×Ｘ（８） となり、例えば１／３間引きを行なった場合の出力ゲー
ト９からの出力（第２ディジタルフィルタ１０２の出
力）Ｙは、 Ｙ＝〔Ｈ（０）×Ｘ（０）＋Ｈ（３）×Ｘ（１）＋Ｈ
（６）×Ｘ（２）〕 となる。

【００７１】これから、この第１畳み込み演算手段１０
９が、同じ係数ベクトルと同じ入力データを用いて１回
（間引きを行なわない場合）乃至複数回（間引きを行な
う場合）続けて同じ畳み込み演算を行なう繰り返し畳み
込み演算を行なっては、上記の係数ベクトル，入力デー
タを変更して、上記の繰り返し畳み込み演算を施す処理
を繰り返し行なっていることがわかる。そして、上記の
ようにすることにより、遮断周波数を変えられることも
分かる。

【００７２】なお、この場合も、係数ベクトル設定手段
１０７には、選択しうる最低の遮断周波数ｆｃを実現し
うる数（この場合、９個）の１組だけの係数ベクトル
（タップ係数）が設定されていて、各遮断周波数２×ｆ
ｃ，３×ｆｃ，４×ｆｃ用として別個の係数ベクトル設
定手段を有しているわけではない。これも、各遮断周波
数ｆｃ，２×ｆｃ，３×ｆｃ，４×ｆｃのフィルタ特性
と係数ベクトルとの関係が、図２５（ａ）〜（ｄ），
（ｅ）〜（ｈ）に示すようになっている、即ち、最低の
遮断周波数ｆｃ以外の遮断周波数を有するフィルタ特性
で必要とされる係数ベクトルは、最低の遮断周波数ｆｃ
を有するフィルタ特性で必要とされる係数ベクトルに包
含されるという、発明者の知見に起因している。すなわ
ち、この場合も、最低の遮断周波数ｆｃを実現しうる数
の係数ベクトルさえ用意しておけば、他の遮断周波数２
×ｆｃ，３×ｆｃ，４×ｆｃのフィルタ特性を実現でき
るのである。

【００７３】このようにしても、係数ベクトルの共用化
をはかりながら、ポインタ手段１０８からの制御信号Ｐ
１，Ｐ２をマルチプレクサ５，６毎に異ならせるだけ
で、簡単に遮断周波数を変更することができ、これによ
り、簡素な構成で遮断周波数可変型ディジタルフィルタ
を製作でき、やはり簡素な構成のため、ＬＳＩ化も容易
となる。また、ＬＳＩによりディジタルＦＩＲフィルタ
を構成する場合に、フィルタバンク，まるめ回路，制御
回路の削減や簡略化によるゲート数の減少が可能となる
と共に、結果として設計の効率化も図れるのである。

【００７４】なお、この場合も、最低の遮断周波数の整
数倍（２，３，４倍）の遮断周波数を有する複数の遮断
周波数を選択しうるように設定しているが、この場合、
最低の遮断周波数を実現しうるタップ係数の数は、各遮
断周波数を最低の遮断周波数で割った値（２，３，４）
の最小公倍数（１２）で割り切れる数（１２の倍数）に
すれば、誤差の少ないフィルタリング処理が可能にな
る。

【００７５】次に、Ａ／Ｄ変換に伴うゲイン誤差を補正
しうる第３ディジタルフィルタ１０３について詳細に説
明する。即ち、この第３ディジタルフィルタ１０３は、
図２６に示すように、係数ベクトルを設定する係数ベク
トル設定手段７００，Ａ／Ｄ変換に伴うゲイン誤差につ
いての補正を行なうための補正値を設定する補正値設定
用レジスタ（補正値設定手段）１１１，係数ベクトル設
定手段７００からの１組だけの係数ベクトル（タップ係
数）と入力データとに乗算演算を施す乗算器（乗算手
段）２００，乗算器２００での乗算結果を累積情報に加
算する加算器（加算手段）３００と、この加算器３００
での加算結果を累積情報として蓄積するアキュムレータ
（蓄積手段）４００とをそなえて構成されるとともに、
その他に、３つセレクタ１１２，１１３，１１４をそな
えている。そして、この第３ディジタルフィルタ１０３
もＬＳＩ化されている。

【００７６】ここで、セレクタ（第１セレクタ）１１２
は、係数ベクトル設定手段７００からの１組だけのタッ
プ係数または補正値設定用レジスタ１１１からの補正値
を選択的に乗算器２００へ出力するもので、セレクタ１
１３は、入力データまたはアキュムレアタ４００からの
出力を選択的に乗算器２００へ出力するもので、セレク
タ（第２セレクタ）１１４は、セレクタ１１２で係数ベ
クトルを選択しているときはアキュムレータ４００での
累積結果を加算器３００へ供給するとともに、セレクタ
１１２で補正値を選択すると、ゼロ情報を加算器３００
へ供給するものである。

【００７７】従って、この第３ディジタルフィルタ１０
３は、１組だけの係数ベクトル（第２タップ係数）を設
定する係数ベクトル設定手段（第２タップ係数設定手
段）７００と、この係数ベクトル設定手段（第２タップ
係数設定手段）７００からの１組だけの係数ベクトル
（第２タップ係数）と入力データとを用いて畳み込み演
算を施す第２畳み込み演算手段８００と、Ａ／Ｄ変換部
９７によるＡ／Ｄ変換に伴うゲイン誤差についての補正
を行なうための補正値を設定する補正値設定用レジスタ
（補正値設定手段）１１１とをそなえ、第２畳み込み演
算手段８００が、補正値設定手段１１１からの補正値を
受けて第２畳み込み演算手段８００内の乗算器２００を
用いてゲイン補正を行なうように構成されていることに
なる。

【００７８】なお、補正値設定用レジスタ１１１への補
正値の設定は、遠隔ステーションユニット９２内のＭＰ
Ｕからレジスタ９９−２を通じて補正値を送ることによ
り行なわれる。次に、この補正値収集要領について、図
２８，図２９を用いて説明する。まず、サンプリング動
作は図２８に示すような手順で行なわれる。すなわち、
サンプル・レートを設定してから、キャリブレーション
を行なったあと、サンプリング・データを収集するので
ある（ステップＡ１〜Ａ３）。

【００７９】そして、キャリブレーションの要領は図２
９に示す手順で行なわれる。すなわち、補正値を１．０
に相当する値に設定してから（ステップＢ１）、ＭＰＵ
は、キャリブレート指令をレジスタ９９−１に対して送
ると、アナログスイッチ９５がリファレンス電源１００
側に切り替わり、これにより、Ａ／Ｄ変換部９７にリフ
ァレンス電源１００からの＋フルスケール電圧（Ｉ１）
と−フルスケール電圧（Ｉ２）とが供給される。これに
より、フルスケール電圧印可時のデータをレジスタ９９
−３を介してＭＰＵが収集する（ステップＢ２〜Ｂ
５）。

【００８０】そして、ＭＰＵは収集したデータに基づい
て、ゲイン誤差補正値を算出し（ステップＢ６）、この
ようにして求められた補正値をレジスタ９９−２を通じ
て補正値設定用レジスタ１１１へ送り、この補正値設定
用レジスタ１１１に補正値を設定する（ステップＢ
７）。すなわち、まず、補正値設定用レジスタ１１１の
値（補正ＲＥＧの初期値）は、補正を行なわないような
値（１０進表現で１．０になる）にしておき、次いで、
フィルタの入力に任意の２値（通常は＋フルスケールと
−フルスケール。ここではＩ１，Ｉ２とする）を入力
し、フィルタ処理されて出力される。その時のそれぞれ
の値をＯ１，Ｏ２とすると、 （Ｉ２−Ｉ１）／（Ｏ２−Ｏ１） ・・・ を予め求め、補正値として補正設定用レジスタ１１１に
格納するのである。

【００８１】その後は、オーバサンプリング型Ａ／Ｄ変
換器９６で、Ａ／Ｄ変換及びフィルタリングを始める
と、タップ数Ｎの場合、Ｎ回の演算までは従来のディジ
タルフィルタと同様の演算を行ない、Ｎ＋１回目で、Ｎ
回目までの演算結果とゲイン補正値との乗算を行なう。
このとき、乗算結果とアキュムレータ４００内のデータ
との加算は行なわない。即ち、乗算結果とゼロとの加算
を行なう。このようにして、タップ数Ｎの場合、Ｎ回の
積和と１回の乗算にてフィルタ処理及びゲイン補正が終
了する。このときの各所の状態を表すタイムチャートを
示すと、図３０（ａ）〜（ｅ）のようになる。

【００８２】なお、この第３ディジタルフィルタ１０３
の信号ブロック図の形で示すと、図２７のようになる。
この図２７において、１２１は１クロックタイムのディ
レー回路、１２２は係数ベクトル乗算器、１２３は加算
器、１２４は補正値乗算器である。この図２７から第３
ディジタルフィルタ１０３では、ゲイン補正時に、図中
の乗算器１２２及び加算器１２３は全て共通で使用でき
ることがわかる。そして、これは、見かけ上、フィルタ
のタップ数を１つ増やしたことになるが、１つ増えた、
いわば最終タップの計算の際に、それまでの積和の値と
補正値との乗算を行なわせていることになるのである。

【００８３】また、本実施例では、ディジタルフィルタ
内の乗算器２００を使用して補正演算を行なうが、その
一例として補正値を８ビットとし、８ビット×８ビット
の演算を行なう乗算器を使用するものとすると、もし乗
算器２００として非負数用のものを使用しているのであ
れば、８ビットの補正値を、図３１（ａ）のように、補
正値の最上位ビットを整数部とする固定少数点と考え
る。この時、補正を行なうデータと補正値との乗算結果
は、少数点の位置が７ビット左にシフトされて得られ
る。

【００８４】また、乗算器２００として２の補数用のも
のを使用しているのであれば、８ビットの補正値を、図
３１（ｂ）のように、補正値の最上位ビットを「０」と
し、次のビットが整数部となる固定少数点と考える。こ
の時、補正を行なうデータと補正値との乗算結果は、少
数点の位置が６ビット左にシフトされて得られる。どち
らの場合でも、８ビット補正値は、０以上２未満の数値
となる。これらの数値の例を、式の値，式の逆数の
値，式の逆数の値の２ビット表現として、表３に示
す。

【００８５】

【表３】

【００８６】以上のような補正値を使用し、上記の図２
６，図２７に示した構成にすると、フィルタ処理を行な
った後、ゲイン補正の演算にディジタルフィルタ内の乗
算器を用いることができる。そのため、ゲイン補正がデ
ィジタルフィルタ内で行なうことができ、デイジタルフ
ィルタ外部に特別な回路を設ける必要がなくなる。これ
により、従来のように除算器とは異なり、乗算器による
補正で可能とし、更には補正のための乗算をディジタル
フィルタ内の乗算器にて行なうことにより、ゲイン補正
機能を備えるディジタルフィルタを実現することがで
き、ゲイン補正のための外部回路が不要になったのであ
る。また、ＬＳＩ化も容易となる。

【００８７】上述の構成により、ジオフォーン９３から
の検出信号（アナログ信号）は、遠隔ステーションユニ
ット９２でＡ／Ｄ変換されて、更に中央記録ユニット９
１に送られ、この中央記録ユニット９１にて、各遠隔ス
テーションユニット９２からのディジタル収集データに
適宜の処理を施して、メモリに対しデータの記録処理が
行なわれる。

【００８８】そして、遠隔ステーションユニット９２で
は、そのオーバサンプリング型Ａ／Ｄ変換器９６におけ
るＡ／Ｄ変換部９７でＡ／Ｄ変換が施されたあと、デシ
メーションフィルタ９８で間引き処理が施されるが、こ
のとき、デシメーションフィルタ９８における第２ディ
ジタルフィルタ部１０２の第１畳み込み演算手段１０９
が、遮断周波数を可変にすべく、１組だけのタップ係数
を使用することにより、同じタップ係数または同じ入力
データを用いて１回乃至複数回続けて同じ畳み込み演算
を行なう繰り返し畳み込み演算を行なっては、上記の係
数ベクトル（第１タップ係数）または入力データを変更
して、上記の繰り返し畳み込み演算を施す処理を繰り返
し行なうとともに、第２ディジタルフィルタ部１０２よ
りも後段の第３ディジタルフィルタ部１０３の第２畳み
込み演算手段８００が、補正値設定用レジスタ１１１か
らの補正値を受けて第２畳み込み演算手段８００内の乗
算器２００を用いてゲイン補正を行なう。

【００８９】そして、第２ディジタルフィルタ部１０２
において、遮断周波数を変更するに際しては、係数ベク
トルの共用化をはかりながら、ポインタ手段１０８から
の制御信号Ｐ１，Ｐ２をマルチプレクサ５，６毎に異な
らせるだけでよいので、これにより、簡素な構成で遮断
周波数可変型ディジタルフィルタを製作でき、更に簡素
な構成のため、ＬＳＩ化も容易となって、ＬＳＩ化する
ことにより、これをディジタルシグナルプロセッサで構
成する場合に比べ、ダウンサイジング化におおいに寄与
することになる。すなわち、ＬＳＩによりディジタルＦ
ＩＲフィルタを構成する場合に、フィルタバンク，まる
め回路，制御回路の削減や簡略化によるゲート数の減少
が可能となると共に、結果として設計の効率化が図れる
のである。

【００９０】また、本実施例では、従来のゲイン補正値
を改良して乗算器による補正を可能とし、更に補正のた
めの乗算を、ディジタルフィルタ内の乗算器にて行なう
ことにより、ゲイン補正機能を備えるディジタルフィル
タを実現することができ、これによりゲイン補正の外部
回路が不要になったのである。なお、上記の実施例で
は、オーバサンプリング型Ａ／Ｄ変換器のデシメーショ
ンフィルタ９８に、本発明にかかる遮断周波数可変機能
とゲイン補正機能とを有する例を示したが、その他、次
のような実施の態様が可能である。

【００９１】（１）デシメーションフィルタ９８におけ
る第２ディジタルフィルタ部１０２にのみ、本発明にか
かる係数ベクトルを共用化して遮断周波数を可変にする
機能を付与し（その構成は図１２参照）、第３ディジタ
ルフィルタ部１０３は、従来のゲイン補正機能をもつも
の（ゲイン補正の外部回路として除算器を持つもの：図
３７の構成のもの参照）とする。このようにすれば、少
なくとも、係数ベクトルを共用化して遮断周波数を可変
にする機能を付与した効果（構成の簡素化，容易なＬＳ
Ｉ化，ダウンサイジング化等）が得られる。

【００９２】（２）デシメーションフィルタ９８におけ
る第３ディジタルフィルタ部１０３にのみ、本発明にか
かるフィルタ内の乗算手段を使用したゲイン補正機能を
付与し（その構成は図２６，２７参照）、第２ディジタ
ルフィルタ部１０２は、従来通り、個々の遮断周波数毎
に係数ベクトルデータを保持し、遮断周波数変更時には
対応する係数ベクトルデータを使用するもの（図３５参
照）とする。このようにすれば、少なくとも、フィルタ
内の乗算手段を使用したゲイン補正機能を付与した効果
（外部回路が不要になる等）が得られる。

【００９３】また、上記の実施例では、オーバサンプリ
ング型Ａ／Ｄ変換器のデシメーションフィルタ９８を複
数のディジタルフィルタ１０１〜１０３に分割して構成
し、そのうちの第２ディジタルフィルタ１０２に、本発
明にかかる遮断周波数可変機能を付与し、第３ディジタ
ルフィルタ１０３に本発明にかかるゲイン補正機能を付
与した例を示したが、その他、タップ数等の増加を問題
にしなければ、デシメーションフィルタ９８を単一のデ
ィジタルフィルタで構成し、このディジタルフィルタ
に、本発明にかかる遮断周波数可変機能及びゲイン補正
機能を付与してもよい。この場合の構成例は、図３２の
ようになる。すなわち、この場合、デシメーションフィ
ルタ９８が、１組だけの係数ベクトル（タップ係数）を
設定する係数ベクトル設定手段（タップ係数設定手段）
７０１と、係数ベクトル設定手段７０１からの係数ベク
トルと入力データとを用いて畳み込み演算を施すべく、
乗算器２０１，加算器３０１，アキュムレータ４０１，
セレクタ１１２Ａ，１１３Ａ，１１４Ａ等からなる畳み
込み演算手段８０１とをそなえるとともに、Ａ／Ｄ変換
に伴うゲイン誤差についての補正を行なうための補正値
を設定する補正値設定手段１１１Ａをそなえ、畳み込み
演算手段８０１が、遮断周波数を可変にすべく、上記１
組だけのタップ係数を使用することにより、同じタップ
係数または同じ入力データを用いて１回乃至複数回続け
て同じ畳み込み演算を行なう繰り返し畳み込み演算を行
なっては、上記のタップ係数または入力データを変更し
て、上記の繰り返し畳み込み演算を施す処理を繰り返し
行なうように構成されるとともに、補正値設定手段１１
１Ａからの補正値を受けて畳み込み演算手段８０１内の
乗算器２０１を用いてゲイン補正を行なうように構成さ
れているのである。これにより、係数ベクトルを共用化
して遮断周波数を可変にする機能を付与した効果（構成
の簡素化，容易なＬＳＩ化，ダウンサイジング化等）が
得られるとともに、フィルタ内の乗算手段を使用したゲ
イン補正機能を付与を付与した効果（外部回路が不要に
なる等）が得られる。

【００９４】また、本発明は、上記の実施例のようにオ
ーバサンプリング型Ａ／Ｄ変換器のデシメーションフィ
ルタに使用されるディジタルフィルタに、本発明にかか
る遮断周波数可変機能やゲイン補正機能を付与するほ
か、その他の用途に使用されるディジタルフィルタに、
本発明にかかる遮断周波数可変機能やゲイン補正機能を
付与してもよい。この場合、そのディジタルフィルタに
は、係数ベクトルを共用化して遮断周波数を可変にする
機能だけでもよく、フィルタ内の乗算手段を使用してゲ
イン補正を行なう機能だけでもよく、勿論の１つのディ
ジタルフィルタに、上記の両機能を付与してもよい。な
お、ディジタルフィルタに、フィルタ内の乗算手段を使
用してゲイン補正を行なう機能を付与するものに関して
は、ＦＩＲ型ディジタルフィルタのほかに、ＩＩＲ型デ
ィジタルフィルタにも適用することができる。

【００９５】ディジタルフィルタに、係数ベクトルを共
用化して遮断周波数を可変にする機能だけを付加した場
合の構成例は、図１２のようになり、このようにすれ
ば、構成の簡素化，容易なＬＳＩ化，ダウンサイジング
化等の効果が得られる。また、ディジタルフィルタに、
フィルタ内の乗算手段を使用してゲイン補正を行なう機
能を付加した場合の構成例は、図２６，２７のようにな
り、このようにすれば、外部回路が不要になる等の効果
が得られる。

【００９６】さらに、ディジタルフィルタに、上記の両
機能を付与した場合の構成例は、図３２のようになり、
このようにすれば、構成の簡素化，容易なＬＳＩ化，ダ
ウンサイジング化等の効果が得られるほか、外部回路が
不要になる等の効果が得られる。

【００９７】

【発明の効果】以上詳述したように、本発明のディジタ
ルフィルタ（請求項１）によれば、タップ係数を１組だ
け設定するタップ係数設定手段と、該タップ係数設定手
段からの１組だけのタップ係数と入力データとを用いて
畳み込み演算を施す畳み込み演算手段とをそなえ、遮断
周波数を可変にすべく、この１組だけのタップ係数を使
用することにより、該畳み込み演算手段が、同じタップ
係数または同じ入力データを用いて１回乃至複数回続け
て同じ畳み込み演算を行なう繰り返し畳み込み演算を行
なっては、上記のタップ係数または入力データを変更し
て、上記の繰り返し畳み込み演算を施す処理を繰り返し
行なうことにより、タップ係数を共用化して遮断周波数
を可変にする機能が付加された構成となっているので、
簡素な構成で、簡単に遮断周波数を変更することがで
き、これにより、簡素な構成の遮断周波数可変型ディジ
タルフィルタを製作できき、更にＬＳＩ化も容易とな
る。そして、ＬＳＩ化することにより、ダウンサイジン
グ化におおいに寄与する利点がある。

【００９８】また、上記１組のタップ係数のなかの要素
を順次あるいは該要素を間引きながら、該畳み込み演算
手段へ供給するよう制御するポインタ手段が設けられて
いるので（請求項２）、タップ係数の共用化をはかりな
がら、ポインタ手段からの制御信号をタップ係数取り出
し用または入力データ取り出し用のものとで異ならせる
だけで、簡単に遮断周波数を変更することができ、これ
により、簡素な構成で遮断周波数可変型ディジタルフィ
ルタを製作でき、更にはＬＳＩ化も容易となり、ダウン
サイジング化におおいに寄与する。

【００９９】さらに、タップ係数設定手段には、選択し
うる最低の遮断周波数を実現しうる数のタップ係数が１
組だけ設定されているので（請求項３）、タップ係数の
共用化を確実に行なえる利点がある。また、請求項４記
載のディジタルフィルタでは、アナログ／ディジタル変
換に伴うゲイン誤差についての補正を要する装置に使用
するディジタルフィルタにおいて、タップ係数を設定す
るタップ係数設定手段と、該タップ係数設定手段からの
タップ係数と入力データとを用いて畳み込み演算を施す
畳み込み演算手段とをそなえるとともに、該ゲイン誤差
についての補正を行なうための補正値を設定する補正値
設定手段をそなえ、該畳み込み演算手段が、該補正値設
定手段からの補正値を受けて該畳み込み演算手段内の乗
算手段を用いてゲイン補正を行なうことにより、フィル
タ内の乗算手段を使用してゲイン補正を行なう機能が付
加された構成となっているので、ゲイン補正機能を備え
るディジタルフィルタを実現することができ、これによ
りゲイン補正のための外部回路が不要になり、また、Ｌ
ＳＩ化も容易となる利点がある。

【０１００】そして、この場合、該畳み込み演算手段
が、該タップ係数設定手段からのタップ係数と入力デー
タとに乗算演算を施す乗算手段と、該乗算手段での乗算
結果を累積情報に加算する加算手段と、該加算手段での
加算結果を累積情報として蓄積する蓄積手段とをそなえ
て構成されるとともに、該タップ係数設定手段からのタ
ップ係数または該補正値設定手段からの補正値を選択的
に該乗算手段へ出力する第１セレクタと、該第１セレク
タで該タップ係数を選択しているときは該累積手段での
累積結果を該加算手段へ供給するとともに、該第１セレ
クタで該補正値を選択すると、ゼロ情報を該加算手段へ
供給する第２セレクタとをそなえて構成されているので
（請求項５）、ゲイン補正機能を内部で簡単に確実に構
成できる利点がある。

【０１０１】さらに請求項６記載の本発明のディジタル
フィルタでは、タップ係数を共用化して遮断周波数を可
変にする機能を備えた第１ディジタルフィルタ部を有す
るとともに、フィルタにある畳み込み演算手段内の乗算
手段を使用してゲイン補正を行なう機能を備えた第２デ
ィジタルフィルタ部が該第１ディジタルフィルタ部の後
段に設けられているので、タップ数を増加させることな
く、構成の簡素化，容易なＬＳＩ化，ダウンサイジング
化等の効果が得られるとともに、外部回路が不要になる
等の効果が得られる。

【０１０２】請求項７記載の本発明のディジタルフィル
タでは、畳み込み演算手段が、タップ係数を共用化して
遮断周波数を可変にする機能と、フィルタにある畳み込
み演算手段内の乗算手段を使用してゲイン補正を行なう
機能とを備えているので、構成の簡素化，容易なＬＳＩ
化，ダウンサイジング化等の効果が得られるとともに、
外部回路が不要になる等の効果が得られる。

【０１０３】さらに、請求項８記載のオーバサンプリン
グ型アナログ／ディジタル変換器によれば、アナログ／
ディジタル変換部の後段にデシメーションフィルタを有
するオーバサンプリング型アナログ／ディジタル変換器
において、該デシメーションフィルタが、１組だけのタ
ップ係数を共用化して遮断周波数を可変にする機能をそ
なえているので、オーバサンプリング型アナログ／ディ
ジタル変換器において、構成の簡素化，容易なＬＳＩ
化，ダウンサイジング化等の効果が得られる。

【０１０４】また、請求項９記載のオーバサンプリング
型アナログ／ディジタル変換器によれば、アナログ／デ
ィジタル変換部の後段にデシメーションフィルタを有す
るオーバサンプリング型アナログ／ディジタル変換器に
おいて、デシメーションフィルタが、フィルタにある畳
み込み演算手段内の乗算手段を使用してゲイン補正を行
なう機能を備えているので、オーバサンプリング型アナ
ログ／ディジタル変換器において、外部回路が不要にな
って、ＬＳＩ化が容易になる等の効果がある。

【０１０５】さらに、請求項１０記載のオーバサンプリ
ング型アナログ／ディジタル変換器によれば、アナログ
／ディジタル変換部の後段にデシメーションフィルタを
有するオーバサンプリング型アナログ／ディジタル変換
器において、デシメーションフィルタが、複数のデシメ
ーションフィルタ部をそなえて構成され、これらのデシ
メーションフィルタ部のうちの所望のデシメーションフ
ィルタ部が、タップ係数を共用化して遮断周波数を可変
にする機能をそなえたディジタルフィルタとして構成さ
れるとともに、上記所望のデシメーションフィルタ部よ
りも後段のデシメーションフィルタ部が、フィルタにあ
る畳み込み演算手段内の乗算手段を使用してゲイン補正
を行なう機能を備えたディジタルフィルタとして構成さ
れているので、オーバサンプリング型アナログ／ディジ
タル変換器において、タップ数の増加を招くことなく、
構成の簡素化，容易なＬＳＩ化，ダウンサイジング化等
の効果が得られるとともに、外部回路が不要になる等の
効果が得られる。

【０１０６】また、請求項１１記載の本発明のディジタ
ルフィルタを用いたオーバサンプリング型アナログ／デ
ィジタル変換器では、アナログ／ディジタル変換部の後
段にデシメーションフィルタを有するオーバサンプリン
グ型アナログ／ディジタル変換器において、該デシメー
ションフィルタが、タップ係数を共用化して遮断周波数
を可変にする機能及びフィルタにある畳み込み演算手段
内の乗算手段を使用してゲイン補正を行なう機能を備え
たディジタルフィルタとして構成されているので、オー
バサンプリング型アナログ／ディジタル変換器におい
て、構成の簡素化，容易なＬＳＩ化，ダウンサイジング
化等の効果が得られるとともに、外部回路が不要になる
等の効果が得られる。

【図面の簡単な説明】

【図１】第１の発明の原理ブロック図である。

【図２】第２の発明の原理ブロック図である。

【図３】第３の発明の原理ブロック図である。

【図４】第４の発明の原理ブロック図である。

【図５】第５の発明の原理ブロック図である。

【図６】第６の発明の原理ブロック図である。

【図７】第７の発明の原理ブロック図である。

【図８】第８の発明の原理ブロック図である。

【図９】地下資源探査データ収集システムのブロック図
である。

【図１０】本発明の一実施例としてのオーバサンプリン
グ型Ａ／Ｄ変換器を使用している遠隔ステーションユニ
ットの要部を示すブロック図である。

【図１１】本発明の一実施例としてのオーバサンプリン
グ型Ａ／Ｄ変換器のデシメーションフィルタの概略構成
を示すブロック図である。

【図１２】本発明の一実施例としてのデシメーションフ
ィルタの要部構成を示すブロック図である。

【図１３】ポインタ手段のブロック図である。

【図１４】本発明の一実施例の作用を説明するためのタ
イムチャートである。

【図１５】本発明の一実施例の作用を説明するためのタ
イムチャートである。

【図１６】本発明の一実施例の作用を説明するためのタ
イムチャートである。

【図１７】本発明の一実施例の作用を説明するためのタ
イムチャートである。

【図１８】本発明の一実施例の作用を説明するためのタ
イムチャートである。

【図１９】係数ベクトルと周波数特性とを説明するため
の図である。

【図２０】基本周波数特性と係数間引き後の特性とを比
較して示す図である。

【図２１】本発明の一実施例の作用を説明するためのタ
イムチャートである。

【図２２】本発明の一実施例の作用を説明するためのタ
イムチャートである。

【図２３】基本周波数特性と係数間引き後の特性とを比
較して示す図である。

【図２４】係数ベクトルと周波数特性とを説明するため
の図である。

【図２５】係数ベクトルと周波数特性とを説明するため
の図である。

【図２６】本発明の一実施例としてのデシメーションフ
ィルタの他の要部構成を示すブロック図である。

【図２７】本発明の一実施例としてのデシメーションフ
ィルタの他の要部構成の信号ブロック図である。

【図２８】本発明の一実施例の作用を説明するためのフ
ローチャートである。

【図２９】本発明の一実施例の作用を説明するためのフ
ローチャートである。

【図３０】本発明の一実施例の作用を説明するためのタ
イムチャートである。

【図３１】補正値のビット並びを説明する図である。

【図３２】本発明の一実施例としてのデシメーションフ
ィルタの更に他の要部構成を示すブロック図である。

【図３３】ＦＩＲ型ディジタルフィルタのモデル図であ
る。

【図３４】ＦＩＲ型ディジタルフィルタのブロック図で
ある。

【図３５】ＦＩＲ型ディジタルフィルタの他の例を示す
ブロック図である。

【図３６】デシーメーションの例を説明するブロック図
である。

【図３７】ゲイン補正のための構成例を示すブロック図
である。

【符号の説明】

１−０〜１−（Ｎ−１） ディレイ回路 ２，２−０〜２−Ｎ 乗算器 ３，３′ 加算器 ４ アキュムレータ（蓄積手段） ５，６ マルチプレクサ ７ 係数ベクトル設定手段 ７−１，７−Ｎ フィルタバンク ８ ポインタ手段 ９ ゲート １０−１，１０−２，１０−Ｎ ハーフバンドフィルタ １１−１，１１−２，１１−Ｎ デシメータ ２１ タップ係数設定手段 ２２ 畳み込み演算手段 ３１ タップ係数設定手段 ３２ 畳み込み演算手段 ３３ 補正値設定手段 ３４ 乗算手段 ３５ 加算手段 ３６ 蓄積手段 ３７ 第１セレクタ ３８ 第２セレクタ ４１ 第１ディジタルフィルタ部 ４２ 第１タップ係数設定手段 ４３ 第１畳み込み演算手段 ４４ 第２ディジタルフィルタ部 ４５ 第２タップ係数設定手段 ４６ 第２畳み込み演算手段 ４７ 補正値設定手段 ５１ タップ係数設定手段 ５２ 畳み込み演算手段 ５３ 補正値設定手段 ６１ アナログ／ディジタル変換部 ６２ デシメーションフィルタ ６３ タップ係数設定手段 ６４ 畳み込み演算手段 ７１ アナログ／ディジタル変換部 ７２ デシメーションフィルタ ７３ タップ係数設定手段 ７４ 畳み込み演算手段 ７５ 補正値設定手段 ８１ アナログ／ディジタル変換部 ８２ デシメーションフィルタ ８３，８４ デシメーションフィルタ部 ８５ 第１タップ係数設定手段 ８６ 第１畳み込み演算手段 ８７ 第２タップ係数設定手段 ８８ 第２畳み込み演算手段 ８９ 補正値設定手段 ９１ 中央記録ユニット（ＣＲＵ） ９１Ａ ディジタルテレメトリケーブル ９１Ｍ ＭＰＵ ９２ 遠隔ステーションユニット（ＲＳＵ） ９３ ジオフォーン（Ｇ） ９５ アナログスイッチ ９５Ａ アナログフィルタ ９６ オーバサンプリング型Ａ／Ｄ変換器 ９７ Ａ／Ｄ変換部（ΔΣ変調部） ９８ デシメーションフィルタ ９９−１〜９９−３ レジスタ １００ リファレンス電源 １０１〜１０３ ディジタルフィルタ １０７ 係数ベクトル設定手段（第１タップ係数設定手
段） １０８ ポインタ手段 １０８Ａ，１０８Ｃ Ｎ進カウンタ １０８Ｂ ２進カウンタ １０９ 第１畳み込み演算手段 １１１，１１１Ａ 補正値設定用レジスタ（補正値設定
手段） １１２〜１１４，１１２Ａ〜１１４Ａ セレクタ １２１ ディレー回路 １２２ 係数ベクトル乗算器 １２３ 加算器 １２４ 補正値乗算器 ２００，２０１ 乗算器（乗算手段） ３００，３０１ 加算器（加算手段） ４００，４０１ アキュムレータ（蓄積手段） ７００，７０１ 係数ベクトル設定手段 ７１１ Ａ／Ｄ変換部 ７２１ デシメーションフィルタ ７３１ タップ係数設定手段 ７４１ 畳み込み演算手段 ７５１ 補正値設定手段 ８００，８０１ 第２畳み込み演算手段

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０３Ｍ 1/12 Ｈ０３Ｍ 1/12 Ａ 3/02 3/02 (56)参考文献 特開 平５−299973（ＪＰ，Ａ) 特開 平５−211620（ＪＰ，Ａ) 特開 平５−183385（ＪＰ，Ａ) 特開 平５−90897（ＪＰ，Ａ) 特開 平２−298125（ＪＰ，Ａ) 特開 平１−319320（ＪＰ，Ａ) 特開 昭64−86620（ＪＰ，Ａ) 特開 昭64−58126（ＪＰ，Ａ) 特開 昭63−256018（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03H 17/00 - 17/08 H03M 1/00 - 3/04

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】 タップ係数を１組だけ設定するタップ係
   数設定手段と、該タップ係数設定手段からの１組だけの
   タップ係数と入力データとを用いて畳み込み演算を施す
   畳み込み演算手段とをそなえ、 遮断周波数を可変にすべく、該畳み込み演算手段が、こ
   の１組だけのタップ係数を使用することにより、同じタ
   ップ係数または同じ入力データを用いて１回乃至複数回
   続けて同じ畳み込み演算を行なう繰り返し畳み込み演算
   を行なっては、上記のタップ係数または入力データを変
   更して、上記の繰り返し畳み込み演算を施す処理を繰り
   返し行なうように構成されていることを特徴とする、デ
   ィジタルフィルタ。
2. 【請求項２】 上記１組のタップ係数のなかの要素を順
   次あるいは該要素を間引きながら、該畳み込み演算手段
   へ供給するよう制御するポインタ手段が設けられている
   ことを特徴とする、請求項１記載のディジタルフィル
   タ。
3. 【請求項３】 該タップ係数設定手段には、選択しうる
   最低の遮断周波数を実現しうる数のタップ係数が１組だ
   け設定されていることを特徴とする、請求項１記載のデ
   ィジタルフィルタ。
4. 【請求項４】 アナログ／ディジタル変換に伴うゲイン
   誤差についての補正を要する装置に使用するディジタル
   フィルタにおいて、 タップ係数を設定するタップ係数設定手段と、該タップ
   係数設定手段からのタップ係数と入力データとを用いて
   畳み込み演算を施す畳み込み演算手段とをそなえるとと
   もに、 該ゲイン誤差についての補正を行なうための補正値を設
   定する補正値設定手段をそなえ、 該畳み込み演算手段が、該補正値設定手段からの補正値
   を受けて該畳み込み演算手段内の乗算手段を用いてゲイ
   ン補正を行なうように構成されていることを特徴とす
   る、ディジタルフィルタ。
5. 【請求項５】 該畳み込み演算手段が、 該タップ係数設定手段からのタップ係数と入力データと
   に乗算演算を施す乗算手段と、該乗算手段での乗算結果
   を累積情報に加算する加算手段と、該加算手段での加算
   結果を累積情報として蓄積する蓄積手段とをそなえて構
   成されるとともに、 該タップ係数設定手段からのタップ係数または該補正値
   設定手段からの補正値を選択的に該乗算手段へ出力する
   第１セレクタと、 該第１セレクタで該タップ係数を選択しているときは該
   累積手段での累積結果を該加算手段へ供給するととも
   に、該第１セレクタで該補正値を選択すると、ゼロ情報
   を該加算手段へ供給する第２セレクタとをそなえて構成
   されていることを特徴とする、請求項４記載のディジタ
   ルフィルタ。
6. 【請求項６】 第１タップ係数を設定する第１タップ係
   数設定手段と、該第１タップ係数設定手段からの第１タ
   ップ係数と入力データとを用いて畳み込み演算を施す第
   １畳み込み演算手段とをそなえ、遮断周波数を可変にす
   べく、該第１畳み込み演算手段が、同じタップ係数また
   は同じ入力データを用いて１回乃至複数回続けて同じ畳
   み込み演算を行なう繰り返し畳み込み演算を行なって
   は、上記の第１タップ係数または入力データを変更し
   て、上記の繰り返し畳み込み演算を施す処理を繰り返し
   行なうように構成された第１ディジタルフィルタ部を有
   するとともに、 第２タップ係数を設定する第２タップ係数設定手段と、
   該第２タップ係数設定手段からの第２タップ係数と入力
   データとを用いて畳み込み演算を施す第２畳み込み演算
   手段とをそなえるとともに、ゲイン誤差についての補正
   を行なうための補正値を設定する補正値設定手段をそな
   え、該第２畳み込み演算手段が、該補正値設定手段から
   の補正値を受けて該第２畳み込み演算手段内の乗算手段
   を用いてゲイン補正を行なうように構成された第２ディ
   ジタルフィルタ部が該第１ディジタルフィルタ部の後段
   に設けられていることを特徴とする、ディジタルフィル
   タ。
7. 【請求項７】 タップ係数を設定するタップ係数設定手
   段と、該タップ係数設定手段からのタップ係数と入力デ
   ータとを用いて畳み込み演算を施す畳み込み演算手段と
   をそなえるとともに、 ゲイン誤差についての補正を行なうための補正値を設定
   する補正値設定手段をそなえ、 該畳み込み演算手段が、 遮断周波数を可変にすべく、同じタップ係数または同じ
   入力データを用いて１回乃至複数回続けて同じ畳み込み
   演算を行なう繰り返し畳み込み演算を行なっては、上記
   のタップ係数または入力データを変更して、上記の繰り
   返し畳み込み演算を施す処理を繰り返し行なうように構
   成されるとともに、 該補正値設定手段からの補正値を受けて該畳み込み演算
   手段内の乗算手段を用いてゲイン補正を行なうように構
   成されていることを特徴とする、ディジタルフィルタ。
8. 【請求項８】 アナログ／ディジタル変換部の後段にデ
   シメーションフィルタを有するオーバサンプリング型ア
   ナログ／ディジタル変換器において、 該デシメーションフィルタが、 タップ係数を１組だけ設定するタップ係数設定手段と、
   該タップ係数設定手段からの１組だけのタップ係数と入
   力データとを用いて畳み込み演算を施す畳み込み演算手
   段とをそなえ、遮断周波数を可変にすべく、該畳み込み
   演算手段が、この１組だけのタップ係数を使用すること
   により、同じタップ係数または同じ入力データを用いて
   １回乃至複数回続けて同じ畳み込み演算を行なう繰り返
   し畳み込み演算を行なっては、上記のタップ係数または
   入力データを変更して、上記の繰り返し畳み込み演算を
   施す処理を繰り返し行なうように構成されたディジタル
   フィルタとして構成されていることを特徴とする、ディ
   ジタルフィルタを用いたオーバサンプリング型アナログ
   ／ディジタル変換器。
9. 【請求項９】 アナログ／ディジタル変換部の後段にデ
   シメーションフィルタを有するオーバサンプリング型ア
   ナログ／ディジタル変換器において、 該デシメーションフィルタが、 タップ係数を設定するタップ係数設定手段と、該タップ
   係数設定手段からのタップ係数と入力データとを用いて
   畳み込み演算を施す畳み込み演算手段と、該アナログ／
   ディジタル変換部によるアナログ／ディジタル変換に伴
   うゲイン誤差についての補正を行なうための補正値を設
   定する補正値設定手段とをそなえ、該畳み込み演算手段
   が、該補正値設定手段からの補正値を受けて該畳み込み
   演算手段内の乗算手段を用いてゲイン補正を行なうよう
   に構成されたディジタルフィルタとして構成されている
   ことを特徴とする、ディジタルフィルタを用いたオーバ
   サンプリング型アナログ／ディジタル変換器。
10. 【請求項１０】 アナログ／ディジタル変換部の後段に
    デシメーションフィルタを有するオーバサンプリング型
    アナログ／ディジタル変換器において、 該デシメーションフィルタが、複数のデシメーションフ
    ィルタ部をそなえて構成され、 これらのデシメーションフィルタ部のうちの所望のデシ
    メーションフィルタ部が、 第１タップ係数を設定する第１タップ係数設定手段と、
    該第１タップ係数設定手段からの第１タップ係数と入力
    データとを用いて畳み込み演算を施す第１畳み込み演算
    手段とをそなえ、遮断周波数を可変にすべく、該第１畳
    み込み演算手段が、同じタップ係数または同じ入力デー
    タを用いて１回乃至複数回続けて同じ畳み込み演算を行
    なう繰り返し畳み込み演算を行なっては、上記の第１タ
    ップ係数または入力データを変更して、上記の繰り返し
    畳み込み演算を施す処理を繰り返し行なうように構成さ
    れたディジタルフィルタとして構成されるとともに、 上記所望のデシメーションフィルタ部よりも後段のデシ
    メーションフィルタ部が、 第２タップ係数を設定する第２タップ係数設定手段と、
    該第２タップ係数設定手段からの第２タップ係数と入力
    データとを用いて畳み込み演算を施す第２畳み込み演算
    手段と、該アナログ／ディジタル変換部によるアナログ
    ／ディジタル変換に伴うゲイン誤差についての補正を行
    なうための補正値を設定する補正値設定手段とをそな
    え、該第２畳み込み演算手段が、該補正値設定手段から
    の補正値を受けて該第２畳み込み演算手段内の乗算手段
    を用いてゲイン補正を行なうように構成されたディジタ
    ルフィルタとして構成されていることを特徴とする、デ
    ィジタルフィルタを用いたオーバサンプリング型アナロ
    グ／ディジタル変換器。
11. 【請求項１１】 アナログ／ディジタル変換部の後段に
    デシメーションフィルタを有するオーバサンプリング型
    アナログ／ディジタル変換器において、 該デシメーションフィルタが、タップ係数を設定するタ
    ップ係数設定手段と、該タップ係数設定手段からのタッ
    プ係数と入力データとを用いて畳み込み演算を施す畳み
    込み演算手段とをそなえるとともに、ゲイン誤差につい
    ての補正を行なうための補正値を設定する補正値設定手
    段をそなえ、該畳み込み演算手段が、遮断周波数を可変
    にすべく、同じタップ係数または同じ入力データを用い
    て１回乃至複数回続けて同じ畳み込み演算を行なう繰り
    返し畳み込み演算を行なっては、上記のタップ係数また
    は入力データを変更して、上記の繰り返し畳み込み演算
    を施す処理を繰り返し行なうように構成されるととも
    に、該補正値設定手段からの補正値を受けて該畳み込み
    演算手段内の乗算手段を用いてゲイン補正を行なうよう
    に構成されたディジタルフィルタとして構成されている
    ことを特徴とする、ディジタルフィルタを用いたオーバ
    サンプリング型アナログ／ディジタル変換器。