JPS5966224A - 積分形ａ／ｄ及びｄ／ａコンバ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、アナログ信号をディジ□タル信号に変換す
るＡ／Ｄ：ｒｙｚ（−夕とこ６入逆にディジタル信弁を
アナログ信号に変換すΣＤ／Ａコシバータとの何れとし
ても動作できる積亦形入／′ｂ及びＤ／Ａコンバータに
関する。　　　“：“「脅景技薪とその問題点」　　′
□　　・　　□□′ｍ１分形□λ／Ｄ　’１　ｙ　”バ
ークは、折）返しひすみを防止するた込めアン−エリア
シングフィル“タトシンプルスイレチ及び：邊う−積分
器から構成され□る帰還崩讐ンプルホールに一路と定電
流１と：比較−と仁の比較−の出力に上す、□所定期間
、クムシ〉ＩＦ’；Ｆン卜する？イジ〉ル回路部とを備
えている。

また、積分形Ｄ／Ａコンバータは、人力ディ・メタル信
号を電流スイッチのコントロール徊号に変換する□ディ
ジタル回路部と、との電流スイツ≠を介された定電流１
ｒ：積分するミラー積分回路と、こめミラー積４回路の
出力をＥ）ＡＭ　＜（パル艮振幅変調）：信号に変換す
るアバ”−チャスイッチと、この□ｐ＝楡号：を電圧に
変換する電流・電圧変換回路と、ζの出力を補間するた
めの出方フィルタとを備えている。

これらの積□分形ＡンＤコンバータと積分形Ｄ／Ａコン
バータとの各々□のナチログ回路部め各回１路は、□機
能が異なって諭ると共慨、信、号の流れが逆であ。

るため、別々のハードウェアとさ□れるのが普通であっ
た。また、アンチェリアシングフィルタ及び出力フィル
タは、主□として高□次″Ｊチェビシェフフィルタの構
成とされるために、高価であシ、かがるフィルタｔ２個
必要どすることは、□大幅なコストアップを招いていた
。　　″　　　　□Ａ／Ｄコンバータ及□びＴ３／：Ａ
コンバータ全必要とする装置のひとつとしで、回転ヘッ
ド形のデイジタヤビデオ信号記録再、生−置カ８知られ
そ：いる。

このディジタルビデオ信□号記１再壺装置では、回転ヘ
ッドを用いるので、ディジタぶビデオ信号の記録と再生
とを同時に行なうこと□ができ藩１い。したがって、Ａ
／Ｄコンバータ及びＤ／Ａコンバータを同時に動作させ
る必要がない。

「発明の目的」 この発明は、積分形Ａ／Ｄコンバータ及び積分形Ｄ／Ａ
コンバータのアナログ回路部を共通の構１１１ 成とすると共に、ローパスフィルタも兼用し、口□゛１
」□＝ｒｌ長：、　）の構成の積分形Ａ／Ｄ及びＤ／Ａ
・・バ１、、−・−の、実現を目的とするものである・
　　。

□丁発明の概要」 この発明は、まず、Ａ／Ｄ変換及びＤ／Ａ変換に対して
共通の積分器を用意し、Ａ／Ｄ変換の場合、アナログ信
号及び定電流出力を積分するサンプルホニルド回路とし
て構成し、Ｄ’／Ａ変換の場合、定電流出力の積分器と
して構成し、１・第２に、Ａ／Ｄ変換及びＤ／Ａ変換に
対して共通の電流・電圧変換器を用意し、Ａ／Ｄ変換の
場合、アナログ入力の変換□器として動作し、Ｄ／Ａ変
換あｉ合、積分出力の変換器として動作するよう□に構
成□し、第３に、Ａ′／Ｄ変換及びＤ／Ａ変換に対して
共通のローパスフィルタを用意し、上述の電流・電圧変
換器の出力に接続することによＬ　Ａ／Ｄ変換の場合、
アンチェリアシングフィルタとして動作し、Ｄ／Ａ変換
の場合に出力フィルタとして動作するように構成したも
のである。

「実施例」 以下、この発明の一実施例について図面を参照して説明
する。第１に）におい不、１は、アナログ入力停号瀘供
給される入力端子を示し、この入力端子１が抵抗２及び
入力スイッチＳ工を介して電流・電圧変換回路４に供給
される。この電流＝電圧変換回路４は、帰還抵抗５が接
続された演算増幅器から構成され、そのゲインは、抵抗
、２疎び５の比で定まる。入力スイッチＳ１は、端子３
からのモード切替パルスによって制御され、Ａ／Ｄ弯換
モードでオンし、Ｄ／Ａ変換変換モードアオフスルた、
６は、ミラー積分アンプ、！示し、演算増幅器の帰還路
にコンデンサＴが挿ろされた構成とされる。このコンデ
ンサ７と並列に放！スイッチミが接続される。この放電
スインｆｓ２は、端子ｑからのコントロールパルスで制
御”ｇｔＬ、／に／Ｉ）変換モードでは、常にオフして
いる。声た、ミラー積分アンプ６の入力にサンプ、ルス
イッチｓ３が接続されている。このサンプルスイッチＳ
ｓは、端子９からのサンプリングパルスで制御され、Ａ
／Ｄ変換モードにおいてサンプリングパルス−千って人
力アナログ電圧をサンプリングし、一方、Ｄ／Ａ変換モ
ードにおいては、常に接地側に接続される。

また、１０は、Ｉ。なる定電流を発生する定電流源を示
し、ミラー積分アンプ６０人力と定電流源１０との間に
電流スイッチＳ４が挿入されている。

この電流スイッチＳ４は、スイッチＳ５を介されたコン
）ｅ＝−ルパルスによって制御され、所定のタイミング
でオンする。また、電流会電圧変換回路４の出力がロー
パスフィルタ１１を介してアナ四、グ出力端子１２に取
ル出されると共に、抵抗１３を介してサンプルスイッチ
９・３に供給される。この抵抗１３及びサンプルスイッ
チＳ３＋７）間とミラー積分アンノロの出力端子との間
に抵抗１４が挿入されてＣる。　　　　　　□ また、ミラー積分アンゾロの出力端子が抵抗１５とアパ
ーチャスイッチｓ６とを介して電流−電圧変換回路４の
入力端子に接続される。このナシや一チャスイッチＳ６
は、端子１６がらのコシトロール、パルスによって制・
御され：るアナログス□イッチである。Ａ７Ｄ□変換モ
□−ドでは、アパーチャスイッチＳ６がオフし％　Ｄ／
Ａ変換モードでは、積分出力電圧のうちの正しいＤ／Ａ
変換値のみを抜き取、るように、所定、の、期間にオン
する。・・　　　　。

また、ミツ−積分アンプ、６の出力がレベル比救器１Ｔ
に供給され、ｏ■と比較され、その比較聞方がタイミン
グコント四＝ル回□路１日に供給される。このタイミン
グコントロール回路１８は、比較出力によって各ロジッ
ク部を＝ント、ロールスルものである。タイミングコン
トロール回路１８から、電流スイッチｓ４に対す・るコ
ントロールパルスとカウンタ１９に対するカウントイネ
ーブル信号とが発生する。カラン漣１９には、りｉツク
発生回路２３からの！スター夛ロックがスイッチ９７を
介して供給され、カウントイネ−プル信号で規定される
所定の期間、マスタークロックがカウントされる。この
カウンタ１９０カウントデータが２ツｆ２０によりて保
持される。また、このラッチ２０からのパラレルデータ
がシフトレジスタ２１によってシリアルデータに変換さ
れ、ディジタル入力端子２・２に取力出□される。−同
どして、功つンタ・１Ｅ）、、）ツ＋２０及びシフトレ
ジスタ２１は、８ビグトのものとされる。

２４Ｕ、１クー□ド８１ビツトのディジタル大刀が供給
されるディジタル入力端子でＦる工□シリアルデータの
ディジタル入力社、８ビツトのシフ・トレジスタ２５に
よってパラレルデータに変換され、このパラレルデータ
がラッ升２６によりて保持される。ラッチ２６の出力が
所定□のタイミングでカウンタ２１にプリセットされる
。このカウグク□ＯＫは、Ｘインチｓ７を介されたマス
タークロックが供給され、プリセット終了後にカウンタ
２７がマスタークロックの力・シフトを開始する蒜この
カウンタ２Ｔのキャリー出方がスイン−ｆ　Ｓｓｔ介し
て電流スイッチＳ４のコントロールパルスとされる。

また、各ロジック部をコントロールする・ためのタイミ
ングコントロール回路２日が設けられている。

上述のこの見切の一実施例について説明する＝Ａ／Ｄ変
換モードでは、人力スイッチｓ１がオンし、放電スイッ
チＳ２及びアバ−チャスイッチ９が常時オフする。また
、スイ：ｌＳ／′チＳ、がタイミングコントロール回路
１Ｂの出力ｆｔ選選択シススイッチ７がマユ、−、、ラ
ンをカラ７ｆｉ１”９に供給讐る状ｉと起る。　・　　
、′・　　　　　　　　　　　　　　　・へ力端子１か
らめア外ログ父カは、抵抗２を介されるこ店で電流信号
に□変換されて□艇ち、人力スイッチ８１を介して電流
・電圧夏挟回蕗：４に供給され、再び電圧信号に戻さ五
る。どれは、人力スイッチＳ８を電流信号で通過し１口
：二一ぐ哀う４λｊ１１１１ ン周波数）以上の周凝数□成分□が除去され、モ□巨タ
ー出力とし喧゛アナログ出カー子１′２′に取り出され
ると共に、抵抗１３により電流信萼と虐れて・′Ｔｈ／
ゾルスイッチＳ８に供給きれる。端子９からの誉ンゾリ
ングパルスは、第２図Ａに示すｊうに、Ｔ１の期＋ｍ　
■（（高）レベルとなり　ｓ　Ｔｚめ期間Ｌ□（低）レ
ベルとなるものであ之。このサンプリンンパルスは、マ
スタークロックを分周すふことで形成される。

サンプリングパルスのＨレベルの区間において。

ザゾプルスイレチＳｔ介□してミラー１分デ″ンプ６に
アナログ入力１流が供給されると共に、電流スイッチＳ
、がオフする。□したがって、との区間で□：は、アナ
ログ入力電流：がサンプルされて積分璃□れ番。

また、′チンプリング只ルスのＬレベルの区間″に卦い
ソ、サンプルスイッチｓ３がオフＬ％ｇ流スイッチＳ４
がオン□となり、アナログ入力１流と逆極性の爺電流Ｉ
ｏが積分される。したがうて、ミラー積分アンゾロの抽
芥出□力＊昆練、第２図Ｂに示１子もめとなる。　・″
　　　　　　　　　　　□　　　　　・ミラー積分アン
ゾロの出力電圧がし□゛ベル□比較□器１７におい七〇
ｖと比較されることにより、第２図ＧＫ示す比較出力が
尭年する。ゼして、タイ老ｙ　ｙ　ｂントロール向路１
８では、サンプリング〉ぐルスの立下ｂエツジから比較
出力め立上シエシ身までのＴ３の区間、Ｈレベルとなる
第２図りに示すカウントイネーブル信号が形成され為。

どのカウントイネーブル信号によって、Ｔ３の区間、′
カクンタ・１９がマスターフ、四ツクをカウントする。

、このカウントデータがア、ｆｐグ入力に対す、るＡ、
／Ｄ変換データとなり、ラッチ２０：にょシラッチされ
た後、シフトレジスタ２１によ１ｐシリア、ルデータに
変換されてディジタル出力端子２２に取シ出される。上
述の区間Ｔ３の長さは、アナログ人力電圧に比例したも
のとなシ、これをマスタークロックでカウントすること
により、Ａ／Ｄ変換がなされる。

また、Ｄ／Ａ変換モードでは、入力スイッチｓ１がオフ
し、サンプルスイッチｓ３が接地側となり、放電スイッ
チＳ２及びアパーチャスイッチｓ６が所定の区間でオン
とされる。スイッチＳ、及び海は、図示の状態から変化
し、マスタークロックをカラ／り２１に供給し、このカ
ウンタ２７の出力によって電流スイッチＳ４が制御され
る。　　　□ディジタル入力端子２４からの入力データ
と同期して第３図Ａに示すワードクロックが形成される
。また、第３図Ｂに、入力データが示されておシ、この
入力データがシフトレジスタ２５によりパラレルデータ
に変換され、ワードクロックの立下９工、ツジでラッチ
、２．６にラッチされる。・このワードクロックの立下
・クエツジから１４の区間、Ｈレベルと、なる第３図Ｃ
に示すコントロールパルスが形成され、これが端子・８
に供給され、放電スイッチＳ２がオンとされ、１ワ一ド
区間前の入力データによる積分電荷が放電される。この
Ｔ４の区間では、電流スイッチＳ４及びアパーチャスイ
ッチＳ６がオフである。これと同時に、ラッチ２６から
８ビツトの入力データがカウンタ２Ｔにプリセットされ
る。

この区間Ｔ４の後から、カウンタ２１がマスタークロッ
クのカウントを開始する。この、力・クンタ２１は、カ
ウント数が２８　　に達すると、カウント動作を停止す
る。このカウンタ２７から第３図りに示すように、カウ
ント動作を行なっている区間でＨレベルとなるキャリー
出力が発生する。図に示す場合は、入力ディジタルデー
タの８ビツトが全てＯの場合であって、このキャリー出
力のＨレベルの区間Ｔ５が最大の長さとなっている。こ
のキャリー出力のＨレベルの区間で、電流スイッチＳ４
がオンし、放電スイッチＳ２及びアパーチャスイッチＳ
６がオンする。

したがって、第３図Ｅに示す積分出力電圧がミラー積分
アンプ６から発生する。区、間Ｔ、の長さは、入力ディ
ジタルデータに対応１．たものと４シ、電流スイッチＳ
４がオフした後には、積分動作が、停止し、入力ディジ
タルデータに、対応、した一定レベルとなる。そして、
ワードクロック（第３図Ａ）がＨレベルの区間Ｔ６では
、放電スイッチｓ２及び電流スイッチＳ、がオフし、ア
パーチャづイッチｓ６がオン、となる。このアパーチャ
スイッチ、チ！１ｌｉｓｔ−通るために、抵抗１５によ
って電陣信号、に変換される。アパーチャスイッチＳ６
は、アパーチャ効果にょシ周波数特性が劣下すると４を
防止する。。

そして、アパーチャスイッチＳ６の出力に現れるＰＡＭ
信号が電流・電圧変換回路４（よシミ圧信号に変換され
、ローパスフィルタ１１にょシ補閲されてアナログ出力
端子１２に取シ出される。　　。

「発明の効果」 この発明に依れば、ミ２．−積分回路及び電流−電圧変
換回路からなるアナログ回路部をＡ／Ｄ変換及びＤ／Ａ
変換に共用しており、また、口、二パスフィルタも１両
者で共用しているので、興隆構成の大幅、な簡単化及び
コストダウンを−ることかできる。また、放電スイッチ
Ｓ２、サンプルスイッチＳ３及びアパーチャスイッチＳ
６の各々が本来の機能に加多て、Ａ／Ｄ変換モードとＤ
／Ａ：、、変、準モードとを切り替禾やだめのスイッチ
も兼ねて諭るので、千−ド切替の声めにのみ用いられる
ス、イツチを最少限とすることがでちる。　　　　、。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を禿、″１接続図、
第２図はこの発萌の一実施例のへ／Ｄ変換モードの動作
説明に用□いる波雫図、第、３図は、、午の発明の一実
施例のＤ／Ａ、変換モードの動作説明に用いる波形図で
ある。。 １−・・・・・・・・・・・アナログ入力端子、４・・
・・・・・・・・・・電流争電圧変換器、６・・・・・
・・・・・・・ミラー積分アンプ、１０・・・・・・・
・・・・・定電流源、１１・・・・・・・・・・−・ロ
ーパスフィルタ、１２・・・・・・・・・・・・アナロ
グ出力端子、１１・・・・・・・・・・・・レベル用較
器、Ｓｌ・・・・・・・・・・・・入力スイッチ、　Ｓ
２・・・・・・・・・・・・放電スイツチｓ　Ｓ３・・
・・・・・・間サンプルスイッチ、ｓ４・・・曲・・・
・・［ｆｆ１２　　　　　セイツチ、ｓ６・・・・・曲
・・・アパーチャスイッチ。 代理人　　杉　浦　正　知

Claims (1)

【特許請求の範囲】
1. Ａ／Ｄ変換モードに訃いてアナログ入力信号及び定電流
   を積分するサンゾルホールド回路として動作し、　り／
   Ａ変換モードにおいて上記定電流を積分する積分器とし
   て動作するミラー積分回路と、Ａ／Ｄ変換モ←ドにおい
   て上記アナログ入力信号に対して電流−電圧変換器とし
   て動作し、Ｄ／Ａ変換モードにおいて上記ミラー積分回
   路の積分出力に対する電流番電圧変換器とじ工挙作する
   電流・電圧変換回路と、Ａ／Ｄ変換モードにおいて上記
   電流争電圧変換回路の出力であるアナログ入力信号に対
   するアンｔエリアシイグフイク声として動作し、Ｄ／Ａ
   変換モードにおいて上記電流・写圧変換−蹄？串力！あ
   るＰＡＭ信号悼対する出力フィルタとして動作するロー
   パスフイ化夕と奪備えた積分形Ａ／Ｄ及びＤ／Ａコンバ
   ーぞ。：、、。