JPH01186019A - Ｄ／ａ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （Ｒ稟上の利用分野） 本発明は、Ｐ　ＣＭ　（Ｐｕｌｓｅ　Ｃｏｄｅ　Ｍｏｄ
ｕｌａｔｉｏｎ）信号をアナログ信号に変換するＤ／Ａ
変換装置に関する。

（従来の技術） ＰＣＭ信号をアナログ信号に変換するＤ／Ａ変換回路と
して、各種の方式が有るが、例えば抵抗ラダー型り／Ａ
変換回路が多く用いられているが、この抵抗ラダー型り
／Ａ変換回路は、供給されるＰＣＭ信号の各ビットの重
みに対応した電圧、または電流をアナログ信号チにより
開開され、アナログ信号に変換される。上記電圧、また
は電流を得るのに抵抗器が使用されるものである。

このような抵抗ラダー型り／Ａ変換回路の出力信号は、
大きいオーバーシュート、および標本化周波数の高調波
が含まれているので、これらを取り除くために、標本化
周波数の１７２のカットオフ周波数のローパスフィルタ
およびデイグリッチ回路が必要である。

従って、Ｄ／Ａ変換回路、ローパスフィルタおよびデイ
グリッヂ回路とでＤ／Ａ変換Ｓ置装構成し、その出力信
号波形は、第５図のようにステップ状になる。

（発明が解決しようとする課題） このように従来のＤ／Ａ変換装置による出力アナログ信
舅波形は、ステップ状に変化し、特性上からも、１４に
オーディオに用いる場合は、聴感上、および精神血住上
からも問題点とされていた。

また、例えば抵抗ラダー型Ｄ／Ａ変換回路を用いたＤ／
△変換装蕩は重み付＆′Ｊ誤差、特にＭＳ１３゜２Ｍ５
Ｂが変化した時の変換誤差が大きく、またＤ／Ａ変換装
置の分解能を上げようとすると、高価なビット数の多い
Ｄ／Ａ変換回路が必要である等の問題点があった。

更に、従来のＤ／Ａ変換装置は回路構成はローパスフィ
ルタおよびデイグリッヂ回路が必要である等の問題点も
あった。

（課題を解決するための手段） （１）発明は、上記課題を解決するために、供給された
Ｐ　ＣＭ　信号の１サンプリング１１間だけ遅延する「
迂回路と、この遅延回路の出力信号と前記ＰＣＭ信＞〕
との差信号を得る減９回路と、この減算回路の出力信号
をデジタル信号からアナログ信号に変換するＤ／Ａ変換
回路と、このＤ／Ａ変換回路の出力信号を積分する積分
回路とを備えたことを特徴とするＤ／Ａ変換装置を提供
する。

（２）本発明は、累積変換誤差を軽減するために、供給
されたＰＣＭ信号の１サンプリング期間だけ遅延する遅
延回路と、この遅延回路の出力信号と前記ＰＣＭ信号と
の差信号を得る減算回路と、この減算回路の出力信号を
デジタル信号からアナログ信号に変換する第１のＤ／Ａ
変換回路と、この第１のＤ／Ａ変換回路の出力信号を積
分する積分回路と、前記ＰＣＭ信号をアナログ信号に変
換する第２のＤ／△変換回路と、この第２のＤ／Ａ変換
回路の出力信号の低域成５）を通過させる第１のローパ
スフィルタと、前記積分回路の出力信号の低域成分を通
過させる第２のローパスフィルタと、第１および第２の
ローパスフィルタの出力信号の差分を前記積分回路へ供
給する比較回路とを備えたことを特徴とするＤ／へ変換
装置を提供する。

（３）本発明は、上記分解能の課題を解決するために、
供給されたＰＣＭ信号をオーバサンプリングＪるオーバ
リンプリングデジタルフィルタと、このオーバリンブリ
ングデジタルフィルタの出力信号を１リンブリング期間
だけ遅延する遅延回路と、この遅延回路の出力信号と前
記オーバリンプリングデジタルフィルタの出力信号との
差信号を得る減免回路と、この減算回路の出力信号をデ
ジタル化８からアナログ信号に変換するＤ／Δ変換回路
と、このＤ／Ａ変換回路の出力信号を積分する積分回路
とを（軸えたことを特徴とするＤ／Ａ変換装置を提供す
る。

（実／Ａ例） 第１図１ｊ木発明のＤ／へ変換装置の第１の実施例のブ
【」ツク系統図であり、１はデジタル信号（ＰＣＭ信号
）が供給される入力端子、この入力端ｊ″−１に供給さ
れたデジタル信号は減算回路２の一方の入力端子と入力
端子１に供給されたデジタル化８のり”ンプリング周波
数の１周期だけ信号をｉｌｉ延さける遅延回路３とにそ
れぞれ供給されている。

遅延回路３の出力信号は減算回路２の他方の入力端子に
供給されており、この減免回路２の出力信号はデジタル
信号からアナログ信号に変換するＤ／Ａ変換回路４、積
分回路５をシリアルに介し、出力端子６に供給されてい
る。

入力端子１に供給されたデジタル信号は、遅延回路３に
よりデジタル信号のサンプリング周波数の１周期だけ遅
延された信号と入力端子１に供給されたそのままのデジ
タル信号とを減算回路２で減算されることにより、１サ
ンプル前のデジタル信号との差分信号が連続して得られ
る。

この差分信号はＤ／Ａ変換回路４により差分のアナログ
信号に変換される。この差分のアナログ信号はステップ
状の波形であるが、積分回路５を通すことにより出力端
子６に第４図に図示されるような滑らかなアナログ信号
が得られる。

上記第１の実施例はＤ／Ａ変換回路４の誤差が累積する
ので、この累積誤差を除去するＤ／Ａ変換装置として、
上記第２の実施例が発明された。

第２図は本発明のＤ／Ａ変換装置の第２の実施例のブロ
ック系統図であり、第１図にＤ／Ａ変換回路７、ローパ
スフィルタ（ＬＰＦ）８．９、比較回路１０をイ」加し
たものであり、第１図と同一構成部分には同一符号を付
与して説明する。

入力端子１に供給されたデジタル信号はＤ／△変換回路
７、ローパスフィルタ８をシリアルに介して、比較回路
１０の一方の入力端子に供給されている。また、積分回
路５の出力信号は比較回路１０の他方の入力端子に供給
されており、比較回路１０の出力信号は積分回路５に供
給されている。

ここで、入力端子１に供給されたデジタル信号は、第１
の実施例で説明したように、減韓回路２、遅延回路３、
Ｄ／Ａ変換回路４、積分回路５により出力端子６にアナ
ログ信号が得られる。

一方、Ｄ／Ａ変換回路７により得られるアナログ信号は
、Ｄ／Ａ変換回路７で生じる誤差が累積していないので
、Ｄ／Ａ変換回路７により得られるアナログ信号を１５
準として、積分回路５より１９られるアナログ信号の誤
差を比較回路１０で冑て積分回路５にフィードバックを
して誤差を補正している。

また、ローパスフィルタ８．９を使用しているのは、誤
差が生じ易い低域のみを補正すれば、充分であるからで
、ローバスフィルり８．９のカッ１〜オフ周波数は、例
えば１１１１程度で良い。このカットオフ周波数は、ロ
ーパスフィルタ８．９にそれぞれ供給される信号の周波
数特性が同一であれば、路間−の特性が望ましい。

Ｄ／Ａ変換回路７は低域のアナログ信号が得られれば良
いので、Ｄ／Ａ変換回路４に比較して安洒な物で良い。

第３図は本発明のＤ／△変換装置の第３の実施例のブロ
ック系統図であり、第１図の入力端子１と減免回路２お
よび遅延回路３との間にオーバサンプリングデジタルフ
ィルタ１１（１ス下、単にフィルタ１１と記ＩＮＩ！す
ることがある）が挿入されている以外は同じであり、第
１図と同一構成部分には同一符号を付与して説明する。

ここで、デジタル信号がオーディオに使用される揚台、
サンプリング周波数をＦｓとすると、使用されるアナロ
グ１５１号の帯域は、一般に折り返し１ｇをＭ（）るた
め、Ｆｓ／２以下に制限している。

従って、１１ナンブル間のデジタル信号の最大変化Φは
、オーディオ信号が第６図に図示される正弦波とすれば
、周波数Ｆ　ｓ／２の正弦波の最大傾斜π（ラジアン）
よりも小さい。

仮に、オーバサンプリングデジタルフィルタ１１が４倍
にＡ−バナンブリングするものとすると、フィルタ１１
が送出する１サンプル間のデジタル信号の最大変化量は
、π／４（ラジアン）揚０７９Ｊ、すｂ小さいことにな
る。

入力端子１に供給されたデジタル信号は、フィルタ１１
によりここでは、４４ａにオーパリ゛ンブリングされる
。この４倍にオーバサンプリングされた信号は、赴延回
路３により元のサンプリング周波数の４侶の周波数の１
周期だけ遅延された信号と減の回路２で減算され、１サ
ンプル前のデジタル信号との差分が連続してｒＩられる
。

この２差分信号はＤ／△変換回路４により差分のアナロ
グ信号に変換される。この差分のアナログ信号はステッ
プ状の波形であるが、積分回路５を通すことにより出力
端子６に滑らかなアナログ信号が得られる。

ここで、フィルタ１１が４倍にオーバサンプリングする
もので、Ｄ／Ａ変換回路４が１６ビツトであれば、Ｄ／
Ａ変換＠Ｉは、１７ビツトの出力傾斜数となり、フィル
タ１１が８倍にオーバサンプリングするものでＤ／Ａ変
換回路４が１６ビツトであれば、Ｄ／Ａ変換装置は、１
８ビツトの出力傾斜数となり、使用するＤ／△変挽変格
回路４以上解能が得られる。

（発明の効果） （１）本発明のＤ／へ変換装置による出力アナログ信号
は、ステップ状でなく、滑らかに変化するので、特にオ
ーディオに用いる場合は、特性上も聴感上、および精神
衛生上も好ましい効果が得られる。

更に、本発明のＤ／Ａ変換装置は回路構成はローパスフ
ィルタおよびデイグリッチ回路が不必要で、安価である
特長がある。

（２）本発明のＤ／△／△装置は、特に低域で生じ易い
累積変換誤差が補正されるため、デジタル信号からアナ
ログ信号に正しく変換されるため、特にＡ”−−／−イ
Ａに用いる場合は、特性上も＠盛上、およびも１神衛生
上も好ましい効果が得られる。

（３）本発明によれば、使用されるＤ／Ａ’ａ換回路以
上の分解能が得られ、本発明のＤ／Ａ変換装置による出
力アナログ信号は、サンプリング間隔が細かくなり、波
形もステップ状ではなく、清らかに変化しているので、
特性上良好なアナログ信号が得られ、特にオーディオに
用いる場合は、ＩＩＪｉ感上！盛上優れた音質が得られ
る特長がある。

更に、安（ｉｌなり／Ａ変換回路で済み、回路構成り【
コーパスフィルタおよびデイグリッチ回路が不負なのぐ
、全体として安価なり／Ａ変換装置が１１られる特長が
ある。

【図面の簡単な説明】

第１図μ本発用のＤ／Ａ変換装置の第１の実施例のブロ
ック系統図、第２図は本発明のＤ／Ａ変換装置の第２の
実施例のブロック系統図、第３図は本発明のＤ／Ａ変換
装置の第３の実施例のブロック系統図、第４図は本発明
のＤ／Ａ変換装置による出力信号の波形図、第５図は従
来のＤ／Ａ変換装冒による出力信号の波形図、第６図は
本発明を説明するための波形図である。 である。 １・・・入力端子、２・・・減算回路、３・・・遅延回
路、４・・・（第１の）Ｄ／Ａ変挽回路、５・・・積分
回路、６・・・出力端子、７・・・（第２の）Ｄ／△変
挽回路、８・・・（第１の）ローパスフィルタ（ＬＰＦ
）、９・・・（第２の）ローパスフィルタ（ＬＰＦ）、
１０・・・比較回路、 １］・・・Ａ−バサンプリングデジタルフィルタ。

Claims (3)

【特許請求の範囲】
1. （１）供給されたＰＣＭ（Ｐｕｌｓｅ　Ｃｏｄｅ　Ｈｏ
   ｄｕｌａｔｉｏｎ）信号の１サンプリング期間だけ遅延
   する遅延回路と、この遅延回路の出力信号と前記ＰＣＭ
   信号との差信号を得る減算回路と、この減算回路の出力
   信号をデジタル信号からアナログ信号に変換するＤ／Ａ
   変換回路と、このＤ／Ａ変換回路の出力信号を積分する
   積分回路とを備えたことを特徴とするＤ／Ａ変換装置。
2. （２）供給されたＰＣＭ信号の１サンプリング期間だけ
   遅延する遅延回路と、この遅延回路の出力信号と前記Ｐ
   ＣＭ信号との差信号を得る減算回路と、この減算回路の
   出力信号をデジタル信号からアナログ信号に変換する第
   １のＤ／Ａ変換回路と、この第１のＤ／Ａ変換回路の出
   力信号を積分する積分回路と、前記ＰＣＭ信号をアナロ
   グ信号に変換する第２のＤ／Ａ変換回路と、この第２の
   Ｄ／Ａ変換回路の出力信号の低域成分を通過させる第１
   のローパスフィルタと、前記積分回路の出力信号の低域
   成分を通過させる第２のローパスフィルタと、第１およ
   び第２のローパスフィルタの出力信号の差分を前記積分
   回路へ供給する比較回路とを備えたことを特徴とするＤ
   ／Ａ変換装置。
3. （３）供給されたＰＣＭ信号をオーバサンプリングする
   オーバサンプリングデジタルフィルタと、このオーバサ
   ンプリングデジタルフィルタの出力信号を１サンプリン
   グ期間だけ遅延する遅延回路と、この遅延回路の出力信
   号と前記オーバサンプリングデジタルフィルタの出力信
   号との差信号を得る減算回路と、この減算回路の出力信
   号をデジタル信号からアナログ信号に変換するＤ／Ａ変
   換回路と、このＤ／Ａ変換回路の出力信号を積分する積
   分回路とを備えたことを特徴とするＤ／Ａ変換装置。