JP3235108B2 - デジタル型保護継電器 - Google Patents
デジタル型保護継電器Info
- Publication number
- JP3235108B2 JP3235108B2 JP05240791A JP5240791A JP3235108B2 JP 3235108 B2 JP3235108 B2 JP 3235108B2 JP 05240791 A JP05240791 A JP 05240791A JP 5240791 A JP5240791 A JP 5240791A JP 3235108 B2 JP3235108 B2 JP 3235108B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- sampling
- cpu
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタル型保護継電器
に関する。
に関する。
【０００２】
【従来の技術】従来のデジタル型保護継電器としては、
図２に示すように増幅回路１、アナログフィルタ２、サ
ンプル・ホールド回路３、Ａ／Ｄ変換器４、およびＣＰ
Ｕ５で構成されたものがある。
図２に示すように増幅回路１、アナログフィルタ２、サ
ンプル・ホールド回路３、Ａ／Ｄ変換器４、およびＣＰ
Ｕ５で構成されたものがある。
【０００３】なお、以下の説明の便宜上、交流信号に重
畳される高調波の内、サンプリング周波数ｆｓの１／２
（ナイキスト周波数という。）以下の高調波をＺＬ高調
波、１／２以上の高調波をＺＨ高調波ということにし、
その交流信号の高調波のスペクトルを図３に示してい
る。図３のｆｏは交流信号の基本周波数である。
畳される高調波の内、サンプリング周波数ｆｓの１／２
（ナイキスト周波数という。）以下の高調波をＺＬ高調
波、１／２以上の高調波をＺＨ高調波ということにし、
その交流信号の高調波のスペクトルを図３に示してい
る。図３のｆｏは交流信号の基本周波数である。
【０００４】図２に示される従来の保護継電器でのサン
プル・ホールド回路３に与えられるサンプリング周波数
ｆｓは一般に１２ｆｏとなり、ナイキスト周波数はそれ
の半分の６ｆｏとなる。したがって、従来のデジタル型
保護継電器でのＺＬ高調波は図３の６ｆｏ以下、ＺＨ高
調波は６ｆｏ以上となる。
プル・ホールド回路３に与えられるサンプリング周波数
ｆｓは一般に１２ｆｏとなり、ナイキスト周波数はそれ
の半分の６ｆｏとなる。したがって、従来のデジタル型
保護継電器でのＺＬ高調波は図３の６ｆｏ以下、ＺＨ高
調波は６ｆｏ以上となる。
【０００５】上記保護継電器における過電圧とか過電流
といった継電要素の判定においては、例えば電力ライン
中の電圧とか電流とかの交流信号を取り込むとともに、
取り込んだ交流信号の振幅演算、位相演算、周波数演算
などの上記判定に必要な各種演算処理をＣＰＵ５で実行
するのであるが、取り込む交流信号そのものはアナログ
形であるから、そのままではＣＰＵ５の演算処理に適し
ていない。
といった継電要素の判定においては、例えば電力ライン
中の電圧とか電流とかの交流信号を取り込むとともに、
取り込んだ交流信号の振幅演算、位相演算、周波数演算
などの上記判定に必要な各種演算処理をＣＰＵ５で実行
するのであるが、取り込む交流信号そのものはアナログ
形であるから、そのままではＣＰＵ５の演算処理に適し
ていない。
【０００６】そこで、この交流信号をＣＰＵが処理でき
るデジタル形に変換するのであるが、その変換において
は、交流信号をまず増幅回路１で増幅してから交流信号
に重畳されている高調波の中で、図３のＺＨ高調波につ
いてアナログフィルタ２で除去するとともに、この除去
した交流信号をサンプル・ホールド回路３でサンプル・
ホールドしつつＡ／Ｄ変換器４でデジタルに変換し、こ
のＡ／Ｄ変換出力をサンプリングデータとしてＣＰＵ５
に出力するようになっている。
るデジタル形に変換するのであるが、その変換において
は、交流信号をまず増幅回路１で増幅してから交流信号
に重畳されている高調波の中で、図３のＺＨ高調波につ
いてアナログフィルタ２で除去するとともに、この除去
した交流信号をサンプル・ホールド回路３でサンプル・
ホールドしつつＡ／Ｄ変換器４でデジタルに変換し、こ
のＡ／Ｄ変換出力をサンプリングデータとしてＣＰＵ５
に出力するようになっている。
【０００７】ＣＰＵ５は、このサンプリングデータから
上記各種演算を実行するとともに、その実行において
は、高調波中のＺＬ高調波をデジタルフィルタ機能でも
って除去するようになっている。
上記各種演算を実行するとともに、その実行において
は、高調波中のＺＬ高調波をデジタルフィルタ機能でも
って除去するようになっている。
【０００８】ここで、サンプリング周波数ｆｓは上述の
ように１２ｆｏに定められているからアナログフィルタ
２は、６ｆｏ以上のＺＨ高調波を除去することになり、
ＣＰＵ５は、６ｆｏ以下のＺＬ高調波を除去することに
なる。
ように１２ｆｏに定められているからアナログフィルタ
２は、６ｆｏ以上のＺＨ高調波を除去することになり、
ＣＰＵ５は、６ｆｏ以下のＺＬ高調波を除去することに
なる。
【０００９】このようにして、高調波をＺＨとＺＬとに
分類し、ＺＨについてはアナログフィルタ２で、ＺＬに
ついてはＣＰＵ５で、それぞれ、除去するのは周知のよ
うにＣＰＵ５ではＺＨの高調波を除去することがサンプ
リング定理に従った交流信号の再現という原理からでき
なかったからである。
分類し、ＺＨについてはアナログフィルタ２で、ＺＬに
ついてはＣＰＵ５で、それぞれ、除去するのは周知のよ
うにＣＰＵ５ではＺＨの高調波を除去することがサンプ
リング定理に従った交流信号の再現という原理からでき
なかったからである。
【００１０】
【発明が解決しようとする課題】ところで、ＣＰＵ５が
上記各種演算のためにサンプリング定理に従って正確に
交流信号を復調再現するには、アナログフィルタ２のフ
ィルタ特性として図４に示すようにサンプリング周波数
ｆｓ（＝１２ｆｏ）の１／２であるナイキスト周波数６
ｆｏでは交流信号を例えば−４０ｄＢ以上で、かつ例え
ば−２４ｄＢ／ｏｃｔの割合でシャープに減衰させる必
要がある。
上記各種演算のためにサンプリング定理に従って正確に
交流信号を復調再現するには、アナログフィルタ２のフ
ィルタ特性として図４に示すようにサンプリング周波数
ｆｓ（＝１２ｆｏ）の１／２であるナイキスト周波数６
ｆｏでは交流信号を例えば−４０ｄＢ以上で、かつ例え
ば−２４ｄＢ／ｏｃｔの割合でシャープに減衰させる必
要がある。
【００１１】しかしながら、そのようなシャープな減衰
特性でもってフィルタ帯域を制限してＺＨ高調波を除去
することのできるアナログフィルタ２としては、必然的
に構成部品が増大し、複雑化することなどから高価なも
のになるという問題があった。
特性でもってフィルタ帯域を制限してＺＨ高調波を除去
することのできるアナログフィルタ２としては、必然的
に構成部品が増大し、複雑化することなどから高価なも
のになるという問題があった。
【００１２】したがって、本発明においては、ナイキス
ト周波数では高調波がＣＰＵでの演算上、レベル的に無
視できる程度となるようにサンプリング周波数を高く設
定し、ナイキスト周波数以下の高調波はＣＰＵで除去で
きるようにし、それ以上の高調波についてはレベル的に
無視できるからアナログフィルタを使用して当該高調波
の除去することはせず、これによって、高価なアナログ
フィルタが不要なデジタル型保護継電器を提供すること
を目的としている。
ト周波数では高調波がＣＰＵでの演算上、レベル的に無
視できる程度となるようにサンプリング周波数を高く設
定し、ナイキスト周波数以下の高調波はＣＰＵで除去で
きるようにし、それ以上の高調波についてはレベル的に
無視できるからアナログフィルタを使用して当該高調波
の除去することはせず、これによって、高価なアナログ
フィルタが不要なデジタル型保護継電器を提供すること
を目的としている。
【００１３】
【課題を解決するための手段】このような目的を達成す
るため、本発明のテ゛シ゛タル型保護継電器においては、交流
信号を所定のサンプンリング周波数ｆｓでサンプル・ホ
ールドするサンプル・ホールド回路と、サンプル・ホー
ルド回路出力をＡ／Ｄ変換するＡ／Ｄ変換器と、Ａ／Ｄ
変換器からの出力に応答してサンプリング定理に従って
交流信号を復調再生するとともに、再生した交流信号に
基づいて継電要素の判定のための演算を行うＣＰＵ(５)
とを具備し、該ＣＰＵは、交流信号に重畳される高調波
が前記演算に実用上影響しないレベルに至るときの該高
調波の周波数を前記サンプンリング周波数ｆｓの１／２
とするため、そのサンプンリング周波数ｆｓを交流信号
の基本周波数をｆ０として１２ｆ０のｎ倍(ただし、ｎ
は２以上の整数)に設定するとともに、該サンプンリン
グ周波数出力を前記サンプル・ホールド回路に出力する
とともに、該演算においては前記Ａ／Ｄ変換出力に含ま
れるサンプンリング周波数ｆｓの１／２以下の高調波を
除去するデジタルフィルタ機能を有することを特徴とし
ている。
るため、本発明のテ゛シ゛タル型保護継電器においては、交流
信号を所定のサンプンリング周波数ｆｓでサンプル・ホ
ールドするサンプル・ホールド回路と、サンプル・ホー
ルド回路出力をＡ／Ｄ変換するＡ／Ｄ変換器と、Ａ／Ｄ
変換器からの出力に応答してサンプリング定理に従って
交流信号を復調再生するとともに、再生した交流信号に
基づいて継電要素の判定のための演算を行うＣＰＵ(５)
とを具備し、該ＣＰＵは、交流信号に重畳される高調波
が前記演算に実用上影響しないレベルに至るときの該高
調波の周波数を前記サンプンリング周波数ｆｓの１／２
とするため、そのサンプンリング周波数ｆｓを交流信号
の基本周波数をｆ０として１２ｆ０のｎ倍(ただし、ｎ
は２以上の整数)に設定するとともに、該サンプンリン
グ周波数出力を前記サンプル・ホールド回路に出力する
とともに、該演算においては前記Ａ／Ｄ変換出力に含ま
れるサンプンリング周波数ｆｓの１／２以下の高調波を
除去するデジタルフィルタ機能を有することを特徴とし
ている。
【００１４】
【作用】ＣＰＵは、交流信号に重畳される高調波が前記
演算に実用上影響しないレベルに至るときの該高調波の
周波数をサンプリング周波数として前記サンプル・ホー
ルド回路に出力し該演算においてはサンプリング周波数
の１／２以下の高調波を除去する。
演算に実用上影響しないレベルに至るときの該高調波の
周波数をサンプリング周波数として前記サンプル・ホー
ルド回路に出力し該演算においてはサンプリング周波数
の１／２以下の高調波を除去する。
【００１５】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。図１は本発明の実施例のデジタル型保護継
電器のブロック図であり、同図に示されるように、実施
例の保護継電器においては従来例のアナログフィルタが
なく、増幅回路１の出力がサンプル・ホールド回路３に
出力されるようになっている。そして、ＣＰＵ５からサ
ンプル・ホールド回路３に与えられるサンプリング周波
数ｆｓが、交流信号の基本周波数ｆｏの３６倍、つまり
３６ｆｏであり、また、該ＣＰＵ５がサンプリング周波
数ｆｓの１／２であるナイキスト周波数１８ｆｏ以下の
ＺＬ′高調波を除去するデジタルフィルタ機能を有して
いることに特徴を有している。図３にはそのＺＬ′高調
波と、ナイキスト周波数１８ｆｏ以上のＺＨ′高調波と
がそれぞれ示されている。
に説明する。図１は本発明の実施例のデジタル型保護継
電器のブロック図であり、同図に示されるように、実施
例の保護継電器においては従来例のアナログフィルタが
なく、増幅回路１の出力がサンプル・ホールド回路３に
出力されるようになっている。そして、ＣＰＵ５からサ
ンプル・ホールド回路３に与えられるサンプリング周波
数ｆｓが、交流信号の基本周波数ｆｏの３６倍、つまり
３６ｆｏであり、また、該ＣＰＵ５がサンプリング周波
数ｆｓの１／２であるナイキスト周波数１８ｆｏ以下の
ＺＬ′高調波を除去するデジタルフィルタ機能を有して
いることに特徴を有している。図３にはそのＺＬ′高調
波と、ナイキスト周波数１８ｆｏ以上のＺＨ′高調波と
がそれぞれ示されている。
【００１６】そして、ナイキスト周波数１８ｆｏでは、
交流信号に重畳されている高調波は、ＣＰＵ５の継電要
素の判定のための演算（前記従来技術の項にいう演算）
に実用上影響しないレベルに至っており、そのため、ナ
イキスト周波数１８ｆｏ以上のＺＨ′高調波を除去する
ためのアナログフィルタは不要となる。
交流信号に重畳されている高調波は、ＣＰＵ５の継電要
素の判定のための演算（前記従来技術の項にいう演算）
に実用上影響しないレベルに至っており、そのため、ナ
イキスト周波数１８ｆｏ以上のＺＨ′高調波を除去する
ためのアナログフィルタは不要となる。
【００１７】なお、実施例のサンプンリング周波数は、
従来例のそれの３倍(基本周波数ｆ０の３６倍)であった
が、従来例のそれの２倍(基本周波数ｆ０の２４倍)であ
っても、あるいは４倍(基本周波数ｆ０の４８倍)とか５
倍(基本周波数ｆ０の６０倍)など、サンプンリング周波
数ｆｓを交流信号の基本周波数をｆ０として１２ｆ０の
ｎ倍(ただし、ｎは２以上の整数)であってよいことは勿
論である。
従来例のそれの３倍(基本周波数ｆ０の３６倍)であった
が、従来例のそれの２倍(基本周波数ｆ０の２４倍)であ
っても、あるいは４倍(基本周波数ｆ０の４８倍)とか５
倍(基本周波数ｆ０の６０倍)など、サンプンリング周波
数ｆｓを交流信号の基本周波数をｆ０として１２ｆ０の
ｎ倍(ただし、ｎは２以上の整数)であってよいことは勿
論である。
【００１８】
【発明の効果】以上説明したことから明らかなように、
本発明においてはサンプル・ホールド回路に対するサン
プリング周波数を高くし、その１／２以上の周波数での
交流信号に重畳されている高調波はＣＰＵの演算に実用
上影響しないレベルに至るようにしたから従来で問題と
なっていた高価なアナログフィルタが不要となった。
本発明においてはサンプル・ホールド回路に対するサン
プリング周波数を高くし、その１／２以上の周波数での
交流信号に重畳されている高調波はＣＰＵの演算に実用
上影響しないレベルに至るようにしたから従来で問題と
なっていた高価なアナログフィルタが不要となった。
【図１】本発明の実施例に係るデジタル型保護継電器の
ブロック図である。
ブロック図である。
【図２】従来例に係るデジタル型保護継電器のブロック
図である。
図である。
【図３】交流信号に含まれる高調波のスペクトラムを示
す図である。
す図である。
【図４】従来例のアナログフィルタのフィルタ特性を示
す図である。
す図である。
１ 増幅回路 ３ サンプル・ホールド回路 ４ Ａ／Ｄ変換器 ５ ＣＰＵ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−212116（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02H 3/02
Claims (1)
- 【請求項１】 交流信号を所定のサンプンリング周波数
ｆｓでサンプル・ホールドするサンプル・ホールド回路
(３)と、 サンプル・ホールド回路出力をＡ／Ｄ変換するＡ／Ｄ変
換器(４)と、 Ａ／Ｄ変換器(４)からの出力に応答してサンプリング定
理に従って交流信号を復調再生するとともに、再生した
交流信号に基づいて継電要素の判定のための演算を行う
ＣＰＵ(５)とを具備し、 該ＣＰＵ(５)は、交流信号に重畳される高調波が前記演
算に実用上影響しないレベルに至るときの該高調波の周
波数を前記サンプンリング周波数ｆｓの１／２とするた
め、そのサンプンリング周波数ｆｓを交流信号の基本周
波数をｆ０として１２ｆ０のｎ倍(ただし、ｎは２以上
の整数)に設定するとともに、該サンプンリング周波数
出力を前記サンプル・ホールド回路(３)に出力するとと
もに、該演算においては前記Ａ／Ｄ変換出力に含まれる
サンプンリング周波数ｆｓの１／２以下の高調波を除去
するデジタルフィルタ機能を有することを特徴とするテ゛
シ゛タル型保護継電器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05240791A JP3235108B2 (ja) | 1991-03-18 | 1991-03-18 | デジタル型保護継電器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05240791A JP3235108B2 (ja) | 1991-03-18 | 1991-03-18 | デジタル型保護継電器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04289718A JPH04289718A (ja) | 1992-10-14 |
| JP3235108B2 true JP3235108B2 (ja) | 2001-12-04 |
Family
ID=12913939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05240791A Expired - Fee Related JP3235108B2 (ja) | 1991-03-18 | 1991-03-18 | デジタル型保護継電器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3235108B2 (ja) |
-
1991
- 1991-03-18 JP JP05240791A patent/JP3235108B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04289718A (ja) | 1992-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4914439A (en) | Analog to digital conversion system utilizing dither | |
| JP3194752B2 (ja) | Ｐｃｍディジタルオーディオ信号再生装置 | |
| JPS63138570A (ja) | 信号記録装置 | |
| JP2003015695A (ja) | オーディオ帯域拡張装置 | |
| JP3235108B2 (ja) | デジタル型保護継電器 | |
| JPH0793900A (ja) | オーディオ信号再生装置 | |
| JP2691851B2 (ja) | ディジタル信号処理装置 | |
| JP3125225B2 (ja) | デジタル／アナログ変換器 | |
| JPH05292133A (ja) | ディジタル復調回路 | |
| JPS62122331A (ja) | デイジタル信号のノンリニア圧縮装置 | |
| Jeong et al. | The discrete-time phase derivative as a definition of discrete instantaneous frequency and its relation to discrete time-frequency distributions | |
| JP3297792B2 (ja) | 信号伸張装置及び方法 | |
| JPH02211720A (ja) | Ａ／ｄ変換装置 | |
| JP3344546B2 (ja) | デルタシグマ変調回路 | |
| JP3307197B2 (ja) | Ａ／ｄコンバータ | |
| JP6346041B2 (ja) | 帰還型パルス幅変調ａ／ｄ変換装置 | |
| JPS6229219A (ja) | アナログ信号の標本化回路 | |
| JPH01186019A (ja) | Ｄ／ａ変換装置 | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| JPH0319093Y2 (ja) | ||
| JP3028689B2 (ja) | Ａ／ｄ変換装置 | |
| JP3185143B2 (ja) | デジタル周波数変換装置 | |
| KR0157493B1 (ko) | 디지탈 메인 엠퍼시스회로 | |
| JPH0138997Y2 (ja) | ||
| JPH0628329B2 (ja) | 高調波除去装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |