JPH0138997Y2 - - Google Patents
Info
- Publication number
- JPH0138997Y2 JPH0138997Y2 JP1983077320U JP7732083U JPH0138997Y2 JP H0138997 Y2 JPH0138997 Y2 JP H0138997Y2 JP 1983077320 U JP1983077320 U JP 1983077320U JP 7732083 U JP7732083 U JP 7732083U JP H0138997 Y2 JPH0138997 Y2 JP H0138997Y2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- circuit
- zero
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 239000000284 extract Substances 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 7
- 238000005070 sampling Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】
本考案は、DAコンバータの出力に発生する直
流オフセツトを除去する回路に関する。
流オフセツトを除去する回路に関する。
DAコンバータの出力に直流オフセツトが発生
し、そのオフセツトが変動することは良く知られ
ている。しかしこの直流オフセツトを除去せずに
出力すると、例えば音響機器ではスピーカが直流
的に駆動されたり、増幅器の動作点が変化するな
どの悪影響が生じるため、このオフセツトを除去
する必要がある。
し、そのオフセツトが変動することは良く知られ
ている。しかしこの直流オフセツトを除去せずに
出力すると、例えば音響機器ではスピーカが直流
的に駆動されたり、増幅器の動作点が変化するな
どの悪影響が生じるため、このオフセツトを除去
する必要がある。
このようなオフセツトを除去するための最も簡
単な手段は、DAコンバータ出力とその負荷の結
合にコンデンサ結合を用いることである。しかし
この場合は前記DAコンバータのアナログ出力の
直流伝送は不可能であり、ハイパスフイルタ特性
となつてしまう。特に音響機器に応用する場合、
信号路中にコンデンサが入るため、音質に悪影響
を及ぼす。
単な手段は、DAコンバータ出力とその負荷の結
合にコンデンサ結合を用いることである。しかし
この場合は前記DAコンバータのアナログ出力の
直流伝送は不可能であり、ハイパスフイルタ特性
となつてしまう。特に音響機器に応用する場合、
信号路中にコンデンサが入るため、音質に悪影響
を及ぼす。
このような欠点を解消するオフセツト除去回路
として、第1図のような回路が知られている。第
1図の回路は、デイジタル信号1をアナログ信号
2に変換するDAコンバータ3の出力を積分器4
により積分し、アナログ信号2から積分出力5を
減算器6により減じることにより、アナログ出力
には直流分が現われないようにしたものである。
この従来回路によれば、信号路中にコンデンサが
ないので音質劣化も少ないが、その伝達特性はハ
イパスフイルタ特性を脱却しておらず、直流伝送
は不可能である。
として、第1図のような回路が知られている。第
1図の回路は、デイジタル信号1をアナログ信号
2に変換するDAコンバータ3の出力を積分器4
により積分し、アナログ信号2から積分出力5を
減算器6により減じることにより、アナログ出力
には直流分が現われないようにしたものである。
この従来回路によれば、信号路中にコンデンサが
ないので音質劣化も少ないが、その伝達特性はハ
イパスフイルタ特性を脱却しておらず、直流伝送
は不可能である。
本考案は、上記従来回路の欠点に鑑み、直流伝
送を可能としたDAコンバータにおける直流オフ
セツト除去回路を提供することを目的とする。
送を可能としたDAコンバータにおける直流オフ
セツト除去回路を提供することを目的とする。
この目的を達成するため、本考案においては、
デイジタル入力がゼロまたはゼロに近い値である
場合にこれをデータ検出回路により検出し、その
時のアナログ出力をサンプルホールドしてそのホ
ールドされた信号をアナログ出力から減ずるよう
にしたものである。この場合、サンプルホールド
されたアナログ信号が変わる時に高調波が発生し
ないように、サンプルホールド回路と減算器との
間にローパスフイルタが設けられる。
デイジタル入力がゼロまたはゼロに近い値である
場合にこれをデータ検出回路により検出し、その
時のアナログ出力をサンプルホールドしてそのホ
ールドされた信号をアナログ出力から減ずるよう
にしたものである。この場合、サンプルホールド
されたアナログ信号が変わる時に高調波が発生し
ないように、サンプルホールド回路と減算器との
間にローパスフイルタが設けられる。
第2図は本考案の一実施例であり、7はDAコ
ンバータ3への入力であるデイジタル信号1がア
ナログ信号のゼロに対応するものであることを検
出するゼロデータ検出回路であり、該入力データ
がゼロであつた時に出力を出す。8はDAコンバ
ータ3により変換されたアナログ信号2のサンプ
ルホールド回路、9は該サンプルホールド回路8
によりサンプリングのタイミングパルスを作成す
るタイミング回路であり、該タイミング回路9
は、ゼロデータ検出回路7が入力ゼロを検出した
時点からDAコンバータ3による変換時間程度の
遅延を持たせてサンプルホールド回路8にサンプ
リングパルスを加えるものである。10はサンプ
ルホールド回路8にてホールドされたアナログ信
号が切換わる際に高調波が発生することを防止す
るローパスフイルタ、6はDAコンバータ3の出
力であるアナログ信号から前記サンプルホールド
回路8にホールドされたゼロ入力対応のアナログ
信号を減じる減算器である。
ンバータ3への入力であるデイジタル信号1がア
ナログ信号のゼロに対応するものであることを検
出するゼロデータ検出回路であり、該入力データ
がゼロであつた時に出力を出す。8はDAコンバ
ータ3により変換されたアナログ信号2のサンプ
ルホールド回路、9は該サンプルホールド回路8
によりサンプリングのタイミングパルスを作成す
るタイミング回路であり、該タイミング回路9
は、ゼロデータ検出回路7が入力ゼロを検出した
時点からDAコンバータ3による変換時間程度の
遅延を持たせてサンプルホールド回路8にサンプ
リングパルスを加えるものである。10はサンプ
ルホールド回路8にてホールドされたアナログ信
号が切換わる際に高調波が発生することを防止す
るローパスフイルタ、6はDAコンバータ3の出
力であるアナログ信号から前記サンプルホールド
回路8にホールドされたゼロ入力対応のアナログ
信号を減じる減算器である。
この回路において、いまDAコンバータ3の出
力に直流オフセツトが発生しているとすると、入
力データがゼロであつてもオフセツト分だけの直
流分が出力されている。このようなゼロデータは
非連続であることが通常であるから、入力データ
がゼロのときのアナログ信号2をタイミング回路
9によりサンプルホールド回路8にホールドさせ
る。このホールドされたデータが次のゼロデータ
入力まで充分保持できれば、該サンプルホールド
出力をDAコンバータ3の出力から減算すること
により、オフセツトを除去することができ、なお
かつ直流伝送が可能なことは明らかである。ただ
し直流オフセツトに変動がある場合、あるサンプ
リングと次のサンプリングの時点でDAコンバー
タ3の出力の直流成分が異なつている場合があ
り、その場合はサンプルホールド出力はステツプ
状に変化する。このため高次の高調波が現われる
が、この高調波はローパスフイルタ10によつて
取り除かれる。このローパスフイルタ10により
オフセツトの除去には若干の遅れを伴なうが、オ
フセツトの変動は、通常、非常にゆつくりしたも
のであり、この遅れは無視できる。
力に直流オフセツトが発生しているとすると、入
力データがゼロであつてもオフセツト分だけの直
流分が出力されている。このようなゼロデータは
非連続であることが通常であるから、入力データ
がゼロのときのアナログ信号2をタイミング回路
9によりサンプルホールド回路8にホールドさせ
る。このホールドされたデータが次のゼロデータ
入力まで充分保持できれば、該サンプルホールド
出力をDAコンバータ3の出力から減算すること
により、オフセツトを除去することができ、なお
かつ直流伝送が可能なことは明らかである。ただ
し直流オフセツトに変動がある場合、あるサンプ
リングと次のサンプリングの時点でDAコンバー
タ3の出力の直流成分が異なつている場合があ
り、その場合はサンプルホールド出力はステツプ
状に変化する。このため高次の高調波が現われる
が、この高調波はローパスフイルタ10によつて
取り除かれる。このローパスフイルタ10により
オフセツトの除去には若干の遅れを伴なうが、オ
フセツトの変動は、通常、非常にゆつくりしたも
のであり、この遅れは無視できる。
上記の説明は、ゼロデータ検出回路7によつて
入力ゼロを検出する場合について行つたが、ゼロ
近傍のデータを検出して前記と同様の処理を行う
ようにしてもよい。ゼロデータのみを検出する場
合には、入力データの桁数が非常に多い場合等に
おいては入力データがちようどゼロである確率が
極めて低く、あるゼロデータから次のゼロデータ
入力まで長時間を要する場合はサンプルホールド
が困難であるが、検出入力データをゼロに限定せ
ず、ゼロ近傍のある範囲内の値に設定しておけ
ば、サンプルホールドの頻度が大となる。このよ
うに、ゼロ近傍のデータを検出することとすれ
ば、直流伝送は完全には行えないが、一応の目的
を達成することはできる。
入力ゼロを検出する場合について行つたが、ゼロ
近傍のデータを検出して前記と同様の処理を行う
ようにしてもよい。ゼロデータのみを検出する場
合には、入力データの桁数が非常に多い場合等に
おいては入力データがちようどゼロである確率が
極めて低く、あるゼロデータから次のゼロデータ
入力まで長時間を要する場合はサンプルホールド
が困難であるが、検出入力データをゼロに限定せ
ず、ゼロ近傍のある範囲内の値に設定しておけ
ば、サンプルホールドの頻度が大となる。このよ
うに、ゼロ近傍のデータを検出することとすれ
ば、直流伝送は完全には行えないが、一応の目的
を達成することはできる。
以上述べたように、本考案によれば、直流伝送
特性を維持したままで直流オフセツトを除去でき
る。またそのために低域での位相廻りが原理的に
なく、音質上大変有利である。また、アナログ信
号に加える処理が少なく、音質劣化が少ない。
特性を維持したままで直流オフセツトを除去でき
る。またそのために低域での位相廻りが原理的に
なく、音質上大変有利である。また、アナログ信
号に加える処理が少なく、音質劣化が少ない。
第1図は従来のDAコンバータにおけるオフセ
ツト除去回路を示す回路図、第2図は本考案の一
実施例を示す回路図である。 3……DAコンバータ、6……減算器、7……
ゼロデータ検出回路、8……サンプルホールド回
路、9……タイミング回路、10……ローパスフ
イルタ。
ツト除去回路を示す回路図、第2図は本考案の一
実施例を示す回路図である。 3……DAコンバータ、6……減算器、7……
ゼロデータ検出回路、8……サンプルホールド回
路、9……タイミング回路、10……ローパスフ
イルタ。
Claims (1)
- DAコンバータの出力に発生する直流オフセツ
トを除去する回路であつて、DAコンバータに入
力されるデイジタル入力がゼロまたはゼロに近い
値であることを検出するデータ検出回路と、該デ
ータ検出回路の出力時点と該DAコンバータによ
る遅延時間とからタイミング時間を設定するタイ
ミング回路と、該タイミング回路の出力により該
入力に対するDAコンバータによる変換出力を抽
出して保持するサンプルホールド回路と、該サン
プルホールド回路の出力をDAコンバータ出力か
ら減じる減算器と、該サンプルホールド回路と該
減算器との間に設けられてサンプルホールド出力
の変化時の高調波の発生を防止するローパスフイ
ルタとからなることを特徴とするDAコンバータ
のオフセツト除去回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7732083U JPS59183034U (ja) | 1983-05-23 | 1983-05-23 | Daコンバ−タのオフセツト除去回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7732083U JPS59183034U (ja) | 1983-05-23 | 1983-05-23 | Daコンバ−タのオフセツト除去回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59183034U JPS59183034U (ja) | 1984-12-06 |
JPH0138997Y2 true JPH0138997Y2 (ja) | 1989-11-21 |
Family
ID=30207351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7732083U Granted JPS59183034U (ja) | 1983-05-23 | 1983-05-23 | Daコンバ−タのオフセツト除去回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59183034U (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4844825A (ja) * | 1971-10-04 | 1973-06-27 | ||
JPS54136163A (en) * | 1978-04-14 | 1979-10-23 | Hitachi Ltd | Digital-analog converting device |
-
1983
- 1983-05-23 JP JP7732083U patent/JPS59183034U/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4844825A (ja) * | 1971-10-04 | 1973-06-27 | ||
JPS54136163A (en) * | 1978-04-14 | 1979-10-23 | Hitachi Ltd | Digital-analog converting device |
Also Published As
Publication number | Publication date |
---|---|
JPS59183034U (ja) | 1984-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63138570A (ja) | 信号記録装置 | |
JPH0138997Y2 (ja) | ||
JP2002057581A (ja) | サンプリング処理装置及びこれを用いた撮像装置 | |
JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
JPS60241375A (ja) | テレビジヨン信号系のクランプ回路 | |
JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
JPS58147232A (ja) | デイジタル・オ−デイオデイスクプレ−ヤ | |
JPS6154317B2 (ja) | ||
JPS63211921A (ja) | D/a変換出力の直流除去回路 | |
JP2993457B2 (ja) | オーバサンプル型daコンバータ | |
JP3254665B2 (ja) | センサ信号処理回路 | |
JPS5941975A (ja) | クランプ回路 | |
KR940003920Y1 (ko) | 디지탈 음향 장치의 글리치(Glitch) 잡음 방지 장치 | |
JP3081266B2 (ja) | 動き検出回路 | |
JPH0311989Y2 (ja) | ||
JP3111481B2 (ja) | デジタル/アナログ変換回路 | |
JPH04258093A (ja) | 映像信号処理回路 | |
JPH054349Y2 (ja) | ||
JPH01212031A (ja) | オーバーサンプルa−d変換器 | |
JPH0391312A (ja) | ノイズキャンセル回路 | |
JP2008271370A (ja) | A/d変換システム | |
JPH05336402A (ja) | 信号処理回路 | |
JP2000106509A (ja) | 補償装置 | |
JPS5860881A (ja) | テレビジヨンカメラにおける映像信号処理回路 | |
JPS63274218A (ja) | ディジタル・アナログ変換回路 |