JP2008271370A - A/d変換システム - Google Patents
A/d変換システム Download PDFInfo
- Publication number
- JP2008271370A JP2008271370A JP2007113973A JP2007113973A JP2008271370A JP 2008271370 A JP2008271370 A JP 2008271370A JP 2007113973 A JP2007113973 A JP 2007113973A JP 2007113973 A JP2007113973 A JP 2007113973A JP 2008271370 A JP2008271370 A JP 2008271370A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pass filter
- digital
- converter
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】デジタルフィルタを備えたA/D変換システムにおいて、直流オフセット成分のキャンセル時間を短縮し、システムの起動特性を改善する。
【解決手段】A/D変換器1a3の出力に含まれる折り返し雑音成分をデジタルローパスフィルタ1a4−1で除去するとともに、A/D変換器1a3の出力に含まれる直流オフセット成分を直流オフセット検出回路1a4−2で検出し、減算器1a4−3でデジタルローパスフィルタ1a4−1の出力から直流オフセット検出回路1a4−2の出力を減算する。また、理想直流成分発生回路1a4−4を設け、減算器1a4−3の出力と理想直流成分発生回路1a4−4の出力とをセレクタ1a4−5で切り替える。また、セレクタ1a4−5の出力に含まれる直流オフセット成分をデジタルハイパスフィルタ1a4−6で除去する。
【選択図】図1
【解決手段】A/D変換器1a3の出力に含まれる折り返し雑音成分をデジタルローパスフィルタ1a4−1で除去するとともに、A/D変換器1a3の出力に含まれる直流オフセット成分を直流オフセット検出回路1a4−2で検出し、減算器1a4−3でデジタルローパスフィルタ1a4−1の出力から直流オフセット検出回路1a4−2の出力を減算する。また、理想直流成分発生回路1a4−4を設け、減算器1a4−3の出力と理想直流成分発生回路1a4−4の出力とをセレクタ1a4−5で切り替える。また、セレクタ1a4−5の出力に含まれる直流オフセット成分をデジタルハイパスフィルタ1a4−6で除去する。
【選択図】図1
Description
本発明は、例えば音声信号などのアナログ信号をデジタル信号に変換するA/D変換システムに関するものである。特に、本発明は、デジタルフィルタを備えたA/D変換システムの起動特性改善に関するものである。
従来、A/D変換システムとしては、アナログ信号を離散時間で標本化し、振幅情報の量子化を行って、デジタル信号を出力するデジタルフィルタを備えたA/D変換システムが知られている。通常、A/D変換システムでは、量子化により生じる量子化雑音、標本化による折り返し雑音、及び直流オフセット成分を除去するために、デジタルフィルタを用いるのが一般的である。
A/D変換システムで用いられるデジタルフィルタの形態は、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、及びバンドリジェクションフィルタの4種類に大きく分類され、デジタル出力の直流オフセット成分を除去するために用いるデジタルフィルタには、ハイパスフィルタ、またはバンドパスフィルタがある。
A/D変換システムとしては、音声の標本化システムがある。図5は、特許文献1に記載された音声の標本化システムの概略を示す回路図である。
A/D変換システム500は、入力端子501から入力されるアナログ信号から、標本化により生じる折り返し雑音をあらかじめ除去するアナログローパスフィルタ(LPF)5a1と、上記アナログローパスフィルタ5a1の出力信号を標本化・保持するサンプル・ホールド回路(S/H)5a2と、上記サンプル・ホールド回路5a2の出力信号を量子化ならびに符号化し、デジタル信号に変換するA/D変換器5a3と、上記A/D変換器5a3の出力信号に含まれる直流オフセット成分ならびに折り返し雑音成分を取り除くデジタルバンドパスフィルタ5a4と、上記サンプル・ホールド回路5a2、A/D変換器5a3およびデジタルバンドパスフィルタ5a4を動作させるクロックを生成するタイミング発生回路5bとを備える。
上記デジタルバンドパスフィルタ5a4の出力信号は、デジタル信号出力インターフェース(I/F)502を通過し、出力端子503からA/D変換システム外部へ出力されるのが一般的である。
実開昭63−113256号公報
しかしながら、従来のA/D変換システムは、音声信号に対応するためデジタルバンドパスフィルタ5a4のハイパスフィルタ側のカットオフ周波数を20Hz以下とする場合がある。その場合、カットオフ周波数が20Hz以下という時定数のためにフィルタの応答が遅くなり、上記の従来技術では直流オフセット成分除去に要する時間が非常に長くなってしまう。または、直流オフセット成分により、ポップ音を発生してしまう。
カットオフ周波数が低いほどハイパスフィルタの応答が遅くなることを示す例として、図6にA/D変換システム500のデジタルバンドパスフィルタ5a4のハイパスフィルタ側のインパルス応答例を示す。横軸は時間tを示し、インパルス応答601aが安定する時間をT601a、インパルス応答602aが安定する時間をT602aとしたときに、T601a>T602aの関係がある。縦軸には振幅“1”のインパルスに対する応答の振幅を示す。インパルス応答601aのハイパスフィルタはインパルス応答602aのハイパスフィルタより低いカットオフ周波数を持つ。インパルス応答601aのハイパスフィルタのカットオフ周波数は例えば10Hzであり、インパルス応答602aのハイパスフィルタのカットオフ周波数は例えば100Hzである。
図6に示されるように、インパルス応答601aのハイパスフィルタはインパルス応答602aのハイパスフィルタに比べ応答が遅い。カットオフ周波数がそれぞれ10Hzと100Hzの場合、インパルス応答が安定するまでの時間(T601a、T602a)はそれぞれ100msと10ms程度になる。すなわち、上記従来技術では、20Hz以下のような低いカットオフ周波数を持つフィルタを備える場合、A/D変換システムの起動特性が課題となる。
したがって、本発明の目的は、起動特性を改善することができるA/D変換システムを提供することである。
上記課題を解決するために、本発明のA/D変換システムは、アナログ信号をデジタル信号に変換するA/D変換器と、A/D変換器の出力に含まれる直流オフセット成分を検出する直流オフセット検出回路と、A/D変換器の出力から直流オフセット検出回路の出力を減算する減算器と、理想直流成分発生回路と、減算器の出力と理想直流成分発生回路の出力のいずれかを選択して出力するセレクタと、セレクタの出力側に設けられて直流成分を除去するデジタルハイパスフィルタと、A/D変換器、直流オフセット検出回路、減算器、理想直流成分発生回路、セレクタ、デジタルハイパスフィルタを所定のタイミングで動作させるタイミング発生回路を備えている。
この構成によれば、直流オフセット検出回路と減算器と理想直流成分発生回路とセレクタとタイミング発生回路とを設けて、直流オフセット検出回路によりA/D変換器の出力中に含まれる直流オフセット成分を検出し、減算器によりA/D変換器の出力から直流オフセット検出回路の出力を減じてセレクタに入力し、理想直流成分発生回路は理想直流信号を生成してセレクタに入力しており、セレクタの出力にはオフセット成分が含まれないので、デジタルハイパスフィルタはポップ音を抑制することができる。
なお、デジタルハイパスフィルタを設けているのは、以下の理由からである。すなわち、直流オフセット検出回路と減算器で100%オフセットを除去することはできない。また、デジタルハイパスフィルタはオフセットを除去するだけではなく、低周波数帯も除去する。
上記A/D変換システムにおいては、A/D変換器と減算器との間に、A/D変換器の出力に含まれる雑音成分を除去するデジタルローパスフィルタを設けることが好ましい。
この構成によれば、A/D変換器の出力に含まれる雑音成分をデジタルローパスフィルタで除去することができるので、A/D変換に伴う量子化雑音や折り返し雑音をデジタル除去することができる。
上記のように、デジタルローパスフィルタがさらに追加された構成では、タイミング発生回路は、さらにデジタルローパスフィルタを所定のタイミングで動作させることが好ましい。
上記A/D変換システムにおいては、A/D変換器の入力にアナログローパスフィルタを備えることが好ましい。
この構成によれば、標本化により生じる折り返し雑音を有効に除去できる。
本発明のA/D変換システムによれば、デジタルハイパスフィルタに直流オフセット成分が入力されることがないため、デジタルハイパスフィルタの直流オフセット成分のキャンセル時間を短縮することができ、ポップ音を抑えることができる。つまり、A/D変換システムの起動特性を改善することができる。
図1は、本発明の実施の形態に係るデジタルフィルタを備えたA/D変換システムの構成を示す回路図である。
A/D変換システム100は、入力端子101と、アナログローパスフィルタ(LPF)1a1と、サンプル・ホールド回路(S/H)1a2と、A/D変換器1a3と、デジタルローパスフィルタ1a4−1と、直流オフセット検出回路1a4−2と、減算器1a4−3と、理想直流成分発生回路1a4−4と、セレクタ1a4−5と、デジタルハイパスフィルタ1a4−6と、デジタル信号出力インターフェース(I/F)102と、出力端子103と、タイミング発生回路1bとを備える。
直流オフセット検出回路1a4−2は、平均化処理回路1a4−2−1と、レジスタ1a4−2−2とから構成されている。
アナログローパスフィルタ(LPF)1a1は、入力端子101から入力されるアナログ信号から標本化により生じる折り返し雑音をあらかじめ除去する機能を有する。ここで、標本化前の信号から、なぜ標本化によって生じる折り返し雑音を除去できる理由を以下に説明する。例えば、A/D変換器1a3の標本化周波数が100kHzであった場合、アナログローパスフィルタ1a1がない状態で101kHzの信号が入力すると、A/D変換器1a3の出力には1kHzの信号となって折り返してきます。このようなことがないように、カットオフ周波数を50kHz程度に設定したアナログローパスフィルタ1a1で101kHzの信号を減衰させて、A/D変換器に入力するのである。
サンプル・ホールド回路(S/H)1a2は、アナログローパスフィルタ1a1の出力信号を標本化・保持する機能を有する。
A/D変換器1a3は、サンプル・ホールド回路1a2の出力信号を量子化ならびに符号化し、デジタル信号に変換する機能を有する。
デジタルローパスフィルタ1a4−1は、A/D変換器1a3の出力信号中に含まれる折り返し雑音成分を取り除く機能を有する。
直流オフセット検出回路1a4−2は、A/D変換器1a3の出力に含まれる直流オフセット成分を検出する機能を有する。
減算器1a4−3は、デジタルローパスフィルタ1a4−1の出力から直流オフセット検出回路1a4−2の出力を所定のタイミングで減算する機能を有する。
理想直流成分発生回路1a4−4は、それがデジタルハイパスフィルタ1a4−6に入力されてもデジタルハイパスフィルタ1a4−6の出力が変化しない信号(理想直流成分)を生成する機能を有する。
セレクタ1a4−5は、減算器1a4−3の出力と理想直流成分発生回路1a4−4の出力とを所定のタイミングで切り替える機能を有する。
デジタルハイパスフィルタ1a4−6は、セレクタ1a4−5の出力に含まれる直流オフセット成分を除去する機能を有する。
デジタル信号出力インターフェース(I/F)102は、デジタルハイパスフィルタ1a4−6の出力を出力端子103からA/D変換システム100の外部へ出力する機能を有する。
タイミング発生回路1bは、サンプル・ホールド回路1a2、A/D変換器1a3、デジタルローパスフィルタ1a4−1およびデジタルハイパスフィルタ1a4−6を動作させるクロックを生成し、直流オフセット検出回路1a4−2、減算器1a4−3、セレクタ1a4−5および理想直流成分発生回路1a4−4を所定のタイミングで動作させる機能を有する。
アナログローパスフィルタ1a1は、入力端子101に与えられるアナログ信号から標本化により生じる折り返し雑音を除去した信号をサンプル・ホールド回路1a2へ入力する。アナログローパスフィルタ1a1は、例えばコンデンサ、抵抗などの受動素子で構成されても、演算増幅器を用いた増幅回路で構成されても、どちらでも良い。
サンプル・ホールド回路1a2は、アナログローパスフィルタ1a1の出力を標本化して保持し、保持した信号をA/D変換器1a3に入力する。
A/D変換器1a3は、サンプル・ホールド回路1a2の出力をNビット(Nは任意の正整数)のデジタル値へ変換した信号をデジタルローパスフィルタ1a4−1と直流オフセット検出回路1a4−2とに入力する。A/D変換器1a3は、1ビット等の少ビットのデジタル信号を出力するデルタシグマ(ΔΣ)変調器で構成しても良い。
デジタルローパスフィルタ1a4−1は、A/D変換器1a3の出力に含まれる折り返し雑音成分を除去した信号を減算器1a4−3に入力する。デジタルローパスフィルタ1a4−1は、IIR(無限インパルス応答;Infinite Impulse Response)フィルタ、FIR(有限インパルス応答;Finite Impulse Response)フィルタのどちらで構成しても良い。
直流オフセット検出回路1a4−2は、上記したように、平均化処理回路1a4−2−1とレジスタ1a4−2−2とで構成される。平均化処理回路1a4−2−1は、A/D変換器1a3の出力に含まれる直流オフセット成分を検出する。レジスタ1a4−2−2は、平均化処理回路1a4−2−1の検出値を保持し、減算器1a4−3に検出値を入力する。直流オフセット検出回路1a4−2は、積分回路とレジスタとで構成しても良い。
減算器1a4−3は、直流オフセット成分を含んだデジタルローパスフィルタ1a4−1の出力から直流オフセット検出回路1a4−2の出力を減算し、直流オフセット成分を除去した信号をセレクタ1a4−5に入力する。
理想直流成分発生回路1a4−4は、デジタルハイパスフィルタ1a4−6に信号を入力しても、デジタルハイパスフィルタ1a4−6の出力が変化しない信号をセレクタ1a4−5に入力する。例えば、16ビットの2の補数コードで信号処理する場合は、0000hの値をデジタルハイパスフィルタ1a4−6に入力すれば、デジタルハイパスフィルタ1a4−6の出力が変化しない。つまり、理想直流成分発生回路1a4−4は0000hの固定値を出力する回路である。
ここで、理想直流成分発生回路1a4−4とセレクタ1a4−5とを設けた理由について説明する。その理由は、直流オフセット検出回路1a4−2がA/D変換器1a3のオフセット成分を検出して、減算器1a4−3からオフセット成分を除去した信号が出力されるまでの時間に、デジタルハイパスフィルタ1a4−6にオフセットを含んだ信号を入力しないためである。
セレクタ1a4−5は、減算器1a4−3の出力と理想直流成分発生回路1a4−4の出力とのどちらかを選択して、デジタルハイパスフィルタ1a4−6に入力する。
デジタルハイパスフィルタ1a4−6は、セレクタ1a4−5の出力に含まれる直流オフセット成分を除去した信号をデジタル信号出力インターフェース102から出力する。デジタルハイパスフィルタ1a4−6は、IIRフィルタ、FIRフィルタのどちらで構成しても良い。デジタルハイパスフィルタ1a4−6を設けているのは、以下の理由からである。すなわち、直流オフセット検出回路1a4−2と減算器1a4−3で100%オフセットを除去することはできないからである。また、デジタルハイパスフィルタ1a4−6はオフセットを除去するだけではなく、低周波数帯も除去するので、一般的には必要である。
タイミング発生回路1bは、サンプル・ホールド回路1a2、A/D変換器1a3、デジタルローパスフィルタ1a4−1およびデジタルハイパスフィルタ1a4−6を同位相で動作させるクロックを生成し、直流オフセット検出回路1a4−2、減算器1a4−3、理想直流成分発生回路1a4−4およびセレクタ1a4−5を所定のタイミングで動作させる。
図2は本発明の実施の形態のA/D変換システム100の動作を示すタイミング図である。図2において、時刻0−T11間はA/D変換システムパワーオフ期間であり、時刻T11−T14間はA/D変換システム起動期間であり、時刻T14以降はA/D変換システム通常動作期間である。
A/D変換システムパワーオフ期間の時刻0−T11間は、アナログローパスフィルタ1a1、サンプル・ホールド回路1a2、A/D変換器1a3、デジタルローパスフィルタ1a4−1、直流オフセット検出回路1a4−2、減算器1a4−3、理想直流成分発生回路1a4−4、セレクタ1a4−5、デジタルハイパスフィルタ1a4−6、およびタイミング発生回路1bは動作しない。
アナログローパスフィルタ1a1、サンプル・ホールド回路1a2、A/D変換器1a3、デジタルローパスフィルタ1a4−1、理想直流成分発生回路1a4−4、デジタルハイパスフィルタ1a4−6、およびタイミング発生回路1bは、時刻T11以降に動作する。
A/D変換システム起動期間の時刻T11−T12間は、直流オフセット検出回路1a4−2の直流オフセット成分検出期間であり、減算器1a4−3は未減算または停止状態であり、セレクタ1a4−5は理想直流成分発生回路1a4−4の出力を選択し、デジタルハイパスフィルタ1a4−6へ入力する。
A/D変換システム起動期間の時刻T12−T13間は、直流オフセット検出回路1a4−2の直流オフセット成分保持期間であり、減算器1a4−3は未減算または停止状態であり、セレクタ1a4−5は理想直流成分発生回路1a4−4の出力を選択し、デジタルハイパスフィルタ1a4−6へ入力する。
A/D変換システム起動期間の時刻T13−T14間は、直流オフセット検出回路1a4−2の直流オフセット成分保持期間であり、減算器1a4−3は減算動作をし、セレクタ1a4−5は理想直流成分発生回路1a4−4の出力を選択し、デジタルハイパスフィルタ1a4−6へ入力する。
A/D変換システム通常期間の時刻T14以降は、直流オフセット検出回路1a4−2の直流オフセット成分保持期間であり、減算器1a4−3は減算動作状態であり、セレクタ1a4−5は減算器1a4−3の出力を選択し、デジタルハイパスフィルタ1a4−6へ入力する。
タイミング発生回路1bは、時刻T11以降に、サンプル・ホールド回路1a2、A/D変換器1a3、デジタルローパスフィルタ1a4−1、直流オフセット検出回路1a4−2、減算器1a4−3、理想直流成分発生回路1a4−4、セレクタ1a4−5、デジタルハイパスフィルタ1a4−6の動作タイミング信号を発生する。
図3は減算器1a4−3の出力例で、横軸は時間tを示し、縦軸は振幅を示している。
時刻T11よりA/D変換システムが動作を開始し、直流オフセット成分を含んだ信号がデジタルローパスフィルタ1a4−1に入力されるため、デジタルローパスフィルタ1a4−1の出力としては時刻T1−T1a間で、直流オフセット成分を含んだ信号が安定して一定レベルになる。すなわち、時刻T1−T1aはデジタルローパスフィルタの起動安定時間である。
減算器1a4−3は、時刻T11−T13間には直流オフセット検出回路1a4−2の出力を減算しないため、減算器1a4−3はデジタルローパスフィルタ1a4−1の出力と同じ信号を出力する。
時刻T13より、減算器1a4−3は直流オフセット検出回路1a4−2の出力を減算するため、減算器1a4−3は直流オフセット成分を除去した信号を出力する。
図4は、本発明の実施の形態のA/D変換システムの出力波形例、つまりデジタルハイパスフィルタ1a4−6の出力例で、横軸は時間tを示し、縦軸は振幅を示している。
時刻T11よりA/D変換システムが動作を開始し、セレクタ1a4−5は理想直流成分発生回路1a4−4の出力を選択しているため、デジタルハイパスフィルタ1a4−6は理想直流成分を除去した信号を出力する。つまり、直流オフセット成分を入力した際に発生するインパルス応答による出力波形の挙動はない。
さらに、時刻T14より、セレクタ1a4−5は減算器1a4−3の出力を選択するが、時刻T14以降の減算器1a4−3の出力は直流オフセット成分を除去した信号のため、デジタルハイパスフィルタ1a4−6の出力は直流オフセット成分を入力した際に発生するインパルス応答による出力波形の挙動はない。したがって、ポップ音が発生しない。
以上のように本発明の実施の形態のA/D変換システム100によれば、カットオフ周波数が20Hz以下という時定数を持つデジタルハイパスフィルタに直流オフセット成分が入力されることがないため、デジタルハイパスフィルタ1a4−6は直流オフセット成分のキャンセル時間が不要になり、ポップ音を発生しない。A/D変換システム100としては、従来技術と比較して直流オフセット成分除去に要する時間を短縮することができる。さらに、直流オフセット成分により発生するポップ音を抑えることができる。
本発明にかかるデジタルフィルタを備えたA/D変換システムは、音声、及びオーディオ分野のアナログ信号の録音装置として有効である。また、デジタル無線電話などに用いられるデジタルフィルタを備えたA/D変換システムにも応用できる。
100、500:A/D変換システム
101、501:入力端子
102、502:デジタル信号出力インターフェース
1a1、5a1:アナログローパスフィルタ
1a2、5a2:サンプル・ホールド回路
1a3、5a3:A/D変換器
1a4−1:デジタルローパスフィルタ
1a4−2:直流オフセット検出回路
1a4−2−1:平均化処理回路
1a4−2−2:レジスタ
1a4−3:減算器
1a4−4:理想直流成分生成回路
1a4−5:セレクタ
1a4−6:デジタルハイパスフィルタ
5a4:デジタルバンドパスフィルタ
1b、5b:タイミング発生回路
601a、602a:インパルス応答
101、501:入力端子
102、502:デジタル信号出力インターフェース
1a1、5a1:アナログローパスフィルタ
1a2、5a2:サンプル・ホールド回路
1a3、5a3:A/D変換器
1a4−1:デジタルローパスフィルタ
1a4−2:直流オフセット検出回路
1a4−2−1:平均化処理回路
1a4−2−2:レジスタ
1a4−3:減算器
1a4−4:理想直流成分生成回路
1a4−5:セレクタ
1a4−6:デジタルハイパスフィルタ
5a4:デジタルバンドパスフィルタ
1b、5b:タイミング発生回路
601a、602a:インパルス応答
Claims (3)
- アナログ信号をデジタル信号に変換するA/D変換器と、前記A/D変換器の出力に含まれる直流オフセット成分を検出する直流オフセット検出回路と、前記A/D変換器の出力から前記直流オフセット検出回路の出力を減算する減算器と、理想直流成分発生回路と、前記減算器の出力と前記理想直流成分発生回路の出力のいずれかを選択して出力するセレクタと、前記セレクタの出力側に設けられて直流成分を除去するデジタルハイパスフィルタと、前記A/D変換器、前記直流オフセット検出回路、前記減算器、前記理想直流成分発生回路、前記セレクタおよび前記デジタルハイパスフィルタを所定のタイミングで動作させるタイミング発生回路とを備えたA/D変換システム。
- 前記A/D変換器と前記減算器との間に、前記A/D変換器の出力に含まれる雑音成分を除去するデジタルローパスフィルタを設けた請求項1記載のA/D変換システム。
- 前記A/D変換器の入力にアナログローパスフィルタを備えた請求項1または2記載のA/D変換システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007113973A JP2008271370A (ja) | 2007-04-24 | 2007-04-24 | A/d変換システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007113973A JP2008271370A (ja) | 2007-04-24 | 2007-04-24 | A/d変換システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008271370A true JP2008271370A (ja) | 2008-11-06 |
Family
ID=40050257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007113973A Pending JP2008271370A (ja) | 2007-04-24 | 2007-04-24 | A/d変換システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008271370A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010152826A (ja) * | 2008-12-26 | 2010-07-08 | Yokogawa Electric Corp | 機器管理システム及び機器管理プログラム |
-
2007
- 2007-04-24 JP JP2007113973A patent/JP2008271370A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010152826A (ja) * | 2008-12-26 | 2010-07-08 | Yokogawa Electric Corp | 機器管理システム及び機器管理プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8953813B2 (en) | Reduced delay digital active noise cancellation | |
EP0704980A2 (en) | Analog-digital converter using Delta Sigma modulation | |
JP2008193421A (ja) | 信号処理装置、信号処理方法 | |
KR20060004695A (ko) | 오디오 신호의 대역을 확장하기 위한 방법 및 장치 | |
CN109698701B (zh) | 具有内插的数字硅麦克风 | |
US7865337B2 (en) | Method and apparatus for reading out an analog sensor output signal | |
WO2014100165A1 (en) | Digital microphone with frequency booster | |
JP2008271370A (ja) | A/d変換システム | |
KR20180041171A (ko) | 위상 단락 스위치 | |
US9172494B2 (en) | Modulator device | |
US10659074B2 (en) | Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator | |
US9735795B2 (en) | Analog-to-digital converter arrangement | |
JP2000174627A (ja) | シグマデルタ型a/d変換装置 | |
US8878710B2 (en) | Low latency filter | |
JP2012222846A (ja) | ディジタル保護制御装置 | |
JP2003273740A (ja) | D/a変換装置 | |
JP6808296B2 (ja) | デジタルフィルタ、信号処理装置および通信機 | |
JP2005117146A (ja) | 変調器 | |
JPH11150477A (ja) | D/a変換器 | |
JP2004007827A (ja) | A/d変換装置およびそのa/d変換方法 | |
JPH04207714A (ja) | A/d変換処理装置およびその方法 | |
JP4192816B2 (ja) | ノイズ除去装置 | |
JP6346041B2 (ja) | 帰還型パルス幅変調a/d変換装置 | |
JP2993457B2 (ja) | オーバサンプル型daコンバータ | |
JP4100365B2 (ja) | Ad変換装置 |