JPS63274218A - ディジタル・アナログ変換回路 - Google Patents
ディジタル・アナログ変換回路Info
- Publication number
- JPS63274218A JPS63274218A JP10856087A JP10856087A JPS63274218A JP S63274218 A JPS63274218 A JP S63274218A JP 10856087 A JP10856087 A JP 10856087A JP 10856087 A JP10856087 A JP 10856087A JP S63274218 A JPS63274218 A JP S63274218A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- goes
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000005070 sampling Methods 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 9
- 238000001228 spectrum Methods 0.000 description 5
- 238000001615 p wave Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/661—Improving the reconstruction of the analogue output signal beyond the resolution of the digital input signal, e.g. by interpolation, by curve-fitting, by smoothing
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明はＤＡ変換器特にその低域沖波器の簡易化に関す
るものである。
るものである。
（従来技術）
第２図（ａ）は従来のディジクル信号処理による信号発
生器の出力部分の系統図で、（１）は信号処理部、（２
）はＤＡ変換部ＤＡＣ，（３）は低域Ｐ被部ＬＰＦであ
る。第２図Φ）は第２図（ａ）における信号処理部（１
）の出力Ａ、Ｂと出力波形Ｃをそれぞれ示すタイミング
チャートである。また、第２図（Ｃ）は出力スペクトラ
ムを示す。
生器の出力部分の系統図で、（１）は信号処理部、（２
）はＤＡ変換部ＤＡＣ，（３）は低域Ｐ被部ＬＰＦであ
る。第２図Φ）は第２図（ａ）における信号処理部（１
）の出力Ａ、Ｂと出力波形Ｃをそれぞれ示すタイミング
チャートである。また、第２図（Ｃ）は出力スペクトラ
ムを示す。
しかし、従来のディジタル・アナログ変換においては、
折り返し雑音と呼ばれる不要信号成分が、第２図（Ｃ）
のスペクトラム図に示すように標本周波数ｆ、の整数倍
の周波数を中心として斜線部す。
折り返し雑音と呼ばれる不要信号成分が、第２図（Ｃ）
のスペクトラム図に示すように標本周波数ｆ、の整数倍
の周波数を中心として斜線部す。
ｂｌのように発生するので、同図の（Ｃ）で示すような
特性を持つ低域ｐ波器が必要となる。ところが標本化周
波数が信号のもつ上限の周波数ｆ、に近づくと、（但し
標本化定理から【、≧２ｆ、の条件が成立する必要があ
るが）低域ｐ波器としては、急峻な特性のものが必要と
なるが、これは設計製作が困難であるばかりでなく、素
子数も多（なり、また安定性にかけるきらいがある。そ
こでこれを解消する手段としては標本化周波数を大きく
すればよいのであるが、これではデジタル信号処理部の
回路規模は標本化周波数に比例するために、この手段は
好ましくない。
特性を持つ低域ｐ波器が必要となる。ところが標本化周
波数が信号のもつ上限の周波数ｆ、に近づくと、（但し
標本化定理から【、≧２ｆ、の条件が成立する必要があ
るが）低域ｐ波器としては、急峻な特性のものが必要と
なるが、これは設計製作が困難であるばかりでなく、素
子数も多（なり、また安定性にかけるきらいがある。そ
こでこれを解消する手段としては標本化周波数を大きく
すればよいのであるが、これではデジタル信号処理部の
回路規模は標本化周波数に比例するために、この手段は
好ましくない。
（発明の目的）
本発明は上述のような従来技術の欠点に鑑みてなされた
もので、デジタル信号処理部とＤＡ変換器の間に僅かの
素子よりなる補間回路を挿入することによって、回路規
模を大幅に増すことなく、標本化周波数を大きくしたと
同様の効果を発揮するディジタル・アナログ変換回路を
得ることを目的とするものである。
もので、デジタル信号処理部とＤＡ変換器の間に僅かの
素子よりなる補間回路を挿入することによって、回路規
模を大幅に増すことなく、標本化周波数を大きくしたと
同様の効果を発揮するディジタル・アナログ変換回路を
得ることを目的とするものである。
以下実施例によって本発明の詳細な説明する。
（発明の構成と作用）
第１図（ａ）は本発明の一実施例を示す系統図、第１図
（１））は第１図（ａ）の補間回路の一例を、また第１
図（Ｃ）は各部の出力波形を示すタイミングチャート、
第１図（ｄ）は出力スペクトラムを示す。第１図（ａ）
において（１）、 （２）、 （３）は第２図と同様に
信号処理部、ＤＡ変換回路ＬＰＦであり、（４）は本発
明において特に用いられた補間回路即ち隣接する出力信
号間に信号を挿入するための回路である。次に、第１図
（ｂ）において０１）は遅延回路Ｔ、０２）は減算器、
０３）は２回路、側は加算器、０５）は切替器、００は
ＤＡ変換回路、０′７）はＬＰＦである。
（１））は第１図（ａ）の補間回路の一例を、また第１
図（Ｃ）は各部の出力波形を示すタイミングチャート、
第１図（ｄ）は出力スペクトラムを示す。第１図（ａ）
において（１）、 （２）、 （３）は第２図と同様に
信号処理部、ＤＡ変換回路ＬＰＦであり、（４）は本発
明において特に用いられた補間回路即ち隣接する出力信
号間に信号を挿入するための回路である。次に、第１図
（ｂ）において０１）は遅延回路Ｔ、０２）は減算器、
０３）は２回路、側は加算器、０５）は切替器、００は
ＤＡ変換回路、０′７）はＬＰＦである。
さて第１図（ｂ）の補間回路においてディジタル人力信
号Ａ（第１図（Ｃ）のＡ参照）は遅延回路Ｔ（Ｉ＋）に
よって１標本時間分だけ遅延されて出力信号Ｂ （第２
図（Ｃ）のＢ参照）となるが、この信号ＡとＢは減算器
（１２１によって減算されて信号Ｃ（第２図（Ｃ）のＣ
参照）となる。今信号ＡをＸｉ＋１＋信号ＢをＸｉ＋信
号ＣをΔＸ１とすればΔＸ、は次式で示される。
号Ａ（第１図（Ｃ）のＡ参照）は遅延回路Ｔ（Ｉ＋）に
よって１標本時間分だけ遅延されて出力信号Ｂ （第２
図（Ｃ）のＢ参照）となるが、この信号ＡとＢは減算器
（１２１によって減算されて信号Ｃ（第２図（Ｃ）のＣ
参照）となる。今信号ＡをＸｉ＋１＋信号ＢをＸｉ＋信
号ＣをΔＸ１とすればΔＸ、は次式で示される。
ΔＸ、＝Ｘ、、、−Ｘｉ
次に信号Ｃは各回路側で％倍される。これは補間点数が
２の場合であり、一般的には１／Ｎ倍回路であるが、こ
の回路はディジタル信号処理で行われる２進法の回路で
は、２の草束（２”）の補間の場合には除算回路は必要
でなく、葛乗分だけビ・ントの重みの位置をずらして配
線することで簡単に達成される。即ち、各回路では１ビ
ツトだけ接続位置をずらし、また２回路では２ピントだ
けずらせばよく、構成素子としては特別のものを必要と
せず、回路構成は非常に簡単となる。そしてこの出力信
号りは次式で示される。
２の場合であり、一般的には１／Ｎ倍回路であるが、こ
の回路はディジタル信号処理で行われる２進法の回路で
は、２の草束（２”）の補間の場合には除算回路は必要
でなく、葛乗分だけビ・ントの重みの位置をずらして配
線することで簡単に達成される。即ち、各回路では１ビ
ツトだけ接続位置をずらし、また２回路では２ピントだ
けずらせばよく、構成素子としては特別のものを必要と
せず、回路構成は非常に簡単となる。そしてこの出力信
号りは次式で示される。
ΔＸ 、／２−（Ｘ 、、、 −Ｘ ｉ）／２次にこの
信号りともとの信号Ｂ（Ｘｉ）とを加算器θ滲で加算す
れば、その出力Ｅは次式のようになる。
信号りともとの信号Ｂ（Ｘｉ）とを加算器θ滲で加算す
れば、その出力Ｅは次式のようになる。
Ｘ、＋（Ｘｉ、＋−Ｘｉ）／２＝（Ｘｉ、ｌ＋Ｘｉ）／
２となるが、これから明らかなように出力Ｅは、信号Ａ
のＸｌ、１と信号Ｂの×８の標本値間の線間補間（第１
図（Ｃ）のＦ参照）となっている。
２となるが、これから明らかなように出力Ｅは、信号Ａ
のＸｌ、１と信号Ｂの×８の標本値間の線間補間（第１
図（Ｃ）のＦ参照）となっている。
次に信号ＥとＢは切替器１５によってクロックＧ（第１
図（Ｃ）のＣ参照）が１″のときはＢを、１０″のとき
はＥを出力し、信号Ｆ（第２図（Ｃ）のＦ参照）となる
。これをＤＡ変換器１６でアナログ信号に変換すると信
号Ｈ（第２図ＣのＨ参照）が得られ、ＬＰＦ１７でろ波
すれば出力信号Ｉとなる（第１図（Ｃ）の１参照）。こ
れらを従来のもの〔第２図（Ｂ）（Ｃ））に比べると標
本周波数が２倍になっており、また折り返し雑音す、は
２倍の周波数の位置に位することになる。従って、ｐ波
器ＬＰＦは急峻な減衰特性のものを必要としないことに
なり、（第１図（ｄ）のＣ曲線参照）筒車安価なもので
すみ、また経年変化も少なく安定となる。
図（Ｃ）のＣ参照）が１″のときはＢを、１０″のとき
はＥを出力し、信号Ｆ（第２図（Ｃ）のＦ参照）となる
。これをＤＡ変換器１６でアナログ信号に変換すると信
号Ｈ（第２図ＣのＨ参照）が得られ、ＬＰＦ１７でろ波
すれば出力信号Ｉとなる（第１図（Ｃ）の１参照）。こ
れらを従来のもの〔第２図（Ｂ）（Ｃ））に比べると標
本周波数が２倍になっており、また折り返し雑音す、は
２倍の周波数の位置に位することになる。従って、ｐ波
器ＬＰＦは急峻な減衰特性のものを必要としないことに
なり、（第１図（ｄ）のＣ曲線参照）筒車安価なもので
すみ、また経年変化も少なく安定となる。
（発明の効果）
以上の説明から明らかなように、本発明によるときは減
算回路や加算回路のような比較的簡単な要素で構成され
る補間回路を挿入するだけで標本化周波数を増加したと
同様の効果を発揮して沖波器は筒車安価なものですみ、
また補間点数は２の葛乗とすれば同一補間回路の単なる
配線位置の調整だけで任意に選定されるなどその効果は
極めて大なるものがある。
算回路や加算回路のような比較的簡単な要素で構成され
る補間回路を挿入するだけで標本化周波数を増加したと
同様の効果を発揮して沖波器は筒車安価なものですみ、
また補間点数は２の葛乗とすれば同一補間回路の単なる
配線位置の調整だけで任意に選定されるなどその効果は
極めて大なるものがある。
第１図（ａ）（ｂ）（Ｃ）（ｄ）は本発明を実施する装
置の系統図、浦間回路例図、第１図（ａ）における信号
出力波形図及び出力スペクトラム、第２図（ａ）（ｂ）
（ｃ）は従来のアナログ・ディジタル変換装置例の系統
図、信号出力波形図および出力スペクトラム図である。 １・・・ディジタル信号処理部、 ２，１６・・・デ
ィジタル・アナログ変換回路、 ３．１７・・・ＬＰＦ
。 ４・・・補間回路、 １１・・・遅延回路、 １２・・
・減算回路、 Ｌ３・・・２回路、 １４・・・加算回
路、 １５・・・切替回路、 Ａ・・・ディジタル入力
信号、 Ｂ・・・遅延Ａ信号、 Ｃ・・・減算回路出力
信号、 Ｄ・・・各回路出力信号、 Ｅ・・・加算器出
力信号、Ｆ・・・切替器出力信号、 Ｇ・・・クロック
信号、１−１・・・ＤＡ変換回路１６の出力信号、
■・・・ＬＰＦ１７の出力信号。
置の系統図、浦間回路例図、第１図（ａ）における信号
出力波形図及び出力スペクトラム、第２図（ａ）（ｂ）
（ｃ）は従来のアナログ・ディジタル変換装置例の系統
図、信号出力波形図および出力スペクトラム図である。 １・・・ディジタル信号処理部、 ２，１６・・・デ
ィジタル・アナログ変換回路、 ３．１７・・・ＬＰＦ
。 ４・・・補間回路、 １１・・・遅延回路、 １２・・
・減算回路、 Ｌ３・・・２回路、 １４・・・加算回
路、 １５・・・切替回路、 Ａ・・・ディジタル入力
信号、 Ｂ・・・遅延Ａ信号、 Ｃ・・・減算回路出力
信号、 Ｄ・・・各回路出力信号、 Ｅ・・・加算器出
力信号、Ｆ・・・切替器出力信号、 Ｇ・・・クロック
信号、１−１・・・ＤＡ変換回路１６の出力信号、
■・・・ＬＰＦ１７の出力信号。
Claims (1)
- ディジタル信号処理部とＤＡ変換回路との間に２のｎ冪
乗（２＾ｎ）の補間を行なうための減算回路、加算回路
および１／２＾ｎ回路とよりなる補間回路を挿入したこ
とを特徴とするディジタル・アナログ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10856087A JPS63274218A (ja) | 1987-05-01 | 1987-05-01 | ディジタル・アナログ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10856087A JPS63274218A (ja) | 1987-05-01 | 1987-05-01 | ディジタル・アナログ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63274218A true JPS63274218A (ja) | 1988-11-11 |
Family
ID=14487923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10856087A Pending JPS63274218A (ja) | 1987-05-01 | 1987-05-01 | ディジタル・アナログ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63274218A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6029042A (ja) * | 1983-06-24 | 1985-02-14 | Oki Electric Ind Co Ltd | Ｄ／ａ変換時の波形補正法 |
| JPS6035845A (ja) * | 1983-08-08 | 1985-02-23 | Nec Home Electronics Ltd | デイジタルアナログ変換方式 |
-
1987
- 1987-05-01 JP JP10856087A patent/JPS63274218A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6029042A (ja) * | 1983-06-24 | 1985-02-14 | Oki Electric Ind Co Ltd | Ｄ／ａ変換時の波形補正法 |
| JPS6035845A (ja) * | 1983-08-08 | 1985-02-23 | Nec Home Electronics Ltd | デイジタルアナログ変換方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0199745B1 (en) | Analog-to-digital converter | |
| JPH0738440A (ja) | Ｄ／ａ変換回路 | |
| JP2575642B2 (ja) | アナログ−デジタル コンバ−タ | |
| EP0726656B1 (en) | Noise cancelling circuit for a sigma-delta D/A converter | |
| KR100219021B1 (ko) | 성분 감도가 낮은 오버샘플된 3차 시그마 델타 아날로그-디지탈 변환기 네트워크 | |
| US6411238B1 (en) | Digital to analog converter with step voltage generator for smoothing analog output | |
| JPH04208716A (ja) | ディジタル―アナログ変換回路 | |
| JPS63274218A (ja) | ディジタル・アナログ変換回路 | |
| US6486813B1 (en) | Oversampling circuit digital/analog converter | |
| JPH0799860B2 (ja) | ビデオカメラにおけるインターポレーションを利用した画質改善回路 | |
| US6486814B2 (en) | Digital-to-analog converter using different multiplicators between first and second portions of a data holding period | |
| JP3125225B2 (ja) | デジタル／アナログ変換器 | |
| JP4397492B2 (ja) | デジタル−アナログ変換器 | |
| JPS63257331A (ja) | Ｄ／ａ変換装置 | |
| US5124939A (en) | Signal modification circuit | |
| JP2691174B2 (ja) | Ａｄ変換回路 | |
| JP3036045B2 (ja) | Ｄ／ａ変換装置 | |
| JP3102024B2 (ja) | Ｄ／ａ変換方法 | |
| JPH04152779A (ja) | ノンリニアディジタル信号処理回路 | |
| JPH0254624A (ja) | ディジタルアナログ変換回路 | |
| JP3001623B2 (ja) | Ｐｗｍ型ｄ／ａ変換器 | |
| JPH05235765A (ja) | アナログ／デジタル変換装置 | |
| JPH0138997Y2 (ja) | ||
| JPH01186019A (ja) | Ｄ／ａ変換装置 | |
| JPH04316217A (ja) | アナログ・デジタル変換回路 |