DE2928371C2 - Schaltungsanordnung zur Synchronisation von Zeitperioden zur Behandlung von Meßsignalen - Google Patents

Schaltungsanordnung zur Synchronisation von Zeitperioden zur Behandlung von Meßsignalen

Info

Publication number
DE2928371C2
DE2928371C2 DE2928371A DE2928371A DE2928371C2 DE 2928371 C2 DE2928371 C2 DE 2928371C2 DE 2928371 A DE2928371 A DE 2928371A DE 2928371 A DE2928371 A DE 2928371A DE 2928371 C2 DE2928371 C2 DE 2928371C2
Authority
DE
Germany
Prior art keywords
counter
clock
input
circuit arrangement
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2928371A
Other languages
English (en)
Other versions
DE2928371A1 (de
Inventor
Gerhard Dipl.-Ing. 7500 Karlsruhe Spiesberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2928371A priority Critical patent/DE2928371C2/de
Publication of DE2928371A1 publication Critical patent/DE2928371A1/de
Application granted granted Critical
Publication of DE2928371C2 publication Critical patent/DE2928371C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/255Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with counting of pulses during a period of time proportional to voltage or current, delivered by a pulse generator with fixed frequency
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R17/00Measuring arrangements involving comparison with a reference value, e.g. bridge
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Manipulation Of Pulses (AREA)

Description

Die Erfindung geht aus von einer Schaltungsanordnung zur Synchronisation von Zeitperioden zur Behandlung von Meßsignalen mit der Frequenz die Meßsignale überlagernder, periodischer Störsignale.
In der elektrischen Meßtechnik ist es oft erforderlich, eine Zeilperiodenfolge mit einem Störsignal unbekannter Amplitude, jedoch bekannter Frequenz zu synchronisiiren, um den Einfluß dieses Störsignals auf das Meßergebnis zu eliminieren. Beispielsweise wird bei allen integrierenden Analog-Digital-Umsetzern höherer Genauigkeit die Meßperiode so gewählt, daß sie ein ganzzahliges Vielfaches der Netzperiode beträgt. Das Integral über eine oder mehrere abgeschlossene Perioden einer Wechselspannung wird bekanntlich Null, womit der Einfluß der störenden Netzwechselspannung praktisch beseitigt ist.
In der US-PS 38 83 863 ist ein Analog-Digital-Umsetzer beschrieben, dessen Taktgenerator, mit dessen Hilfe eine Integrationszeit bemessen wird, mit der Frequenz des Störsignales synchronisiert ist Die Synchronistation wird mit einer sogenannten PLL (Phase Locked Loop)-Schaltung erreicht. Diese Schaltung ist sehr aufwendig. Bei plötzlichen Änderungen der Störfrequenz folgt die Synchronisation nur mit einer gewissen Trägheit und wirft damit zusätzliche Probleme auf.
Es kann auch daran gedacht werden, die Zeitperioden zur Behandlung von Meßwerten unmittelbar aus dem Störsignd, beispielsweise von dessen Nulldurchgängen,
ίο abzuleiten. Oft ist es jedoch erforderlich, den üeitperioden zur Behandlung von Meßwerten eine willkürliche Phasenverschiebung gegenüber dem Störsignal zu erteilen. Die der Erfindung zugrunde liegende Aufgabe besteht darin, Zeitperioden mit der Frequenz des Störsignals, jedoch mii frei wählbarer Phasenlage zu erzeugen. Bei einer eingangs genannten Schaltungsanordnung wird diese Aufgabe gemäß der Erfindung mit den Merkmalen des Anspruchs 1 gelöst.
Die Zeitperioden zur Behandlung von Meßsignalen, beispielsweise Integrationszeiten, haben damit einen frei wählbaren Anfang. Je höher die Folgefrequenz der Taktimpulse gewählt wird, desto genauer stimmt der Anfang der Zeitperioden mit dem Triggerzeitpunkt überein, weil die erste Zeitperiode mit dem nächsten auf einen willkürlichen Triggerimpuls folgenden Taktimpuls beginnt. Nach einer Ausgestaltung der Erfindung ist es deshalb zweckmäßig, daß der Taktgeber eine von der gewünschten Verz> -gerung des Beginns eier Zeitperiode gegen einen Triggerimpuls abhängige Impuisfolgefrequenz aufweist, aer Zähler mit einem Vorteiler ausgestattet ist und der erste Eingang eines UND-Gatters mit Ausgangsimpulsen des Vorteilers beschickt ist. Bei einer weiteren Ausgestaltung der vorgeschlagenen Schaltungsanordnung ist der Taktgeber mit einem von der Periode des Störsignais gesteuerten Start-Stopp-Eingang ausgestattet.
An den Ausgang des Vergleichers ist nach einer Ausgestaltung ein Zeitperiodenzähler angeschlossen, mit dessen Hilfe eine Anzahl von Zeitperioden zur Behandlung des Meßsignals gewähK werden kann.
Nach einer weiteren Ausgestaltung der Erfindung ist das UND-Gatter zweckmäßig so ausgelegt, daß bei an einem Eingang dauernd anliegendem Triggersignal nur der erste am anderen Eingang auftretende Taktimpuls ein Ausgangssignal des UND-Gatters hervorruft.
Die Erfindung wird an zwei Figuren erläutert. Die Figuren stellen Blockschaltbilder von zwei Ausführungsbeispielen der Erfindung dar.
In Fig. I wird einem ersten Impulsformer 1 ein
so periodisches StörMgnal zugeführt, das von ihm in ein Rechtecksignal umgewandelt wird. Ein zweiter nachgeschalteter Impuslformer 2 wandelt das Rechtecksignal in eine Impulsfolge / um. deren Folgefrequenz der Frequenz des Störsignals entspricht. Der Ausgang des
5") Impulfsformers 2 ist mit dem Rückstelleingang eines Zählers 4 verbunden. An den Zähleingang des Zählers 4 ist der Ausgang eines frei laufenden Taktgebers 3 angeschlossen. Die Folgefrequenz /OderTaktimpulse ist hoch gegenüber der Frequenz der Impulsfolge /. Im
M) Zähler 4 ist zweckmäßig mindestens eine nicht näher dargestellte Vorteilerstufe für die Taktimpuisfolge enthalten. Ein Ausgang des Zählers 4, an dem die in ihrer Folgefrequenz geteilten Zählimpulse entnehmbar sind, ist an den einen Eingang eines UND-Gatters 5 angeschlossen. Ein zweiter Eingang des UND-Gatters 5 ist mit einem Triggerimpuls beschickbar. Bitausgänge des Zählers 4 sind mit entsprechenden Biteingängen eines Speichers 6 verbunden. Außerdem liegen die
Bitausgänge des Zählers 4 an entsprechenden Eingängen eines Vergleichers 7. Bitausgänge des Speichers 6 sind mit Vergleichseingängen des Vergleichers 7 verbunden. Ein Ausgang A des UND-Gatters 5 ist an einen Übernahmeeingang des Speichers 6 angeschlossen. Ein Signalausgang B des Vergleichers 7 liegt am Zähleingang eines Zeitperiodenzählers 8. Die Schaltungsanordnung nach F i g. 1 wirkt so, daß die Zeit zwischen zwei Impulsen der Impulsfolge / in von der Frequenz des Taktgebers abhängige kleine und genau reproduzierbare Intervalle aufgeteilt wird. Damit wird die Verzögerungszeit des Integrationsbeginns eines Meßnignals in demselben Maß reduziert, wie der Abstand zwischen zwei aufeinanderfolgenden Impulsen des Taktgebers kleiner als die Störsignalperiode ist Jeder Impuls der aus der Störfrequenz (Netzfrequenz) abgeleiteten Impulsfolge J setzt den Zähler 4 und den zugehörigen Vorteiler auf Null zurück. Die Kapazität des Zählers ist so groß gewählt, daß er in der zwischen zwei Impulsen der Impulsfolge / verstrichenen Zeit durch die Taktimpulse nicht vollgezählt werden kann. Aufeinanderfolgende Zählvorgänge wiederholen sich periodisch mit der Störsignalfrequenz. Tr'fft nun zu einem beliebigen Zeitpunkt ein Triggersignai am zweiten Eingang des UND-Gatters 5 ein, so wird mit der nächsten wirksamen Flanke eines Taktimpulses, die den Zähler 4 auf einen neuen Stand bringt, auch am Ausgang A des UND-Gatters 5 ein Signai erscheinen, das den Speicher 6 veranlaßt, den neuen Stand des Zählers 4 aufzunehmen. Die beiden im Vergleicher 7 miteinander jo verglichenen Inhalte des Zählers 4 bzw. des Speichers 6 sind damit gleich, und am Ausgang .Sdes Vergleicners 7 erscheint ein Signal. Mit diesem Signai beginnt die Zeitperiode zur Behandlung eines Meßsignales. Der Zeiiperiodenzähler 8 zählt diese Signale, mit seiner Hilfe kann die Anzahl der Zeitperioden bestimmt werden. Das UND-Gatter 5 ist so geschaltet, daß an seinem Ausgang A nach Anlegen des Triggersignals und der schaltenden Flanke eines Taktimpulses nur einmal ein Signal erscheint. Ein neues Ausgangssignal des UND-Gatters 5 kann nur dann auftreten, wenn zuvor das alte Triggersignal verschwunden und ein neues eingetroffen ist. Solange das alte Triggersignal noch ansteht, bleibt also der Inhalt des Speichers 6 erhalten. Jedesmal, wenn der Zähler 4 diesen Inhalt wieder erreicht, wird vom Vergleicher 7 am Ausgang B die Übereinstimmung der Inhalte gemeldet Die Impulse am Ausgang ßsind deshalb synchron zur Störfrequenz und nur um die im Speicher 6 enthaltene Zahl von Taktimpulsen gegenüber dem Störsignal phasenverschoben. Im Beispiel der Fig. 1 sind der Zähler 4, der Speicher 6 und der Vergleicher 7 jeweils mit 4 Bit Kapazität dargestellt Die maximale Verzögerung des Beginns einer Zeitperiode zur Behandlung von Meßwerten gegenüber einem willkürlichen Triggerimpuls wird damit um den Faktor 24 = 16 gegenüber einer Anordnung verringert, bei der die Störsignalperioden nicht durch Taktimpulse unterteilt sind. Die Frequenz der Taktimpulsfolge muß dazu et»va den sechzehnfachen Wert der Frequenz des Störsi/nales haben. Durch entsprechende Erhöhung der Taktimpulsfolgefrequenz kann die Verzögemng des Beginns der Zeitperiode zur Behandlung von Meßsignalen gegenüber dem Triggersignal beliebig klein gemacht werden.
Ein Ausführungsbeispiel, das in der F i g. 2 dargestellt ist, unterscheidet sich von dem nach F i g. 1 nur dadurch, daß anstelle des Taktgebers 3 ein Taktgeber 9 gewähk ist, der einen Start-Stopp-Eingang aufweist, der vom Ausgangssignai des Impulsformers 2 gesteuert ist. Der Zänler 4 enthält keinen Vorteiier mehr, und der erste Eingang des UND-Gatters 5 ist unmittelbar an den Ausgang des Taktgebers 9 angeschlossen. Die Taktimpulsfolgefrequenz des mit einer Start-Stopp-Einrichtung arbeitenden Taktgebers 9 kann niedriger liegen als die Folgefrequenz der Taktimpulse eines frei laufenden Taktgebers.
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Schaltungsanordnung zur Synchronisation von Zeitperioden zur Behandlung von MeBsignalen mit der Frequenz die Meßsignale überlagernder, periodischer Störsignale, dadurch gekennzeichnet, daß an Bitausgänge eines mit einer aus dem Störsignal abgeleiteten Impulsfolge periodisch zurückgesetzten Zählers (4) für Taktimpulse eines Taktgebers (3 bzw. 9) Biteingänge eines, angeregt von Ausgangsimpulsen eines an einem ersten Eingang willkürlich triggerbaren und mit einem zweiten Eingang am Taktgeber (3 bzw. 9) liegenden UND-Gatters (5), den Zählerstand übernehmenden Speichers (6) angeschlossen sind und daß die Bitausgänge des Zählers (4) noch mit Biteingängen eines Vergleichers (7) verbunden sind, dessen Vergleichsbiteingänge an Bitausgängen des Speichers (6) liegen und bei Gleichheit der Zähler- und Speicherinhalte an dem Vergleicherausgang die Zeitperiode bemessende Impulse abnehmbar sind.
2. Schaltungsanordnung nach Anspruch 1. dadurch gekennzeichnet, daß der Taktgeber (3) eine von der gewünschten Verzögerung des Beginns der Zeitperiode gegen einen Triggerimpuls abhängige Impulsfolgefrequenz aufweist, dem Zähler (4) ein Vorteiler vorgeschaltet ist und der erste Eingang eines UND-Gatters (5) mit Ausgangsimpulsen des Vorteilers beschickt ist.
3. Schaltungsanordnung nach Anspruch I1 dadurch gekennzeichnet, daß der Taktgeber (9) einen von der Periode de* Störsignals gesteuerten Start-Stopp-Eingang hat.
4. Schal'.ungsanorGnung t.ach Anspruch 1 oder einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, daß an den / jsgang des Vergleichers (7) ein Zeitperiodenzähler (8) angeschlossen ist.
5. Schaltungsanordnung nach Anspruch 1 oder einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, daß das UND-Gatter (5) so ausgelegt ist, daß bei an einem Eingang dauernd anliegendem Triggersignal nur der erste am anderen Eingang auftretende Taktimpuls ein Ausgangssignal hervorruft.
DE2928371A 1979-07-13 1979-07-13 Schaltungsanordnung zur Synchronisation von Zeitperioden zur Behandlung von Meßsignalen Expired DE2928371C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2928371A DE2928371C2 (de) 1979-07-13 1979-07-13 Schaltungsanordnung zur Synchronisation von Zeitperioden zur Behandlung von Meßsignalen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2928371A DE2928371C2 (de) 1979-07-13 1979-07-13 Schaltungsanordnung zur Synchronisation von Zeitperioden zur Behandlung von Meßsignalen

Publications (2)

Publication Number Publication Date
DE2928371A1 DE2928371A1 (de) 1981-01-15
DE2928371C2 true DE2928371C2 (de) 1982-07-01

Family

ID=6075661

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2928371A Expired DE2928371C2 (de) 1979-07-13 1979-07-13 Schaltungsanordnung zur Synchronisation von Zeitperioden zur Behandlung von Meßsignalen

Country Status (1)

Country Link
DE (1) DE2928371C2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56106421A (en) * 1980-01-29 1981-08-24 Nippon Hoso Kyokai <Nhk> Constant ratio delay circuit
US4843339A (en) * 1987-10-28 1989-06-27 Burr-Brown Corporation Isolation amplifier including precision voltage-to-duty-cycle converter and low ripple, high bandwidth charge balance demodulator
GB2255247B (en) * 1991-04-23 1994-12-14 Eev Ltd Pulse generating circuits
DE19928544A1 (de) * 1999-06-22 2001-01-11 Siemens Ag Taktteiler-Schaltungsanordnung
US6326825B1 (en) * 2001-01-18 2001-12-04 Agilent Technologies, Inc. Accurate time delay system and method utilizing an inaccurate oscillator

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT

Also Published As

Publication number Publication date
DE2928371A1 (de) 1981-01-15

Similar Documents

Publication Publication Date Title
DE3215847C2 (de) Zeitmeßverfahren und Vorrichtung zu seiner Durchführung
DE2537937C2 (de) Synchronisationsschaltung, die durch Ermittlung eines günstigen Abtastzeitpunktes den Empfang von in einem gestörten Eingangssignal enthaltenen Impulsen ermöglicht
DE2000062A1 (de) Phasenempfindliche Schaltung
EP0026877B1 (de) Verfahren und Anordnung zur Korrelation von zwei Signalen
DE2928371C2 (de) Schaltungsanordnung zur Synchronisation von Zeitperioden zur Behandlung von Meßsignalen
DE2801520C2 (de)
DE2018434A1 (de)
DE2512738A1 (de) Schaltungsanordnung mit einem frequenzregler
DE2802070A1 (de) Verfahren und einrichtung zur messung der dauer von impulsen
DE1233912B (de) Vorrichtung zum Veraendern der Zeit zum Einspeisen einer bestimmten Impulszahl in einen elektronischen Zaehler
DE1287207B (de) Frequenzvergleichsanordnung
DE2840065C2 (de) Schaltungsanordnung zur Erzeugung einer Abtastimpulsfolge für ein periodisches Signal
DE2702581C2 (de) Verfahren und Schaltungsanordnungen zur Frequenzerkennung
DE3823177A1 (de) Ultraschall-durchflussmessung unter auswertung von phasenverschiebungen
DE1591215C3 (de) Phasendetektor für harmonische Rechteckschwingungen mit einem Taktzähler in (insbes. Hyperbel-) Navigationssystemen
DE955965C (de) Anordnung zur Synchronisierung des Empfaengers mit dem Sender in Impuls-Multiplexanlagen
DE2241848C3 (de) Digitale Einrichtung zur Auswertung statistischer Funktionen durch Korrelieren
DE2719591A1 (de) Schaltungsanordnung zur spitzenwertgleichrichtung von wechselspannungssignalen unterschiedlicher frequenz
DE4032441C1 (en) Measuring phase relationship of two analog signals of equal frequency - converting signals into square wave signals, halving frequency on one and counting with clock counters
DE2904815C2 (de) Verfahren und Vorrichtung zur Bildung der Differenzfrequenz zweier Impulsfolgen
DE1516066A1 (de) Frequenzmessgeraet
DE2622579C3 (de) Analog-Digital-Umsetzer mit einem Nachführungsnetzwerk
DE2350198C3 (de) Schaltungsanordnung zur Erkennung von Antwortsignalen in Impuls-Entfernungsmeßgeräten
DE2406846C3 (de) Schaltungsanordnung zum Aufsuchen eines in einem Puls gleichmäßig verteilten Digitalwortes
DE3235069A1 (de) Logikanalysator

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee