JP3505802B2 - 位相同期回路、ワンショットパルス発生回路及び信号処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、位相同期回路、ワンシ
ョットパルス発生回路及びこれらの位相同期回路、ワン
ショットパルス発生回路を含む信号処理装置に関する。

【０００２】

【従来の技術】従来より、ハードディスク、光磁気ディ
スク等の情報記憶媒体に対するゾーン・ビット・レコー
ディングにおいては、複数のトラックを含むゾーン毎に
データ書き込みクロックの周波数が変化する。例えば、
４ゾーンのゾーン・ビット・レコーディングでは、ｆ１
＝８ＭＨｚ、ｆ２＝１０ＭＨｚ、ｆ３＝１２ＭＨｚ、ｆ
４＝１４ＭＨｚというようにデータ書き込みクロックの
周波数が変化する。ゾーン・ビット・レコーディングで
は、このように書き込みクロックの周波数を変化させる
ことで、最外周のゾーンと最内周のゾーンにおけるデー
タの記憶密度を同程度とすることができ、情報記憶媒体
の記憶容量を増すことが可能となるわけである。そし
て、このようなゾーン・ビット・レコーディングで書き
込み処理が行われた情報記憶媒体からデータを読み出す
場合には、読み出されたデータのデータ転送レートも上
記各ゾーンの書き込みクロック周波数に対応したデータ
転送レートになる。従って、このような情報記憶媒体へ
の記録あるいは情報記憶媒体からの再生を行う装置に対
しては、各ゾーンの周波数に対応したクロックを生成す
ること及び各ゾーンの周波数に対応した転送レートで読
み出されるデータの再生を行うことが要求される。

【０００３】例えば、図２２に示す位相同期回路では、
基準周波数源３０１からの基準周波数ｆｍを１／Ｍ倍し
た信号と、書き込みクロックの周波数ｆｗを１／Ｎ倍し
た信号とが位相比較器３０７に入力され、位相が比較さ
れる（Ｍ、Ｎは自然数）。そして、この位相比較差に応
じた直流電圧がフィルタ回路３０８から可変周波数発振
回路３０９に出力され、発振周波数が制御される。この
構成により、ｆｗ＝ｆｍ×（Ｎ／Ｍ）の周波数のクロッ
クを生成することが可能となり、各ゾーンに対応したク
ロックを生成できることになる。

【０００４】また、例えば特開昭５９−２８２０９号公
報には２段構成の位相同期回路が開示されている。この
従来技術では、等しい電圧・周波数変換係数を持つ電圧
制御型の可変周波数発振回路を含む第１の位相同期回路
と第２の位相同期回路とが用意される。そして、第１の
位相同期回路を基準周波数に同期させ、第１の位相同期
回路内の発振回路の制御電圧を第２の位相同期回路内の
発振回路の制御入力に直接加算する。これにより、第２
の位相同期回路の自走周波数が第１の位相同期回路内の
発振回路の発振周波数と等しくなる。この従来技術によ
れば、基準周波数が安定していれば、第２の位相同期回
路の自走発振周波数は製造ばらつき、電源電圧変動およ
び周囲温度変化等の影響を受けない。従って、無調整で
高精度高安定の位相同期回路を実現できるというもので
あった。そして、この従来の位相同期回路は複数の位相
同期回路内の発振回路の発振周波数を等しくする場合に
は非常に有効であったため、広く使用されてきた。

【０００５】また、情報記憶媒体に記憶されるデータを
読み出す場合には、読み出しデータのパルス幅は一定で
ない。従って、この読み出しデータから一定幅のパルス
を生成するために、ワンショットパルス発生回路と呼ば
れる回路が必要となる（以下、単にワンショット回路と
呼ぶ）。

【０００６】図２３には、従来のワンショット回路の一
例が示される。このワンショット回路では、まず入力検
出回路３５１が入力端子３５３に入力される入力信号の
立ち上がりエッジを検出する。そして、この入力検出回
路３５１の出力は遅延回路３５５によってある一定時間
遅延され、この遅延回路３５５の出力３５２が入力検出
回路３５１のリセット端子に入力される。これにより、
入力検出回路３５１の出力端子３５４にワンショットパ
ルスが発生することになる。

【０００７】図２３に示すワンショット回路では、更
に、位相同期回路３５９が設けられている。そして、位
相同期回路３５９内には、遅延回路３５５とはリング接
続する以外は同一構造の可変周波数発振回路（リング発
振器）３６０が設けられている。また、遅延回路３５５
の遅延制御端子と可変周波数発振回路３６０の発振制御
端子には共通の発振制御信号が入力される。これによ
り、遅延回路３５５の遅延時間を基準周波数に基づいて
決定することが可能となる。

【０００８】このワンショット回路では、可変周波数発
振回路３６０は、リング接続されている以外は遅延回路
３５５と同一構造であるため、製造バラツキや電源電圧
変動および周囲温度変化があったとしても、遅延回路３
５５の遅延時間は共通の発振制御信号により常に誤差補
正される。これによって高安定高精度のワンショットパ
ルスを得ることが可能となる。

【０００９】これは所望のワンショットパルス幅と前記
可変周波数発振回路３６０の発振周期の時間が比較的近
く、基準周波数が固定の場合に非常に有効な技術であっ
たため、フロッピーディスクのデータセパレータ用ワン
ショット回路等に用いられてきた。

【００１０】なお、従来のワンショット回路は単安定ワ
ンショットマルチバイブレータ回路として特開昭第６１
−８７４１６号に開示されており、詳細に述べられてい
る。

【００１１】

【発明が解決しようとする課題】しかし、まず、図２２
に示す構成の位相同期回路には以下のような問題点があ
った。例えば、クロック周波数の可変範囲を１０ＭＨｚ
〜４０ＭＨｚとした場合を考える。この場合、フィルタ
回路３０８の出力Ｖｆの振れる電圧範囲は有限であり、
５Ｖ単一電源の場合には例えば１Ｖ〜４Ｖとなる。する
と、可変周波数発振回路３０９には、Ｖｆの１Ｖの変化
に対して発振周波数を少なくとも１０ＭＨｚ変化できる
という性能が要求されることになる。更に、製造ばらつ
き、電源電圧変動、周囲温度の変化等を考慮した場合に
は、この２〜３倍の性能、即ちＶｆの１Ｖの変化に対し
て発振周波数を２０ＭＨｚ〜３０ＭＨｚ変化できるとい
う性能が要求されることになる。しかし、このように可
変周波数発振回路３０９の発振動作電圧対発振周波数比
例係数（あるいは発振動作電流対発振周波数比例係数）
を大きくしすぎると、今度は、可変周波数発振回路３０
９が雑音等の存在により位相同期のロック状態が解除さ
れやすくなったり、ミスロック状態になりやすくなった
り、ジッタが増大したりする事態が生ずる。従って、図
２２に示す位相同期回路では、上記の比例係数をあまり
大きくできないという制約及びフィルタ回路の出力の振
れる電圧範囲が有限であるという制約により、書き込み
クロックの可変範囲をあまり大きくできないという問題
があった。

【００１２】また、特開昭５９−２８２０９号公報に示
す２段構成の位相同期回路にも以下のような問題点があ
った。即ち、この位相同期回路では、ゾーン・ビット・
レコーディング等のために必要となる発振周波数が、基
準周波数に同期している位相同期回路内の発振周波数と
異なる場合に、この従来の位相同期回路を用いようとし
ても、その動作原理上不可能であるという問題があっ
た。これは、発振周波数の異なる発振回路はその発振制
御電圧も異なるため、発振制御端子を互いに接続するこ
とができないことに起因する。

【００１３】また、図２３に示す従来のワンショット回
路では、必要とされるワンショットパルス幅が可変周波
数発振回路３６０の発振周期に対して非常に長い場合
や、基準周波数を広範囲に変化させなければならない場
合に、以下のような問題があった。

【００１４】即ち、従来のワンショット回路では所望の
ワンショトパルスの幅を、遅延回路３５５におけるイン
バータの遅延時間により設定していた。従って、長いワ
ンショットパルス幅を得るためには遅延用のインバータ
の段数を増やさなければならない。これは、その分だけ
実装上大きな面積を占有することを意味し、これによ
り、チップ面積の増大化、コストアップ等の問題を招い
た。また、遅延回路３５５と位相同期回路内の可変周波
数発振回路３６０とは、その構造は似ていても、本質的
には機能も特性も異なるものである。従って、遅延回路
３５５の遅延制御端子と可変周波数発振回路３６０の発
振制御端子に共通の発振制御信号を入力しても、可変周
波数発振回路３６０内のインバータの遅延時間と、遅延
回路３５５内のインバータの遅延時間とは完全には等し
くならない。特に、基準周波数を変えて広い範囲で遅延
時間を制御しようとした場合に、全範囲に渡って両者の
遅延時間を等しくするのは不可能であった。

【００１５】また、前記可変周波数発振回路３６０の発
振周波数と遅延回路の遅延量の関係を変えようとした場
合、発振制御信号が共通に使用されているため遅延回路
の遅延特性を変えなければならず、これによって可変周
波数発振回路３６０と遅延回路３５５の同一性を更に失
い誤差が更に大きくなるという問題が生じた。

【００１６】本発明は、以上のような課題を解決するた
めになされたものであり、その目的とするところは、製
造ばらつき、電源電圧変動、周囲温度変化等の影響をあ
まり受けることなく、基準周波数とは異なる所望の発振
周波数の信号を得ることができる位相同期回路及びこれ
を含む信号処理装置を提供するところにある。

【００１７】また、本発明の他の目的は、占有面積の増
大を抑えながら、広い範囲で所望の幅のワンショットパ
ルスを得ることができるワンショット回路及びこれを含
む信号処理装置を提供するところにある。

【００１８】

【課題を解決するための手段及び作用】上記課題を解決
するために請求項１の発明は、基準周波数信号に同期す
る第１の位相同期手段と、入力信号に同期する第２の位
相同期手段と、動作点変換手段とを含む位相同期回路で
あって、前記第１の位相同期手段が、前記基準周波数信
号に同期するための位相比較を行う第１の位相比較手段
と、該第１の位相比較手段に接続され第１の発振制御信
号を生成する第１のフィルタ手段と、該第１の発振制御
信号により設定される電流又は電圧に基づき発振周波数
が制御される第１の可変周波数発振手段とを含み、前記
動作点変換手段が、前記第１の発振制御信号に基づき該
第１の発振制御信号により設定される電流又は電圧のｎ
倍の電流又は電圧の設定が可能な動作点変換信号を生成
し、前記第２の位相同期手段が、前記入力信号に同期す
るための位相比較を行う第２の位相比較手段と、該第２
の位相比較手段に接続される第２のフィルタ手段と、前
記動作点変換信号と該第２のフィルタ手段の出力とが第
１、第２の加算入力端子に入力され電流加算又は電圧加
算により第２の発振制御信号を生成する加算手段と、該
第２の発振制御信号により設定される電流又は電圧に基
づき発振周波数が制御される第２の可変周波数発振手段
とを含むことを特徴とする。

【００１９】請求項１の発明によれば、第１の位相同期
手段が基準周波数に同期し、この同期の際のフィルタ手
段の出力である第１の発振制御信号が動作点変換手段に
出力される。そして、動作点変換手段では、この第１の
発振制御信号により設定される電流又は電圧のｎ倍（ｎ
は実数）の電流又は電圧の設定が可能な動作点変換信号
が生成される。即ち、この動作点変換信号は、可変周波
数発振手段の発振周波数をｎ倍に設定できる信号とな
る。そして、この動作点変換信号及び第２のフィルタ手
段の出力は、加算手段の第１、第２の加算入力端子に入
力され、電流加算又は電圧加算により第２の発振制御信
号が生成される。そして、この第２の発振制御信号によ
り第２の可変周波数発振手段の発振が制御される。これ
により、第２の位相同期手段を、例えば基準周波数のｎ
倍あるいは基準周波数のｎ倍にほぼ等しい周波数をもつ
入力信号に同期させることが可能となる。

【００２０】また、請求項２の発明は、請求項１におい
て、前記動作点変換手段が、前記倍率ｎを任意に制御で
きる手段を含むことを特徴とする。

【００２１】請求項２の発明によれば、制御手段によ
り、動作点変換手段における前記倍率ｎの値を任意とす
る制御が可能となる。即ち、この制御手段により、動作
点変換信号により設定可能な電流又は電圧をｎ倍にする
制御が可能となる。これにより、第２の可変周波数発振
手段における中心発振周波数を任意の値とする制御が可
能となる。

【００２２】また、請求項３の発明は、入力信号の有無
を検出する入力検出手段と、発振制御手段と、第１の可
変周波数発振手段と、エッジ検出手段と、前記第１の可
変周波数発振手段と同一構成の第２の可変周波数発振手
段を有し基準周波数信号に同期する位相同期手段とを含
み、ワンショットのパルスを前記発振制御手段の出力端
子あるいは前記第１の可変周波数発振手段の出力端子に
発生するワンショットパルス発生回路であって、前記エ
ッジ検出手段が、前記第１の可変周波数発振手段の出力
信号の立ち上がりエッジ又は立ち下がりエッジを自然数
でｍ回計数した後に検出信号を出力し、前記発振制御手
段が、前記入力検出手段により入力信号が検出されると
発振開始信号を前記第１の可変周波数発振手段に出力
し、前記エッジ検出手段から前記検出信号が入力される
と発振停止信号を前記第１の可変周波数発振手段に出力
し、前記第１の可変周波数発振手段が発振開始停止制御
端子と発振周波数制御端子とを有し、該発振開始停止制
御端子に前記発振開始信号が入力されると発振を開始
し、該発振の周波数が前記発振周波数制御端子に入力さ
れる前記第２の可変周波数発振手段の発振制御信号に基
づき制御され、前記発振開始停止制御端子に前記発振停
止信号が入力されると該発振を停止することを特徴とす
る。

【００２３】請求項３の発明によれば、入力検出手段に
より入力信号が検出されると、発振制御手段の制御によ
り、第１の可変周波数発振手段が発振を開始する。そし
て、この発振周波数は第２の可変周波数発振手段の発振
を制御する信号に基づき制御されるため、この発振周波
数は基準周波数と等しくなる。次に、この発振出力の立
ち下がりエッジ又は立ち上がりエッジがエッジ検出手段
により計数され、ｍ回エッジが計数された後に検出信号
が出力される。そして、検出信号が出力されると、発振
制御手段の制御により発振が停止される。以上により、
基準周波数と計数ｍで決まる幅のワンショットパルスを
出力することが可能となる。なお、計数ｍが１の場合で
は、エッジ検出手段の機能を入力検出手段に兼務させた
り、第１の可変周波数制御手段の出力をワンショットパ
ルス出力とすることもできる。

【００２４】また、請求項４の発明は、請求項３におい
て、前記第２の可変周波数発振手段の前記発振制御信号
に基づき該発振制御信号により設定される電流又は電圧
のｋ倍の電流又は電圧の設定が可能な動作点変換信号を
生成し前記第１の可変周波数発振手段の前記発振周波数
制御端子に出力する動作点変換手段を含むことを特徴と
する。

【００２５】請求項４の発明によれば、第１の可変周波
数発振手段の発振周波数を基準周波数のｋ倍あるいはｋ
倍にほぼ等しくすることができ、ワンショットパルスの
幅を設定する際の分解能をｋ倍にすることが可能とな
る。

【００２６】また、請求項５の発明は、請求項４におい
て、前記動作点変換手段が、前記倍率ｋを任意に制御で
きる手段を含むことを特徴とする。

【００２７】請求項５の発明によれば、制御手段によ
り、動作点変換手段における前記倍率ｋの値を任意とす
る制御が可能となる。これにより、ワンショットパルス
の幅を任意の分解能に設定する制御が可能となる。

【００２８】また、請求項６の発明は、請求項３乃至５
のいずれかにおいて、前記ワンショットパルスの幅を前
記計数ｍあるいは前記計数ｍ及び前記倍率ｋで調整する
ことで、ウィンドウセンタの調整を行うことを特徴とす
る。

【００２９】請求項６の発明によれば、ワンショットパ
ルスの幅を計数ｍあるいは計数ｍ及び倍率ｋで調整する
ことで、ウィンドウセンタの調整を行うことが可能とな
る。即ち、例えばワンショットパルスの幅を長くするこ
とで、＋側のウィンドウマージンを増やすことができ、
ウィンドウのセンタを＋側にシフトすることが可能とな
る。また、例えばワンショットパルスの幅を短くするこ
とで、−側のウィンドウマージンを増やすことができ、
ウィンドウのセンタを−側にシフトすることが可能とな
る。

【００３０】また、請求項７の発明は、基準周波数信号
に同期する第１の位相同期手段と、前記基準周波数信号
に基づいて設定されるクロック信号に同期する第２の位
相同期手段と、第１の動作点変換手段と、情報媒体から
の読み出しデータの有無を検出する入力検出手段及び発
振制御手段及び第４の可変周波数発振手段及びエッジ検
出手段を有するワンショットパルス発生手段と、データ
セパレータ用の第３の位相同期手段とを含む信号処理装
置であって、前記第１の位相同期手段が、前記基準周波
数信号に同期するための位相比較を行う第１の位相比較
手段と、該第１の位相比較手段に接続され第１の発振制
御信号を生成する第１のフィルタ手段と、該第１の発振
制御信号により設定される電流又は電圧に基づき発振周
波数が制御される第１の可変周波数発振手段とを含み、
前記第１の動作点変換手段が、前記第１の発振制御信号
に基づき該第１の発振制御信号により設定される電流又
は電圧のｎ倍の電流又は電圧の設定が可能な第１の動作
点変換信号を生成し、前記第２の位相同期手段が、前記
クロック信号に同期するための位相比較を行う第２の位
相比較手段と、該第２の位相比較手段に接続される第２
のフィルタ手段と、前記第１の動作点変換信号と該第２
のフィルタ手段の出力とが第１、第２の加算入力端子に
入力され電流加算又は電圧加算により第２の発振制御信
号を生成する加算手段と、該第２の発振制御信号により
設定される電流又は電圧に基づき発振周波数が制御され
る第２の可変周波数発振手段とを含み、前記ワンショッ
トパルス発生手段に含まれる前記エッジ検出手段が、前
記第４の可変周波数発振手段の出力信号の立ち上がりエ
ッジ又は立ち下がりエッジを自然数でｍ回計数した後に
検出信号を出力し、前記ワンショットパルス発生手段に
含まれる前記発振制御手段が、前記入力検出手段により
読み出しデータが検出されると発振開始信号を前記第４
の可変周波数発振手段に出力し、前記エッジ検出手段か
ら前記検出信号が入力されると発振停止信号を前記第４
の可変周波数発振手段に出力し、前記ワンショットパル
ス発生手段に含まれる前記第４の可変周波数発振手段が
発振開始停止制御端子と発振周波数制御端子とを有し、
該発振開始停止制御端子に前記発振開始信号が入力され
ると発振を開始し、該発振の周波数が前記発振周波数制
御端子に入力される前記第２の可変周波数発振手段の前
記第２の発振制御信号に基づき制御され、前記発振開始
停止制御端子に前記発振停止信号が入力されると該発振
を停止し、前記データセパレータ用の第３の位相同期手
段が、前記ワンショットパルス発生手段のワンショット
パルス出力に同期するための位相比較を行う第３の位相
比較手段と、該第３の位相比較手段に接続される第３の
フィルタ手段と、前記第２の発振制御信号と該第３のフ
ィルタ手段の出力とが第１、第２の加算入力端子に入力
され電流加算又は電圧加算により第３の発振制御信号を
生成する加算手段と、該第３の発振制御信号により設定
される電流又は電圧に基づき発振周波数が制御される第
３の可変周波数発振手段と、データ正規化手段とを含む
ことを特徴とする。

【００３１】請求項７の発明によれば、ワンショットパ
ルス発生手段により読み出しデータが検出され、ワンシ
ョットパルス発生手段からは、第２の発振制御信号及び
計数ｍにより決定される幅のワンショットパルスが出力
される。この場合、第２の発振制御信号は、第１の位相
同期手段の第１の発振制御信号を動作点変換手段で動作
点変換し、加算手段で電流加算又は電圧加算を行うこと
で求められた信号であり、従って、第４の可変周波数発
振手段は第２の可変周波数発振手段と等しい周波数で発
振することになる。ワンショットパルス発生手段からの
ワンショットパルス出力は、データセパレータである第
３の位相同期手段に入力され、第３の位相同期手段はこ
のワンショットパルスに同期することになる。そして、
この場合の第３の可変周波数発振手段における発振の中
心発振周波数は、第２の発振制御信号により決められ
る。データ正規化回路では、ワンショットパルス出力
と、第３の可変周波数発振手段の出力とに基づいて正規
化された読み出しデータ、読み出しクロックを出力する
ことになる。このようにして本発明によれば、情報記憶
媒体から読み出されたデータから正規化された読み出し
データ、読み出しクロックを再生することが可能とな
る。

【００３２】また、請求項８の発明は、請求項７におい
て、前記第２の可変周波数発振手段の前記第２の発振制
御信号に基づき該第２の発振制御信号により設定される
電流又は電圧のｋ倍の電流又は電圧の設定が可能な第２
の動作点変換信号を生成し前記ワンショットパルス発生
手段内の前記第４の可変周波数発振手段の前記発振周波
数制御端子に出力する第２の動作点変換手段を含むこと
を特徴とする。

【００３３】請求項８の発明によれば、ワンショットパ
ルスの幅を設定する際の分解能をｋ倍にすることが可能
となる。

【００３４】また、請求項９の発明は、請求項７又は８
のいずれかにおいて、前記第１、第２の動作点変換手段
が、前記倍率ｎ、ｋを任意に制御できる手段を含むこと
を特徴とする。

【００３５】請求項９の発明によれば、ワンショットパ
ルスの幅を任意の分解能に設定する制御が可能となる。

【００３６】また、請求項１０の発明は、請求項７乃至
９のいずれかにおいて、出力される前記ワンショットパ
ルスの幅を前記計数ｍあるいは前記計数ｍ及び前記倍率
ｋで調整することでウィンドウセンタの調整を行うこと
を特徴とする。

【００３７】請求項１０の発明によれば、ワンショット
パルスの幅を調整することで、ウィンドウセンタの調整
を行うことが可能となる。

【００３８】

【実施例】

１．第１の実施例 以下に説明する第１の実施例は、位相同期回路に関する
実施例である。図１には、本第１の実施例のブロック図
が示され、図２には、各ブロックを構成する回路の詳細
を示した回路図が示される。図１に示すように本第１の
実施例に係る位相同期回路は、第１、第２の位相同期回
路９９、１１９及び動作点変換回路５を含んでいる。そ
して、第１の位相同期回路９９は、基準周波数信号１を
入力とし、位相比較器２、フィルタ回路３及び可変周波
数発振回路４を含んでいる。また、第２の位相同期回路
１１９は、入力信号６を入力とし、位相比較器７、フィ
ルタ回路８、加算回路９、可変周波数発振回路１０を含
んでいる。ここで、可変周波数発振回路４と可変周波数
発振回路１０とは同一の構成となっており、したがって
同一の特性を持っている。図２には、この可変周波数発
振回路４、１０をリング発振器で構成した例が示されて
いる。

【００３９】いま、第１の位相同期回路９９はその位相
周波数引き込み動作によって基準周波数１に同期安定し
ているものとする。この時、可変周波数発振回路４に入
力される発振制御信号Ｖｆ１は動作点変換回路５にも入
力される。そして、動作点変換回路５の出力である動作
点変換信号Ｖｇは加算回路９の入力端子ＩＮ２に入力さ
れる。図２には、この動作点変換回路５の構成の一例が
示されている。

【００４０】次に、図２を用いて、本第１の実施例を詳
細に説明する。図２に示すように、動作点変換回路５は
トランジスタ１３、１４、１５、１６を含んでおり、こ
れらのトランジスタ１３、１４、１５、１６の電流供給
能力比を変えることで動作点変換動作を行っている。例
えば、ここで、トランジスタ１３、１４の物理寸法を同
一にして電流供給能力を相等しく設定しておき、トラン
ジスタ１６の電流供給能力がトランジスタ１５の電流供
給能力のｎ倍となるように物理寸法を設定したとする。
また、トランジスタ１３と、可変周波数発振回路４、１
０内のトランジスタ１１、３０との電流供給能力は相等
しくなるように設定する。また、トランジスタ１５と、
可変周波数発振回路４、１０内のトランジスタ１２、３
１との電流供給能力も相等しくなるように設定する。す
ると、可変周波数発振回路４の入力である発振制御信号
Ｖｆ１がトランジスタ１３のゲートに入力されているの
で、トランジスタ１５に流れる電流は可変周波数発振回
路４内のトランジスタ１１に流れる電流と等しくなる。
そして、図２に示されるような可変周波数発振回路（リ
ング発振器）の発振周波数はトランジスタ１１に流れる
電流と比例関係にあることが良く知られている。そし
て、トランジスタ１３に流れる電流とトランジスタ１５
に流れる電流は同一であるので、この電流で決まる電圧
がトランジスタ１５のゲート端子に発生する。トランジ
スタ１５のゲート端子はトランジスタ１６のゲート端子
に接続されているので、カレントミラー動作によってト
ランジスタ１５に流れる電流のｎ倍の電流がトランジス
タ１６に流れることになる。そして、トランジスタ１６
に流れる電流とトランジスタ１４に流れる電流は等しい
ので、トランジスタ１４のゲート端子即ち動作点変換回
路５の出力端子には、可変周波数発振回路４のトランジ
スタ１１に流れる電流をｎ倍に設定できる動作点変換信
号Ｖｇが出力されることになる。この動作点変換信号Ｖ
ｇは、可変周波数発振回路１０のトランジスタ３０に流
れる電流もｎ倍に設定できるものである。

【００４１】ここで、可変周波数発振回路４、１０のト
ランジスタ１１、３０に流れる電流ｉ対発振周波数ｆの
比例係数をａとすると、ｆは次式で与えられる。

【００４２】ｆ＝ａ×ｉ （１） 式（１）より、可変周波数発振回路４の発振周波数をｆ
0 、可変周波数発振回路４内のトランジスタ１１に流れ
る電流をｉ0 とすれば、ｆ0 は次式で表される。

【００４３】ｆ0 ＝ａ×ｉ0 （２） したがって、動作点変換回路５はｎ×ｉ0 を与える電
圧、即ちｆ0 をｎ倍にする電圧を出力することになる。

【００４４】以上の構成の動作点変換回路５は、後述す
る電圧乗算器、乗算型Ｄ／Ａコンバータを用いた動作点
変換回路に比べて、非常に簡易な回路構成で動作点の変
換を行うことができる。従って、この構成の動作点変換
回路５は、装置の小規模化を図れるという点で大きな優
位点をもつ。

【００４５】さて、加算回路９は、図２に示すように、
電圧電流変換器２９及びトランジスタ１７、１８、１
９、２０を含んでいる。即ち、加算回路９は、ＶＤＤ／
２を基準にＩＮ１の入力電圧を正負両極性の電流に変換
する電圧電流変換器２９を備える。そして、この電圧電
流変換器２９の出力電流と動作点変換信号Ｖｇの電圧で
決まるトランジスタ１７に流れる電流とを加算し、この
加算結果で決まる電流をカレントミラー動作によってト
ランジスタ２０に複製する。そして、この複製された電
流できまるトランジスタ１８のゲート電圧を発振制御信
号Ｖｆ２として出力するものである。

【００４６】図３に、電圧電流変換器２９の構成の一例
を示す。この電圧電流変換器２９は、演算増幅器２３
と、抵抗２８と、トランジスタ２４、２５、２６、２７
等を含んでいる。そして、トランジスタ２４、２６は等
しい電流供給能力を持ち、トランジスタ２５、２７も等
しい電流供給能力を持つものとする。ここで、抵抗２８
に流れる電流は全てトランジスタ２４またはトランジス
タ２５を通ってＶＤＤまたはアースに流れる。そして、
演算増幅器２３には負帰還がかかっているので、その反
転入力端子電圧と非反転入力端子電圧が等しくなるよう
に動作する。したがって、抵抗２８の右端の電圧はＶＲ
端子電圧（この場合はＶＤＤ／２）と等しくなるので、
抵抗２８にはＶＤＤ／２を基準に入力端子Ｉの電圧に応
じた正負両極性の電流がオームの法則にしたがって流れ
る。この電流はトランジスタ２４に流れる電流とトラン
ジスタ２５に流れる電流の差に等しい。そして、トラン
ジスタ２６、２７は、各々トランジスタ２４、２５の対
応するゲートが互いに接続されている。この結果、トラ
ンジスタ２４、２５とトランジスタ２６、２７とのカレ
ントミラー動作によって、電圧電流変換器２９の出力で
あるＯ端子からは抵抗２８に流れる電流と絶対値が等し
くて極性が逆である電流が出力されることになる。この
ときの電圧電流変換係数は、抵抗２８の抵抗値をＲとす
れば、−１／Ｒで与えられる。

【００４７】さて、図２の加算回路９において、トラン
ジスタ１７、１８は可変周波数発振回路４、１０内のト
ランジスタ１１、３０と等しい電流供給能力を持ち、ま
たトランジスタ１９、２０も可変周波数発振回路４、１
０内のトランジスタ１２、３１と等しい電流供給能力を
持つものとする。ここで、電圧電流変換器２９の出力電
流Ｉｏは、電圧電流変換器２９の入力電圧をＶｉとする
と、電圧電流変換係数は前記の通り−Ｒであるから、次
式で与えられることになる。

【００４８】 Ｉｏ＝−｛Ｖｉ−（ＶＤＤ／２）｝／Ｒ （３） いま、Ｖｉの電圧がＶＤＤ／２であったとすると、上記
（３）式より電圧電流変換器２９の出力電流Ｉｏは零と
なる。そして、出力電流Ｉｏが零の場合には、トランジ
スタ１９に流れる電流はトランジスタ１７に流れる電流
と等しくなる。トランジスタ１７のゲート端子には動作
点変換回路５からの動作点変換信号Ｖｇが入力されてい
るので、トランジスタ１７には可変周波数発振回路４の
トランジスタ１１に流れる電流のｎ倍の電流が流れる。
その結果、前記（１）式および（２）式より、加算回路
９の出力である発振制御信号Ｖｆ２は、可変周波数発振
回路１０の発振周波数を可変周波数発振回路４の発振周
波数に対してｎ倍に設定する信号になる。

【００４９】第２の位相同期回路１１９は入力信号６に
同期するように構成されているが、以上の動作により、
可変周波数発振回路４の発振周波数と可変周波数発振回
路１０の発振中心周波数が異なっていても、第２の位相
同期回路１１９を構成する可変周波数発振回路１０の発
振中心周波数を容易に設定することができる。そして、
フィルタ回路８の出力電圧ＶｉがＶＤＤ／２を基準に変
化すると加算回路９によって動作点変換回路５の出力Ｖ
ｇとの加算処理が行われる。そして、可変周波数発振回
路１０の発振周波数が発振中心周波数を基準に変化し、
これにより可変周波数発振回路１０は第２の位相同期回
路１１９の発振器として動作し、第２の位相同期回路１
１９は入力信号６に同期することになる。

【００５０】可変周波数発振回路４と可変周波数発振回
路１０は同一構成で同一特性であるので、製造ばらつき
や電源電圧変動、周囲温度変化等の影響があっても前記
両発振回路の発振動作電流対発振周波数特性は同一性を
維持する。かりに、これらの影響を受けて発振動作電流
対発振周波数比例係数が変動したとしても、一方の発振
周波数に対してもう一方の発振中心周波数がｎ倍という
関係は崩れない。したがって、基準周波数信号１に水晶
発振器等の非常に高精度高安定の周波数を入力すれば、
所望の発振周波数が基準周波数と異なる場合でも、製造
ばらつきや電源電圧変動、周囲温度変化等の影響を受け
ずに高精度で安定した位相同期回路を無調整で実現する
ことが可能となる。

【００５１】また、本実施例によれば、雑音等によりロ
ック状態が解除されにくく、ジッタが増大しにくい位相
同期回路を実現できる。図４には、可変周波数発振回路
の発振動作電流と発振周波数の関係の一例を表す特性図
が示される。この特性図から明らかなように、前述の図
２２に示すような位相同期回路では、例えば１０ＭＨｚ
〜４０ＭＨｚの発振周波数に第２の位相同期回路を同期
させるためには、図４のＡに示す範囲で発振動作電流を
変化させなければならない。しかし、フィルタ回路、加
算回路の出力電圧の振れる範囲は有限であるため、発振
動作電流を図４に示すように広い範囲（Ｉ0 〜Ｉ1 ）で
変化させることは困難である。従って、従来の位相同期
回路で、このような広い可変周波数範囲に対応するため
には、発振動作電流対発振周波数の比例係数を大きくす
る（図４のＩ／Ｆ直線の傾きを大きくする）必要があ
る。ところが、このように発振動作電流対発振周波数の
比例係数を大きくすると、今度は、可変周波数発振回路
が雑音等によりロック状態が解除されやすくなったり、
ジッタが増大されやすくなったりし、安定した位相同期
動作を保証できなくなる。これに対して、本実施例で
は、動作点変換回路５により、発振動作電流に対してあ
らかじめオフセット電流が加算されることになるため、
１０ＭＨｚの発振周波数に対しては例えば図４のＢに示
す範囲で、４０ＭＨｚの発振周波数に対しては例えば図
４のＣに示す範囲で、発振動作電流を変化させればよ
い。従って、フィルタ回路８、加算回路９の出力電圧の
振れる範囲も厳しい制約を受けることがなく、可変周波
数発振回路１０には、それほど大きな発振動作電流対発
振周波数比例係数が要求されないことになる。この結
果、雑音、ジッタ等によりロック状態が解除されにくい
位相同期回路を実現できることになる。

【００５２】なお、本実施例では説明を簡潔にするため
にトランジスタ１３、１５の電流供給能力を、それぞれ
トランジスタ１１、１２の電流供給能力と等しいとした
が、それぞれ同一の比例定数で比例関係にあれば、動作
点変換回路としての動作は変わらない。同様に、トラン
ジスタ１７、１８およびトランジスタ１９、２０につい
ても、それぞれトランジスタ１１、１２の電流供給能力
と等しいとしたが、それぞれ同一の比例定数で比例関係
にあれば、加算回路としての動作は変わらない。

【００５３】また、本実施例では、可変周波数発振回路
４内のトランジスタ１１のゲート端子と動作点変換回路
５のＩＮ端子とを接続したが、本発明はこれに限られる
ものではない。例えば、可変周波数発振回路４内のトラ
ンジスタ１２のゲート端子と動作点変換回路５のＩＮ端
子を接続する構成としてもかまわない。この場合には、
動作点変換回路は例えば図５に示すような構成となる。
この場合は、トランジスタ１３、２１の電流供給能力を
等しく、トランジスタ１５、２２の電流供給能力を等し
く構成するか、または各々等しい比例定数で比例関係と
なるように構成する。このとき、トランジスタ２２に流
れる電流はトランジスタ１２に流れる電流と等しいか、
またはある比例定数をもってトランジスタ２２に複製さ
れる。そして、トランジスタ２２に流れる電流が全てト
ランジスタ２１に流れ、この電流で決まる電圧がトラン
ジスタ２１のゲート端子に発生する。この結果、トラン
ジスタ２１のゲート電圧はトランジスタ１１のゲート端
子電圧と等しくなる。以降の動作は、前述した動作点変
換回路の動作と同様となる。

【００５４】図６には、電流・電流変換の倍率ｎ（ｎは
実数）を任意に制御できる手段を設けた場合の動作点変
換回路２０５の構成の一例が示される。図６に示すよう
に、この動作点変換回路２０５は、スイッチ回路２２１
〜２３０と、トランジスタ２３１〜２３９と、トランジ
スタ２４０、２４２、２４４とを含んでいる。図７に
は、このスイッチ回路２２１〜２３０の構成の一例が示
される。このスイッチ回路は、インバータ２４５と、ト
ランジスタ２４６、２４８からなるトランスミッション
ゲートと、トランジスタ２５０とを含む。そして、ＩＮ
端子にはフィルタ回路３からの発振制御信号Ｖｆ１が入
力され、ＳＷ端子には８ビットの制御信号のいずれか１
つが入力される。例えば、今、制御信号のビット０が”
１”になった場合を考える。この場合には、スイッチ回
路２２１のＳＷ端子がＨレベルとなり、スイッチ回路２
２１内のトランスミッションゲートが導通し、Ｖｆ１の
信号がトランジスタ２３１のゲート端子に伝わることに
なる。一方、ビット０が”０”になった場合には、スイ
ッチ回路２２１のＳＷ端子がＬレベルとなり、スイッチ
回路２２１内のトランスミッションゲートが非導通とな
り、Ｖｆ１の信号はトランジスタ２３１のゲート端子に
伝わらないことになる。同様にして、制御信号のビット
０〜７を”１”あるいは”０”にすることで、トランジ
スタ２３１〜２３９のゲート端子にＶｆ１を伝える、あ
るいは伝えないという制御が可能となる。トランジスタ
２３１〜２３９の電流供給能力は、例えば１：２：４：
８：１６：３２：６４：１２８というように重みづけさ
れている。これにより、電流・電流変換の倍率ｎを２５
６段階で変化させることが可能となる。

【００５５】このように本実施例では、電流・電流変換
の倍率ｎを任意に制御できる手段を設けたことで、ゾー
ン・ビット・レコーディングにおける各ゾーンに対応し
た任意の周波数のクロックを生成することができる。こ
れにより装置の汎用性を高めることができる。また、例
えば図４における発振動作電流対発振周波数の特性図で
はＩ／Ｆ直線が原点を通っているが、実際には誤差があ
り、Ｉ／Ｆ直線は原点から外れている場合がある。ま
た、Ｉ／Ｆ直線が非直線性を持つ場合もある。このよう
な場合、上式（１）のｆ＝ａｉの式にも誤差が生じる。
しかし、このような誤差も、この倍率ｎの値を調整する
ことで補正することが可能となる。例えば、第１の位相
同期回路９９に入力される基準周波数信号の周波数をｆ
ｍとし、第２の位相同期回路１１９に入力される入力信
号の周波数がｃ×ｆｍであったとする。そして、可変周
波数発振回路のＩ／Ｆ直線が原点を通らなかった場合を
考える。このような場合には、本実施例では、ｎの値を
ｃと等しくせずに、異なった値となるように設定する。
これにより、Ｉ／Ｆ直線が原点を通らない場合において
も、第２の位相同期回路１１９から正確なｃ×ｍの周波
数のクロックを出力することが可能となる。

【００５６】なお、図６においては、トランジスタ２３
１〜２３９を同図に示すように分割したが、本発明はこ
れに限られるものではなく、例えば、トランジスタ２４
０、２４２、２４４を分割する構成としてもかまわな
い。

【００５７】また、本実施例では可変周波数発振回路と
して、いわゆるＩ／Ｆ型の可変周波数発振回路を用いた
場合を例にとり説明を行った。しかし、本発明は、これ
に限らず、図８（Ａ）、（Ｂ）に示すように、入力電圧
と発振周波数が比例するＶ／Ｆ型の可変周波数発振回路
３３、３４を用いてもよい。この場合には、動作点変換
回路としては、電圧乗算器３６、乗算型Ｄ／Ａコンバー
タ３８等を用いることになり、加算回路としては電圧加
算回路３２等を用いることになる。

【００５８】図９（Ａ）には、電圧乗算器３６の回路構
成の一例が示される。この回路では、８ビットのＤ／Ａ
コンバータ２５２により得られるＶY と入力信号である
ＶXとを、アナログ乗算器２５４により乗算して出力を
得るものである。

【００５９】また、図９（Ｂ）には、乗算型Ｄ／Ａコン
バータ３８の回路構成の一例が示される。この回路で
は、８ビットのＲ−２ＲラダーＤ／Ａコンバータ２５６
により、Ｄ／Ａ変換を行い、これを演算増幅器２５８、
２６０でバッファリングあるいは増幅して出力を得るも
のである。この場合、Ｒ−２ＲラダーＤ／Ａコンバータ
２５６は、電圧を抵抗で分流して電流出力を得るもので
あるため、反転型の演算増幅器で出力を増幅する必要が
ある。このため、５Ｖ単一電源でこの回路を実現するこ
とは困難である。従って、５Ｖ単一電源で回路を構成す
る場合には、図９（Ｃ）に示すような回路構成とする必
要がある。この回路では、Ｒ−２ＲラダーＤ／Ａコンバ
ータの入力を出力とし出力を入力としたリバースＲ−２
Ｒラダー２６２を用いる（単なるタップとスイッチを設
けた直列抵抗でもよい）。そして、８ビットデータで非
反転型の演算増幅器２６４が接続されるタップを選び、
これにより所望の出力を得ることができる。

【００６０】図１０（Ａ）には、電圧加算回路３２の回
路構成の一例が示される。この回路は演算増幅器２６
６、２６８を含むが、構成は公知であるので説明を省略
する。なお、５Ｖ単一電源で動作させたい場合には、図
１０（Ｂ）に示すような非反転型の演算増幅器２７０を
含む回路構成とする必要がある。

【００６１】２．第２の実施例 第２の実施例は、ワンショット回路に関する実施例であ
る。図１１には、本第２の実施例のブロック図が示さ
れ、図１２には、各ブロックを構成する回路の詳細を示
した回路図が示される。図１１に示すように本第２の実
施例に係るワンショット回路は、入力検出回路５１、可
変周波数発振回路５５、エッジ検出回路６１、位相同期
回路５９を含む。ここで、入力検出回路５１は発振制御
回路も兼ねている。また、図１２には、可変周波数発振
回路５５をリング発振器で構成した例が示されている。
ＳＴは発振開始停止制御端子であり、図１２の場合に
は、ＳＴ端子への入力電圧がＬレベルの時に発振停止と
なり、可変周波数発振回路５５の出力ＶａはＨレベルに
固定となる。一方、ＳＴ端子への入力電圧がＨレベルに
なると発振開始となり、この時点から出力電圧Ｖａは発
振周期の半周期毎にＨレベル、Ｌレベルを繰り返し発振
を続ける。この場合の発振周波数は発振周波数制御端子
ＩＮの電圧で決定される。このＩＮ端子は、位相同期回
路５９内の可変周波数発振回路６０のＩＮ端子とＶｆ２
信号により共通に接続されている。図１２に示すよう
に、可変周波数発振回路５５、６０は互いに同一構成で
あり、同一の周波数制御信号Ｖｆ２に対して同一の周波
数で発振することになる。そして、可変周波数発振回路
５５の出力Ｖａは、次段のＮ進非同期プリセットダウン
カウンタを含むエッジ検出回路６１のクロック端子に入
力されることになる。

【００６２】いま、位相同期回路５９は基準周波数信号
５８に同期安定しているものとする。入力信号５３の立
ち上がりが検出されると、入力検出回路５１の出力はＨ
レベルに立ち上がる。入力検出回路（発振制御回路）５
１の出力は発振開始停止制御端子ＳＴに接続されている
ので、これを受けた可変周波数発振回路５５は発振を開
始する。エッジ検出回路６１は出力Ｖａの立ち上がりエ
ッジをＮ回カウントすると、ＬレベルのＶｂを出力し
て、自分自身をプリセットする。プリセットされたエッ
ジ検出回路６１は出力Ｖｂを再びＨレベルに戻してカウ
ントを再開しようとする。しかし、エッジ検出回路６１
の出力Ｖｂは入力検出回路５１のリセット端子にも入力
されているため、発振開始停止制御端子ＳＴがＬレベル
となり発振が停止してしまい、エッジ検出回路６１のカ
ウントも停止する。これにより、再び入力信号５３の立
ち上がりが検出されるまで、入力検出回路５１、可変周
波数発振回路５５、エッジ検出回路６１は共に入力待状
態で待機することになる。

【００６３】入力信号５３の立ち上がりエッジが検出さ
れる毎に、以上の一連の動作を繰り返し、入力検出回路
（発振制御回路）５１の出力に所望のワンショットパル
ス出力５４が得られる。所望のワンショットパルス幅が
長い場合は、エッジ検出回路６１のプリセット値ｍを大
きくするだけで容易に対応することができる。これはロ
ジック回路だけで所望のパルス幅に対応可能であること
を意味し、従来技術と比較して占有面積の大幅な節約が
可能となる。

【００６４】図１３には、ｍ＝５かつ出力Ｖａの立ち上
がり検出の場合のタイミングチャート図が示される。図
１３に示すように、入力信号５３の立ち上がりでワンシ
ョットパルス出力５４がＨレベルとなり（図１３のＥ参
照）、可変周波数発振回路５５の出力Ｖａの立ち上がり
を５回カウントした時点で、エッジ検出回路６１の出力
ＶｂがＬレベルとなり（Ｆ参照）、ワンショットパルス
出力５４もＬレベルとなる（Ｇ参照）。

【００６５】なお、ｍ＝１かつ可変周波数発振回路５５
の出力Ｖａの立ち下がりエッジ検出の場合は、エッジ検
出回路６１を削除し、可変周波数発振回路５５の出力Ｖ
ａを入力検出回路５１のリセット端子に直接入力するこ
とによって入力検出回路５１にエッジ検出回路を兼務さ
せることもできる。また、ｍ＝１かつ可変周波数発振回
路５５の出力Ｖａの立ち上がりエッジ検出の場合は、可
変周波数発振回路５５の出力Ｖａは入力検出回路５１が
入力信号を検出するたびに、負パルスを１回出力し、可
変周波数発振回路５５は発振を停止する。従って、この
場合は、可変周波数発振回路５５の出力をワンショトパ
ルス出力とすることができる。

【００６６】また、可変周波数発振回路５５と可変周波
数発振回路６０は同一構成であるため、可変周波数発振
回路５５の発振周波数は可変周波数発振回路６０の発振
周波数と等しい。また、可変周波数発振回路６０の発振
周波数は同期動作によって基準周波数信号５８の周波数
と等しくなる。そして、本実施例のワンショット回路を
集積回路上に形成した場合は、二つの可変周波数発振回
路の物理パターンを同一に配置することにより、容易に
同一の発振特性を得ることができる。これにより、基準
周波数信号５８として水晶発振器等の非常に高精度高安
定の周波数を採用すれば、製造ばらつきや電源電圧変動
および周囲温度変化に対してワンショットパルス幅を高
精度高安定化することができる。

【００６７】なお、本実施例では入力検出回路５１およ
びエッジ検出回路６１は共に立ち上がり検出としている
が、各入力に直列にインバータ回路を挿入すれば立ち下
がり検出とすることもできる。

【００６８】図１４には、本第２の実施例において、前
述の第１の実施例と同様の構成の動作点変換回路６３を
挿入した場合のブロック図が示される。前述の図１１、
図１２に示す構成では、可変周波数発振回路５５の発振
周波数制御端子ＩＮと、可変周波数発振回路６０の発振
周波数制御端子ＩＮとを互いに接続していた。これに対
して、図１４に示す構成では、可変周波数発振回路６０
のＩＮ端子と、可変周波数発振回路５５のＩＮ端子との
間に動作点変換回路６３を挿入した点が異なる。この点
以外は図１１、図１２に示す構成と同一である。

【００６９】このように動作点変換回路（電流・電流変
換係数がｋ）６３を挿入すると、前述の第１の実施例に
おける説明から明らかなように、可変周波数発振回路５
５の発振周波数を可変周波数発振回路６０の発振周波数
の例えばｋ倍（ｋは実数）あるいはｋ倍とほぼ等しくす
ることができる。その理由は、動作点変換回路６３は図
２に説明した第１の実施例の動作点変換回路５と同一構
成であるため、可変周波数発振回路５５における発振動
作電流を可変周波数発振回路６０における発振動作電流
の例えばｋ倍にできるからである。

【００７０】このように、可変周波数発振回路５５の発
振周波数をｋ倍にできると、基準周波数信号５８の周波
数で決まるワンショットパルス幅設定分解能に対して、
ｋ倍細かい分解能でワンショットパルス幅を設定できる
ことになる。これは、基準周波数信号５８の周波数が決
まっていてこれを変更できない場合や、ワンショットパ
ルス幅の分解能を任意に変えたい場合に特に有効であ
る。また、製造ばらつきや電源電圧変動および周囲温度
変化に対しても、可変周波数発振回路５５、６０の構成
と特性が同一で発振動作電流対発振周波数の関係が比例
関係にあるため、図１、図２の実施例と同様に高精度高
安定化を図ることができる。

【００７１】なお、図１４の動作点変換回路６３におい
ても、図６に示すのと同様に、電流・電流変換の倍率ｋ
を任意に制御できる手段を設けることができる。そし
て、このような制御手段を設けることで、第１の実施例
と同様にゾーン・ビット・レコーディングにおける各ゾ
ーンのクロックに対応した任意の幅のワンショットパル
スを正確に生成することができる。また、Ｉ／Ｆ直線が
原点を通っていない場合やＩ／Ｆ直線が非直線性を持つ
場合にも、倍率ｋで補正・制御することにより、正確に
所望の幅のワンショットパルスを得ることができる。ま
た、ワンショット回路内の可変周波数発振回路の発振周
期は、発振開始直後は正確な値とならず誤差を持ち、こ
れにより所望の幅のワンショットパルスを得られない場
合もある。このような場合も、倍率ｋで補正・制御する
ことで正確に所望の幅のワンショットパルスを得ること
ができる。更に、倍率ｋを補正・制御することで、いわ
ゆるウィンドウセンタ調整と呼ばれる調整機能を持たせ
ることも可能となる。

【００７２】また、動作点変換回路６３の構成も種々の
構成とすることができ、例えば図５に示すような構成と
することもできる。

【００７３】また、本実施例では可変周波数発振回路と
して、いわゆるＩ／Ｆ型の可変周波数発振回路を用いた
場合を例にとり説明を行った。しかし、本発明は、これ
に限らず、図１５（Ａ）、（Ｂ）に示すように、入力電
圧と発振周波数が比例するＶ／Ｆ型の可変周波数発振回
路７３、７４を用いてもよい。この場合には、動作点変
換回路としては、図９（Ａ）〜（Ｃ）に示す構成の電圧
乗算器７６、乗算型Ｄ／Ａコンバータ７８等を用いるこ
とになる。

【００７４】３．第３の実施例 第３の実施例は、上記の第１の実施例の位相同期回路、
第２の実施例のワンショット回路を含む信号処理装置に
関する実施例である。

【００７５】図１６には、本第３の実施例に係る信号処
理装置のブロック図が示される。図１６に示すように、
この信号処理装置は、基準周波数源１０１、第１の位相
同期回路１００、動作点変換回路１０５、第２の位相同
期回路１２０、ワンショット回路１５０、第３の位相同
期回路１６０を含む。そして、情報記憶媒体１４４から
ヘッド１４６を用いて再生され整形器１４８により整形
された読み出しデータＲＤに対して所定の信号処理を施
し、正規化された読み出しデータＳＹＤＴ、読み出しク
ロックＳＹＣＬＫを生成するものである。また、第２の
位相同期回路１２０の出力ＷＣＬＫを情報記憶媒体に対
する書き込みクロックとして使用することも可能であ
る。

【００７６】第１の位相同期回路１００は、位相比較器
１０２、フィルタ回路１０３、可変周波数発振回路１０
４を含み、図１、図２に示す第１の実施例における第１
の位相同期回路と同一構成となっている。また、動作点
変換回路１０５は、８ビットの制御信号により電流・電
流変換の倍率ｎを任意に設定でき、図６に示す動作点変
換回路と同一構成となっている。また、第２の位相同期
回路１２０は、位相比較器１０７、フィルタ回路１０
８、加算回路１０９、可変周波数発振回路１１０を含
む。そして、更に、１／Ｍ分周器１０６、１／Ｎ分周器
１１１を含む点において第１の実施例における第２の位
相同期回路と構成が異なっている。これらの１／Ｍ分周
器１０６、１／Ｎ分周器１１１を設けたのは、基準周波
数の（Ｎ／Ｍ）倍の周波数のクロックを生成するためで
ある。即ち、図１６において位相比較器１０７の入力で
あるＦＩＮ０、ＦＩＮ１の周波数は同一となるので、Ｍ
ＣＬＫ、ＷＣＬＫの周波数を各々ｆｍ、ｆｗとすると次
式が成立する。

【００７７】 ｆｍ×（１／Ｍ）＝ｆｗ×（１／Ｎ） （４） 上式よりｆｗ＝ｆｍ×（Ｎ／Ｍ）となり、基準周波数の
（Ｎ／Ｍ）倍のクロックが得られることになる。動作点
変換回路１０５は、ｎを（Ｎ／Ｍ）と同一にする、ある
いは、ほぼ等しくするように設定する。これにより可変
周波数発振回路１１０の中心発振周波数をｆｗに合わせ
ることができ、安定した発振が可能となる。

【００７８】ワンショット回路１５０は、入力検出回路
（発振制御回路）１５１、可変周波数発振回路１５５、
エッジ検出回路を含み、第２の実施例におけるワンショ
ット回路と同一の構成となっている。そして、読み出し
データＲＤに基づいて発振制御信号Ｖｆ２、計数ｍで決
まる幅のワンショットパルス出力ＯＳを出力するもので
ある。そして、可変周波数発振回路１５５の発振周波数
制御端子ＩＮは、可変周波数発振回路１１０のＩＮ端子
と共通に接続されており、発振制御信号Ｖｆ２が入力さ
れている。これにより、可変周波数発振回路１５５の発
振周波数は、可変周波数発振回路１１０の発振周波数と
同一となる。従って、動作点変換回路１０５における倍
率ｎ、分周器１０６、１１１の分周率（１／Ｍ）、（１
／Ｎ）により第２の位相同期回路１２０の同期する発振
周波数が変化すると、ワンショットパルスの幅もこれに
応じて変化することになる。従って、ゾーン・ビット・
レコーディングによりデータが記憶された情報処理媒体
からデータを読み出す際には、各ゾーン毎に上記のｎ、
（１／Ｍ）、（１／Ｎ）を調整することになる。これに
より、各ゾーンから読み出されるデータの転送レートに
応じて、ワンショットパルスの幅を調整することが可能
となり、ゾーン・ビット・レコーディングされたデータ
を適正に読み出すことが可能となる。

【００７９】データセパレータ用の第３の位相同期回路
１６０は、位相比較器１６２、フィルタ回路１６４、加
算回路１６６、可変周波数発振回路１６８、データ正規
化回路１７０を含む。そして、位相比較器１６２にはワ
ンショット回路１５０のワンショットパルス出力ＯＳが
入力され、加算回路１６６のＩＮ１端子には発振制御信
号Ｖｆ２が入力される。これにより、第３の位相同期回
路１６０は、可変周波数発振回路１１０、１５５の発振
周波数を中心発振周波数としてワンショットパルス出力
ＯＳに位相同期することになる。

【００８０】図１７には、データ正規化回路１７０の構
成の一例が示される。このデータ正規化回路１７０は、
Ｄ−フィリップフロップ１７２、１７４、インバータ回
路１７６、バッファ回路１７８、１７９、ＡＮＤ回路１
８０を含む。そして、ワンショットパルス出力ＯＳ及び
可変周波数発振回路１６８の出力Ｉ／Ｆとに基づいて、
正規化された読み出しデータＳＹＤＴ、読み出しクロッ
クＳＹＣＬＫを生成するものである。なお、ＲＳは、デ
ータ正規化回路１７０をリセットするための信号であ
る。

【００８１】図１８には、読み出しデータＲＤ、ワンシ
ョット出力ＯＳ、可変周波数発振回路１６８の出力Ｉ／
Ｆ（ＳＹＣＬＫ）、Ｄ−フィリップフロップ１７２の出
力ＤＦＦ１、正規化された読み出しデータＳＹＤＴとの
関係を表すタイミングチャート図が示される。

【００８２】図１８に示すように、第３の位相同期回路
１６０による同期動作によりＯＳとＩ／Ｆとは、その立
ち下がりエッジが位相同期する（図１８のＥ参照）。ま
た、ＲＤが立ち上がると入力検出回路１５１の検出によ
りＯＳがＨレベルになり、これによりＤＦＦ１もＨレベ
ルになる（Ｆ、Ｇ参照）。次に、Ｉ／Ｆの立ち下がりに
よりＤ−フィリップフロップ１７４の出力であるＳＹＤ
ＴがＨレベルになり、これと同時にＤ−フィリップフロ
ップ１７２がリセットされ、ＤＦＦ１がＬレベルになる
（Ｈ、Ｉ参照）。そして、次のＩ／Ｆの立ち下がりによ
りＳＹＤＴはＬレベルになる（Ｊ参照）。このようにし
て、本実施例によれば、ＳＹＤＴと、ＳＹＤＴのパルス
の中心位置に立ち上がりエッジがくるＳＹＣＬＫとを生
成できることになる（Ｋ参照）。

【００８３】さて、本実施例では、図１８に示すよう
に、ワンショットパルス出力ＯＳの幅はＩ／Ｆの半周
期、即ち５０％の周期となっている。このようにＯＳの
幅をＩ／Ｆの周期の５０％とするのは、読み出しデータ
ＲＤに生じるピークシフトに対するマージンを適正に確
保するためである。

【００８４】例えば、読み出しデータＲＤが、図１９
（Ａ）のＥに示すように右方向にピークシフトした場合
を考える。このようにＲＤがピークシフトすると、ＯＳ
はＲＤの立ち上がりエッジによりＨレベルとなるため、
ＯＳの立ち上がりエッジも右側にシフトする（図１９
（Ａ）のＦ、Ｇ参照）。さて、ＤＦＦ１はＯＳの立ち上
がりエッジによりＨレベルとなり、Ｉ／Ｆの立ち下がり
にエッジよりＬレベルとなる（Ｈ、Ｉ参照）。従って、
ＯＳの立ち上がりエッジとＩ／Ｆの立ち下がりエッジが
一致してしまうと、ＤＦＦ１の立ち上がりエッジのタイ
ミングと立ち下がりエッジのタイミングが一致してしま
い、誤ったＳＹＤＴが出力されることになってしまう。
ここで、ＯＳの立ち下がりとＩ／Ｆの立ち下がりとは、
通常は、第３の位相同期回路１６０による同期動作によ
り同期している。しかし、ピークシフトは、メディアの
回転変動による周波数変化と比較すると、非常に高い周
波数成分を持つ。従って、通常はこのピークシフトに追
従しないように、第３の位相同期回路１６０は、ピーク
シフトに対して低速な応答特性を持つように構成されて
いる。従って、図１９（Ａ）に示すように、ピークシフ
トが生じてもＩ／Ｆについてはこれに追従して大きく右
にシフトすることがない。

【００８５】ここで、説明を簡略化するために第３の位
相同期回路１６０のピークシフトに対する追従速度が零
（追従できない）と仮定すると、ワンショットパルス出
力ＯＳの幅がＩ／Ｆの周期の５０％であった場合には、
Ｉ／Ｆの周期の＋５０％（図１９（Ａ）のＪ参照）ま
で、右方向へのピークシフトを許容できることになる。
但し、Ｄ−フィリップフロップ等のロジック回路のディ
レイ値を考慮すると、実際には、ピークシフトマージン
は＋５０パーセントより小さくなる。

【００８６】図１９（Ｂ）には、上記とは逆に、ＲＤが
左方向にピークシフトした場合について示される。この
場合には、ＤＦＦ１の立ち上がりエッジ（ＯＳの立ち上
がりエッジ）とＩ／Ｆの立ち下がりエッジとが一致して
しまうと、誤ったＳＹＤＴが出力されることになる（図
１９（Ｂ）のＨ、Ｉ参照）。即ち、ワンショットパルス
出力ＯＳの幅がＩ／Ｆの周期の５０％であった場合に
は、Ｉ／Ｆの周期の−５０％（図１９（Ｂ）のＪ参照）
まで、左方向へのピークシフトを許容できることにな
る。

【００８７】以上から明らかなように、ワンショットパ
ルス出力ＯＳの幅がＩ／Ｆの周期の５０％であった場合
には、ロジック回路のディレイ値やピークシフトへの追
従度の影響を無視すれば、−５０％〜＋５０％のピーク
シフトを許容できるという結論になる。ピークシフト
は、情報記録媒体等の特性により、右方向、左方向の両
方に対して起こる可能性がある。従って、信号処理装置
側は、右方向、左方向の両方向のピークシフトに対して
同等に許容マージン（−５０％〜＋５０％）を持つこと
が望ましい。この意味において、通常の状態では、ワン
ショットパルス出力ＯＳの幅は、正確にＩ／Ｆの周期の
５０％であることが望ましい。そして、本実施例のワン
ショット回路１５０によれば、従来のワンショット回路
に比べて正確にワンショットパルス幅を調整できるた
め、ワンショットパルス幅を正確にＩ／Ｆの周期の５０
％とすることができる。これにより、読み出しデータの
ピークシフトに対して誤動作を生じにくい信号処理装置
を実現できることになる。

【００８８】さて、以上述べたように、通常の状態で
は、ワンショットパルス幅は正確にＩ／Ｆの周期の５０
％であることが望ましい。しかし、場合によっては、ピ
ークシフトに対するウィンドウマージンを調整したい場
合、即ちウィンドウセンタ調整を行いたい場合がある。
このような場合には、図１４で説明したように動作点変
換回路を挿入する手法が特に有効である。即ち、発振制
御信号Ｖｆ２の入力とする動作点変換回路を、可変周波
数発振回路１５５の前段に挿入する。そして、動作点変
換回路（電流・電流変換の倍率ｋ）の出力である動作点
変換信号を、可変周波数発振回路１５５のＩＮ端子に入
力する。これにより、可変周波数発振回路１５５の発振
周波数を、可変周波数発振回路１１０の発振周波数と異
ならせることができ、例えば可変周波数発振回路１１０
の発振周波数よりも高い周波数で発振させることが可能
となる。そして、この発振周波数を異ならせる調整は、
動作点変換回路の電流・電流変換の倍率ｋを調整するこ
とにより行う。これにより、ワンショットパルスの幅を
非常に高い分解能で調整することが可能となり、ウィン
ドウセンタ調整を非常に高い精度で行うことが可能とな
る。

【００８９】図２０（Ａ）、（Ｂ）には、ウィンドウセ
ンタ調整を行うためにワンショットパルスの幅を長くし
た場合、具体的にワンショットパルスの幅をＩ／Ｆの周
期の７５％にした場合の例が示される。この場合に、図
２０（Ａ）に示すような右方向のピークシフトが生じた
場合を考えると、ＤＦＦ１の立ち上がりエッジとＩ／Ｆ
の立ち下がりエッジが一致するまでは正しいＳＹＤＴが
出力されることになる（図２０（Ａ）のＨ、Ｉ参照）。
従って、ワンショットパルス幅をＩ／Ｆの周期の７５％
にすると、＋側のウィンドウマージンは２５％増加して
＋７５％となる（図２０（Ａ）のＪ参照）。一方、図２
０（Ｂ）に示すように、左方向にピークシフトが生じた
場合を考えると、上記とは逆に、−側のウィンドウマー
ジンは２５％減少して−２５％となる（図２０（Ｂ）の
Ｊ参照）。

【００９０】このように、ワンショットパルスの幅をＩ
／Ｆの周期の７５％とした場合には、ウィンドウマージ
ンは−２５〜＋７５％となり、ウインドウセンターを＋
側に２５％シフトできることになる。即ち、ワンショッ
トパルスの幅を長くすることで、ウィンドウセンターを
＋側にシフトする調整が可能となる。

【００９１】図２１（Ａ）、（Ｂ）には、ウィンドウセ
ンタ調整を行うためにワンショットパルスの幅をＩ／Ｆ
の周期の２５％にした場合の例が示される。この場合
に、図２１（Ａ）に示すような右方向のピークシフトが
生じた場合を考えると、＋側のウィンドウマージンは２
５％減少して＋２５％となる（図２１（Ａ）のＪ参
照）。一方、図２１（Ｂ）に示すように、左方向にピー
クシフトが生じた場合を考えると、上記とは逆に、−側
のウィンドウマージンは２５％増加して−７５％となる
（図２１（Ｂ）のＪ参照）。

【００９２】このように、ワンショットパルスの幅をＩ
／Ｆの周期の２５％とした場合には、ウィンドウマージ
ンは−７５％〜＋２５％となり、ウインドウセンターを
−側に２５％シフトできることになる。即ち、ワンショ
ットパルスの幅を短くすることで、ウィンドウセンター
を−側にシフトする調整が可能となる。

【００９３】以上のように、本実施例によれば、ワンシ
ョットパルスの幅を調整することで、ウィンドウセンタ
の調整を行うことが可能となることが理解される。そし
て、このようにウィンドウセンタの調整を行うことによ
り、データ読み出しシステム全体のウインドウマージン
をテストすることが可能となる。また、情報記憶媒体に
よっては、右方向あるいは左方向にピークシフトが生じ
やすいような媒体が存在する。このような場合に、本実
施例では、情報記憶媒体の特性に応じて、ワンショット
パルスの幅を変化させウィンドウセンタを＋側あるいは
−側にシフトさせることで、データの誤読み出しを有効
に防止できることになる。

【００９４】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。

【００９５】例えば、可変周波数発振手段、動作点変換
手段、加算手段、入力検出手段（発振制御手段）、エッ
ジ検出手段、データ正規手段の構成は本実施例で説明し
たものに限らず、これらと同様の機能を有するものであ
れば、あらゆる種類の構成を考えることができる。

【００９６】また、本発明に係る位相同期回路、ワンシ
ョット回路、信号処理装置は、ＣＤ−ＲＯＭ等の読み出
し専用の情報記憶媒体からの読み出し処理及びハードデ
ィスク、光磁気ディスク等の情報記憶媒体における書き
込み、読み出し処理の両方に対して当然に適用できる。

【００９７】

【発明の効果】請求項１の発明によれば、第２の位相同
期手段を、例えば基準周波数のｎ倍あるいは基準周波数
のｎ倍にほぼ等しい周波数をもつ入力信号に同期させる
ことが可能となる。これにより、所望の発振周波数が基
準周波数と異なる場合でも、製造ばらつきや電源電圧変
動、周囲温度変化等の影響を受けずに高精度高安定の位
相同期回路を無調整で実現することができる。また、特
に、動作点変換手段における変換が、電流をｎ倍にする
変換の場合には、動作点変換手段を簡易な構成で実現で
きるという利点がある。

【００９８】また、請求項２の発明によれば、制御手段
により、第２の可変周波数発振手段における中心発振周
波数を任意の値とする制御が可能となる。これにより、
ゾーン・ビット・レコーディング等に最適の位相同期回
路を実現できる。また、本発明によれば、Ｉ／Ｆ直線等
が原点を通らない場合、非直線性を持つ場合にも、これ
により生ずる誤差を有効に解消することも可能となる。

【００９９】また、請求項３の発明によれば、基準周波
数と計数ｍで決まる幅のワンショットパルスを出力する
ことが可能となる。これにより、所望のワンショットパ
ルス幅が大きい場合でも占有面積の増大を抑えて広いパ
ルス幅範囲で高精度高安定のワンショットパルス出力を
得ることができる。

【０１００】また、請求項４又は８の発明によれば、ワ
ンショットパルスの幅を設定する際の分解能をｋ倍にす
ることが可能となる。これにより、より細かい分解能
で、ワンショットパルスの幅を設定することが可能とな
る。

【０１０１】また、請求項５又は９の発明によれば、ワ
ンショットパルスの幅を任意の分解能で制御が可能とな
る。これにより、例えばゾーン・ビット・レコーディン
グに対応した任意の正確な幅のワンショットパルスを得
ることができる。また、可変周波数発振手段の発振周期
が発振開始直後に正確にならないために、所望の幅のワ
ンショットパルスを得られないような場合にも、この倍
率ｋを制御することで正確に所望の幅のワンショットパ
ルスを得ることができる。

【０１０２】また、請求項６又は１０の発明によれば、
ワンショットパルスの幅を調整することで、ウィンドウ
センタの調整を行うことが可能となる。これにより、デ
ータ読み出しシステム全体のウィンドウマージンをテス
トすることが可能となる。また、右方向あるいは左方向
にピークシフトが 生じやすいような情報記憶媒体があ
る場合に、情報記憶媒体の特性に応じて、ワンショット
パルスの幅を変化させウィンドウセンタを調整すること
で、データの誤読み出しを有効に防止できる。

【０１０３】また、請求項７の発明によれば、情報記憶
媒体から読み出されたデータから正規化された読み出し
データ、読み出しクロックを再生することが可能とな
る。更に、第２の位相同期回路の出力クロックを用い
て、情報記憶媒体へのデータの書き込みクロックを生成
することも可能である。

【図面の簡単な説明】

【図１】 本第１の実施例に係る位相同期回路のブロッ
ク図である。

【図２】 図１における各ブロックを構成する回路の詳
細を示した図である。

【図３】 電圧電流変換器の構成例を示す図である。

【図４】 可変周波数発振回路の発振動作電流と発振周
波数の関係の一例を表す特性図である。

【図５】 動作点変換回路の他の構成例を示す図であ
る。

【図６】 倍率ｎを任意に制御できる手段を有する動作
点変換回路の一例を示す図である。

【図７】 スイッチ回路の構成の一例を示す図である。

【図８】 図８（Ａ）、（Ｂ）は、可変周波数発振回路
としてＶ／Ｆ型の可変周波数発振回路を用いた場合の位
相同期回路の構成例を示す図である。

【図９】 図９（Ａ）、（Ｂ）、（Ｃ）は、電圧乗算
器、乗算型Ｄ／Ａコンバータの構成の一例を示す図であ
る。

【図１０】 図１０（Ａ）、（Ｂ）は、電圧加算回路の
構成の一例を示す図である。

【図１１】 本第２の実施例に係るワンショット回路の
ブロック図である。

【図１２】 図１１における各ブロックを構成する回路
の詳細を示した図である。

【図１３】 ワンショット回路の動作を示すタイミング
チャート図である。

【図１４】 動作点変換回路を設けたワンショット回路
の構成例を示す図である。

【図１５】 図１５（Ａ）、（Ｂ）は、可変周波数発振
回路としてＶ／Ｆ型の可変周波数発振回路を用いた場合
のワンショット回路の構成例を示す図である。

【図１６】 本第３の実施例に係る信号処理装置のブロ
ック図である。

【図１７】 データ正規化回路の構成の一例を示す図で
ある。動作点変換回路例を示す図。

【図１８】 第３の実施例の動作を示すタイミングチャ
ート図である。

【図１９】 図１９（Ａ）、（Ｂ）は、ワンショットパ
ルスの幅がＩ／Ｆの周期の５０％で、右方向、左方向に
ピークシフトが生じた場合のタイミングチャート図であ
る。

【図２０】 図２０（Ａ）、（Ｂ）は、ワンショットパ
ルスの幅がＩ／Ｆの周期の７５％で、右方向、左方向に
ピークシフトが生じた場合のタイミングチャート図であ
る。

【図２１】 図２１（Ａ）、（Ｂ）は、ワンショットパ
ルスの幅がＩ／Ｆの周期の２５％で、右方向、左方向に
ピークシフトが生じた場合のタイミングチャート図であ
る。

【図２２】 従来の位相同期回路の構成を示す図であ
る。

【図２３】 従来のワンショット回路の構成を示す図で
ある。

【符号の説明】

１ 基準周波数信号 ２ 位相比較器 ３ フィルタ回路 ４ 可変周波数発振回路 ５ 動作点変換回路 ６ 入力信号 ７ 位相比較器 ８ フィルタ回路 ９ 加算回路 １０ 可変周波数発振回路 ５１ 入力検出回路（発振制御回路） ５３ 入力信号 ５４ ワンショットパルス出力 ５５ 可変周波数発振回路 ５８ 基準周波数信号 ５９ 位相同期回路 ６０ 可変周波数発振回路 ６１ エッジ検出回路 ６３ 動作点変換回路 ９９、１００ 第１の位相同期回路 １１９、１２０ 第２の位相同期回路 １０１ 基準周波数源 １０２ 位相比較器 １０３ フィルタ回路 １０４ 可変周波数発振回路 １０５ 動作点変換回路 １０６ １／Ｎ分周器 １０７ 位相比較器 １０８ フィルタ回路 １０９ 加算回路 １１０ 可変周波数発振回路 １１１ １／Ｎ分周器 １４４ 情報記憶媒体 １４６ ヘッド １４８ 整形器 １５０ ワンショット回路 １５１ 入力検出回路（発振制御回路） １５５ 可変周波数発振回路 １６０ 第３の位相同期回路（データセパレータ） １６１ エッジ検出回路 １６２ 位相比較器 １６４ フィルタ回路 １６６ 加算回路 １６８ 可変周波数発振回路 １７０ データ正規化回路

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０３Ｋ 5/135 Ｈ０３Ｌ 7/08 Ｐ Ｈ０３Ｌ 7/099 Ｆ

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 基準周波数信号に同期する第１の位相同
   期手段と、入力信号に同期する第２の位相同期手段と、
   動作点変換手段とを含む位相同期回路であって、 前記第１の位相同期手段が、前記基準周波数信号に同期
   するための位相比較を行う第１の位相比較手段と、該第
   １の位相比較手段に接続され第１の発振制御信号を生成
   する第１のフィルタ手段と、該第１の発振制御信号によ
   り設定される電流又は電圧に基づき発振周波数が制御さ
   れる第１の可変周波数発振手段とを含み、 前記動作点変換手段が、前記第１の発振制御信号に基づ
   き該第１の発振制御信号により設定される電流又は電圧
   のｎ倍の電流又は電圧の設定が可能な動作点変換信号を
   生成し、 前記第２の位相同期手段が、前記入力信号に同期するた
   めの位相比較を行う第２の位相比較手段と、該第２の位
   相比較手段に接続される第２のフィルタ手段と、前記動
   作点変換信号と該第２のフィルタ手段の出力とが第１、
   第２の加算入力端子に入力され電流加算又は電圧加算に
   より第２の発振制御信号を生成する加算手段と、該第２
   の発振制御信号により設定される電流又は電圧に基づき
   発振周波数が制御され前記第１の可変周波数発振手段と
   同一構成の第２の可変周波数発振手段とを含むことを特
   徴とする位相同期回路。
2. 【請求項２】 請求項１において、 前記動作点変換手段が、前記倍率ｎを任意に制御できる
   手段を含むことを特徴とする位相同期回路。
3. 【請求項３】 入力信号の有無を検出する入力検出手段
   と、発振制御手段と、第１の可変周波数発振手段と、エ
   ッジ検出手段と、前記第１の可変周波数発振手段と同一
   構成の第２の可変周波数発振手段を有し基準周波数信号
   に同期する位相同期手段とを含み、ワンショットのパル
   スを前記発振制御手段の出力端子あるいは前記第１の可
   変周波数発振手段の出力端子に発生するワンショットパ
   ルス発生回路であって、 前記エッジ検出手段が、前記第１の可変周波数発振手段
   の出力信号の立ち上がりエッジ又は立ち下がりエッジを
   自然数でｍ回計数した後に検出信号を出力し、 前記発
   振制御手段が、前記入力検出手段により入力信号が検出
   されると発振開始信号を前記第１の可変周波数発振手段
   に出力し、前記エッジ検出手段から前記検出信号が入力
   されると発振停止信号を前記第１の可変周波数発振手段
   に出力し、 前記第１の可変周波数発振手段が発振開始停止制御端子
   と発振周波数制御端子とを有し、該発振開始停止制御端
   子に前記発振開始信号が入力されると発振を開始し、該
   発振の周波数が前記発振周波数制御端子に入力される前
   記第２の可変周波数発振手段の発振制御信号に基づき制
   御され、前記発振開始停止制御端子に前記発振停止信号
   が入力されると該発振を停止することを特徴とするワン
   ショットパルス発生回路。
4. 【請求項４】 請求項３において、 前記第２の可変周波数発振手段の前記発振制御信号に基
   づき該発振制御信号により設定される電流又は電圧のｋ
   倍の電流又は電圧の設定が可能な動作点変換信号を生成
   し前記第１の可変周波数発振手段の前記発振周波数制御
   端子に出力する動作点変換手段を含むことを特徴とする
   ワンショットパルス発生回路。
5. 【請求項５】 請求項４において、 前記動作点変換手段が、前記倍率ｋを任意に制御できる
   手段を含むことを特徴とするワンショットパルス発生回
   路。
6. 【請求項６】 請求項３乃至５のいずれかにおいて、 前記ワンショットパルスの幅を前記計数ｍあるいは前記
   計数ｍ及び前記倍率ｋで調整することで、ウィンドウセ
   ンタの調整を行うことを特徴とするワンショットパルス
   発生回路。
7. 【請求項７】 基準周波数信号に同期する第１の位相同
   期手段と、前記基準周波数信号に基づいて設定されるク
   ロック信号に同期する第２の位相同期手段と、第１の動
   作点変換手段と、情報媒体からの読み出しデータの有無
   を検出する入力検出手段及び発振制御手段及び第４の可
   変周波数発振手段及びエッジ検出手段を有するワンショ
   ットパルス発生手段と、データセパレータ用の第３の位
   相同期手段とを含む信号処理装置であって、 前記第１の位相同期手段が、前記基準周波数信号に同期
   するための位相比較を行う第１の位相比較手段と、該第
   １の位相比較手段に接続され第１の発振制御信号を生成
   する第１のフィルタ手段と、該第１の発振制御信号によ
   り設定される電流又は電圧に基づき発振周波数が制御さ
   れる第１の可変周波数発振手段とを含み、 前記第１の動作点変換手段が、前記第１の発振制御信号
   に基づき該第１の発振制御信号により設定される電流又
   は電圧のｎ倍の電流又は電圧の設定が可能な第１の動作
   点変換信号を生成し、 前記第２の位相同期手段が、前記クロック信号に同期す
   るための位相比較を行う第２の位相比較手段と、該第２
   の位相比較手段に接続される第２のフィルタ手段と、前
   記第１の動作点変換信号と該第２のフィルタ手段の出力
   とが第１、第２の加算入力端子に入力され電流加算又は
   電圧加算により第２の発振制御信号を生成する加算手段
   と、該第２の発振制御信号により設定される電流又は電
   圧に基づき発振周波数が制御され前記第１の可変周波数
   発振手段と同一構成の第２の可変周波数発振手段とを含
   み、 前記ワンショットパルス発生手段に含まれる前記エッジ
   検出手段が、前記第４の可変周波数発振手段の出力信号
   の立ち上がりエッジ又は立ち下がりエッジを自然数でｍ
   回計数した後に検出信号を出力し、 前記ワンショットパルス発生手段に含まれる前記発振制
   御手段が、前記入力検出手段により読み出しデータが検
   出されると発振開始信号を前記第４の可変周波数発振手
   段に出力し、前記エッジ検出手段から前記検出信号が入
   力されると発振停止信号を前記第４の可変周波数発振手
   段に出力し、 前記ワンショットパルス発生手段に含まれる前記第４の
   可変周波数発振手段が発振開始停止制御端子と発振周波
   数制御端子とを有し、該発振開始停止制御端子に前記発
   振開始信号が入力されると発振を開始し、該発振の周波
   数が前記発振周波数制御端子に入力される前記第２の可
   変周波数発振手段の前記第２の発振制御信号に基づき制
   御され、前記発振開始停止制御端子に前記発振停止信号
   が入力されると該発振を停止し、 前記データセパレータ用の第３の位相同期手段が、前記
   ワンショットパルス発生手段のワンショットパルス出力
   に同期するための位相比較を行う第３の位相比較手段
   と、該第３の位相比較手段に接続される第３のフィルタ
   手段と、前記第２の発振制御信号と該第３のフィルタ手
   段の出力とが第１、第２の加算入力端子に入力され電流
   加算又は電圧加算により第３の発振制御信号を生成する
   加算手段と、該第３の発振制御信号により設定される電
   流又は電圧に基づき発振周波数が制御される第３の可変
   周波数発振手段と、データ正規化手段とを含むことを特
   徴とする信号処理装置。
8. 【請求項８】 請求項７において、 前記第２の可変周波数発振手段の前記第２の発振制御信
   号に基づき該第２の発振制御信号により設定される電流
   又は電圧のｋ倍の電流又は電圧の設定が可能な第２の動
   作点変換信号を生成し前記ワンショットパルス発生手段
   内の前記第４の可変周波数発振手段の前記発振周波数制
   御端子に出力する第２の動作点変換手段を含むことを特
   徴とする信号処理装置。
9. 【請求項９】 請求項７又は８のいずれかにおいて、 前記第１、第２の動作点変換手段が、前記倍率ｎ、ｋを
   任意に制御できる手段を含むことを特徴とする信号処理
   装置。
10. 【請求項１０】 請求項７乃至９のいずれかにおいて、 出力される前記ワンショットパルスの幅を前記計数ｍあ
    るいは前記計数ｍ及び前記倍率ｋで調整することでウィ
    ンドウセンタの調整を行うことを特徴とする信号処理装
    置。