JPS60186113A - 多数決回路 - Google Patents
多数決回路Info
- Publication number
- JPS60186113A JPS60186113A JP4169484A JP4169484A JPS60186113A JP S60186113 A JPS60186113 A JP S60186113A JP 4169484 A JP4169484 A JP 4169484A JP 4169484 A JP4169484 A JP 4169484A JP S60186113 A JPS60186113 A JP S60186113A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- majority
- variable
- majority decision
- decision result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はＮ変数（Ｎ人′力）の多数決を検出する多数決
回路に関する。
回路に関する。
従来の多数決回路では、例えば３変数の場会第１図のよ
うに使用素子数はトランゾスタ１〜１４゛・の１４個必
要であった。また５変数（５人力）では６２個と沢山の
素子が必要であった。
うに使用素子数はトランゾスタ１〜１４゛・の１４個必
要であった。また５変数（５人力）では６２個と沢山の
素子が必要であった。
従って従来の多数決回路ではＬＳＩ設言」上大きなレイ
アウト面積を要した。
アウト面積を要した。
本発明は上記実情に鑑みてなされたもので、従来沢山の
素子を必要としたＮ変数多数決回路の素子数を減少させ
ようとするものである。
素子を必要としたＮ変数多数決回路の素子数を減少させ
ようとするものである。
本発明は、Ｎ変数多数決結果をＮ変数のうち１変数のみ
に依存させた素子と、その１変数に依存されていない多
数決結果を復活させる素子と、１変数に依存されている
非多数決結果を殺す素子で構成したものである。
に依存させた素子と、その１変数に依存されていない多
数決結果を復活させる素子と、１変数に依存されている
非多数決結果を殺す素子で構成したものである。
以下図面を参照して本発明の一笑施例を説明する。−例
として５変数多数決回路の構成法を述べる。まず５変故
Ａ、Ｂ、Ｃ，Ｄ、Ｅに対して多数決結果Ｘは Ｘ ＝ ＡＢＣ＋ＡＢＤ＋ＡＣＤ＋１３ｃｉ）＋ＡＣＩ
ＢＤＥ＋ＡＢＩＡＤ叫−ＢＣに−４−ＣＩ）Ｅ ・・・
・・・・・（ｉ）と表わせる。ここで仮にＸ＝Ｅとする
。っ１り結果ＸをＥのみに依存させてやる（例えばＥに
ｔ′１＃が来ればこれを多数決としてし１う）しかしこ
れでは、ペンチ図表においてＥに含１れない多数決結果
Ｙ、っまシ Ｙ ＝ ＡＢＣ可モＡＢＤＩＡＣＤＥ＋ＢＣＤＥ ・・
・・・・・（２）を倚ることができない。また逆に、ベ
ンチ図表においてＥに含１れた多数決結果でない項２゜
つまシ は多数決成立とされてし甘う。
として５変数多数決回路の構成法を述べる。まず５変故
Ａ、Ｂ、Ｃ，Ｄ、Ｅに対して多数決結果Ｘは Ｘ ＝ ＡＢＣ＋ＡＢＤ＋ＡＣＤ＋１３ｃｉ）＋ＡＣＩ
ＢＤＥ＋ＡＢＩＡＤ叫−ＢＣに−４−ＣＩ）Ｅ ・・・
・・・・・（ｉ）と表わせる。ここで仮にＸ＝Ｅとする
。っ１り結果ＸをＥのみに依存させてやる（例えばＥに
ｔ′１＃が来ればこれを多数決としてし１う）しかしこ
れでは、ペンチ図表においてＥに含１れない多数決結果
Ｙ、っまシ Ｙ ＝ ＡＢＣ可モＡＢＤＩＡＣＤＥ＋ＢＣＤＥ ・・
・・・・・（２）を倚ることができない。また逆に、ベ
ンチ図表においてＥに含１れた多数決結果でない項２゜
つまシ は多数決成立とされてし甘う。
そこで０ＭＯ３構成で次のように回路構成をしてやる。
１ず第２図Ｖζ示す如く、多数決結果をＥのみに依存さ
せた素子２１．２２をつくる。
せた素子２１．２２をつくる。
２３は電源端子でめる。次に前述したようＶＣｌＥでな
くてもＹが真ならば多数決結果が真になるよりなＮチャ
ネルトランジスタ２４〜３ノよりなる回路３２を追加し
てやる。しかしここで問題なのは、電源間で素子２ノと
回路３２が共に導通状態となってしまうことが何通りか
あることである。しかし７ぞれは、素子２１よシも回路
３２の駆動能力を大きくしてやることで解決される。つ
まり多数決であるのに多数決でないとされようとするの
を防止できる。同様ＫＥであっても２が真ならば、多数
決結果が偽となるよりなＰチャネルトランジスタ３４〜
４ノよりなる回路４２を追加してやる。ここでも素子２
２よりも回路４２の１駆動能力を太きくしでや９、多数
決でないのに多数決であるとするのを防止する。
くてもＹが真ならば多数決結果が真になるよりなＮチャ
ネルトランジスタ２４〜３ノよりなる回路３２を追加し
てやる。しかしここで問題なのは、電源間で素子２ノと
回路３２が共に導通状態となってしまうことが何通りか
あることである。しかし７ぞれは、素子２１よシも回路
３２の駆動能力を大きくしてやることで解決される。つ
まり多数決であるのに多数決でないとされようとするの
を防止できる。同様ＫＥであっても２が真ならば、多数
決結果が偽となるよりなＰチャネルトランジスタ３４〜
４ノよりなる回路４２を追加してやる。ここでも素子２
２よりも回路４２の１駆動能力を太きくしでや９、多数
決でないのに多数決であるとするのを防止する。
以上の手法によって回路を（１′ｆ！成すれ幻二、５変
数の多数決回路をトランジスタ２０個と少ない素子数で
実覗、できる。また多数決結果ＸはＸ′を、トランソス
タ４３ 、 、＃ ４より々るインバータで反転増幅し
てイ））らｔしるので、上記Ｘのレベルは保証される。
数の多数決回路をトランジスタ２０個と少ない素子数で
実覗、できる。また多数決結果ＸはＸ′を、トランソス
タ４３ 、 、＃ ４より々るインバータで反転増幅し
てイ））らｔしるので、上記Ｘのレベルは保証される。
同識にＮ変数の場合、嬉３図のようにＳ ｒｉに多数決
結果を依存さぜる素子２１′、２２′と、それに依存さ
れない正しい結果ｔ ２ｈるための回路３；ｌ 、 ４
２’で＋ｉｉ′）成すればよい。ここでも菓子２１′と
回路３２′、素子２２′と回路４２′の駆動能力を考１
８シて回路設言１を行なえばよいものである。
結果を依存さぜる素子２１′、２２′と、それに依存さ
れない正しい結果ｔ ２ｈるための回路３；ｌ 、 ４
２’で＋ｉｉ′）成すればよい。ここでも菓子２１′と
回路３２′、素子２２′と回路４２′の駆動能力を考１
８シて回路設言１を行なえばよいものである。
以上説明した如く本発明によれば、３変数では１４素子
から８素子に減少し、５変数では６２素子から２０素子
に減少し、７変数では２８２素子から５６素子に減少す
るという具合ｉＣ１従来に比べ大幅に使用素子数を減少
させることができる。即ちパターン設計時においてレイ
アウト面積も大幅に縮少される。１だ人力変数に対する
トランソスタ配置がＮチャネルとＰチャネルで完全に対
称にでき、パターン設計が容易化される等の利点を有し
た多数決回路が提供できるものである。
から８素子に減少し、５変数では６２素子から２０素子
に減少し、７変数では２８２素子から５６素子に減少す
るという具合ｉＣ１従来に比べ大幅に使用素子数を減少
させることができる。即ちパターン設計時においてレイ
アウト面積も大幅に縮少される。１だ人力変数に対する
トランソスタ配置がＮチャネルとＰチャネルで完全に対
称にでき、パターン設計が容易化される等の利点を有し
た多数決回路が提供できるものである。
第１図は従来の多数次回１１ｔ１′１図、化２図は本発
明の一芙施例の回路図、第３図ｔｉ不発明の他の実施例
の回路図である。 ２１．２２・・・箱呆をＥに依存させた素子、３２．４
２・・・正しい結果を１４）るための回路。
明の一芙施例の回路図、第３図ｔｉ不発明の他の実施例
の回路図である。 ２１．２２・・・箱呆をＥに依存させた素子、３２．４
２・・・正しい結果を１４）るための回路。
Claims (2)
- （１）Ｎ変数多数決結果をＮ変数のうち１変数のみに依
存させる第１の素子と、前記１変数に依存される非多数
決結果を殺す第１の回路との第１の並列回路を設け、Ｎ
変数多数決結果をＮ変数のみに依存させる第２の素子と
、前記１変数に依存されない多数決結果を復活させる第
２の回路との第２の並列回路を設け、前記第１及び第２
の並列回路を電源間Ｋｍ列接続したことを特徴とする多
数次回路。 - （２）前記ｉｆの素子及び第１の゛回路は第１チャネル
型ＭＯ３素子で構成し、前記第２の素子及び第２の回路
は第２チャネル型ＭＯ８累子で構成したことを特徴とす
る特許請求の範囲第１項に記載の多数決回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59041694A JPH0622329B2 (ja) | 1984-03-05 | 1984-03-05 | 多数決回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59041694A JPH0622329B2 (ja) | 1984-03-05 | 1984-03-05 | 多数決回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60186113A true JPS60186113A (ja) | 1985-09-21 |
| JPH0622329B2 JPH0622329B2 (ja) | 1994-03-23 |
Family
ID=12615528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59041694A Expired - Lifetime JPH0622329B2 (ja) | 1984-03-05 | 1984-03-05 | 多数決回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622329B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1104108A1 (en) * | 1994-06-17 | 2001-05-30 | Fujitsu Limited | Current detector circuits |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5283054A (en) * | 1975-12-30 | 1977-07-11 | Fujitsu Ltd | Majority decision logical circuit |
| JPS5911036A (ja) * | 1982-07-12 | 1984-01-20 | Nec Corp | 多数決論理回路 |
-
1984
- 1984-03-05 JP JP59041694A patent/JPH0622329B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5283054A (en) * | 1975-12-30 | 1977-07-11 | Fujitsu Ltd | Majority decision logical circuit |
| JPS5911036A (ja) * | 1982-07-12 | 1984-01-20 | Nec Corp | 多数決論理回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1104108A1 (en) * | 1994-06-17 | 2001-05-30 | Fujitsu Limited | Current detector circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0622329B2 (ja) | 1994-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60186113A (ja) | 多数決回路 | |
| JPH01276915A (ja) | 論理回路 | |
| JPH02119422A (ja) | トライステートインバータ | |
| JPH02268510A (ja) | ゲートアレイ装置によるバスデータ保持回路 | |
| JPH06138189A (ja) | 半導体装置 | |
| JPH0638227B2 (ja) | 比較論理回路 | |
| KR900006412B1 (ko) | 카운터를 사용한 테스트 논리회로 | |
| JPH08288835A (ja) | ３入力排他的否定論理和回路 | |
| JPH0321113A (ja) | Ｃｍｏｓ半導体集積回路の入力回路 | |
| JPS62298204A (ja) | Ｃｍｏｓゲ−トアレイ | |
| JPS61165130A (ja) | 桁上げ信号発生回路 | |
| JPH03142385A (ja) | 半導体集積回路 | |
| JPH04271516A (ja) | 半導体集積回路装置 | |
| JPH01235371A (ja) | 半導体集積回路装置 | |
| JPS60117820A (ja) | 入力回路 | |
| JPH04267372A (ja) | 半導体集積回路 | |
| JPH03162120A (ja) | 半導体装置 | |
| JPS62293426A (ja) | 一致検出回路 | |
| JPH0290810A (ja) | 半導体集積回路装置 | |
| JPH05199099A (ja) | 出力バッファ回路 | |
| JPH04213919A (ja) | 半導体集積回路 | |
| JPS62290211A (ja) | 半導体集積回路 | |
| JPH05335527A (ja) | アナログマスタスライス型半導体装置 | |
| JPH05157813A (ja) | テスト信号発生回路 | |
| JPH05315938A (ja) | ノイズマージン入力回路装置 |