JPH0622329B2 - 多数決回路 - Google Patents
多数決回路Info
- Publication number
- JPH0622329B2 JPH0622329B2 JP59041694A JP4169484A JPH0622329B2 JP H0622329 B2 JPH0622329 B2 JP H0622329B2 JP 59041694 A JP59041694 A JP 59041694A JP 4169484 A JP4169484 A JP 4169484A JP H0622329 B2 JPH0622329 B2 JP H0622329B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- majority
- variable
- mos
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明はＮ変数（Ｎ入力）の多数決を検出する多数決回
路に関する。
路に関する。
従来の多数決回路では、例えば３変数の場合第１図のよ
うに使用素子数はトランジスタ１〜１４の１４個必要で
あった。また５変数（５入力）では６２個と沢山の素子
が必要であった。従って従来の多数決回路ではLSI設計
上大きなレイアウト面積を要した。
うに使用素子数はトランジスタ１〜１４の１４個必要で
あった。また５変数（５入力）では６２個と沢山の素子
が必要であった。従って従来の多数決回路ではLSI設計
上大きなレイアウト面積を要した。
本発明は上記実情に鑑みてなされたもので、従来沢山の
素子を必要としたＮ変数多数決回路の素子数を減少させ
ようとするものである。
素子を必要としたＮ変数多数決回路の素子数を減少させ
ようとするものである。
本発明は、Ｎ変数多数決結果をＮ変数のうち１変数のみ
に依存させた素子と、その１変数に依存されていない多
数決結果を復活させる素子と、１変数に依存されている
非多数決結果を殺す素子で構成したものである。
に依存させた素子と、その１変数に依存されていない多
数決結果を復活させる素子と、１変数に依存されている
非多数決結果を殺す素子で構成したものである。
以下図面を参照して本発明の一実施例を説明する。一例
として５変数多数決回路の構成法を述べる。まず５変数
Ａ，Ｂ，Ｃ，Ｄ，Ｅに対して多数決結果Ｘは Ｘ＝ABC+ABD+ACD+BCD+ACE+BDE+ABE+ADE+BCE+CDE………
(1) と表わせる。ここで仮にＸ＝Ｅとする。つまり結果Ｘを
Ｅのみに依存させてやる（例えばＥに"1"が来ればこれ
を多数決としてしまう）しかしこれでは、ベンチ図表に
おいてＥに含まれない多数決結果Ｙ，つまり Ｙ＝ABC+ABD+ACD+BCD………(2) を得ることができない。また逆に、ベンチ図表において
Ｅに含まれた多数決結果でない項Ｚ，つまり Ｚ＝Ｅ＋Ｅ＋Ｅ＋Ｅ………
(3) は多数決成立とされてしまう。
として５変数多数決回路の構成法を述べる。まず５変数
Ａ，Ｂ，Ｃ，Ｄ，Ｅに対して多数決結果Ｘは Ｘ＝ABC+ABD+ACD+BCD+ACE+BDE+ABE+ADE+BCE+CDE………
(1) と表わせる。ここで仮にＸ＝Ｅとする。つまり結果Ｘを
Ｅのみに依存させてやる（例えばＥに"1"が来ればこれ
を多数決としてしまう）しかしこれでは、ベンチ図表に
おいてＥに含まれない多数決結果Ｙ，つまり Ｙ＝ABC+ABD+ACD+BCD………(2) を得ることができない。また逆に、ベンチ図表において
Ｅに含まれた多数決結果でない項Ｚ，つまり Ｚ＝Ｅ＋Ｅ＋Ｅ＋Ｅ………
(3) は多数決成立とされてしまう。
そこでCMOS構成で次のように回路構成をしてやる。まず
第２図に示す如く、多数決結果をＥのみに依存させた素
子２１，２２をつくる。２３は電源端子である。次に前
述したように、ＥでなくてもＹが真ならば多数決結果が
真になるようなＮチャネルトランジスタ２４〜３１より
なる回路３２を追加してやる。しかしここで問題なの
は、電源間で素子２１と回路３２が共に導通状態となっ
てしまうことが何通りかあることである。しかしそれ
は、素子２１よりも回路３２の駆動能力を大きくしてや
ることで解決される。つまり多数決であるのに多数決で
ないとされようとするのを防止できる。同様にＥであっ
てもＺが真ならば、多数決結果が偽となるようなＰチャ
ネルトランジスタ３４〜４１よりなる回路４２を追加し
てやる。ここでも素子２２よりも回路４２の駆動能力を
大きくしてやり、多数決でないのに多数決であるとする
のを防止する。なお本発明でいう、１変数に依存される
非多数決結果を殺す第１のＭＯＳ回路は、符号４２で示
した部分で、前記（３）式のうち、、、
、の論理を、Ｐチャネルトランジスタの負論
理特性を用いて、電源２３と出力端Ｘ′との間に接続す
る。つまり、については、回路４２のうちそれぞ
れトランジスタ３５、３７、３９で論理構成する。同様
に、ではトランジスタ３５、３７、４１、また
ではトランジスタ３４、３８、４０、またで
はトランジスタ３６、３８、４０で構成してやる。こう
することで、１変数に依存される非多数決結果をキャン
セルすることができる。
第２図に示す如く、多数決結果をＥのみに依存させた素
子２１，２２をつくる。２３は電源端子である。次に前
述したように、ＥでなくてもＹが真ならば多数決結果が
真になるようなＮチャネルトランジスタ２４〜３１より
なる回路３２を追加してやる。しかしここで問題なの
は、電源間で素子２１と回路３２が共に導通状態となっ
てしまうことが何通りかあることである。しかしそれ
は、素子２１よりも回路３２の駆動能力を大きくしてや
ることで解決される。つまり多数決であるのに多数決で
ないとされようとするのを防止できる。同様にＥであっ
てもＺが真ならば、多数決結果が偽となるようなＰチャ
ネルトランジスタ３４〜４１よりなる回路４２を追加し
てやる。ここでも素子２２よりも回路４２の駆動能力を
大きくしてやり、多数決でないのに多数決であるとする
のを防止する。なお本発明でいう、１変数に依存される
非多数決結果を殺す第１のＭＯＳ回路は、符号４２で示
した部分で、前記（３）式のうち、、、
、の論理を、Ｐチャネルトランジスタの負論
理特性を用いて、電源２３と出力端Ｘ′との間に接続す
る。つまり、については、回路４２のうちそれぞ
れトランジスタ３５、３７、３９で論理構成する。同様
に、ではトランジスタ３５、３７、４１、また
ではトランジスタ３４、３８、４０、またで
はトランジスタ３６、３８、４０で構成してやる。こう
することで、１変数に依存される非多数決結果をキャン
セルすることができる。
次に、本発明でいう、１変数に依存されない多数決結果
を復活させる第２のＭＯＳ回路は、符号３２で示した部
分で、前記（２）式のうち、ＡＢＣ、ＡＢＤ、ＡＣＤ、
ＢＣＤの論理をＮチャネルトランジスタの正論理特性を
用いて、出力端Ｘ′と接地との間に接続する。この様に
して、上記第１のＭＯＳ回路の例と同様に、Ｎチャネル
トランジスタで論理構成して、１変数に依存されない多
数決結果を補うことができる。
を復活させる第２のＭＯＳ回路は、符号３２で示した部
分で、前記（２）式のうち、ＡＢＣ、ＡＢＤ、ＡＣＤ、
ＢＣＤの論理をＮチャネルトランジスタの正論理特性を
用いて、出力端Ｘ′と接地との間に接続する。この様に
して、上記第１のＭＯＳ回路の例と同様に、Ｎチャネル
トランジスタで論理構成して、１変数に依存されない多
数決結果を補うことができる。
以上の手法によって回路を構成すれば、５変数の多数決
回路をトランジスタ２０個と少ない素子数で実現でき
る。また多数決結果ＸはＸ′を、トランジスタ４３，４
４よりなるインバータで反転増幅して得られるので、上
記Ｘのレベルは保証される。
回路をトランジスタ２０個と少ない素子数で実現でき
る。また多数決結果ＸはＸ′を、トランジスタ４３，４
４よりなるインバータで反転増幅して得られるので、上
記Ｘのレベルは保証される。
同様にＮ変数の場合、第３図のようにＳNに多数決結果
を依存させる素子２１′，２２′と、それに依存されな
い正しい結果を得るための回路３２′，４２′で構成す
ればよい。ここでも素子２１′と回路３２′，素子２
２′と回路４２′の駆動能力を考慮して回路設計を行な
えばよいものである。
を依存させる素子２１′，２２′と、それに依存されな
い正しい結果を得るための回路３２′，４２′で構成す
ればよい。ここでも素子２１′と回路３２′，素子２
２′と回路４２′の駆動能力を考慮して回路設計を行な
えばよいものである。
以上説明した如く本発明によれば、３変数では１４素子
から８素子に減少し、５変数では６２素子から２０素子
に減少し、７変数では２８２素子から５６素子に減少す
るという具合に、従来に比べ大幅に使用素子数を減少さ
せることができる。即ちパターン設計時においてレイア
ウト面積も大幅に縮少される。また入力変数に対するト
ランジスタ配置がＮチャネルとＰチャネルで完全に対称
にでき、パターン設計が容易化される等の利点を有した
多数決回路が提供できるものである。
から８素子に減少し、５変数では６２素子から２０素子
に減少し、７変数では２８２素子から５６素子に減少す
るという具合に、従来に比べ大幅に使用素子数を減少さ
せることができる。即ちパターン設計時においてレイア
ウト面積も大幅に縮少される。また入力変数に対するト
ランジスタ配置がＮチャネルとＰチャネルで完全に対称
にでき、パターン設計が容易化される等の利点を有した
多数決回路が提供できるものである。
第１図は従来の多数決回路図、第２図は本発明の一実施
例の回路図、第３図は本発明の他の実施例の回路図であ
る。 ２１，２２…結果をＥに依存させた素子、３２，４２…
正しい結果を得るための回路。
例の回路図、第３図は本発明の他の実施例の回路図であ
る。 ２１，２２…結果をＥに依存させた素子、３２，４２…
正しい結果を得るための回路。
Claims (1)
- 【請求項１】Ｎ変数多数決結果をＮ変数のうち１変数の
みに依存させる第１チャネル型の第１のＭＯＳ素子と、
前記１変数に依存される非多数決結果を殺す論理機能を
有する第１チャネル型の第１のＭＯＳ回路との第１の並
列回路を設け、Ｎ変数多数決結果をＮ変数のうち１変数
のみに依存させる第２チャネル型の第２のＭＯＳ素子
と、前記１変数に依存されない多数決結果を復活させる
論理機能を有する第２チャネル型の第２のＭＯＳ回路と
の第２の並列回路を設け、前記第１及び第２の並列回路
を電源間に直列接続し、前記第１及び第２の並列回路間
を出力端とし、前記前記第１、第２のＭＯＳ回路は、
「Ｎ−１」変数をそれぞれの一対のＭＯＳ素子のゲート
入力とし、前記一対のＭＯＳ素子の一方どうし、他方ど
うしを、それぞれの前記論理機能を行うように直列また
は並列に接続したものであることを特徴とする多数決回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59041694A JPH0622329B2 (ja) | 1984-03-05 | 1984-03-05 | 多数決回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59041694A JPH0622329B2 (ja) | 1984-03-05 | 1984-03-05 | 多数決回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60186113A JPS60186113A (ja) | 1985-09-21 |
| JPH0622329B2 true JPH0622329B2 (ja) | 1994-03-23 |
Family
ID=12615528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59041694A Expired - Lifetime JPH0622329B2 (ja) | 1984-03-05 | 1984-03-05 | 多数決回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622329B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5606287A (en) * | 1994-06-17 | 1997-02-25 | Fujitsu Limited | Operational amplifier having stable operations for a wide range of source voltage, and current detector circuit employing a small number of elements |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5283054A (en) * | 1975-12-30 | 1977-07-11 | Fujitsu Ltd | Majority decision logical circuit |
| JPS5911036A (ja) * | 1982-07-12 | 1984-01-20 | Nec Corp | 多数決論理回路 |
-
1984
- 1984-03-05 JP JP59041694A patent/JPH0622329B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5283054A (en) * | 1975-12-30 | 1977-07-11 | Fujitsu Ltd | Majority decision logical circuit |
| JPS5911036A (ja) * | 1982-07-12 | 1984-01-20 | Nec Corp | 多数決論理回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60186113A (ja) | 1985-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2770941B2 (ja) | シユミツトトリガ回路 | |
| JPH0622329B2 (ja) | 多数決回路 | |
| JPS5928986B2 (ja) | 半導体集積回路 | |
| JPH02168706A (ja) | 差動増幅回路 | |
| JP3532422B2 (ja) | Ｒｓフリップフロップ | |
| US4798980A (en) | Booth's conversion circuit | |
| JP3119177B2 (ja) | 半導体装置 | |
| JPH0720165A (ja) | 電圧検出回路 | |
| JPH0253949B2 (ja) | ||
| JPH0432572B2 (ja) | ||
| JPH03179814A (ja) | レベルシフト回路 | |
| JPH03238919A (ja) | 出力回路 | |
| JP2734531B2 (ja) | 論理回路 | |
| JPH01202920A (ja) | 論理回路 | |
| JPH0646379B2 (ja) | 桁上げ論理回路 | |
| JPH08288835A (ja) | ３入力排他的否定論理和回路 | |
| JPH07154236A (ja) | 半導体集積回路装置 | |
| JPH0638227B2 (ja) | 比較論理回路 | |
| JPS58207725A (ja) | Ｃｍｏｓトランジスタ回路 | |
| JPH04213919A (ja) | 半導体集積回路 | |
| JPH0313767B2 (ja) | ||
| JPH0552688B2 (ja) | ||
| JPH04150615A (ja) | 半導体論理回路 | |
| JPH0218499B2 (ja) | ||
| JPS59193614A (ja) | シユミツトトリガ回路 |