JPS61208251A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS61208251A JPS61208251A JP4899485A JP4899485A JPS61208251A JP S61208251 A JPS61208251 A JP S61208251A JP 4899485 A JP4899485 A JP 4899485A JP 4899485 A JP4899485 A JP 4899485A JP S61208251 A JPS61208251 A JP S61208251A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- output
- integrated circuit
- external lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は入力出力兼用端子を有する集積回路装置に関
する。
する。
従来の技術
従来の入出力兼用端子を有する集積回路装置は第２図に
示すように、集積回路装置テップ１に内蔵てれた出力回
路３が入力回路４と配線６で接続嘔れており、前記配線
６が外部リード端子２へ配設されていた。こうした場合
、集積回路装置チ・ツブ１を含むシステムの消費電力を
極力少なくするためには、集積回路装置１内の大部分の
回路部を停止させ、前記システムに必要な部分のみ動作
するように集積回路装置１内の、たとえばＲＯＭのプロ
グラムによシ設定し、集積回路装置１の消費電力を低減
させるとともに、集積回路装置１の外の配線よシ集積回
路装置１の外部リード端子２を通じて電流が流れること
がないようにする必要がめった。つまり出力回路３の出
力部を高抵抗状態とし、次に外部信号線６の極性がノ・
イレベルかローレベルに決定している場合は、そのまま
前記外部信号線６の極性が外部リード端子２．配線６を
通して入力回路４へ供給される。ところが外部信号線６
の極性が出力回路３の出力部が高抵抗状態の時に、浮い
ている場合には、入力回路４へ配線６より供給嘔れる極
性も浮いてしまい入力回路４の部分で無用な消費電流が
生じてしまうので、この場合には、集積回路装置１の外
部で外部リード端子へ抵抗を介して電源を接続し対応し
ていた。
示すように、集積回路装置テップ１に内蔵てれた出力回
路３が入力回路４と配線６で接続嘔れており、前記配線
６が外部リード端子２へ配設されていた。こうした場合
、集積回路装置チ・ツブ１を含むシステムの消費電力を
極力少なくするためには、集積回路装置１内の大部分の
回路部を停止させ、前記システムに必要な部分のみ動作
するように集積回路装置１内の、たとえばＲＯＭのプロ
グラムによシ設定し、集積回路装置１の消費電力を低減
させるとともに、集積回路装置１の外の配線よシ集積回
路装置１の外部リード端子２を通じて電流が流れること
がないようにする必要がめった。つまり出力回路３の出
力部を高抵抗状態とし、次に外部信号線６の極性がノ・
イレベルかローレベルに決定している場合は、そのまま
前記外部信号線６の極性が外部リード端子２．配線６を
通して入力回路４へ供給される。ところが外部信号線６
の極性が出力回路３の出力部が高抵抗状態の時に、浮い
ている場合には、入力回路４へ配線６より供給嘔れる極
性も浮いてしまい入力回路４の部分で無用な消費電流が
生じてしまうので、この場合には、集積回路装置１の外
部で外部リード端子へ抵抗を介して電源を接続し対応し
ていた。
しかし外部信号線６の極性が不定である場合一つまりハ
イレベルにもローレベルにも外部信号線６の極性が変化
する場合は、前記のような電源へ接続された抵抗を外部
リード端子２へ接続すると、電源と外部信号線６との間
で電流が流れるので、このような対応もできなかった。
イレベルにもローレベルにも外部信号線６の極性が変化
する場合は、前記のような電源へ接続された抵抗を外部
リード端子２へ接続すると、電源と外部信号線６との間
で電流が流れるので、このような対応もできなかった。
そこでこの場合は、入力回路４を不要とし、外部リード
端子２が出力回路３とのみ接続されるように配線マスク
を変更し対応していた。
端子２が出力回路３とのみ接続されるように配線マスク
を変更し対応していた。
発明が解決しようとする問題点
しかしこのような使用構成下においては、本来の入力出
力兼用端子用の配線マスクの他に出力回路専用端子用の
配線マスクも必要となり、需要者の要望があってからそ
の要望に対応した配線マスクを用いて集積回路装置を製
作しなければならなかった。また、需要者の方でも、入
力出力兼用の機能を持つ端子を有効に利用できないとい
う問題点もめった。
力兼用端子用の配線マスクの他に出力回路専用端子用の
配線マスクも必要となり、需要者の要望があってからそ
の要望に対応した配線マスクを用いて集積回路装置を製
作しなければならなかった。また、需要者の方でも、入
力出力兼用の機能を持つ端子を有効に利用できないとい
う問題点もめった。
問題点を解決するための手段
そこで、この発明は、上記問題点を解決するため、外部
リード端子と入力回路との間にスイッチング手段を接続
し、出力回路と電源とが前記スイッチング手段を介して
前記入力回路へ択一選択的に接続され、前記出力回路と
前記スイッチング手段とが前記外部リード端子に導出さ
れるように構成したものである。
リード端子と入力回路との間にスイッチング手段を接続
し、出力回路と電源とが前記スイッチング手段を介して
前記入力回路へ択一選択的に接続され、前記出力回路と
前記スイッチング手段とが前記外部リード端子に導出さ
れるように構成したものである。
作用
上記の回路構成によれば、スイッチング手段を切り換え
ることにより、外部リード端子が出力回路と接続してい
る場合は、入力回路の入力部には電源が接続され、前記
入力回路の入力が不定となることによる大きな無用の消
費電流を防止することができる。
ることにより、外部リード端子が出力回路と接続してい
る場合は、入力回路の入力部には電源が接続され、前記
入力回路の入力が不定となることによる大きな無用の消
費電流を防止することができる。
実施例
以下本発明を実施例を用いて説明する。第１図は本発明
にかかる集積回路装置の要部結線状態を示す。なお第２
図の従来例と同一箇所は同じ符号を与えた。図中、７は
スイッチング手段、８は電源を示す。まず本発明の集積
回路装置１に内蔵された出力回路３は配線６を通じて外
部リード端子２へ接続されている。この状態では入力回
路４はスイッチング手段７を介して配線６により出力回
路３と接続されており、出力回路３の信号を入力回路４
へ供給することができる。また、出力回路３の出力部を
高抵抗状態にすることにより、外部信号線６の信号を入
力回路４へ供給することもできる。つ！シ、この状態で
、外部リード端子２は入力出力兼用端子として機能して
いる。次に集積回路装置１内の、たとえばＲＯＭのプロ
グラムにより集積回路装置１内の大部分の回路の動作を
停止させ、長時間、低消費電力にて集積回路装置１を含
むシステムを使用する状況下においては、出力回路３と
スイッチング手段７へ配設されている制御信号線９の極
性を選択し出力回路３の出力部を高抵抗状態とすると同
時に入力回路４０入力部をスイ・フテング手段７を介し
て電源８と接続する。
にかかる集積回路装置の要部結線状態を示す。なお第２
図の従来例と同一箇所は同じ符号を与えた。図中、７は
スイッチング手段、８は電源を示す。まず本発明の集積
回路装置１に内蔵された出力回路３は配線６を通じて外
部リード端子２へ接続されている。この状態では入力回
路４はスイッチング手段７を介して配線６により出力回
路３と接続されており、出力回路３の信号を入力回路４
へ供給することができる。また、出力回路３の出力部を
高抵抗状態にすることにより、外部信号線６の信号を入
力回路４へ供給することもできる。つ！シ、この状態で
、外部リード端子２は入力出力兼用端子として機能して
いる。次に集積回路装置１内の、たとえばＲＯＭのプロ
グラムにより集積回路装置１内の大部分の回路の動作を
停止させ、長時間、低消費電力にて集積回路装置１を含
むシステムを使用する状況下においては、出力回路３と
スイッチング手段７へ配設されている制御信号線９の極
性を選択し出力回路３の出力部を高抵抗状態とすると同
時に入力回路４０入力部をスイ・フテング手段７を介し
て電源８と接続する。
このような状態では出力回路３の出力部は高抵抗状態で
δシ、かつ入力回路４はスイッチング手段７により配線
６と切り離されているので外部信号線６の信号の極性が
ハイレベルでもローレベルでも浮いている場合でも、集
積回路装置１内の出力回路３も入力回路４も無用な消費
電流を流すことはない。それゆえに、集積回路１を含む
システムの低消費電力化の設計が容易にできる。
δシ、かつ入力回路４はスイッチング手段７により配線
６と切り離されているので外部信号線６の信号の極性が
ハイレベルでもローレベルでも浮いている場合でも、集
積回路装置１内の出力回路３も入力回路４も無用な消費
電流を流すことはない。それゆえに、集積回路１を含む
システムの低消費電力化の設計が容易にできる。
発明の効果
以上実施例で説明したように本発明を用いると入力出力
兼用端子の使用が、入力専用または出力専用と限定する
必要がなく、かつシステムを低消費電力で動作させる際
に生じていた集積回路装置の端子の処理を集積回路装置
内の制御信号線の極性を選択するだけで非常に簡単に行
うことができるものである。
兼用端子の使用が、入力専用または出力専用と限定する
必要がなく、かつシステムを低消費電力で動作させる際
に生じていた集積回路装置の端子の処理を集積回路装置
内の制御信号線の極性を選択するだけで非常に簡単に行
うことができるものである。
第１図は本発明にかかる集積回路装置の一実施例を示す
要部結線図、第２図は従来の集積回路装置の要部結線図
である。 １・・・・・・集積回路装置、２・・・・・・外部リー
ド端子、３・・・・・・出力回路、４・・・・・・入力
回路、６・・・・・・外部信号線、６・・・・・・配線
、ア・・・・・・スイッチング手段、８・・・・・・電
源、９・・・・・・制御信号線。
要部結線図、第２図は従来の集積回路装置の要部結線図
である。 １・・・・・・集積回路装置、２・・・・・・外部リー
ド端子、３・・・・・・出力回路、４・・・・・・入力
回路、６・・・・・・外部信号線、６・・・・・・配線
、ア・・・・・・スイッチング手段、８・・・・・・電
源、９・・・・・・制御信号線。
Claims (1)
- 入力回路がスイッチング手段に接続され、出力回路と電
源とが前記スイッチング手段を介して前記入力回路に択
一選択的に接続され、前記出力回路と前記スイッチング
回路とが同一の外部リード端子に導出されていることを
特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4899485A JPS61208251A (ja) | 1985-03-12 | 1985-03-12 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4899485A JPS61208251A (ja) | 1985-03-12 | 1985-03-12 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61208251A true JPS61208251A (ja) | 1986-09-16 |
Family
ID=12818764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4899485A Pending JPS61208251A (ja) | 1985-03-12 | 1985-03-12 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208251A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59225422A (ja) * | 1983-06-03 | 1984-12-18 | Toshiba Corp | 双方向性バス・バツフア |
| JPS60252979A (ja) * | 1984-05-30 | 1985-12-13 | Oki Electric Ind Co Ltd | Ｃｍｏｓ入出力回路 |
-
1985
- 1985-03-12 JP JP4899485A patent/JPS61208251A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59225422A (ja) * | 1983-06-03 | 1984-12-18 | Toshiba Corp | 双方向性バス・バツフア |
| JPS60252979A (ja) * | 1984-05-30 | 1985-12-13 | Oki Electric Ind Co Ltd | Ｃｍｏｓ入出力回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61208251A (ja) | 集積回路装置 | |
| JPS6346660B2 (ja) | ||
| JPH0467724A (ja) | 電源出力遮断装置 | |
| JPH0130750Y2 (ja) | ||
| JPS6191816A (ja) | 電源リレ−駆動回路 | |
| KR100800191B1 (ko) | 유에스비 회로 보호 장치 | |
| JPS599730A (ja) | 電源装置 | |
| JP2690788B2 (ja) | 半導体装置 | |
| KR100461948B1 (ko) | 공작기계의트랜지스터를이용한스위칭회로 | |
| JP2602349B2 (ja) | 半導体集積回路 | |
| JPH0142168Y2 (ja) | ||
| JPS62100019A (ja) | 半導体集積回路 | |
| JPH0334222A (ja) | 電源スイッチ装置 | |
| JPH01194713A (ja) | 半導体集積回路装置 | |
| JPS6428937A (en) | Integrated circuit | |
| JPS6467026A (en) | Level conversion circuit | |
| JPS61177503A (ja) | 機器制御装置 | |
| JPS59123461A (ja) | スイツチングレギユレ−タ | |
| JPS5974725A (ja) | スイツチング装置 | |
| JPS5583344A (en) | Signal change-over circuit | |
| JPS5558813A (en) | Input circuit for selection signal | |
| JPH03148913A (ja) | 低消費電力型入力回路 | |
| JPH02154522A (ja) | 入力端子回路 | |
| JPH0262115A (ja) | 半導体集積回路の出力インターフェース回路 | |
| JPH05236644A (ja) | 過電流保護回路 |