JP2500158Y2 - 感熱記録装置 - Google Patents
感熱記録装置Info
- Publication number
- JP2500158Y2 JP2500158Y2 JP1987153670U JP15367087U JP2500158Y2 JP 2500158 Y2 JP2500158 Y2 JP 2500158Y2 JP 1987153670 U JP1987153670 U JP 1987153670U JP 15367087 U JP15367087 U JP 15367087U JP 2500158 Y2 JP2500158 Y2 JP 2500158Y2
- Authority
- JP
- Japan
- Prior art keywords
- thermal head
- signal
- logic level
- control signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】 (産業上の利用分野) この考案はファクシミリやプリンタに用いる感熱記録
装置に関し、特にサーマルヘッド制御信号出力装置が出
力する制御信号の信号論理とサーマルヘッドが要求する
信号論理とが異なる場合に、該信号論理を容易に整合で
きるようにした感熱記録装置に関する。
装置に関し、特にサーマルヘッド制御信号出力装置が出
力する制御信号の信号論理とサーマルヘッドが要求する
信号論理とが異なる場合に、該信号論理を容易に整合で
きるようにした感熱記録装置に関する。
(従来の技術) 従来、同一機種の感熱記録装置において、製作者の異
なるサーマルヘッドを使用する場合がある。この場合、
製作者によってサーマルヘッドの発熱体の放熱効率等が
異なり、記録制御条件(通電パルス幅や印加電圧等)が
異なる。このため、従来は特開昭61−225072号公報に開
示されているように、サーマルヘッドの製作者識別信号
により、機器本体のCPUは該記録制御条件を判別し、予
めROMに設定してある製作者に合った記録制御条件によ
る印字動作を行っていた。
なるサーマルヘッドを使用する場合がある。この場合、
製作者によってサーマルヘッドの発熱体の放熱効率等が
異なり、記録制御条件(通電パルス幅や印加電圧等)が
異なる。このため、従来は特開昭61−225072号公報に開
示されているように、サーマルヘッドの製作者識別信号
により、機器本体のCPUは該記録制御条件を判別し、予
めROMに設定してある製作者に合った記録制御条件によ
る印字動作を行っていた。
しかし、最近では、発熱体の放熱効率等の違いをもっ
た複数のサーマルヘッドを使用しようとすると、電源の
容量をその分幅広く設定しなければならず、また消費電
力も異なってしまうので、このような発熱体の放熱効率
等の違いをもった複数のサーマルヘッドを使用するケー
スはあまりなくなっている。一方、製作者の側において
も、同一プロセスであれば、放熱効率等を均一に作製す
ることが可能となり、製作者ごとの発熱体の放熱効率等
の違いによる記録制御条件設定は不要になった。
た複数のサーマルヘッドを使用しようとすると、電源の
容量をその分幅広く設定しなければならず、また消費電
力も異なってしまうので、このような発熱体の放熱効率
等の違いをもった複数のサーマルヘッドを使用するケー
スはあまりなくなっている。一方、製作者の側において
も、同一プロセスであれば、放熱効率等を均一に作製す
ることが可能となり、製作者ごとの発熱体の放熱効率等
の違いによる記録制御条件設定は不要になった。
(考案が解決しようとする問題点) ところが、製作者の異なるサーマルヘッドを使用する
場合、サーマルヘッドの各信号論理が違う場合がある。
これは、製作者によって、異なるサーマルヘッドの駆動
ICが使用されるためである。また、製作者が同一であっ
ても、原価低減等のために製作の途中で使用する駆動IC
を変更する場合があるためである。
場合、サーマルヘッドの各信号論理が違う場合がある。
これは、製作者によって、異なるサーマルヘッドの駆動
ICが使用されるためである。また、製作者が同一であっ
ても、原価低減等のために製作の途中で使用する駆動IC
を変更する場合があるためである。
たとえば、第6図において、サーマルヘッド6に使用
される駆動ICに変更があり、クロック入力6aの信号論理
は変わらないが、画信号入力6b、ラッチ入力6c、ストロ
ーブ入力6dおよびイネーブル入力6eの信号論理が変化す
る場合を考える。従来は、サーマルヘッド制御信号出力
装置7から出力される画信号出力7b、ラッチ出力7c、ス
トローブ出力7dおよびイネーブル出力7eの信号論理と、
該サーマルヘッド6の各信号の論理とを一致させるた
め、(1)サーマルヘッド6にインバータ等を付加した
り、(2)サーマルヘッドごとに異なった信号レベルを
出力する制御回路7を用意したりしていた。
される駆動ICに変更があり、クロック入力6aの信号論理
は変わらないが、画信号入力6b、ラッチ入力6c、ストロ
ーブ入力6dおよびイネーブル入力6eの信号論理が変化す
る場合を考える。従来は、サーマルヘッド制御信号出力
装置7から出力される画信号出力7b、ラッチ出力7c、ス
トローブ出力7dおよびイネーブル出力7eの信号論理と、
該サーマルヘッド6の各信号の論理とを一致させるた
め、(1)サーマルヘッド6にインバータ等を付加した
り、(2)サーマルヘッドごとに異なった信号レベルを
出力する制御回路7を用意したりしていた。
しかしながら、前者(1)の対策では、サーマルヘッ
ド6内部のFPC(Flexible Print Cable)の変更が伴
ったり、サーマルヘッド6の大きさの制限により、付加
部品のスペースが取れないという問題があった。
ド6内部のFPC(Flexible Print Cable)の変更が伴
ったり、サーマルヘッド6の大きさの制限により、付加
部品のスペースが取れないという問題があった。
また、後者(2)の対策は、異なった信号論理のサー
マルヘッド6が追加されるごとに、制御回路7を変更し
たり追加したりしなければならないという問題、組立て
時に、サーマルヘッド6と制御回路7の組合わせを間違
わないように注意しなければならないという問題、およ
びサーマルヘッド6が故障して他のヘッドに交換すると
きにも該新しいヘッドの信号論理に合った制御回路7を
選択しなければ該サーマルヘッドを正常に動作させるこ
とができないという問題があった。
マルヘッド6が追加されるごとに、制御回路7を変更し
たり追加したりしなければならないという問題、組立て
時に、サーマルヘッド6と制御回路7の組合わせを間違
わないように注意しなければならないという問題、およ
びサーマルヘッド6が故障して他のヘッドに交換すると
きにも該新しいヘッドの信号論理に合った制御回路7を
選択しなければ該サーマルヘッドを正常に動作させるこ
とができないという問題があった。
本考案の目的は、前記した従来技術の問題点を除去
し、サーマルヘッドの論理レベルと制御回路のそれとを
一致させるために、サーマルヘッドにインバータ等の回
路を付加したり、あるいは信号論理の異なる多種の制御
回路を用意したりする必要のない感熱記録装置を提供す
ることにある。
し、サーマルヘッドの論理レベルと制御回路のそれとを
一致させるために、サーマルヘッドにインバータ等の回
路を付加したり、あるいは信号論理の異なる多種の制御
回路を用意したりする必要のない感熱記録装置を提供す
ることにある。
(問題点を解決するための手段および作用) 本考案は、前記目的を達成するために、サーマルヘッ
ドの基盤上に論理レベルの変換の有無の指令手段を設
け、一方外部制御回路の中に該論理レベルの変換の有無
の指令に基づいてサーマルヘッド制御信号出力手段から
出力された駆動信号の論理レベルを変換するマルチプレ
クサ手段とを備えた点に特徴がある。
ドの基盤上に論理レベルの変換の有無の指令手段を設
け、一方外部制御回路の中に該論理レベルの変換の有無
の指令に基づいてサーマルヘッド制御信号出力手段から
出力された駆動信号の論理レベルを変換するマルチプレ
クサ手段とを備えた点に特徴がある。
本考案によれば、前記論理レベルの変換の有無の指令
手段から該論理レベルの変換の有無の指令を行うことに
より、該サーマルヘッド制御信号出力手段から出力され
た駆動信号の論理レベルを選択的に変換することができ
る。このため、該サーマルヘッドが要求する論理レベル
と、サーマルヘッド制御信号出力手段が出力する駆動信
号の論理レベルとを容易に整合することができる。
手段から該論理レベルの変換の有無の指令を行うことに
より、該サーマルヘッド制御信号出力手段から出力され
た駆動信号の論理レベルを選択的に変換することができ
る。このため、該サーマルヘッドが要求する論理レベル
と、サーマルヘッド制御信号出力手段が出力する駆動信
号の論理レベルとを容易に整合することができる。
(実施例) 以下に、図面を参照して、本考案を詳細に説明する。
第1図は本考案の原理の構成図を示す。
第1図は本考案の原理の構成図を示す。
図において、1はサーマルヘッドを示し、該図にはそ
の一部の構成のみが図示されている。該サーマルヘッド
1は第6図に示されているのと同様に、複数個の駆動IC
1a、1b、…と、制御信号論理レベル変換操作手段1nとを
具備している。該駆動ICの各々には、クロック、画信
号、ラッチ信号、ストローブ信号およびイネーブル信号
が供給される。端子T1〜T5はそれぞれ前記クロック、画
信号、ラッチ信号、ストローブ信号およびイネーブル信
号の入力端子である。また、端子T6〜T9は前記制御信号
論理レベル変換手段1nの出力端子であり、それぞれは、
画信号用、ラッチ用、ストローブ用およびイネーブル用
である。
の一部の構成のみが図示されている。該サーマルヘッド
1は第6図に示されているのと同様に、複数個の駆動IC
1a、1b、…と、制御信号論理レベル変換操作手段1nとを
具備している。該駆動ICの各々には、クロック、画信
号、ラッチ信号、ストローブ信号およびイネーブル信号
が供給される。端子T1〜T5はそれぞれ前記クロック、画
信号、ラッチ信号、ストローブ信号およびイネーブル信
号の入力端子である。また、端子T6〜T9は前記制御信号
論理レベル変換手段1nの出力端子であり、それぞれは、
画信号用、ラッチ用、ストローブ用およびイネーブル用
である。
前記制御信号論理レベル変換操作手段1nは、一端が該
端子T6〜T9に接続され、他端が共通接続された後接地さ
れた導電パターンから形成されており、該一端と他端と
の間で任意の導電パターンを切断することが容易にでき
る構成になされている。あるいは、これとは逆に、最初
は該一端と他端との間は切断されており、必要な導電パ
ターンを容易に接続できる構成になされている。
端子T6〜T9に接続され、他端が共通接続された後接地さ
れた導電パターンから形成されており、該一端と他端と
の間で任意の導電パターンを切断することが容易にでき
る構成になされている。あるいは、これとは逆に、最初
は該一端と他端との間は切断されており、必要な導電パ
ターンを容易に接続できる構成になされている。
一方、2は外部の制御回路を示し、サーマルヘッド制
御信号出力装置2aと、該サーマルヘッド制御信号出力装
置2aから出力されるクロック、画信号、ラッチ信号、ス
トローブ信号およびイネーブル信号を伝達する信号線p1
〜p5と、該信号線p2〜p5に接続された排他的論理和ゲー
ト2b〜2eと、プルアップ抵抗と接続されかつ該排他的論
理和ゲート2b〜2eの他方の入力に接続された信号線q2〜
q5を有している。また、T1′〜T5′は前記クロック、画
信号、ラッチ信号、ストローブ信号およびイネーブル信
号の出力端子、T6′〜T9′はそれぞれ画信号、ラッチ信
号、ストローブ信号およびイネーブル信号用の論理レベ
ル変換信号の入力端子である。
御信号出力装置2aと、該サーマルヘッド制御信号出力装
置2aから出力されるクロック、画信号、ラッチ信号、ス
トローブ信号およびイネーブル信号を伝達する信号線p1
〜p5と、該信号線p2〜p5に接続された排他的論理和ゲー
ト2b〜2eと、プルアップ抵抗と接続されかつ該排他的論
理和ゲート2b〜2eの他方の入力に接続された信号線q2〜
q5を有している。また、T1′〜T5′は前記クロック、画
信号、ラッチ信号、ストローブ信号およびイネーブル信
号の出力端子、T6′〜T9′はそれぞれ画信号、ラッチ信
号、ストローブ信号およびイネーブル信号用の論理レベ
ル変換信号の入力端子である。
次に、本原理の動作を説明する。
いま、該サーマルヘッド1の信号論理、すなわち論理
レベルが第2図に示されているようであったとする。つ
まり、端子2が要求する画信号の論理レベルは、“白”
がLレベル、“黒”がHレベルであるとし、端子T3に入
力するラッチ信号はLレベルで有効、Hレベルで無効の
論理レベルを有し、端子T4に入力するストローブ信号は
Lレベルで有効、Hレベルで無効の論理レベルを有し、
最後に端子T5に入力するイネーブル信号はHレベルで有
効、Lレベルで無効の論理レベルを有しているとする。
レベルが第2図に示されているようであったとする。つ
まり、端子2が要求する画信号の論理レベルは、“白”
がLレベル、“黒”がHレベルであるとし、端子T3に入
力するラッチ信号はLレベルで有効、Hレベルで無効の
論理レベルを有し、端子T4に入力するストローブ信号は
Lレベルで有効、Hレベルで無効の論理レベルを有し、
最後に端子T5に入力するイネーブル信号はHレベルで有
効、Lレベルで無効の論理レベルを有しているとする。
この時、前記サーマルヘッド制御信号出力装置2aが出
力する信号の論理レベルが、前記サーマルヘッド1の論
理レベルとは全く逆であったとする。すなわち、第3図
に示されているように、画信号の論理レベルは、“白”
がHレベル、“黒”がLレベルであり、ラッチ信号はH
レベルで有効、Lレベルで無効であり、ストローブ信号
はHレベルで有効、Lレベルで無効であり、さらにイネ
ーブル信号はLレベルで有効、Hレベルで無効の論理レ
ベルであるとする。
力する信号の論理レベルが、前記サーマルヘッド1の論
理レベルとは全く逆であったとする。すなわち、第3図
に示されているように、画信号の論理レベルは、“白”
がHレベル、“黒”がLレベルであり、ラッチ信号はH
レベルで有効、Lレベルで無効であり、ストローブ信号
はHレベルで有効、Lレベルで無効であり、さらにイネ
ーブル信号はLレベルで有効、Hレベルで無効の論理レ
ベルであるとする。
この場合、前記サーマルヘッド1の基盤上に形成され
ている制御信号論理レベル変換操作手段1nは、全てアー
スに対しオープンになされる。すなわち、前記端子T6〜
T9は、アースに対しオープンになされる。したがって、
前記信号線q2〜q5は全でHレベルになり、前記排他的論
理和ゲート2b〜2eに入力する前記サーマルヘッド制御信
号出力装置2aの出力信号の論理レベルは反転する。この
結果、前記サーマルヘッド制御信号出力装置2aが出力す
る信号の論理レベルと、該サーマルヘッド1が要求する
論理レベルとが一致する。
ている制御信号論理レベル変換操作手段1nは、全てアー
スに対しオープンになされる。すなわち、前記端子T6〜
T9は、アースに対しオープンになされる。したがって、
前記信号線q2〜q5は全でHレベルになり、前記排他的論
理和ゲート2b〜2eに入力する前記サーマルヘッド制御信
号出力装置2aの出力信号の論理レベルは反転する。この
結果、前記サーマルヘッド制御信号出力装置2aが出力す
る信号の論理レベルと、該サーマルヘッド1が要求する
論理レベルとが一致する。
一方、最初からサーマルヘッド1が要求する論理レベ
ルと前記サーマルヘッド制御信号出力装置2aの出力信号
のそれとが一致している場合には、前記制御信号論理レ
ベル変換操作手段1nは、全てアースに接続される。この
ため、前記端子T6〜T9は接地され、前記信号線q2〜q5は
全てLレベルになる。この結果、前記サーマルヘッド制
御信号出力装置2aの出力信号の論理レベルは反転されな
いで、前記排他的論理和ゲート2b〜2eから出力される。
ルと前記サーマルヘッド制御信号出力装置2aの出力信号
のそれとが一致している場合には、前記制御信号論理レ
ベル変換操作手段1nは、全てアースに接続される。この
ため、前記端子T6〜T9は接地され、前記信号線q2〜q5は
全てLレベルになる。この結果、前記サーマルヘッド制
御信号出力装置2aの出力信号の論理レベルは反転されな
いで、前記排他的論理和ゲート2b〜2eから出力される。
上記の例は、サーマルヘッド1が要求する論理レベル
と前記サーマルヘッド制御信号出力装置2aの出力信号の
それとが全部反対の場合、および全部一致している場合
であったが、一部が一致、残りが反対の場合にも対処で
きることは明らかである。
と前記サーマルヘッド制御信号出力装置2aの出力信号の
それとが全部反対の場合、および全部一致している場合
であったが、一部が一致、残りが反対の場合にも対処で
きることは明らかである。
本原理によれば、サーマルヘッド1の基盤上に制御信
号論理レベル変換操作手段1nを設け、一方外部制御回路
2に排他的論理和ゲート2b〜2eとプルアップ抵抗に接続
された信号線q2〜q5を設けることにより、該サーマルヘ
ッド1が要求する論理レベルとサーマルヘッド制御信号
出力装置2aが出力する信号のそれとを、容易に整合させ
ることができる。
号論理レベル変換操作手段1nを設け、一方外部制御回路
2に排他的論理和ゲート2b〜2eとプルアップ抵抗に接続
された信号線q2〜q5を設けることにより、該サーマルヘ
ッド1が要求する論理レベルとサーマルヘッド制御信号
出力装置2aが出力する信号のそれとを、容易に整合させ
ることができる。
なお、上記の原理は、制御信号論理レベル変換操作手
段1nをGNDにショート、オープン、外部制御回路2側は
プルアップ抵抗の組合わせで説明したが、制御信号論理
レベル変換操作手段1nを電源電圧Vccにショート、オー
プン、外部制御回路2側はプルダウン抵抗の組合わせで
あってもよいことは明らかである。
段1nをGNDにショート、オープン、外部制御回路2側は
プルアップ抵抗の組合わせで説明したが、制御信号論理
レベル変換操作手段1nを電源電圧Vccにショート、オー
プン、外部制御回路2側はプルダウン抵抗の組合わせで
あってもよいことは明らかである。
次に、本考案の一実施例を第4図を参照して説明す
る。
る。
該実施例はサーマルヘッド3と外部制御回路4とから
構成されている。ここで、該サーマルヘッド基盤上に
は、駆動ICと制御信号論理レベル選択操作手段3nが設置
されている。なお、該図には該駆動ICに入力する駆動信
号のうちラッチ信号と画信号を伝達する信号ラインのみ
が描かれており、他の信号ラインは図示を省略されてい
る。また、前記外部制御回路4は前記原理のものと同一
または同等のサーマルヘッド制御信号出力装置4aと、該
装置4aから出力されるラッチ信号および画信号を正転ま
たは反転する論理手段と、該ラッチ信号および画信号の
正転または反転信号を入力とし、端子S1、S2に印加され
るセレクト信号により該ラッチ信号および画信号の正転
または反転信号を選択して出力するマルチプレクサ4bを
有している。
構成されている。ここで、該サーマルヘッド基盤上に
は、駆動ICと制御信号論理レベル選択操作手段3nが設置
されている。なお、該図には該駆動ICに入力する駆動信
号のうちラッチ信号と画信号を伝達する信号ラインのみ
が描かれており、他の信号ラインは図示を省略されてい
る。また、前記外部制御回路4は前記原理のものと同一
または同等のサーマルヘッド制御信号出力装置4aと、該
装置4aから出力されるラッチ信号および画信号を正転ま
たは反転する論理手段と、該ラッチ信号および画信号の
正転または反転信号を入力とし、端子S1、S2に印加され
るセレクト信号により該ラッチ信号および画信号の正転
または反転信号を選択して出力するマルチプレクサ4bを
有している。
いま、サーマルヘッド3の論理レベルが、第5図
(a)に示されているように、ラッチ信号は“L"で有
効、“H"で無効の論理レベル、画信号は“黒”はHレベ
ル、“白”はLレベルであり、前記サーマルヘッド制御
信号出力装置4aが出力するラッチ信号は“H"で有効、
“L"で無効の論理レベル、画信号は該サーマルヘッドが
要求する論理レベルと同一であったとする。
(a)に示されているように、ラッチ信号は“L"で有
効、“H"で無効の論理レベル、画信号は“黒”はHレベ
ル、“白”はLレベルであり、前記サーマルヘッド制御
信号出力装置4aが出力するラッチ信号は“H"で有効、
“L"で無効の論理レベル、画信号は該サーマルヘッドが
要求する論理レベルと同一であったとする。
この場合、マルチプレクサ4bの出力端1Yに装置4aから
出力されたラッチ信号の反転信号が現れ、出力端2Yに該
装置4aから出力された画信号の正転信号が現れるよう
に、端子S1、S2に印加されるセレクト信号が決定され
る。ここで、該マルチプレクサ4bは、端子S1、S2に印加
されるセレクト信号により、下表のような接続を行うと
すれば、本実施例の場合には、制御信号論理レベル選択
操作手段3nの導電パターンn1は切断(オープン)、n2は
接続(クローズ)になされる。
出力されたラッチ信号の反転信号が現れ、出力端2Yに該
装置4aから出力された画信号の正転信号が現れるよう
に、端子S1、S2に印加されるセレクト信号が決定され
る。ここで、該マルチプレクサ4bは、端子S1、S2に印加
されるセレクト信号により、下表のような接続を行うと
すれば、本実施例の場合には、制御信号論理レベル選択
操作手段3nの導電パターンn1は切断(オープン)、n2は
接続(クローズ)になされる。
以上のように、本実施例によれば、マルチプレクサを
用いることにより、前記原理と同等の効果を達成するこ
とができる。なお、該実施例はサーマルヘッドの駆動IC
に印加される駆動用信号のうちラッチ信号と画信号の論
理レベルがサーマルヘッド制御信号出力装置4aから出力
されるそれと異なる場合についての説明であったが、本
実施例は他の駆動用信号の論理レベルが異なる場合ある
いは前記原理のように該駆動用信号のうち4つの信号の
論理レベルを変換するような場合にも応用できることは
勿論である。この場合には、前記制御信号論理レベル選
択操作手段3nの切断または接続する導電パターンの数お
よびマルチプレクサの選択できる数を増やせばよい。
用いることにより、前記原理と同等の効果を達成するこ
とができる。なお、該実施例はサーマルヘッドの駆動IC
に印加される駆動用信号のうちラッチ信号と画信号の論
理レベルがサーマルヘッド制御信号出力装置4aから出力
されるそれと異なる場合についての説明であったが、本
実施例は他の駆動用信号の論理レベルが異なる場合ある
いは前記原理のように該駆動用信号のうち4つの信号の
論理レベルを変換するような場合にも応用できることは
勿論である。この場合には、前記制御信号論理レベル選
択操作手段3nの切断または接続する導電パターンの数お
よびマルチプレクサの選択できる数を増やせばよい。
(考案の効果) 以上の説明から明らかなように、本考案によれば、サ
ーマルヘッドが要求する駆動用信号の論理レベルと、外
部制御回路のサーマルヘッド制御信号出力装置の出力す
る該駆動用信号の論理レベルとが異なっていても、簡単
な手段でかつ簡単な操作でこれを整合できるという大き
な効果がある。
ーマルヘッドが要求する駆動用信号の論理レベルと、外
部制御回路のサーマルヘッド制御信号出力装置の出力す
る該駆動用信号の論理レベルとが異なっていても、簡単
な手段でかつ簡単な操作でこれを整合できるという大き
な効果がある。
また、前記制御信号論理レベル変換操作手段あるいは
制御信号論理レベル選択操作手段の切断または接続の操
作が予め行なわれたサーマルヘッドを使用することによ
り、自動的に適正な論理レベルを設定することができ
る。このため、感熱記録装置の組立てミス(例えば、サ
ーマルヘッドの種類毎の設定ミス等)が完全に無くな
る。
制御信号論理レベル選択操作手段の切断または接続の操
作が予め行なわれたサーマルヘッドを使用することによ
り、自動的に適正な論理レベルを設定することができ
る。このため、感熱記録装置の組立てミス(例えば、サ
ーマルヘッドの種類毎の設定ミス等)が完全に無くな
る。
さらに、設計時に予想できない論理レベルの違うサー
マルヘッドが感熱記録装置の生産途中から導入されて
も、本考案によれば簡単に論理レベルの変換ができるの
で、これに簡単に対処することができる。また、外部制
御回路が一種類であるので、部品管理がし易いというメ
リットがある。
マルヘッドが感熱記録装置の生産途中から導入されて
も、本考案によれば簡単に論理レベルの変換ができるの
で、これに簡単に対処することができる。また、外部制
御回路が一種類であるので、部品管理がし易いというメ
リットがある。
また、簡易なハードウェアで構成でき、CPUを介さな
いので、該CPUの負担が小さいというメリットもある。
いので、該CPUの負担が小さいというメリットもある。
第1図は本考案の原理の回路図、第2図は該第1図のサ
ーマルヘッドが要求する駆動用信号の論理レベルを示す
図、第3図は第1図のサーマルヘッド制御信号出力装置
が出力する駆動用信号の論理レベルを示す図、第4図は
本考案の一実施例の回路図、第5図はサーマルヘットが
要求する駆動用信号の論理レベルとサーマルヘッド制御
信号出力装置が出力する駆動用信号の論理レベルとを示
す図、第6図は従来装置の説明図である。 1、3……サーマルヘッド、2、4……外部制御回路、
1a、1b……駆動IC、1n……制御信号論理レベル変換操作
手段、2b〜2e……排他的論理和ゲート、3n……制御信号
論理レベル選択操作手段、4b……マルチプレクサ
ーマルヘッドが要求する駆動用信号の論理レベルを示す
図、第3図は第1図のサーマルヘッド制御信号出力装置
が出力する駆動用信号の論理レベルを示す図、第4図は
本考案の一実施例の回路図、第5図はサーマルヘットが
要求する駆動用信号の論理レベルとサーマルヘッド制御
信号出力装置が出力する駆動用信号の論理レベルとを示
す図、第6図は従来装置の説明図である。 1、3……サーマルヘッド、2、4……外部制御回路、
1a、1b……駆動IC、1n……制御信号論理レベル変換操作
手段、2b〜2e……排他的論理和ゲート、3n……制御信号
論理レベル選択操作手段、4b……マルチプレクサ
Claims (1)
- 【請求項1】外部制御回路のサーマルヘッド制御信号出
力装置から出力される駆動用信号により駆動されるサー
マルヘッドを備えた感熱記録装置において、 サーマルヘッド制御信号出力装置から出力された複数の
駆動用信号の各々の論理レベルを正転または反転する手
段と、 該手段によって正転および反転された駆動用信号を伝送
する複数本の線が一方の端子群に接続され、他方の端子
群には前記サーマルヘッドに供給する駆動用信号を伝送
する複数本の線が接続されたマルチプレクサと、 一端が切断または接続可能な導電パターンを介してアー
スに接続され、他端が前記マルチプレクサの接続選択端
子に接続され、かつ前記導電パターンと前記マルチプレ
クサの接続選択端子との間がプルアップ抵抗に接続され
た複数本のマルチプレクサ制御線とを具備し、 前記切断または接続可能な導電パターンはサーマルヘッ
ドの基盤上に設けられ、該導電パターンを適宜切断また
は接続することにより、前記マルチプレクサに前記正転
および反転した駆動用信号の組み合わせを選択させて、
前記サーマルヘッドが要求する論理レベルの制御信号を
該サーマルヘッドに供給するようにしたことを特徴とす
る感熱記録装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987153670U JP2500158Y2 (ja) | 1987-10-07 | 1987-10-07 | 感熱記録装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987153670U JP2500158Y2 (ja) | 1987-10-07 | 1987-10-07 | 感熱記録装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6457046U JPS6457046U (ja) | 1989-04-10 |
JP2500158Y2 true JP2500158Y2 (ja) | 1996-06-05 |
Family
ID=31429721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1987153670U Expired - Lifetime JP2500158Y2 (ja) | 1987-10-07 | 1987-10-07 | 感熱記録装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2500158Y2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59212283A (ja) * | 1983-05-19 | 1984-12-01 | Seiko Instr & Electronics Ltd | 印字素子駆動回路装置 |
JPS61248U (ja) * | 1984-06-07 | 1986-01-06 | 株式会社東芝 | Icソケツト装置 |
-
1987
- 1987-10-07 JP JP1987153670U patent/JP2500158Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6457046U (ja) | 1989-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04369564A (ja) | 発光装置 | |
US5354135A (en) | Recorder and dot pattern control circuit | |
JPH09174927A (ja) | データ転送装置 | |
JP2500158Y2 (ja) | 感熱記録装置 | |
JPH05298036A (ja) | 記録装置 | |
US5508728A (en) | Thermal head driving integrated circuit and thermal head driving circuit using the same | |
US4447704A (en) | Semiconductor device for driving thermal print heads | |
EP0552719A2 (en) | Thermal head driving circuit | |
US4673952A (en) | Driving device for a thermal element | |
JP2934710B2 (ja) | 印字素子駆動回路装置 | |
JP2521453B2 (ja) | サ−マルヘツド | |
JP2933814B2 (ja) | 入出力モジュールの切換装置 | |
JP2508810B2 (ja) | サ―マルヘッド | |
JP2740603B2 (ja) | 記録ヘッド駆動用半導体チップ及び記録ヘッド駆動装置 | |
JPH04296575A (ja) | サーマルヘッド | |
JPH0511458B2 (ja) | ||
JPH03278967A (ja) | サーマルヘッド | |
JPS6024967A (ja) | ドライバ搭載形サ−マルヘツドの駆動回路 | |
JPH0615311Y2 (ja) | 入力装置 | |
JP2710432B2 (ja) | プリンタ及びプリントヘッド | |
JP2572156B2 (ja) | ライン印字ヘッド用ドライバic | |
JPS63185113A (ja) | ハイブリツドic | |
JPH0431870B2 (ja) | ||
JPH01216859A (ja) | サーマルヘッド駆動用ic | |
JPS6228277A (ja) | プリンタ |