JPH01216859A - サーマルヘッド駆動用ｉｃ - Google Patents
サーマルヘッド駆動用ｉｃInfo
- Publication number
- JPH01216859A JPH01216859A JP63043746A JP4374688A JPH01216859A JP H01216859 A JPH01216859 A JP H01216859A JP 63043746 A JP63043746 A JP 63043746A JP 4374688 A JP4374688 A JP 4374688A JP H01216859 A JPH01216859 A JP H01216859A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- drive circuits
- thermal head
- drive
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はサーマルヘッド駆動用ＩＣに関する。
従来、この種のサーマルヘッド駆動用ＩＣは、−例が第
３図に示されるように、フリップフロップ２−１〜２−
ｎ（ｎは正整数）より成るシフトレジスタ１、駆動回路
３−１〜３−ｎ、ゲート回路５−１〜５−ｎおよびラッ
チ回路６−１〜６−ｎを備えて構成されており、端子５
１からビットシリアルに入力される両信号ＩＮは直並列
変換され、サーマルヘッドの複数の発熱体を各々駆動す
るための信号Ｑ１〜Ｑ、をそれぞれ保持するラッチ回路
６−１〜６−ｎと、これらのラッチ回路６−１〜６−ｎ
の出力信号を、端子５６から入力されるゲート信号Ｓを
介して、それぞれの駆動回路３−１〜３−ｎに伝達する
ゲート回路５−１〜５−ｎと、これらのゲート回路５−
１〜５−ｎからの出力により制御され、前記複数の発熱
体をそれぞれ駆動する駆動回路３−１〜３−ｎとにより
、所定の機能を果しているのが一般である。
３図に示されるように、フリップフロップ２−１〜２−
ｎ（ｎは正整数）より成るシフトレジスタ１、駆動回路
３−１〜３−ｎ、ゲート回路５−１〜５−ｎおよびラッ
チ回路６−１〜６−ｎを備えて構成されており、端子５
１からビットシリアルに入力される両信号ＩＮは直並列
変換され、サーマルヘッドの複数の発熱体を各々駆動す
るための信号Ｑ１〜Ｑ、をそれぞれ保持するラッチ回路
６−１〜６−ｎと、これらのラッチ回路６−１〜６−ｎ
の出力信号を、端子５６から入力されるゲート信号Ｓを
介して、それぞれの駆動回路３−１〜３−ｎに伝達する
ゲート回路５−１〜５−ｎと、これらのゲート回路５−
１〜５−ｎからの出力により制御され、前記複数の発熱
体をそれぞれ駆動する駆動回路３−１〜３−ｎとにより
、所定の機能を果しているのが一般である。
上述した従来のサーマルヘッド駆動用ＩＣは、ラッチ回
路を有しているので再信号を転送中に印字が行なえると
いうことと、ゲート回路を有しているので論理レベルで
駆動回路の制御ができるという二つの長所を持っている
が、回路構成が複雑であるために、ＩＣの小型化ならび
に低価格化に対する障害要因となっているという欠点が
ある。
路を有しているので再信号を転送中に印字が行なえると
いうことと、ゲート回路を有しているので論理レベルで
駆動回路の制御ができるという二つの長所を持っている
が、回路構成が複雑であるために、ＩＣの小型化ならび
に低価格化に対する障害要因となっているという欠点が
ある。
本発明のサーマルヘッド駆動用ＩＣは、ビットシリアル
に入力される再信号を直並列変換するシフトレジスタと
、前記シフトレジスタの各ビット出力に接続され、前記
各ビット出力の情報によりそれぞれ制御される発熱抵抗
体駆動回路と、を少なくとも備えて構成される。
に入力される再信号を直並列変換するシフトレジスタと
、前記シフトレジスタの各ビット出力に接続され、前記
各ビット出力の情報によりそれぞれ制御される発熱抵抗
体駆動回路と、を少なくとも備えて構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。第
１図に示されるように、本実施例は、フリップフロップ
２−１〜２−ｎより成るシフトレジスタ１と、駆動回路
３−１〜３−ｎと、を備えている。
１図に示されるように、本実施例は、フリップフロップ
２−１〜２−ｎより成るシフトレジスタ１と、駆動回路
３−１〜３−ｎと、を備えている。
第１図において、端子５１から入力される再信号ＩＮは
、端子５２から入力されるシフトクロックＣＫにより、
シフトレジスタ１の内部を伝達され、直並列変換されて
所定のサーマルヘッド（図示されない）の発熱抵抗体を
駆動するための出力信号Ｑ１〜Ｑｎが出力される。シフ
トレジスタ１において出力される出力信号Ｑ１〜Ｑ、は
、それぞれ駆動囲路３−１〜３−ｎに送られ、駆動用の
制御信号として作用する。前記再信号がシフトレジスタ
１の内部を転送されるにともない、駆動回路３−１〜３
ｎは、順次前記再信号によってオン・オフされるが、こ
の場合、出力信号Ｑ１〜Ｑ、のレベルが°′１゛°であ
る時に、駆動回路３−１〜３−ｎはオンの状態となる。
、端子５２から入力されるシフトクロックＣＫにより、
シフトレジスタ１の内部を伝達され、直並列変換されて
所定のサーマルヘッド（図示されない）の発熱抵抗体を
駆動するための出力信号Ｑ１〜Ｑｎが出力される。シフ
トレジスタ１において出力される出力信号Ｑ１〜Ｑ、は
、それぞれ駆動囲路３−１〜３−ｎに送られ、駆動用の
制御信号として作用する。前記再信号がシフトレジスタ
１の内部を転送されるにともない、駆動回路３−１〜３
ｎは、順次前記再信号によってオン・オフされるが、こ
の場合、出力信号Ｑ１〜Ｑ、のレベルが°′１゛°であ
る時に、駆動回路３−１〜３−ｎはオンの状態となる。
しかし、端子５４−１〜５４−ｎには、それぞれ対応す
る発熱抵抗体および電源が接続されており、前記電源に
よる駆動回路３−１〜３−ｎに対する電圧の印加時にお
いてのみ発熱抵抗体が駆動され、印字が行われる。この
印字時間は、発熱抵抗体の共通電極に電圧が印加される
時間によって制御される。
る発熱抵抗体および電源が接続されており、前記電源に
よる駆動回路３−１〜３−ｎに対する電圧の印加時にお
いてのみ発熱抵抗体が駆動され、印字が行われる。この
印字時間は、発熱抵抗体の共通電極に電圧が印加される
時間によって制御される。
次に、本発明の他の実施例について説明する。
第２図は本発明の他の実施例を示すブロック図である。
第２図に示されるように、本実施例は、フリップフロッ
プ２−１〜２−ｎより成るシフトレジスタ１と、駆動回
路３−１〜３−ｎと、バッファ回路４と、を備えて構成
される。
プ２−１〜２−ｎより成るシフトレジスタ１と、駆動回
路３−１〜３−ｎと、バッファ回路４と、を備えて構成
される。
第２図より明らかなように、第１図に示される実施例と
異なる点は、バッファ回路４が付加されていることであ
り、この場合においては、端子５２から入力されるクロ
ックＣＫと同一レベルのクロックＣＫが、バッファ回路
４を介して端子５５から出力されるため、サーマルヘッ
ド駆動用ＩＣをカスケード接続として使用することがで
きるという利点がある。本実施例においては、ＩＣに供
給する電源は論理回路の電源だけでよく、サーマルヘッ
ドの組立構造が簡易化される。
異なる点は、バッファ回路４が付加されていることであ
り、この場合においては、端子５２から入力されるクロ
ックＣＫと同一レベルのクロックＣＫが、バッファ回路
４を介して端子５５から出力されるため、サーマルヘッ
ド駆動用ＩＣをカスケード接続として使用することがで
きるという利点がある。本実施例においては、ＩＣに供
給する電源は論理回路の電源だけでよく、サーマルヘッ
ドの組立構造が簡易化される。
以上説明したように、本発明は基本的な印字動作を損な
うことなくラッチ回路とゲート回路が省略することがで
きるので、小型で安価なサーマルヘッド駆動用ＩＣを提
供することができるという効果がある。
うことなくラッチ回路とゲート回路が省略することがで
きるので、小型で安価なサーマルヘッド駆動用ＩＣを提
供することができるという効果がある。
また、制御信号の数を少なくすることができるので、サ
ーマルヘッドの組立構造が簡単となり、上記の効果に加
えて安価で小型のサーマルヘッド駆動用ＩＣが実現され
る。
ーマルヘッドの組立構造が簡単となり、上記の効果に加
えて安価で小型のサーマルヘッド駆動用ＩＣが実現され
る。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は他の実施例の構成を示すブロック図、第３図は従
来のサーマルヘッド駆動用ＩＣの構成を示すブロック図
である。 図において、１・・・シフトレジスタ、２−１〜２−ｎ
・・・フリップフロップ、３−１〜３−ｎ・・・駆動回
路、４・・・バッファ回路、５−１〜５−ｎ・・・ゲー
ト回路、６−１〜６−ｎ・・・ラッチ回路。
２図は他の実施例の構成を示すブロック図、第３図は従
来のサーマルヘッド駆動用ＩＣの構成を示すブロック図
である。 図において、１・・・シフトレジスタ、２−１〜２−ｎ
・・・フリップフロップ、３−１〜３−ｎ・・・駆動回
路、４・・・バッファ回路、５−１〜５−ｎ・・・ゲー
ト回路、６−１〜６−ｎ・・・ラッチ回路。
Claims (1)
- ビットシリアルに入力される再信号を直並列変換するシ
フトレジスタと、前記シフトレジスタの各ビット出力に
接続され、前記各ビット出力の情報によりそれぞれ制御
される発熱抵抗体駆動回路と、を少なくとも備えること
を特徴とするサーマルヘッド駆動用ＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63043746A JPH01216859A (ja) | 1988-02-25 | 1988-02-25 | サーマルヘッド駆動用ｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63043746A JPH01216859A (ja) | 1988-02-25 | 1988-02-25 | サーマルヘッド駆動用ｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01216859A true JPH01216859A (ja) | 1989-08-30 |
Family
ID=12672325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63043746A Pending JPH01216859A (ja) | 1988-02-25 | 1988-02-25 | サーマルヘッド駆動用ｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01216859A (ja) |
-
1988
- 1988-02-25 JP JP63043746A patent/JPH01216859A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09136445A (ja) | 小型プリンタ | |
| JPH0219015A (ja) | 多機能フリップフロップ型回路 | |
| JPH01216859A (ja) | サーマルヘッド駆動用ｉｃ | |
| JPH081996A (ja) | ラインヘッド | |
| JP3154789B2 (ja) | サーマルヘッド駆動回路及びサーマルヘッド | |
| KR960008323B1 (ko) | 병렬 데이타 포트 선택 장치 | |
| JPS5920196B2 (ja) | 双方向性シフトレジスタ | |
| JP2698224B2 (ja) | サーマルヘッド | |
| JP3062314B2 (ja) | 印字素子駆動回路装置及び印字装置 | |
| JP3091575B2 (ja) | サーマルヘッド駆動用集積回路 | |
| JPH0534409A (ja) | テストモード制御信号生成回路 | |
| JPS62233931A (ja) | パラレル・シリアル変換器 | |
| KR930002353B1 (ko) | 레이저 프린터 엔진 접속 제어 데이터 전송회로 | |
| KR0182175B1 (ko) | 감열 인쇄 헤드용 구동 회로 | |
| JP2565144B2 (ja) | 直並列変換器 | |
| JPH0748664B2 (ja) | 直並列変換器 | |
| JPS62185455A (ja) | Ｌｅｄヘツド | |
| JPS63141451A (ja) | 記録装置 | |
| JP2500158Y2 (ja) | 感熱記録装置 | |
| JPH0434864B2 (ja) | ||
| KR950001175B1 (ko) | 개선된 데이타 시프트 레지스터 | |
| JPH01236498A (ja) | シフトレジスタ回路 | |
| JP2626526B2 (ja) | 制御データ受信回路 | |
| JP2570723B2 (ja) | サーマルヘッドの制御回路 | |
| JPH035788A (ja) | 表示装置駆動用ｌｓｉ |