KR0182175B1 - 감열 인쇄 헤드용 구동 회로 - Google Patents
감열 인쇄 헤드용 구동 회로 Download PDFInfo
- Publication number
- KR0182175B1 KR0182175B1 KR1019960024916A KR19960024916A KR0182175B1 KR 0182175 B1 KR0182175 B1 KR 0182175B1 KR 1019960024916 A KR1019960024916 A KR 1019960024916A KR 19960024916 A KR19960024916 A KR 19960024916A KR 0182175 B1 KR0182175 B1 KR 0182175B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- outputting
- latch
- print head
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/024—Details of scanning heads ; Means for illuminating the original
- H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Abstract
이 발명은 감열 인쇄 헤드용 구동 회로에 관한 것으로, 순차적으로 입력되는 직렬 입력 데이터를 클럭 신호에 따라서 시프트시킨 후 병렬 형태로 n-비트의 데이터를 출력하기 위한 시프트 레지스터와, 래치시점을 제어하기 위한 래치 클럭 신호가 인가되면 상기 시프트 레지스터로부터 전송된 데이터를 래치하기 위한 래치부와, 출력 인에이블 신호와 전원 전압 검출 회로로부터 입력된 검출 신호를 조합하여 상기 두 신호가 모두 로우상태일 때 최종 출력 단자를 인에이블시키기 위한 신호를 출력하는 출력 인에블 제어부와, 상기 출력 인에이블 제어부로부터 인에이블 신호가 인가되었을 때 상기 래치부로부터 전송된 n-비트의 데이터를 반전시켜 출력하는 출력 제어부와, 상기 출력 제어부의 출력 신호에 의해서 온/오프되어 감열 인쇄 헤드용 구동 신호를 출력하는 구동부를 포함하여 구성되었으며, 구동 신호를 출력하는 단자수를 증가시켜 사용되는 전체 칩의 수를 감소시키므로 소형 및 경량으로 모듈을 구현할 수 있는 감열 인쇄 헤드용 구동 회로에 관한 것이다.
Description
제1도는 이 발명의 실시예에 따른 감열 인쇄 헤드(Thermal Print Head)용 구동 회로의 구성도.
제2도는 이 발명의 실시예에 따른 감열 인쇄 헤드용 구동 회로의 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 시프트 레지스터 20 : 래치부
30 : 출력 인에이블 제어부 40 : 출력 제어부
50 : 구동부 5 : 전원 전압 검출 회로
SI : 직렬 입력 데이터 CLK : 클럭 신호
LATB : 래치 클럭 신호 STB : 출력 인에이블 신호
DET : 검출 신호 SO : 직렬 출력 데이터
DO1~DOn : 구동 신호
이 발명은 감열 인쇄 헤드용 구동 회로에 관한 것으로서, 더 상세히 말하자면 구동 신호를 출력하는 단자수를 증가시키므로, 소형 및 경량으로 모듈(Module)을 구현할 수 있도록 설계된 감열 인쇄 헤드용 구동 회로에 관한 것이다.
일반적인 감열 인쇄 헤드용 구동 회로는, 팩스(Fax)등의 인쇄 출력을 구동하는 감열 인쇄 헤드 모듈(THP Module)을 구성하는 중요 구성회로로서, 감열 인쇄 헤드용 구동 신호를 출력하는 다수의 출력 단자를 갖고 있다.
예를 들면, 일반적인 감열 인쇄 헤드용 모듈은 1728 비트의 구동 신호를 출력하도록 설계되어 있으며, 이를 구현하기 위해 64비트의 구동 신호를 출력하는 감열 인쇄 헤드용 구동 칩(Chip) 27개(64×27=1728)를 사용한다.
그러나, 상기와 같은 종래의 기술은 다수의 칩을 사용하기 때문에 모듈의 크기가 커지므로 소형 및 경량의 모듈을 구현하기가 어렵다는 문제점이 있다.
따라서 이 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 구동 신호를 출력하는 단자수를 증가시켜 사용되는 전체 칩의 수를 감소시키므로, 소형 및 경량으로 모듈을 구현할 수 있도록 설계된 감열 인쇄 헤드용 구동 회로를 제공하는 데에 있다.
상기의 목적을 달성하기 위한 이 발명의 구성은, 순차적으로 입력되는 직력 입력 데이터를 클럭 신호에 따라서 시프트시킨 후, 병렬 형태로 n-비트의 데이터를 출력하기 위한 시프트 레지스터(Shift Register)와; 래치 시점을 제어하기 위한 래치 클럭 신호가 인가되면, 상기 시프트 레지스터로부터 전송된 데이터를 래치하기 위한 래치(Latch)부와, 출력 인에이블 신호와 전원 전압 검출 회로로부터 입력된 검출 신호를 조합하여 상기 두 신호가 모두 로우상태일 때 최종 출력 단자를 인에이블시키기 위한 신호를 출력하는 출력 인에이블 제어부와; 상기 출력 인에이블 제어부로부터 인에이블 신호가 인가되었을 때, 상기 래치부로부터 전송된 n-비트의 데이터를 반전시켜 출력하는 출력 제어부와; 상기 출력 제어부의 출력 신호에 의해서 온/오프되어 감열 인쇄 헤드용 구동 신호를 출력하는 구동부를 포함하여 이루어져 있다.
이하, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 이발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.
제1도는 이 발명의 실시예에 따른 감열 인쇄 헤드용 구동 신호의 구성도이다.
제1도에 도시되어 있듯이, 이 발명의 실시예에 따른 감열 인쇄 헤드용 구동 회로는, 순차적으로 입력되는 직렬 입력 데이터(SI)를 클럭 신호(CSK)에 따라서 시프트시킨 후, 병렬 형태로 n-비트의 데이터를 출력하기 위한 시프트 레지스터(10)와; 래치 시점을 제어하기 위한 래치 클럭 신호(LATB)가 인가되면, 상기 시프트 레지스터(10)로부터 전송된 데이터를 래치하기 위한 래치부(20)와; 출력 인에이블 신호(STB)와 전원 전압 검출 회로(5)로부터 입력된 검출 신호(DET)를 조합하여 상기 두 신호가 모두 로우상태일 때 최종 출력 단자를 인에이블시키기 위한 신호를 출력하는 출력 인에이블 제어부(30)와; 상기 출력 인에이블 제어부(30)로부터 인에이블 신호가 인가되었을 때, 상기 래치부(20)로부터 전송된 n-비트의 데이터를 반전시켜 출력하는 출력 제어부(30)와; 상기 출력 제어부(40)의 출력 신호에 의해서 온/오프되어 감열 인쇄 헤드용 구동 신호(DO1~DOn) 출력하는 구동부(50)를 포함하여 이루어져 있다.
상기와 같이 이루어져 있는 이 발명의 실시예에 따른 감열 인쇄 헤드용 구동 회로의 동작은 다음과 같다.
이 발명의 실시예에 따른 감열 인쇄 헤드용 구동 회로는, 제1도에 도시되어 있는 바와 같이 시프트 레지스터(10), 래치부(20), 출력 인에이블 제어부(30), 출력 제어부(30)출력제어부(40) 및 구동부(50)를 포함하여 구성되어 있다.
상기 각 구성 요소에 대한 기능을 좀 더 자세히 설명하면 다음과 같다.
먼저 상기 시프트 레지스터(10)로 n-비트의 직렬 데이터(SI)가 입력되면, 인가된 클럭 신호(CLK)에 의하여 상기 데이터(SI)가 1비트식 n번 시프트되고, 시프트가 완료된 상태의 n-비트 데이터가 래치부(20)로 전송된다.
이 때, 시프트되는 직렬 데이터(SI)의 첫번째 비트 데이터는 (n+1)번째 클럭 신호가 인가되었을 때, 직렬 출력 단자를 통해서 출력된다(SO).
상기 시프트 레지스터(10)로부터 래치부(20)로 전송된 입력 데이터는, 래치 클럭 신호(LATB)가 인가되면 출력 제어부(40)로 입력된다.
상기 출력 제어부(40)는 n개의 NOR 게이트로 구성되어 있으며, 상기 NOR게이트의 하나의 입력으로 각각 전송되는 n-비트의 입력 데이터는, 출력 인에이블 신호(STB)와 전원 전압 검출 회로(5)의 출력 신호(DET)가 로우일 때만 구동부(50)에 있는 트랜지스터를 온(On) 또는 오프(Off)시킴으로써, 구동 신호(DO1~DOn)가 발생할 수 있게 한다.
상기 출력 인에이블 제어부(30)는, 출력 인에이블 신호(STB)와 상기 전원 전압 검출 회로(5)의 검출 신호(DET)를 논리합하여 이 신호를 상기 출력 제어부(40)에 있는 NOR게이트의 다른 하나의 입력(제어 입력)으로 전송하므로, 상기 입력 데이터를 상기 구동부(50)로 전달하는 역할을 수행한다.
상기 전원 전압 검출 회로(5)는, 전원 전압이 변동할 때 시스템의 안정된 동작을 유지하기 위한 보호 회로로서, 전원 전압이 일정 레벨 이하로 인가되면 하이상태의 검출 신호(DET)를 발생하므로 상기 출력 인에이블 신호(STB)가 로우상태일지라도 상기 출력 인에이블 제어부(30)의 출력을 하이상태로 만들게 된다. 그러므로, 입력되는 데이터와 무관하게 상기 출력 제어부(40)의 출력이 로우상태로 되므로 상기 구동부(50)에 있는 트랜지스터의 게이트 단자에는 로우신호가 인가되어 트랜지스터는 오프(Off)된다.
제2도는 이 발명의 실시예에 따른 감열 인쇄 헤드용 구동 회로의 타이밍도로서, 상기한 동작 과정을 상세히 보여주고 있다.
따라서, 상기와 같이 동작하는 이 발명의 실시예에 따른 감열 인쇄 헤드용 구동 회로의 효과는, 구동 신호를 출력하는 단자수를 증가시켜 사용되는 전체 칩의 수를 감소시키므로, 소형 및 경량으로 모듈을 구현할 수 있다는 것이다.
Claims (1)
- 순차적으로 입력되는 직렬 입력 데이터를 클럭 신호에 따라서 시프트시킨 후, 병렬 형태로 n-비트의 데이터를 출력하기 위한 시프트 레지스터와; 래치 시점을 제어하기 위한 래치 클럭 신호가 인가되면, 상기 시프트 레지스터로부터 전송된 데이터를 래치하기 위한 래치부와; 출력 인에이블 신호와 전원 전압 검출 회로로부터 입력된 검출 신호를 조합하여 상기 두 신호가 모두 로우상태일 때 최종 출력 단자를 인에이블시키기 위한 신호를 출력하는 출력 인에이블 제어부와; 상기 출력 인에이블 제어부로부터 인에이블 신호가 인가되었을 때, 상기 래치부로부터 전송된 n-비트의 데이터를 반전 시켜 출력하는 출력 제어부와; 상기 출력 제어부의 출력 신호에 의하여 온/오프되어 감열 인쇄 헤드용 구동 신호를 출력하는 구동부를 포함하여 이루어져 있는 감열 인쇄 헤드용 구동 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960024916A KR0182175B1 (ko) | 1996-06-28 | 1996-06-28 | 감열 인쇄 헤드용 구동 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960024916A KR0182175B1 (ko) | 1996-06-28 | 1996-06-28 | 감열 인쇄 헤드용 구동 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980007453A KR980007453A (ko) | 1998-03-30 |
KR0182175B1 true KR0182175B1 (ko) | 1999-05-01 |
Family
ID=19464141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960024916A KR0182175B1 (ko) | 1996-06-28 | 1996-06-28 | 감열 인쇄 헤드용 구동 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0182175B1 (ko) |
-
1996
- 1996-06-28 KR KR1019960024916A patent/KR0182175B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR980007453A (ko) | 1998-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110122123A1 (en) | Gate Driving Circuit of Liquid Crystal Display | |
KR920018642A (ko) | 표시 구동 제어용 집적회로 및 표시 시스템 | |
US6621306B2 (en) | Random logic circuit | |
KR0182175B1 (ko) | 감열 인쇄 헤드용 구동 회로 | |
US4723132A (en) | Method and apparatus for preventing unevenness in printing depth in a thermal printing | |
KR19980058197A (ko) | 제어신호를 이용한 출력패드 회로 | |
JP2717249B2 (ja) | 画像読取印字装置 | |
US6859070B2 (en) | Semiconductor integrated circuit device having flip-flops that can be reset easily | |
US6333643B1 (en) | Hotplug tolerant I/O circuit | |
JP3154789B2 (ja) | サーマルヘッド駆動回路及びサーマルヘッド | |
KR100309618B1 (ko) | 병렬/직렬 변환기 | |
KR970016894A (ko) | 데이타 전송 방식 및 데이타 전송 회로 | |
KR960008323B1 (ko) | 병렬 데이타 포트 선택 장치 | |
KR100239445B1 (ko) | 디스플레이 소자의 데이터 구동 회로 | |
JPS5920196B2 (ja) | 双方向性シフトレジスタ | |
JP3058726B2 (ja) | プリントヘツドおよびその駆動方法 | |
US20040051575A1 (en) | Flip flop, shift register, and operating method thereof | |
KR960032930A (ko) | 데이터 전송 회로 | |
JP2698224B2 (ja) | サーマルヘッド | |
KR100200501B1 (ko) | 멀티플렉서 | |
JP2572156B2 (ja) | ライン印字ヘッド用ドライバic | |
KR100200767B1 (ko) | 동기식 반도체 장치의 칼럼 어드레스 버퍼 제어회로 | |
KR100822171B1 (ko) | Tft-lcd 드라이버용 데이터필터 | |
JP2001277584A (ja) | Led駆動装置とledプリンターヘッド | |
JP3036476B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20051109 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |