JPS6024967A - ドライバ搭載形サ−マルヘツドの駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 この発明は、サーマルヘッドを小型化し、併せてその低
コスト化を可能にしたドライバ搭載形サーマルヘッドの
駆動回路に係り、具体的には、ロード信号をストローブ
信号と兼用することにより接続信号ライン数を減少させ
て、制御回路側の回路構成を簡略化するとともに、コネ
クタピン数も減少させたドライバ搭載形サーマルヘッド
の駆動回路に関する。

従来技術 感熱記録方式は、装置の構成が比較的簡単であるため、
各種の記録装置に広く使用されている。

この感熱記録装置は、一般に複数個の発熱素子が接続さ
れたサーマルヘッドを使用し、これらの発熱素子を記録
データで選択的に通電加熱することによって、感熱紙を
発色させ、ドツトパターンによる画像を作成記録する装
置である。また、感熱リボン等を使用して、普通紙上へ
転写する方式の感熱記録方式も知られている。

このような感熱記録装置に使用するサーマルヘッドとし
て、高速記録が可能なドライバ搭載形サーマルヘッドが
知られている。このサーマルヘッドは、駆動方式からダ
イレクトドライブ方式のサーマルヘッドともよばれる。

第１図は％従来から用いられているドライバ搭載形サー
マルヘッドの駆動回路の一例を示すブロック図である。

図面において、ｌはシフトレジスタ％　コはラッチ回路
、３とグはインバータ、Ａ／〜Ａｎはアンドゲート回路
、Ｑ／〜Ｑｎはスイッチング素子であるトランジスタ、
Ｒ／〜Ｂｎは発熱素子を示し、また、　ＶＨＤは記録電
圧、ＧＮＤはアース電圧、ＳＢはストローブ信号、ＬＤ
はロード信号、ＤＩは入力データ、ＣＫはクロック信号
を示す。

発熱素子Ｒ／〜ｆｌｎは、７９４７分の印字幅に必要な
数、例えば数百とか数千のオーダーで、直線状に配列さ
れている。

これらの発熱素子Ｒ／〜Ｈｎにそれぞれ接続されたトラ
ンジスタＱ／〜Ｑｎと、アンドゲート回路Ａ／〜Ａｎと
、ラッチ回路コとシフトレジスタ／とは、サーマルヘッ
ド内に一体化されて搭載されている。

そして、シフトレジスタｌには、クロック信号ＣＫに同
期して／ビットずつ、記録データＤＩがシリアルに入力
され、ロード信号ＬＤによって。

ラッチ回路ユヘパラレルに転送される。

第２図は、第１図の回路におけるシーケンスを示すタイ
ムチャートである。各信号波形に付けられた符号は第１
図の符号位置に対応しており、また％　ｔｏはデータ入
力の繰返えし時間、【Ｄはデータ入力時間ｓ　ｔＳはス
トローブ信号の発生時間で１発熱素子の通電時間に対応
している。

この第２図では１図面を簡明にするために、７９４７分
のデータをシリアルに入力するクロック信号ＣＫの数、
すなわちデータ入力時間ｔＤ内のパルス数を少なく示し
ているが、この数は発熱素子Ｒ／〜Ｈｎの数と同じｎ個
である。

また、この第２図のタイムチャートでは、第１図の発熱
素子Ｒ／−Ｒｎをコ個のブロックに分割し、各ブロック
毎にストローブ信号ＳＢ／と１ｊコとにより時分割的に
通電する場合を示している。

発熱素子の数が例えば数百程度で、７つのストローブ信
号で同時に通電する場合には、ストローブ信号ＳＢ／だ
けを与えればよ＜、ＳＢｕの時間が省略されるので、印
字速度は速くなる。

第１図の回路において、シフトレジスタ／とラッチ回路
コは、それぞれマスタ・スレーブ形のフリップフロップ
回路で構成されている。

そのため、シフトレジスタ／側では、入力される記録デ
ータＤＩは、マスタフリップフロップ回路によって、ク
ロック信号ＣＫの立上りで取込まれ、立下りでスレーブ
フリップフロップへ転送出力される。

同様に、ラッチ回路コ側でも、ロード信号ＬＤの立上り
で、シフトレジスタ／からの転送データをマスタフリッ
プフロップが取込み、立下りでスレーブフリップフロッ
プへデータを出力する。すなわち、シフトレジスタｌか
らラッチ回路２へのデータ転送は、ロード信号ｒ下のパ
ルスの立下りで行われることになる。

このようにして、ラッチ回路コに記録データがラッチさ
れると、ストローブ信号口が入力されて、記録データが
／′のゲートだけが開かれ、発熱素子Ｒ／〜ｉｎが選択
的に通電される。

ところで、感熱記録装置を小型化する場合には。

このようなドライバ搭載形サーマルヘッドもコンパクト
化が要求される。この場合にネックとなる一つは、外部
回路との接続の問題である。

外部回路との接続は、第１図の駆動回路では。

電源系を除いて、クロック信号ＣＫと入力データＤＩと
ロード信号［下とストローブ信号１１の１つのピンを用
いて行っている。

サーマルヘッドを小型化、コンパクト化する場合には、
このようにピン数が多いことが障害となる。

目　的 この発明のドライバ搭載形サーマルヘッドの駆動回路で
は、サーマルヘッドにおける外部回路との接続信号ライ
ン数を減少させて、サーマルヘッドの小型化と、低コス
ト化とを達成することを目的とする。

そのために、この発明では、マスク・スレーブフリップ
フロップで構成されたシフトレジスタおよびラッチ回路
を備えたドライバ搭載形サーマルヘッドの場合、ストロ
ーブ信号の立下りでシフトレジスタからラッチ回路へデ
ータを転送しても、そのデータ転送時間は僅かに数百ｎ
Ｓであるのに対し、他方ストローブ信号は数ｍＳであり
、記録濃度に影響を与えないことに着目して、ロード信
号ｒ〒をストローブ信号ＳＢと兼用することで省略して
いる。

構成 この発明のドライバ搭載形サーマルヘッドの駆動回路で
は、従来は外部回路から与えていたロード信号［下を省
略し、印字制御のために外部回路から与えるストローブ
信号を同時にラッチ回路へも与えるように駆動回路内で
回路構成している。

第３図は、この発明のドライバ搭載形サーマルヘッドの
駆動回路の一実施例を示すブロック図である。図面にお
ける符号は、第１図と同様である。

この第３図は、ｌラインの記録ドツト数が数百ドツト程
度の場合で１発熱素子Ｒ／〜Ｒｆｌは７つのグループと
して、ストローブ信号ＳＢにより印字制御される。

この場合に、外部回路から入力されるストローブ信号Ｓ
Ｂが、インバータ３へも与えるように゛１内部的に回路
構成すれば、マスタ・スレーブフリップフロップ回路で
構成されたラッチ回路コへは。

ストローブ信号の立下りでシフトレジスタ／からデータ
転送が行われ、そのデータにより印字されることになる
。

そして、すでに説明したように、ロー　ドデータの転送
時間は数百ｎｓに対し、記録のためのストローブ信号は
数ｍ８であるから、記録濃度には影響がない。

このように、ロード信号ＬＤをストローブ信号ＳＲと兼
用することによって、外部回路からの接続ライン数を減
少することが可能になり、外部回路である制御回路側と
、駆動回路の内部回路の構成が簡略化され、サーマルヘ
ッドの小型化、低コスト化が達成される。

なお、第３図の実施例では、動作原理が明確となるよう
に、インバータ３を設けているが、これを省略して、イ
ンバータダの出力をラッチ回路ユへ接続してもよいこと
は明らかである。

次の第弘図は、この発明の駆動回路の他の実施例を示す
ブロック図である。図面における符号は第１図と同様で
あり、また／／と／コはシフトレジスタ１．２／とｕ、
２はラッチ回路、ｌＩ／と４’ｌはインバータを示す。

この第４図は、ｌラインの記録ドツト数が数千ドツトの
ような多数の場合の一実施例で、ここでは、発熱素子Ｒ
／〜８．２ｍを２つのグループに分割し、２つのストロ
ーブ信号ＳＢ／とＳＢｊとを時分割的に印字制御する場
合を示している。すなわち、先の第２図のタイムチャー
トに示した場合に相当する。

この第９図の回路では、印字制御を２つのストローブ信
号８Ｂ／とＳＢＪとで行っているので、発熱素子のそれ
ぞれのブロックＲ／〜ＲｍとＪｉｍ十／〜Ｒ，２ｍ毎の
データ転送に必要なロード信号として、インバータｌＩ
／と＋、２の出力がラッチ回路、２／とｕ、２とへ入力
されるように、内部回路を構成している。

なお、このように、複数個のグループに分割して印字制
御を行う場合、第２図に示す最後のストローブ（ｉ号「
１コのパルス幅ｔ８とデータ六方時間１Ｄとは％ｔＳ　
＞　ｔＤの関係が成立するように設定する。

発熱素子を３つ以上のグループに分割し、それぞれに対
応するストローブ信号で印字制御する場合についても、
全く同様である。

コ（７）第＋図のように駆動回路の内部で、ストローブ
信号をラッチ回路、２／やスコへ与えれば、すべてのデ
ータが順次ラッチ回路側へ転送されるので、その後にシ
フトレジスタへ次のラインの記録データＤＩをシリアル
に入力すればよい。

以上に詳細に説明したように、この発明のドライバ搭載
形サーマルヘッドの駆動回路では、印字制御のために外
部回路から与えられるストローブ信号を、同時にラッチ
回路へも与えられるように駆動回路内で回路構成してい
る。

効　果 そして、この発明のドライバ搭載形サーマルヘッドの駆
動回路によれば、その内部回路の接続を行うだけの簡単
な構成で、ロード信号をストローブ信号と兼用すること
ができ、外部回路との接続信号ライン数を減少させるこ
とが可能となり、コンパクトなサーマルヘッドが得られ
る。

また、制御信号としてのロード信号が減少することで、
コネクタビン数も少なくなり、しかも制御回路１１すで
もロード信号を発生させる必要がなく、コストダウンも
達成される。

その上、記録画像の濃度にも影響を与えない。

等の多くの優れた効果が得られる。

【図面の簡単な説明】

第１図は従来から用いられているドライバ搭載形サーマ
ルヘッドの駆動回路の一例を示すブロック図％第λ図は
第１図の回路におけるシーケンスを示すタイムチャート
、第３図はこの発明のドライバ搭載形サーマルヘッドの
駆動回路の一実施例を示すブロック図、第７図は同じく
この発明の駆動回路の他の実施例を示すブロック図であ
る。 図面において、ｌと／／と１２はシフトレジスタ、コと
２７と２２はラッチ回路を示す。

Claims (1)

【特許請求の範囲】
1. マスク書スレーブフリップフロップ回路で構成されたシ
   フトレジスタおよびラッチ回路を有するドライバ搭載形
   サーマルヘッドの駆動回路において、印字制御のために
   外部から入力されるストローブ信号が同時に前記ラッチ
   回路へも与えられるように内部で回路構成されているこ
   とを特徴とするドライバ搭載形サーマルヘッドの駆動回
   路。