JP2817933B2 - インクジェット記録装置 - Google Patents
インクジェット記録装置Info
- Publication number
- JP2817933B2 JP2817933B2 JP1039161A JP3916189A JP2817933B2 JP 2817933 B2 JP2817933 B2 JP 2817933B2 JP 1039161 A JP1039161 A JP 1039161A JP 3916189 A JP3916189 A JP 3916189A JP 2817933 B2 JP2817933 B2 JP 2817933B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- recording
- ink jet
- group
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はインクジェット記録装置に関し、詳しくは、
複数の吐出口を配した記録ヘッドを有し、これら吐出口
の各々から、記録データに応じた駆動によってインクを
吐出するインクジェット記録装置に関する。
複数の吐出口を配した記録ヘッドを有し、これら吐出口
の各々から、記録データに応じた駆動によってインクを
吐出するインクジェット記録装置に関する。
［従来の技術］ 従来、この種の装置、特にインク中に気泡を発生さ
せ、この気泡の状態変化によってインク吐出を行なうヘ
ッド駆動回路としては第11図（Ａ）に示す様な構成が知
られていた。
せ、この気泡の状態変化によってインク吐出を行なうヘ
ッド駆動回路としては第11図（Ａ）に示す様な構成が知
られていた。
すなわち、同図において、IC1〜IC4は、それぞれ32ビ
ットのシフトレジスタを内蔵し出力段にパワートランジ
スタを備えたICであり、その詳細は第12図に示される。
なお、第12図においてQ120は32ビットのシフトレジスタ
である。このICをIC1〜IC4の４つを用いることにより、
記録ヘッドの128個の吐出口の各々に対応した記録デー
タを一時記録するための128ビットのシフトレジスタを
構成する。
ットのシフトレジスタを内蔵し出力段にパワートランジ
スタを備えたICであり、その詳細は第12図に示される。
なお、第12図においてQ120は32ビットのシフトレジスタ
である。このICをIC1〜IC4の４つを用いることにより、
記録ヘッドの128個の吐出口の各々に対応した記録デー
タを一時記録するための128ビットのシフトレジスタを
構成する。
第11図（Ｂ）のタイミングチャートに示すよう、デー
タ128ビットとなった段階でラッチ信号▲▼によ
り第12図に示すラッチQ121にデータをラッチする。その
後、ブロックイネーブル信号BE1〜４のそれぞれを時分
割にオンすることで吐出ヒータR1〜R128のそれぞれを駆
動し、これにより128ドット画像記録データの記録制御
を行なう。
タ128ビットとなった段階でラッチ信号▲▼によ
り第12図に示すラッチQ121にデータをラッチする。その
後、ブロックイネーブル信号BE1〜４のそれぞれを時分
割にオンすることで吐出ヒータR1〜R128のそれぞれを駆
動し、これにより128ドット画像記録データの記録制御
を行なう。
なお、ストロープ信号▲▼はラッチQ121の出力
を有効とするかあるいは無効とするかを決定づける信号
であり、装置が何らかの原因により異常を生じた場合等
に用いられる。
を有効とするかあるいは無効とするかを決定づける信号
であり、装置が何らかの原因により異常を生じた場合等
に用いられる。
ところで、上述した方式による記録ヘッドの吐出原理
は第13図に示す様に、インク液室66内のインクが吐出ヒ
ータ（発熱素子）Rnにより急激に過熱されて気化し、そ
の際に発生する気泡の状態変化によりインクが外部に吐
出されるものである。従って、その構造も第14図に示す
様に吐出ヒータRnとインク液室66は機構的な条件により
その配置が決定される。
は第13図に示す様に、インク液室66内のインクが吐出ヒ
ータ（発熱素子）Rnにより急激に過熱されて気化し、そ
の際に発生する気泡の状態変化によりインクが外部に吐
出されるものである。従って、その構造も第14図に示す
様に吐出ヒータRnとインク液室66は機構的な条件により
その配置が決定される。
このため、従来は第11図に示したヘッドドライバ102
と、第11図〜第14図に示してきた吐出ヒータチップRnと
は第15図に示す様に吐出ヒータの数だけワイヤーボンデ
ィング103によって接続を行なっていた。
と、第11図〜第14図に示してきた吐出ヒータチップRnと
は第15図に示す様に吐出ヒータの数だけワイヤーボンデ
ィング103によって接続を行なっていた。
［発明が解決しようとする課題］ しかしながら、上述した従来の記録ヘッドの構成は、
例えば吐出ヒータは長期間の使用によってその特性が変
化し易いものであり、記録ヘッドの耐久性，信頼性が半
永久的なものとはならない。このため、所定時間使用後
のヘッド交換，メンテナンス等が装置の性能を維持する
上で必要である。
例えば吐出ヒータは長期間の使用によってその特性が変
化し易いものであり、記録ヘッドの耐久性，信頼性が半
永久的なものとはならない。このため、所定時間使用後
のヘッド交換，メンテナンス等が装置の性能を維持する
上で必要である。
ところが、従来のヘッドおよびドライバ構成、すなわ
ち、上述したように第15図に示すような吐出ヒータの数
だけワイヤボンディングによって接続する構成ではキャ
リッジ100（例えば第16図に示すようにその駆動系に接
続される）上の吐出ヒータチップRnの交換の際に吐出ヒ
ータチップおよびドライバ102を共に廃棄しなければな
らず、装置のランニングコストが高価なものになるとい
う問題点があった。
ち、上述したように第15図に示すような吐出ヒータの数
だけワイヤボンディングによって接続する構成ではキャ
リッジ100（例えば第16図に示すようにその駆動系に接
続される）上の吐出ヒータチップRnの交換の際に吐出ヒ
ータチップおよびドライバ102を共に廃棄しなければな
らず、装置のランニングコストが高価なものになるとい
う問題点があった。
また、記録媒体としてバックプリントフィルムを用い
る場合、記録面とは反対側の面を鑑賞面とするため、逆
方向に記録ヘッドを走査しているときに記録を行って、
鏡像を形成することが行われている。逆方向走査におけ
る記録の場合、時分割駆動の順序を逆にしないと時分割
記録に起因する記録のずれが生じる場合があった。
る場合、記録面とは反対側の面を鑑賞面とするため、逆
方向に記録ヘッドを走査しているときに記録を行って、
鏡像を形成することが行われている。逆方向走査におけ
る記録の場合、時分割駆動の順序を逆にしないと時分割
記録に起因する記録のずれが生じる場合があった。
このように、記録態様の多様化に伴って時分割駆動の
順序を容易に設定することが望まれていた。
順序を容易に設定することが望まれていた。
本発明は上記従来の問題点に鑑みてなされたものであ
り、その目的とするところは吐出ヒータチップとドライ
バとを容易に分離可能とすることにより、ローコストで
使い捨て可能な記録ヘッドを具えると共に、記録態様を
多様化することが可能なインクジェット記録装置を提供
することにある。
り、その目的とするところは吐出ヒータチップとドライ
バとを容易に分離可能とすることにより、ローコストで
使い捨て可能な記録ヘッドを具えると共に、記録態様を
多様化することが可能なインクジェット記録装置を提供
することにある。
［課題を解決するための手段］ そのために本発明では、インクを吐出するための吐出
エネルギーを発生する複数の電気熱変換体の各々がコモ
ン信号とセグメント信号の信号群によって選択的に駆動
されるようにした配線を有する記録ヘッドと、前記配線
の一方に接続して前記信号群におけるコモン信号の各々
を時分割に供給すると共に、該配線の他方に接続して前
記信号群におけるセグメント信号を記録データに基づい
て供給する供給回路とを有し、前記電気熱変換体の駆動
によってインクを吐出して記録を行なうインクジェット
記録装置において、前記供給回路は、クロックを順次カ
ウントするカウント手段と、該カウント手段からのカウ
ント値をアドレス入力とし、対応するアドレスに駆動順
データを書き込み可能で当該駆動順データをデータ出力
するメモリと、該メモリからのデータ出力をデコードす
ることにより前記コモン信号として前記配線の一方に供
給するデコード手段を有することを特徴とする。
エネルギーを発生する複数の電気熱変換体の各々がコモ
ン信号とセグメント信号の信号群によって選択的に駆動
されるようにした配線を有する記録ヘッドと、前記配線
の一方に接続して前記信号群におけるコモン信号の各々
を時分割に供給すると共に、該配線の他方に接続して前
記信号群におけるセグメント信号を記録データに基づい
て供給する供給回路とを有し、前記電気熱変換体の駆動
によってインクを吐出して記録を行なうインクジェット
記録装置において、前記供給回路は、クロックを順次カ
ウントするカウント手段と、該カウント手段からのカウ
ント値をアドレス入力とし、対応するアドレスに駆動順
データを書き込み可能で当該駆動順データをデータ出力
するメモリと、該メモリからのデータ出力をデコードす
ることにより前記コモン信号として前記配線の一方に供
給するデコード手段を有することを特徴とする。
また、インクを吐出するために利用される熱エネルギ
ーを発生するための複数の電気熱変換素子からなる素子
群の複数と、それぞれの前記素子群において、当該群に
含まれる前記電気熱変換素子それぞれの一端を前記群内
で共通に接続し、他端を個別に接続した信号線を有して
前記群を時分割に選択するとともに該選択された群の前
記電気熱変換素子を選択して信号を供給する供給回路と
を有し、前記電気熱変換素子の駆動によってインクを吐
出して記録を行なうインクジェット記録装置において、
前記供給回路は、クロックを順次カウントするカウント
手段と、該カウント手段からのカウント値をアドレス入
力とし、対応するアドレスに駆動順データを書き込み可
能で当該駆動順データをデータ出力とするメモリと、該
メモリからのデータ出力をデコードすることにより前記
群を選択する信号を供給するデコード手段を有すること
を特徴とする。
ーを発生するための複数の電気熱変換素子からなる素子
群の複数と、それぞれの前記素子群において、当該群に
含まれる前記電気熱変換素子それぞれの一端を前記群内
で共通に接続し、他端を個別に接続した信号線を有して
前記群を時分割に選択するとともに該選択された群の前
記電気熱変換素子を選択して信号を供給する供給回路と
を有し、前記電気熱変換素子の駆動によってインクを吐
出して記録を行なうインクジェット記録装置において、
前記供給回路は、クロックを順次カウントするカウント
手段と、該カウント手段からのカウント値をアドレス入
力とし、対応するアドレスに駆動順データを書き込み可
能で当該駆動順データをデータ出力とするメモリと、該
メモリからのデータ出力をデコードすることにより前記
群を選択する信号を供給するデコード手段を有すること
を特徴とする。
［作 用］ 以上の構成によれば、コモン信号とセグメント信号の
信号群によって電気熱変換体と電気熱変換体を駆動する
ための回路とを接続しているので配線の数が減少すると
共に、駆動順データを書き込み可能なメモリにこの駆動
順を書き込むことでコモン信号により時分割駆動の順序
あるいは素子群の選択の順序を容易に設定することが可
能となるので記録態様の多様化に対応することが可能と
なる。
信号群によって電気熱変換体と電気熱変換体を駆動する
ための回路とを接続しているので配線の数が減少すると
共に、駆動順データを書き込み可能なメモリにこの駆動
順を書き込むことでコモン信号により時分割駆動の順序
あるいは素子群の選択の順序を容易に設定することが可
能となるので記録態様の多様化に対応することが可能と
なる。
［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明す
る。
る。
第１図は本発明の一実施例を示し、電気熱変換体（以
下、吐出ヒータ）で構成されるヒータチッブの回路図で
あり、図においてD1〜D128は電流の回り込みを阻止する
ためのダイオード、R1〜R128は吐出ヒータである。同図
から明らかなように、128個の吐出ヒータR1〜R128を16
×８のマトリクス配線で接続し、時分割駆動できるよう
に構成している。
下、吐出ヒータ）で構成されるヒータチッブの回路図で
あり、図においてD1〜D128は電流の回り込みを阻止する
ためのダイオード、R1〜R128は吐出ヒータである。同図
から明らかなように、128個の吐出ヒータR1〜R128を16
×８のマトリクス配線で接続し、時分割駆動できるよう
に構成している。
すなわち、第２図に示すように、コモン信号用ディジ
ット端子DG0〜DG15を、DG0から順にDG15まで時分割でオ
ンとし、その間、コモン信号によって選択された１ブロ
ック（８個の吐出ヒータ）ごとに記録データに基づいた
セグメント信号がセグメント端子Seg0〜７に出力され最
終的に128ヒータ分の駆動が行なわれる。
ット端子DG0〜DG15を、DG0から順にDG15まで時分割でオ
ンとし、その間、コモン信号によって選択された１ブロ
ック（８個の吐出ヒータ）ごとに記録データに基づいた
セグメント信号がセグメント端子Seg0〜７に出力され最
終的に128ヒータ分の駆動が行なわれる。
第３図（Ａ）および（Ｂ）はそれぞれ装置本体側に設
けられセグメント信号およびコモン信号を供給するヘッ
ドドライバ回路を示す。同図（Ａ）に示すように、セグ
メント端子Seg0〜Seg7の各々に対応してトランジスタが
設けられ、これら各々のトランジスタは後述される信号
P0〜P7に応じて駆動されセグメント信号を供給する。
けられセグメント信号およびコモン信号を供給するヘッ
ドドライバ回路を示す。同図（Ａ）に示すように、セグ
メント端子Seg0〜Seg7の各々に対応してトランジスタが
設けられ、これら各々のトランジスタは後述される信号
P0〜P7に応じて駆動されセグメント信号を供給する。
また、同図（Ｂ）に示すように、コモン側のディジッ
ト端子DG0〜DG15の各々に対応してFETおよびトランジス
タが設けられ、これらFETおよびトランジスタは後述の
信号S0〜S15に応じて駆動され、コモン信号を供給す
る。
ト端子DG0〜DG15の各々に対応してFETおよびトランジス
タが設けられ、これらFETおよびトランジスタは後述の
信号S0〜S15に応じて駆動され、コモン信号を供給す
る。
第４図（Ａ）および（Ｂ）はそれぞれ第３図（Ａ）お
よび（Ｂ）に示したドライバ回路を制御するためのドラ
イバ制御回路であり、制御信号P0〜P7およびS0〜S15を
生成する。
よび（Ｂ）に示したドライバ回路を制御するためのドラ
イバ制御回路であり、制御信号P0〜P7およびS0〜S15を
生成する。
第４図（Ａ）はセグメント信号用の制御信号P0〜P7を
生成する制御回路であり、８ビットの記録データがクロ
ックCKに同期してラッチQ1に入力する。ラッチQ1からの
各々の出力は、AND回路Q2によってパルス幅制御回路Q3
からのパルス幅制御信号とANDをとることにより制御信
号P0〜P7として出力される。
生成する制御回路であり、８ビットの記録データがクロ
ックCKに同期してラッチQ1に入力する。ラッチQ1からの
各々の出力は、AND回路Q2によってパルス幅制御回路Q3
からのパルス幅制御信号とANDをとることにより制御信
号P0〜P7として出力される。
第４図（Ｂ）はコモン信号用の制御信号S0〜S15を生
成する制御回路であり、図において、Q10はラッチであ
り、DATA1からの４ビット記録データをロード信号LD1に
よってラッチする。ラッチQ10でラッチされたデータは
そのままカウンタQ11へ送られ、このデータに相当する
デコーダビットがデコーダQ12でオンされる。この際、
クロックCKが第２図に示したタイミングで入力されるた
め、カウンタQ11がアップカウンタに設定（UD端子で制
御）されている場合は、カウンタQ11の出力は１つずつ
カウントアップし、これにより、S0〜S15が順次オンと
なってディジット信号が時分割でオンとされる。
成する制御回路であり、図において、Q10はラッチであ
り、DATA1からの４ビット記録データをロード信号LD1に
よってラッチする。ラッチQ10でラッチされたデータは
そのままカウンタQ11へ送られ、このデータに相当する
デコーダビットがデコーダQ12でオンされる。この際、
クロックCKが第２図に示したタイミングで入力されるた
め、カウンタQ11がアップカウンタに設定（UD端子で制
御）されている場合は、カウンタQ11の出力は１つずつ
カウントアップし、これにより、S0〜S15が順次オンと
なってディジット信号が時分割でオンとされる。
また、カウンタQ11がダウンカウンタに設定されてい
る場合には、第５図に示すようにディジット信号を逆方
向に順次ONしていくことも可能となる。この機能は通常
バックプリントフィルムと称される透明シートを用い、
通常の記録面とは反対側の面を鑑賞面とする場合に有効
である。但しこの場合、第15図に示したようなキャリッ
ジ100は通常とは逆の方向に記録を行なうことが必要で
ある。
る場合には、第５図に示すようにディジット信号を逆方
向に順次ONしていくことも可能となる。この機能は通常
バックプリントフィルムと称される透明シートを用い、
通常の記録面とは反対側の面を鑑賞面とする場合に有効
である。但しこの場合、第15図に示したようなキャリッ
ジ100は通常とは逆の方向に記録を行なうことが必要で
ある。
第６図はディジット端子DG0〜DG15の駆動順序を任意
に設定する構成を示す回路ブロック図である。この回路
ではRAMQ24にデシット端子番号を駆動順に書き込んでお
く。その態様は第７図に示す。この例ではDG4→DG0→DG
10…→DG15の順で時分割駆動されることになる。
に設定する構成を示す回路ブロック図である。この回路
ではRAMQ24にデシット端子番号を駆動順に書き込んでお
く。その態様は第７図に示す。この例ではDG4→DG0→DG
10…→DG15の順で時分割駆動されることになる。
上記回路動作の詳細を以下に説明する。Q28はCPU（不
図示）からのアドレスデーダをラッチするアドレスラッ
チであり、RAMQ24のアドレスを供給する。CPUによりア
ドレス０番地より順次第７図に示す様にディジット番号
データを書き込んでいく。なお、RAMQ24におけるアドレ
スバスの入力上位４ビットおよびデータバスの入力上位
４ビットは共に今回の例では必要ないのでOVに接地して
いる。またCPUよりRAMQ24をアクセスする場合にはゲー
トQ22,Q23はオンされバスを接続する。
図示）からのアドレスデーダをラッチするアドレスラッ
チであり、RAMQ24のアドレスを供給する。CPUによりア
ドレス０番地より順次第７図に示す様にディジット番号
データを書き込んでいく。なお、RAMQ24におけるアドレ
スバスの入力上位４ビットおよびデータバスの入力上位
４ビットは共に今回の例では必要ないのでOVに接地して
いる。またCPUよりRAMQ24をアクセスする場合にはゲー
トQ22,Q23はオンされバスを接続する。
このようにして、RAMQ24にデータが書込まれ、ゲート
Q22,Q23がオフされる。次にゲートQ21がオンされクロッ
クCKがRAMQ24に入力する。クロックCKは遅延回路Q26を
介してRAMQ24のリード端子へも入力される。すなわち、
クロック信号CKと同期してカウンタQ20がカウントアツ
プされ、カウンタQ20の出力がゲート回路Q21を介してRA
MQ24のアドレス端子へ入力される。こうしてRAMのアド
レス情報が決定され、遅延回路Q26による遅延時間後、
リード信号▲▼が発生し、RAMQ24のデータバスD0〜
３より第７図に示す内容が順次出力され、デコーダQ27
を介して順次対応したデジット端子のコモン信号がオン
される。以上の回路動作における各信号のタイミングを
第８図に示される。
Q22,Q23がオフされる。次にゲートQ21がオンされクロッ
クCKがRAMQ24に入力する。クロックCKは遅延回路Q26を
介してRAMQ24のリード端子へも入力される。すなわち、
クロック信号CKと同期してカウンタQ20がカウントアツ
プされ、カウンタQ20の出力がゲート回路Q21を介してRA
MQ24のアドレス端子へ入力される。こうしてRAMのアド
レス情報が決定され、遅延回路Q26による遅延時間後、
リード信号▲▼が発生し、RAMQ24のデータバスD0〜
３より第７図に示す内容が順次出力され、デコーダQ27
を介して順次対応したデジット端子のコモン信号がオン
される。以上の回路動作における各信号のタイミングを
第８図に示される。
第９図は吐出ヒータの数がさらに増えた場合のドライ
バ回路の構成を示す。このような場合には、基本的に吐
出ヒータの数ｎ（＝ｌ×ｍ）に対してコモン端子の数ｌ
を増すか、あるいはセグメントの数ｍを増すといった構
成が考えられる。セグメント数をある程度まで増やすこ
とは可能であるが、この数を増すと、セグメント信号オ
ン時に流れる電流が大きくなるため、電源Vccのドロッ
プ等の問題が生ずる。そこで、第９図に示すようにコモ
ン側信号をさらにマトリクス構成とFETの数を倍増させ
ることなく、時分割制御を実現する。第11図はこの時の
信号タイミング図を示す。
バ回路の構成を示す。このような場合には、基本的に吐
出ヒータの数ｎ（＝ｌ×ｍ）に対してコモン端子の数ｌ
を増すか、あるいはセグメントの数ｍを増すといった構
成が考えられる。セグメント数をある程度まで増やすこ
とは可能であるが、この数を増すと、セグメント信号オ
ン時に流れる電流が大きくなるため、電源Vccのドロッ
プ等の問題が生ずる。そこで、第９図に示すようにコモ
ン側信号をさらにマトリクス構成とFETの数を倍増させ
ることなく、時分割制御を実現する。第11図はこの時の
信号タイミング図を示す。
［発明の効果］ 以上の説明から明らかなように、本発明によれば、コ
モン信号とセグメント信号の信号群によって電気熱変換
体と電気熱変換体を駆動するための回路とを接続してい
るので配線の数が減少すると共に、駆動順データを書き
込み可能なメモリにこの駆動順を書き込むことでコモン
信号による時分割駆動の順序あるいは素子群の選択の順
序を容易に設定することが可能となるので記録態様の多
様化に対応することが可能となる。
モン信号とセグメント信号の信号群によって電気熱変換
体と電気熱変換体を駆動するための回路とを接続してい
るので配線の数が減少すると共に、駆動順データを書き
込み可能なメモリにこの駆動順を書き込むことでコモン
信号による時分割駆動の順序あるいは素子群の選択の順
序を容易に設定することが可能となるので記録態様の多
様化に対応することが可能となる。
この結果、電気熱変換体としての吐出ヒータと供給回
路としてのドライバとの接続配線の数を大幅に削減し、
これにより両者を分離することが容易となる。これによ
り、記録ヘッドの交換の必要が生じた場合でも、これに
伴なってドライバ等を交換する必要はなく、低ランニン
グコストの装置を実現することができる。
路としてのドライバとの接続配線の数を大幅に削減し、
これにより両者を分離することが容易となる。これによ
り、記録ヘッドの交換の必要が生じた場合でも、これに
伴なってドライバ等を交換する必要はなく、低ランニン
グコストの装置を実現することができる。
また、コモン信号による時分割駆動の駆動順序を任意
に決定することができ、前述したバックプリントフィル
ムへの対応を始めとして、さまざまな記録態様に対応す
ることが可能となる。
に決定することができ、前述したバックプリントフィル
ムへの対応を始めとして、さまざまな記録態様に対応す
ることが可能となる。
第１図は本発明の一実施例にかかる吐出ヒータのマトリ
ックス配線を示す回路図、 第２図は第１図に示した配線に供給される信号のタイミ
ングチャート、 第３図（Ａ）および（Ｂ）は第２図に示した信号を供給
するためのドライバ回路を示す回路図、 第４図（Ａ）および（Ｂ）はそれぞれ第３図に示した回
路を制御するためのドライバ制御回路を示す回路ブロッ
ク図、 第５図は第１図に示した配線に供給される信号の他の実
施例を示すタイミングチャート、 第６図は第３図に示した回路を制御するドライバ制御回
路の他の実施例を示す回路ブロック図、 第７図は第６図に示したRAMの内容を示す概念図、 第８図は第６図に示した構成の制御に基く信号のタイミ
ングチャート、 第９図は吐出ヒータのマトリック配線の他の実施例を示
す回路図、 第10図は第９図に示した配線の場合における信号のタイ
ミングチャート、 第11図（Ａ）は従来のヘッドドライバの構成を示す回路
ブロック図、 第11図（Ｂ）は第11図（Ａ）に示した構成における各信
号のタイミングチャート、 第12図は第11図（Ａ）に示したICの詳細を示す回路ブロ
ック図、 第13図はインクの吐出方式を説明するための説明図、 第14図はインクジェット記録ヘッドの構成を示す分解斜
視図、 第15図は従来のインクジェット記録装置の構成を示すブ
ロック図、 第16図は第15図に示したキャリッジの駆動系を示す斜視
図である。 DG0〜DG（2l−１）……ディジット端子、 Seg0〜７……セグメント信号端子、 D1〜D128……ダイオード、 Q1,Q28……ラッチ、 Q2……アンドゲート、 Q3……パルス幅制御回路、 Q20……カウンタ、 Q21,Q22,Q23……ゲート、 Q24……RAM, Q26……遅延回路、 Q27……デコーダ。
ックス配線を示す回路図、 第２図は第１図に示した配線に供給される信号のタイミ
ングチャート、 第３図（Ａ）および（Ｂ）は第２図に示した信号を供給
するためのドライバ回路を示す回路図、 第４図（Ａ）および（Ｂ）はそれぞれ第３図に示した回
路を制御するためのドライバ制御回路を示す回路ブロッ
ク図、 第５図は第１図に示した配線に供給される信号の他の実
施例を示すタイミングチャート、 第６図は第３図に示した回路を制御するドライバ制御回
路の他の実施例を示す回路ブロック図、 第７図は第６図に示したRAMの内容を示す概念図、 第８図は第６図に示した構成の制御に基く信号のタイミ
ングチャート、 第９図は吐出ヒータのマトリック配線の他の実施例を示
す回路図、 第10図は第９図に示した配線の場合における信号のタイ
ミングチャート、 第11図（Ａ）は従来のヘッドドライバの構成を示す回路
ブロック図、 第11図（Ｂ）は第11図（Ａ）に示した構成における各信
号のタイミングチャート、 第12図は第11図（Ａ）に示したICの詳細を示す回路ブロ
ック図、 第13図はインクの吐出方式を説明するための説明図、 第14図はインクジェット記録ヘッドの構成を示す分解斜
視図、 第15図は従来のインクジェット記録装置の構成を示すブ
ロック図、 第16図は第15図に示したキャリッジの駆動系を示す斜視
図である。 DG0〜DG（2l−１）……ディジット端子、 Seg0〜７……セグメント信号端子、 D1〜D128……ダイオード、 Q1,Q28……ラッチ、 Q2……アンドゲート、 Q3……パルス幅制御回路、 Q20……カウンタ、 Q21,Q22,Q23……ゲート、 Q24……RAM, Q26……遅延回路、 Q27……デコーダ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 前島 克好 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 広瀬 正幸 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 三上 文夫 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 黒田 綱紀 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭55−135673（ＪＰ，Ａ) 特開 昭55−132256（ＪＰ，Ａ) 特開 昭61−234652（ＪＰ，Ａ) 特開 昭63−267560（ＪＰ，Ａ) 特開 昭62−269568（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) B41J 2/07 B41J 2/05
Claims (6)
- 【請求項１】インクを吐出するための吐出エネルギーを
発生する複数の電気熱変換体の各々がコモン信号とセグ
メント信号の信号群によって選択的に駆動されるように
した配線を有する記録ヘッドと、前記配線の一方に接続
して前記信号群におけるコモン信号の各々を時分割に供
給すると共に、該配線の他方に接続して前記信号群にお
けるセグメント信号を記録データに基づいて供給する供
給回路とを有し、前記電気熱変換体の駆動によってイン
クを吐出して記録を行なうインクジェット記録装置にお
いて、 前記供給回路は、クロックを順次カウントするカウント
手段と、該カウント手段からのカウント値をアドレス入
力とし、対応するアドレスに駆動順データを書き込み可
能で当該駆動順データをデータ出力するメモリと、該メ
モリからのデータ出力をデコードすることにより前記コ
モン信号として前記配線の一方に供給するデコード手段
を有することを特徴とするインクジェット記録装置。 - 【請求項２】前記記録ヘッドを記録媒体に対して正方向
と逆方向に走査させるキャリッジをさらに有し、前記記
録ヘッドは正方向または逆方向に走査されつつ記録をす
ることを特徴とする請求項１に記載のインクジェット記
録装置。 - 【請求項３】前記供給回路のメモリには、前記記録ヘッ
ドの記録方向に応じて駆動順データが書き込まれること
を特徴とする請求項２に記載のインクジェット記録装
置。 - 【請求項４】インクを吐出するために利用される熱エネ
ルギーを発生するための複数の電気熱変換素子からなる
素子群の複数と、それぞれの前記素子群において、当該
群に含まれる前記電気熱変換素子それぞれの一端を前記
群内で共通に接続し、他端を個別に接続した信号線を有
して前記群を時分割に選択するとともに該選択された群
の前記電気熱変換素子を選択して信号を供給する供給回
路とを有し、前記電気熱変換素子の駆動によってインク
を吐出して記録を行なうインクジェット記録装置におい
て、 前記供給回路は、クロックを順次カウントするカウント
手段と、該カウント手段からのカウント値をアドレス入
力とし、対応するアドレスに駆動順データを書き込み可
能で当該駆動順データをデータ出力とするメモリと、該
メモリからのデータ出力をデコードすることにより前記
群を選択する信号を供給するデコード手段を有すること
を特徴とするインクジェット記録装置。 - 【請求項５】前記記録ヘッドを記録媒体に対して正方向
と逆方向に走査させるキャリッジをさらに有し、前記記
録ヘッドは正方向または逆方向に走査されつつ記録をす
ることを特徴とする請求項４に記載のインクジェット記
録装置。 - 【請求項６】前記供給回路のメモリには、前記記録ヘッ
ドの記録方向に応じた駆動順データが書き込まれること
を特徴とする請求項５に記載のインクジェット記録装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039161A JP2817933B2 (ja) | 1989-02-17 | 1989-02-17 | インクジェット記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039161A JP2817933B2 (ja) | 1989-02-17 | 1989-02-17 | インクジェット記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02217253A JPH02217253A (ja) | 1990-08-30 |
| JP2817933B2 true JP2817933B2 (ja) | 1998-10-30 |
Family
ID=12545396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1039161A Expired - Fee Related JP2817933B2 (ja) | 1989-02-17 | 1989-02-17 | インクジェット記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2817933B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69734797T2 (de) * | 1996-06-07 | 2006-07-27 | Canon K.K. | Aufzeichnungskopf und Aufzeichnungsvorrichtung |
| DE69803949T2 (de) | 1997-04-03 | 2002-11-14 | Nec Corp., Tokio/Tokyo | Elektrostatische Tintenstrahlaufzeichnungsvorrichtung |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55135673A (en) * | 1979-04-11 | 1980-10-22 | Canon Inc | Recording device |
| JPS55132256A (en) * | 1979-04-02 | 1980-10-14 | Canon Inc | Recording device |
| JPS61234652A (ja) * | 1985-04-10 | 1986-10-18 | Alps Electric Co Ltd | Ｌｅｄプリンタの光書込みヘツド駆動方式 |
| JPS62269568A (ja) * | 1986-05-19 | 1987-11-24 | Canon Inc | 画像処理装置 |
| JPS63267560A (ja) * | 1987-04-25 | 1988-11-04 | Nec Home Electronics Ltd | ビデオプリンタ |
-
1989
- 1989-02-17 JP JP1039161A patent/JP2817933B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02217253A (ja) | 1990-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6478396B1 (en) | Programmable nozzle firing order for printhead assembly | |
| KR930000180B1 (ko) | 휴대용 데이터 터미널의 열전사프린터 | |
| US5543828A (en) | Recording apparatus having a print head drive apparatus with an IC drive circuit employing shift registers for handling drive data in sequential fashion and a method for driving the print head | |
| JP3084452B2 (ja) | ラインサーマルプリンター | |
| JP2817933B2 (ja) | インクジェット記録装置 | |
| JPS5812776A (ja) | サ−マルヘツド駆動方法 | |
| JP3347584B2 (ja) | 記録ヘッド及びその記録ヘッドを用いた記録装置 | |
| JPH0338360A (ja) | 記録装置および記録ヘッド | |
| EP0552719B1 (en) | Thermal head driving circuit | |
| JP3082661B2 (ja) | インクジェット記録装置 | |
| CN1332812C (zh) | 喷墨打印机的辨识电路及其方法 | |
| JPH05305725A (ja) | サーマルヘッド及びそれを備えた電子機器 | |
| JP3062314B2 (ja) | 印字素子駆動回路装置及び印字装置 | |
| JPH0382562A (ja) | サーマルヘッド駆動装置 | |
| JP2995147B2 (ja) | ラインプリンタ | |
| JP2849113B2 (ja) | 記録装置および記録方法 | |
| JPH0333111B2 (ja) | ||
| JP2855047B2 (ja) | プリントヘッド | |
| JPH03153368A (ja) | サーマルヘッド | |
| JPS6024967A (ja) | ドライバ搭載形サ−マルヘツドの駆動回路 | |
| JPS6195959A (ja) | サ−マルヘツド | |
| JP3148359B2 (ja) | ドットデータ用駆動回路 | |
| JPH10181065A (ja) | サーマルプリントヘッド用駆動ｉｃ | |
| JP2730473B2 (ja) | サーマルヘッドの駆動装置 | |
| JPH0834140A (ja) | プリントヘッド駆動回路及びプリントヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |