JPS61234652A - Ｌｅｄプリンタの光書込みヘツド駆動方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、電子写真方式を利用したＬＥＤプリンタにお
ける光書込みヘッドの駆動方式に関する。

（発明の技術的背景） 第４図にはＬＥＤプリンタの光書込みヘッドが示されて
いる。即ち、この光書込みヘッドはＬＥＤアレイ１を備
え、このＬＥＤアレイ１は、複数の、例えば、１２８個
のＬＥＤ２ａをそれぞれ含むチップ２１〜２ｎ及び２′
、〜２’ｎを一列に整列させて配設することにより形成
されている。

これらチップ２１〜２ｎ及び２′、〜２’ｎのＬＥＤ２
ａには、マトリクス状に配線されている信号線Ｄ　Ｏ＝
　Ｄ　＋２ｒによ・り駆゛動回路３．３がそれぞれ接続
されている。これらの駆動回路３は信号線Ｄｏ　”　Ｄ
　＋２ｒに直接的に接続されている駆動部４と、この駆
動部４にパラレルに接続されているラッチ回路５と、こ
のラッチ回路５に更にパラレルに接続されているシフト
レジスタ６とから成る。

一方、」二記各チンプ２１〜２ｎ及び２′、〜２′ｎの
それぞれのコモン側電極にはマトリクス状に配線されて
いる引出線ＣＯＭ　＋〜ＣＯＭ　ｎがそれぞれ接続され
ている。

かかる構造の光書込みヘンドにおいて、各駆動回路３の
シフトレジスタ６はクロック入力でホストコンピュータ
からシリアルに伝送されてくるデータを取り込む。ラッ
チ回路５は、シフトレジスタ６がデータを取り込んだ詩
点で送出されてくるラッチ信号によりシフトレジスタ６
内のデータをラッチし、タイミング信号の入力でラッチ
したデータに基づいて駆動部４を駆動する。駆動部４は
、例えば、トランジスタアレイから構成されているので
、ラッチ回路５により所定のトランジスタのみを駆動し
、信号線ＤＯ〜Ｄ　Ｉ２Ｔに対応する信号電流を供給す
る。一方、引出線ＣＯＭ、〜Ｃ０Ｍｎには、第５図に示
すように、タイミング信号に同期しテＣＯＭ　４　、　
ＣＯＭｉ−−−−ＣＯＭ　ｎの順に一定パルス幅Ｔの電
圧が印加される。従って、各チップ２．〜２ｎのＬＥＤ
２ａは、チップ２＋　、２２．２３　　　　２ｎの順で
発光し、又各チップ２　’　＋　〜２　’　ｎ　（７）
　Ｌ　Ｅ　Ｄ　２　ａは、チップ２′１．２’２．２’
３−−−−２’ｎの順で発光するので、第６図に示すよ
うに、感光体７には潜像Ｉ、　〜Ｉｎ及びＩ’＋−Ｉ′
ｎがチップ２１〜２ｎ及び２′１〜２′ｎに対応して形
成される。

（背景技術の問題点） ところで、従来は、第５図に示すように、引出線ＣＯＭ
　＋　〜ＣＯＭ　ｎにＣＯＭ＋　、　ＣＯＭ　２−−−
−　ＣＯＭ　ｎの順序で一定パルス幅の電圧が印加され
ているので、感光体７−にには潜像１１　とＩ′４、Ｉ
２とＩ′２、Ｉ３とＩ　’３−−−−−Ｉ　ｎとＩ’ｎ
がこの順序で形成される。一方、感光体７は、第６図に
示すように、チップ２１〜２ｎ及び２′、〜２’ｎの走
査中には矢印方向に一定速度で回転している。従って、
潜像ＩｎとＩ’＋　との間には段差、例えば、Ｏ，１ｍ
ｍの段差が生じてしまう。そして、このように段差が生
じると、潜像Ｉｎ、Ｉ′ｌ　にて文字が形成されている
と、この文字の線分にも段差が発生してしまい、不良文
字となってしまう。

（発明の目的） 本発明の目的は、不良文字等が発生することのないＬＥ
Ｄプリンタの光書込みヘッド駆動方式を提供することに
ある。

（発明の概要） 本発明は、ＬＥＤアレイを形成している各チップ群のコ
モン側電極に引出線をそれぞれ独立させて接続し、かつ
各引出線を各チップ群毎に複数の走査回路に接続すると
共に、各チップの複数のＬＥＤに対応するデータを記憶
手段に一旦記憶した後この記憶手段から各対応するデー
タを任意の順序で読み出して各駆動回路に出力し、かつ
データの読み出し順序に応じて各走査回路にてチップを
走査し、これにより感光体上で隣接する潜像に段差が生
じるのを防止したことを特徴とする。

（発明の実施例） 以下、本発明の実施例を図面を参照して詳細に説明する
。

第２図にはＬＥＤプリンタの光書込みヘッドが示されて
いる。この光書込みヘッドはＬＥＩ）アレイｌを備え、
このＬＥＤアレイｌは、１２８個のＬＥＤ２ａを含むモ
ノリシック型のチップ２１〜２１２を一列に整列させて
配設することにより形成されている。各チップ、２１〜
２１２はそれぞれコモン側電極が電気的に絶縁されてい
る。チップ２１〜２４群、チップ２５〜２８群及び２９
〜２，２群の各ＬＥＤ　２　ａには、マトリクス状に配
線されている信号線Ｄ　ｏ　”　Ｄ　ｙｒを介して駆動
回路３７，３２．３３がそれぞれ接続されている。各駆
動回路は、信号線ＤＯ〜Ｄ　Ｉ２７にそれぞれ直接的に
接続されている駆動部４と、この駆動部４にパラレルに
接続されているラッチ回路５と、このラッチ回路５に更
にパラレルに接続されているシフトレジスタ６とから構
成されている。シフトレジスタ６には後述するようにデ
ータがシリアル伝送されてくる。ラッチ回路５は一つの
チップのＬＥ０２ａ数、即ち、１２８個のフリップ・フ
ロップから形成され、シフトレジスタ６のデータをラッ
チする。駆動部４はトランジスタアレイから形成され、
それぞれのトランジスタはラッチ回路５を形成している
各フリップ番フＣ７，７プの出力側に接続されている。

各チップ２１〜２１２のそれぞれのコモン側電極には複
数の引出線ＣＯＭ　Ｉ”　ＣＯＭ　＋２がそれぞれ独立
して、即ち、直接的に接続されている。そして、各引出
線ＣＯＭ　ｌ−ＣＯＭ　＋２は、それぞれハンファ・ケ
ート８を介してデコーダ９、ｌＯ及び１１にパラレルに
接続されている。これらのデコーダ９．１０及び１１の
入力側にはＲＡＭ等から成るコモンコート発生器Ｉ２が
接続され、このコモンコード発生器１２にはクロック発
生器１３が接続されている。クロック発生器１３にはＲ
ＡＭ等から成る読み出しアドレス発生器１４が接続され
ている。そして、デコーダ１０の入力側のみは、コモン
コードを反転す・るためのインバータ１５．１５が接続
されている。

図示しないホストコンピュータからシリアルに伝送され
てくるデータは、第１図に示すように、シフトレジスタ
１６に入力される。このシフトレジスタ１６の出力側に
はゲー）１７．１８及び１９が並列に接続され、各ゲー
トの制御人力Ｇにはデコーダ２０が接続されている。ゲ
ート１７．１８及び１９の出力側にはデータ線２２を介
してシフトレジスタ２１＋　、２１２．２１３が接続さ
れ、シフトレジスタ２１１　は駆動回路３．のシフトレ
ジスタ６に、シフトレジスタ２１２は駆動回路３２のシ
フトレジスタ６に、又シフトレジスタ２１３は駆動回路
３３のシフトレジスタ６にそれぞれ接続されている。そ
して、ゲー）１７とシフトレジスタ２１＋　を接続する
データ線２２にはＲＡＭ１〜４が並列接続され、ゲー）
１８とシフトレジスタ２１２を接続するデータ線２２に
はＲＡＭ５〜８が並列接続され、又ゲート１９とシフト
レジスタ２１３を接続するデータ線２２にはＲＡＭ９〜
１２が並列接続されている。ＲＡＭ１〜４及び９〜１２
にはそれぞれデコーダ２３及び２５が接続され、ＲＡＭ
５〜８にはイ、ンバータ１５．１５を介してデコーダ２
４が接続されている。これらのデコーダ２３．２４及び
２５には読み出しアドレス発生器１４からの読み出しア
ドレスが入力される。

データが最初に入力されるシフトレジスタ１６の入力側
にはカウンタ２６が接続され、カウンタ２６の出力側に
は書込みアドレス発生器２７が接続さむている。書込み
アルレス発生器２７の出力側にはデコーダ２８が接続さ
れ、デコーダ２８からは各ＲＡＭＩ〜１２へ書込み信号
が出力される。

次に、本発明に係る駆動方式について説明する。

先ず、ホストコンピュータ側からカウンタ２６及びシフ
トレジスタ１６にシフトクロックを入力すると共に、チ
ップ２Ｉの各ＬＥ０２ａに対応するデータ群をシフトレ
ジスタ１６にシリアルに出力する。シフトレジスタ１６
はクロック入力毎に８ビツトのデータを入力すると、該
８ビツトデータをパラレルに出力する。一方、カウンタ
２６はクロックを計数し、計数値を書込みアドレス発生
器２７に出力するので、書込みアドレス発生器２７から
デコーダ２０にＲＡＭＩに対応する書込みアドレスが出
力される。デコーダ２０はこのアドレスをデコードし、
ゲー）１７の制御人力Ｇにイネーブル信号を出力するの
で、ゲート１７．が開さ、データ線２２にデータが送り
込まれる。また、書込みアドレス住デコーダ２８にも出
力されるので、このデコーダ２８はＲＡＭＩに書込み信
号を出力する。従って、８ビツトのパラレルデータはＲ
ＡＭＩに記憶される。このように、チップ２、の各ＬＥ
Ｄ２ａに対応するデータ群が８ビツト毎にパラレルに変
換され、ＲＡＭＩに全て記憶され、カウンタ２６が「１
２８」を計数すると、書込みアドレス発生器２７からＲ
ＡＭ２に対応する書込みアドレスが出力される。デコー
ダ２８はこのアドレスをデコードしてＲＡＭ２に書込み
信号を出力するが、シフトレジスタ１６にはチップ２２
の各ＬＥＤに対応するデータ群が８ビット毎に入力され
ているので、ＲＡＭ２にはチップ２２の各ＬＥＤ２ａに
対応するデータ群が全て記憶される。ところで、デコー
ダ２ｏは、ＲＡＭ１〜４に対応する書込みアドレスが入
力されている間はゲート１７にイネーブル信号を出力し
、ＲＡＭ５〜８に対応する書込みアドレスが入力されて
いる間はゲート１８にイネーブル信号を出力し、又ＲＡ
Ｍ９〜１２に対応する書込みアドレスが入力されている
間はゲー）１９にイネーブル信号を出力する。従って、
ホストコンピュータ側から送られてくる一行分の全デー
タは、各チ・ンプ２１〜２１２のＬＥＤ２ａに対応する
データ群毎にＲＡＭ１〜１２に記憶される。

このように、ＲＡＭ１〜１２に一行分の全データを記憶
した後は、これら記憶したコモンコードを次のよう１こ
してＲＡＭ１〜１２から読み出す。

即ち、クロック発生器１３を動作させ、読み出しアドレ
ス発生器１４から読み出しアドレス「０、Ｏ」を出力す
る。従って、デコーダ２３．２５からはＲＡＭＩ及びＲ
ＡＭ９に読み出し信号が出力され、又デコーダ２４から
は、インバータ１５．１５にて反転されてｒｌ、ＩＪが
入力されることから、ＲＡＭ８に読み出し信号が出力さ
れる。

よッテ、ＲＡＭＩからはチップ２１（７）ＬＥＤ２ａに
対応するデータ群が８ビツト毎にシフトレジスタ２１　
＋　に入力され、シフトレジスタ２１１の８ビツト毎の
データが駆動回路３１のシフトレジスタロにシリアルに
入力される。また、ＲＡＭ８からはチップ２ＢのＬＥＤ
２ａに対応するデータ群が８ビツト毎にシフトレジスタ
２１２に入力され、駆動回路３２のシフトレジスタ６に
シリアルに入力される。更に、ＲＡＭ９からはチップ２
９のＬＥＤ２　ａに対応するデータ群が８ビツト毎にシ
フトレジスタ２１３に入力され、駆動回路３３のシフト
レジスタ６にシリアルに入力される。各駆動回路３１．
３２及び３３のそれぞれのシフトレジスタ６が各チップ
毎のデータ群を取り込むと、ラッチ回路５はラッチ信号
の入力でデータをラッチし、タイミング信号の入力で駆
動部４の各トランジスタを駆動する。

一方、クロック発生器１３の動作でコモンコード発生器
１２からコモンコード「Ｏ，Ｏ」が出力される。従って
、デコーダ９．１１はこのコモンコードをデコードし、
チップ２＋、２ｓにパルス電圧を印加する。また、デコ
ーダｌＯはインバーれることから、チップ２８にパ）レ
ス電圧を印加する。従って、チップ２＋、２ｅ隋ｈ９の
ＬＥＤ２ａはそれぞれ同時に発光する。よって、感光体
７には、第３図に示すように、潜像１１．Ｉｓ及びＩ９
が同時に形成される。

次いで、読み出しアドレス発生器１４からデコーダ２ｉ
、２５に読み出しアドレス「０、■」を入力し、デコー
ダ２３．２５カニらＲＡＭ２及びＲＡ　Ｍ　ｌ”　０に
読み出し信号を出力すると共に、デコー夛２４から反転
したアドレス「ｌ、０」に基づいてＲＡＭ７に読み出し
信号を出力する。従って、ＲＡＭ２．７及び１０よりシ
フトレジスタ２１１．２１２　、’２１３番？チップ２
２’、２７及び２１ｏの各ＬＥＤのデータ群が８ビツト
毎に入力されるので、各駆動部３＋　、３２及び３３に
はチップ２２．２７及び２３．の各ＬＥＤ２ａに対応す
るデータ群が入力される。また、コモンコード発生器１
２からデコーダ９．１１にコモンコード「０．１」が入
力され、デコーダ１０に「１．０」が入力されるので、
チップ２２．２７及び２１ｏが同時に走査される。よっ
て、チップ２２、？７及び２　Ｉｎの各ＬＥＤ２ａが同
時に発光するので、感光体７には、第３図に示すように
、潜像■２、ＩＩ及びＩ　ＩＩが同時に形成される。

更に、デコーダ２３．２５に読み出しアドレス「１．０
」を入力し、デコーダ２３．２５からＲＡＭ３及びＲＡ
ＭＩＩに読み出し信号を出力すると共に、デコーダ２４
に、反転したアドレス「Ｏｌｌ」を入力し、ＲＡＭ６に
読み出し信号を出力する。従って、ＲＡＭ３．６及び１
１よりシフトレジスタ２１＋　、２１ｚ、２１３にチッ
プ２３．２６及び２４．の各ＬＥＤのデータ群が８ビツ
ト毎に入力され、各駆動ｆｆ１３＋　、３２．３３には
チップ２３．２６及び２ｉ＋＋７１各ＬＥＤ２ａに対応
するデータ群が入力される。また、コモンコード発生器
１２からデコーダ９．１１にコモンコード「１、Ｏ」が
入力され、デコーダ１０に「０、ｌ」が入力されるので
、チップ２３．２ａ及び２１１が同時に走査される。よ
って、チップ２３．２６及び２　Ｉ＋の各ＬＥＤ２ａが
同時に発光するので、感光体７」二には、第３図に示す
ように、潜像Ｉ３．Ｉｓ及びＩ　Ｉ＋が同時に形成され
る。

そして、最後に、デコーダ２３．２５に読み出しアドレ
ス「１．ｌ」を入力し、デコーダ２３．２５からＲＡＭ
４．１２に読み出し信号を出力すると共に、デコーダ２
４に反転したアドレス「０、Ｏ」を入力し、ＲＡＭ５に
読み出し信号を出力する。従って、ＲＡＭ４．５及び１
２よりシフトレジスタ２１＋　、２１２．２１３にチッ
プ２４．２５及び２１２の各ＬＥＤ２ａのデータ群が８
ビツト毎に入力され、各駆動部３＋　、３２．３３には
チップ２４．２ｓ及び２．２の各ＬＥＤ２　ａに対応す
るデータが入力される。また、コモンコード発生器１２
からデコーダ９．１１にコモンコード「ｌ、１」が入力
され、デコーダ１０番こ「０、Ｏ」が入力されるので、
チップ２４．２ｓ及び２．２が同時に走査される。よっ
て、チップ２４．２５及び２１２の各ＬＥＤ２ａが発光
するので、感光体７」二には、潜像Ｉ４．Ｉｓ及びＩ　
＋２が同時に形成される。

以上のように、感光体７上に、潜像１１〜・Ｉ　１２を
波状に形成すると、隣接する潜像には極めて小さな段差
、例えば、０．０２ｍｍの段差が生じるだけなので、文
字を構成している線分は一直線状に現われる。よって、
段差による不良文字の発生は確実に防止することができ
る。

ところで、−行分の全データをＲＡＭｌ−１２から読み
出し、走査している間は、次の一行分の全データを図示
しない他のＲＡＭｌ−１２に同様に書き込む。そして、
上記光に書き込んだＲＡＭ１〜１２のデータが駆動回路
３１．３２及び３３に全て送り出された時点では、他の
ＲＡＭ１〜１２への一行分の全データの書込みは終了し
ているので、他のＲＡＭ１〜１２を読み出し側に切り換
える。

そして、上述したように、−行分の全データをＲＡＭｌ
−１２に一旦記憶する場合には、データ伝送と各チップ
２１〜２，２の走査とを非同期で行うことができる。従
って、本発明のようにＲＡＭ１−１２を用いると、各チ
ップの走査順序を任意に設定する場合でもデータ伝送用
回路の動作とチップ走査とのタイミングを□合わせるこ
とが極めて容易であり、よって、複雑外構酸の制御回路
を用いることなく各チップの走□査順序を簡単に変更す
ることができる。

（発明の効果） 本発明によれば、ＬＥＤ７レイを形成している各チップ
のコモン側電極にそれぞれ独立して引出線を接続すると
共に、記憶手段に一旦記憶した各チップのＬＥＤに対応
するデータ群を隣接する潜像に段差が生じないように任
意の順序で読み出し、前記各引出線に接続したデコーダ
にて読み出し順序に合わせて走査するようにしたことで
、複雑な構成の制御回路を用いることなく感光体上の潜
像に段差が生じるのを防止することができる。

従って、転写紙上の各行に不良文字等が発生することの
ないＬＥＤプリンタを安価に提供することができる。

【図面の簡単な説明】

第１図は本発明の駆動方式に係るＲＡＭを含む回路側の
構成図、第２図は本発明の実施例に係る光書込みヘッド
の回路構成図、第３図は第１図の実施例に係る潜像の形
成状態を示す図、第４図は、、従来の光書込みヘッドの
回路構成図、第５図は動作タイミングチャート、第６図
は従来の潜像の形成状態を示す図である。 １−−−一−−−−−−−−ＬＥＤアレイ、２、〜２１
□−−−−−−−−チツブ、３−−−−一−−−−−−
−駆動回路、９、ｔｏ、ｔｔ−−−−−−デコーダ、１
３．１４．１５−−＝、　−−ｔｔ　　　、ＣＯＭＩ　
〜ＣＯＭｔｚ−−−−引出線、■１〜Ｉ　＋２−一一二
−−−−潜像。 第６図 一セ］Σセ］−−−−−− ＾４Ｊ

Claims (1)

【特許請求の範囲】
1. 複数のＬＥＤを含むチップが一列に整列して配されてい
   るＬＥＤアレイと、該ＬＥＤアレイを少なくとも二以上
   に分割した各チップ群のＬＥＤをそれぞれ対応するデー
   タに基づいて駆動する複数の駆動回路と、前記各チップ
   群のコモン側電極にそれぞれ接続され、コモンコードの
   入力で前記各チップ群のそれぞれのチップを順次走査す
   る複数の走査回路とから成る光書込みヘッドを備えるＬ
   ＥＤプリンタにおいて、前記各チップのコモン側電極に
   引出線をそれぞれ独立させて接続し、かつ該各引出線を
   前記各走査回路に前記各チップ群毎に接続すると共に、
   前記各チップの複数のＬＥＤに対応するデータを記憶手
   段に記憶した後該対応するデータを任意の順序で読み出
   して前記複数の駆動回路を駆動し、かつデータの読み出
   し順序に応じて前記各走査回路にて前記各チップのそれ
   ぞれのチップを走査することを特徴とするＬＥＤプリン
   タの光書込みヘッド駆動方式。