JPS6195959A - サ−マルヘツド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、サーマルヘッドに関するものであり、特に、
シリアル感熱又は感熱転写プリンタに用いて好適なサー
マルヘッドに関するものである。

（従来の技術） 第４図は従来のサーマルヘッドの平面図を示す。

図から明らかなように、セラミック等からなるサーマル
ヘッド基板１上には、共通電極２、該共通電極２に接続
された複数個の発熱抵抗体アレイ３および該発熱抵抗体
アレイ３の１個１個に接続された電極群４が作製されて
いる。また、該電極群４には、発熱抵抗体アレイ３を駆
動させるためのドライバＩＣ５が接続されている。また
、該ドライバＩＣ５および共通電極２はコネクタ６に接
続されている。

このような構造を有するサーマルヘッドを用いて印字を
行なうと、発熱抵抗体アレイ３から発せられた熱により
発熱抵抗体アレイ３の近傍の基板温度が上昇する。そし
て、蓄熱により、印字濃度むらや尾引き現象が発生する
。

そこで、このような従来技術の欠点を緩和するために、
第５図に示されているようなサーマルヘッドが提案され
た。

このサーマルヘッドは、基板１上に、共通電極２が設け
られ、その両側に第１の発熱抵抗体アレイ７および第２
の発熱抵抗体アレイ８が接続されている。また、該第１
の発熱抵抗体アレイ７には第１の電極群９が接続され、
該第２の発熱抵抗体アレイ８には第２の電極群１０が接
続されている。

１１は第１のドライバＩＣ１１２は第２のドライバＩＣ
であり、それぞれ、第１および第２の発熱抵抗体アレイ
７および８を駆動するための信号を出力する。１３はコ
ネクタである。

このサーマルヘッドにおいては、第１および第２の発熱
抵抗体アレイ７および８が、一定時間ずつ交互に使用さ
れる。すなわち、第１の発熱抵抗体アレイ７によって、
所定ラインの印字を行なつた後、第１の発熱抵抗体アレ
イ７による印字を停止し、次に、これに続けて、前記と
同数の所定ラインの印字を第２の発熱抵抗体アレイ８に
よって行う。第２の発熱抵抗体アレイ８による所定ライ
ンの印字が終了すると、第２の発熱抵抗体アレイ８によ
る印字を停止し、再び第１の発熱抵抗体アレイ７によっ
て所定ラインの印字を続ける。このように、一定ライン
毎に、第１の発熱抵抗体アレイ７と第２の発熱抵抗体ア
レイ８を交互に切替えて、印字を行う。

このサーマルヘッドにおいては、第１の発熱抵抗体アレ
イ７と第２の発熱抵抗体アレイ８とが交互に一定時間ず
つ印字動作を停止するので、停止している間に発熱体近
辺の基板温度が低下し、蓄熱が印字画像に及ぼす悪影響
は低減される。しかし、第１の発熱抵抗体アレイ７と第
２の発熱抵抗体アレイ８は交互に一定期間動作するため
、その動作期間において蓄熱か生じ、印字濃度むらや尾
引き現象が印字画像の劣化をもたらす。又、第１の発熱
抵抗体アレイ７と第２の発熱抵抗体アレイ８の切替え時
においても印字濃度むらが発生する。

このような蓄熱の悪影響を取除くために、さらに第６図
に示されているような装置が提案された。

第６図は、蓄熱補正回路により、蓄熱の印字画像に及ぼ
す影響を除去又は低減しようとするものである。

第６図において文字発生器２０はアドレスカウンタ１９
によって指定された文字のデータを出力する。この文字
のデータは、第１および第２のラインバッファ２１．２
２に交互に格納される。

一方、該第１および第２のラインバッファ２１および２
２からは、文字のデータが書込み周期と１８０°の位相
差で交互に読み出され、サーマルヘッド２３に送られる
。

また、文字発生器２０から出力されたデータは、カウン
タ２４にも入力し、該カウンタ２４によって印字データ
の中に占める黒（印字状態）のビットが、１ラインずつ
計数される。カウンタ２４の計数値は熱エネルギ制御回
路２５に送られる。この熱エネルギ制御回路２５は、例
えば、パルス電圧設定用の回路又はパルス幅設定用の回
路であり、カウンタ２４の計数した次のラインについて
サーマルヘッド２３が記録を行うとき、各発熱要素に印
加する印加パルスを調整する。

（発明が解決しようとする問題点） 上記した従来の技術は、次のような問題点を有していた
。

第５図のサーマルヘッドにおいては、一定時間ずつ交互
に発熱体に印字信号を供給するため、蓄熱によって起る
印字濃度むらヤ尾引き現象が十分に除去できず、また、
ドライバＩＣを２個必要とするという問題があった。ま
た、第６図の蓄熱補正回路においては、複雑な制御を行
わなければならず、回路の設計に多大の時間を要し、高
価になるという問題があった。

本発明は、簡単な手段で良質な印字画像を得ようとする
ものである。

（問題点を解決するための手段および作用）前記の問題
点を解決するために、本発明は、第１および第２の共通
電極、複数個の発熱抵抗体からなり、各々の一端が該第
１の共通電極に接続された第１の発熱抵抗体アレイ、複
数個の発熱抵抗体からなり、各々の一端が該第２の共通
電極に接続された第２の発熱抵抗体アレイ、前記複数個
の発熱体の各々の他端同士を接続する電極アレイ、該電
極アレイと接続され、前記第１および第２の発熱抵抗体
アレイに印字データを供給するドライバＩＣおよび前記
第１および第２の共通電極への（電源電圧の印加を切替
えるスイッチング手段を具備し、第１および第２の発熱
抵抗体アレイを一定周期に゛て順次切替えて印字するよ
うにした点に特徴がある。

（実施例） 以下に、図面を参照して、本発明の詳細な説明する。

第１図は本発明の一実施例のサーマルヘッドに形成され
る配線パターンの回路図である。

第１図において、３０はドライバＩＣを示す。

ドライバＩＣ３０は図示されない前段の回路から送られ
てくるデータＤを一時格納するレジスタ３０ａ１該レジ
スタ３０ａに格納されたデータをラッチするラッチ回路
３０ｂおよび論理積ゲート３０ｃから構成されている。

３１ａおよび３１ｂは、それぞれ、第１および第２の発
熱抵抗体アレイである。この第１および第２の発熱抵抗
体アレイ３１ａおよび３１ｂは、ドライバＩＣのドライ
ブビット１個に対して、それぞれ１個の発熱抵抗体を有
しており、第１および第２の発熱抵抗体アレイ３１ａお
よび３１ｂの各々は、第１および第２の共通電極３２ａ
および３２ｂに接続されている。また、該第１および第
２の共通電ｌＮ！３２ａおよび３２ｂは、それぞれ、ス
イッチング　トランジスタ３３ａおよび３３ｂを介して
、電源電圧■ＣＣが印加されている電源ラインに接続さ
れている。

次に、本実施例の動作を、第２図を参照して説明する。

レジスタ３０ａには、第２図のＤに示されているタイミ
ングで、１ライン分のデータが格納される。レジスタ３
０ａに格納されたデータはラッチラ号りのタイミングで
、ラッチ回路３０ｂにラッチされる。印字時には、論理
積ゲート３０ｃの一方の入力端子に印加されるストロー
ブ信号ＳはＨレベルになっているので、論理積ゲート３
０Ｃの出力信号はラッチ回路３０ｂの各ビットに保持さ
れている信号に応じた信号レベルになる。

すなわら、ラッチ回路３０ｂのビットがＬレベルであれ
ば、該ビットに対応した論理積ゲート３０ｃの出力はＬ
レベルになる。逆にＨレベルであれば、Ｈレベルになる
。

一方、スイッチング　トランジスタ３３ａ。

３３ｂのベースには、ストローブ信号Ｃ１，Ｏｚが印加
される。該ストローブ信号Ｃｓ　、Ｃ２は交互にＨレベ
ルとＬレベルを繰返し、スイッチングトランジスタ３３
ａはストローブ信号Ｃ１がＨレベルのときオンになり、
第１の共通電極３２ａに電源電圧Ｖｃｃを供給する、一
方、スイッチングトランジスタ３３ａはストローブ信号
Ｃ１がＬレベルのときはオフになり、電源電圧Ｖｃｃを
遮断する。スイッチング　トランジスタ３３ｂも同様に
ストローブ信号Ｃ２がＨレベルのときオン、Ｌレベルの
ときオフになる。

今、ストローブ信号Ｃ１がＨレベル、ストローブ信号Ｃ
２がＬレベルであるとすると、電源電圧ＶＣＣは第１の
共通電極３２ａに印加される。したがって、論理積ゲー
ト３０ｃの出力がＬレベルのビットに対応する第１の発
熱抵抗体アレイ３１ａに電流が流れ、発熱する。逆に、
論理積ゲート３０ｃの出力がＨレベルのビットに対して
は、該ビットに対応する第１の発熱抵抗体アレイ３１ａ
には電流が流れず、発熱しない。したがって、論理積ゲ
ート３０ｃの出力がＬレベルのビットに対応する個所が
黒に印字される。

このようにして、１ラインの印字が終ると、ストロープ
信＠Ｃ凰はしレベル、ストローブ信号Ｃ２はＨレベルに
切替えられる。この時、ラッチ信号りにより、次のライ
ンのデータがラッチ回路３０ｂにラッチされる。そして
、前記と同様に、論理積ゲート３０ｃの出力がしレベル
のビットに対応する第２の発熱抵抗体アレイ３１ｂにｍ
流が流れ、論理積ゲート３０ｃの出力がＨレベルのビッ
トに対応する第、２の発熱抵抗体アレイ３１ｂには電流
が流れない。このため、電流が流れた第２の発熱抵抗体
アレイ３１ｂは発熱し、Ｎ流が流れない第２の発熱抵抗
体７レイ３１ｂは発熱しない。

このようにして、第２ライン目の印字が行われる。

以上の操作が繰返し行われ、記録紙上に、１ラインずつ
の印字が行われる。

以上のように、本実施例のサーマルヘッドにおいては、
１ライン毎に、発熱抵抗体の動作が停止されるので、蓄
熱が緩和され、良好な印字画像を得ることができる。な
お、本発明は、１ライン毎に第１の発熱抵抗体アレイ３
１ａと第２の発熱抵抗体アレイ３１ｂとを切替えること
に限定されるものではない。要は、第１の発熱抵抗体ア
レイ　　・３１ａと第２の発熱抵抗体アレイ３１ｂに蓄
熱の影響が生じない範囲の時間周期で切替えるようにす
ればよい。

第３図は、第１図の配線パターンをサーマルヘッド基板
１上に形成した時の平面図を示す。図中、第１図と同符
号は、同一物または同等物を示す。

また、３４はコネクタを示す。第１および第２の発熱抵
抗体アレイ３１ａおよび３１ｔｌを接続する電極とドラ
イバＩＣ３０との閣の接続は、２層構造にすることによ
り、電気的に短絡することなく布線することができる。

図から明らかなように、本実施例のサーマルヘッドは、
ドライバＩＣ３０が１個でよいので、ドライバＩＣ３０
がサーマルヘッド基板１′の面積を占める割合が小さく
なり、スペースファクタが向上する。

なお、第３図では、スイッチング　トランジスタ３３ａ
および３３ｂを外付けにした例が示されているが、これ
は、ドライバ１ｃ３０内に含めてもよいし、あるいはド
ライバＩＣ３０とは別個にサーマルヘッド基板１土に形
成してもよい。また、該スイッチング　トランジスタ３
３ａおよび３３ｂはスイッチング　トランジスタ以外の
他のスイッチング手段を用いることができることは、明
らかである。

（発明の効果） 以上の説明から明らかなように、本発明によれば、つぎ
のような効果が達成される。

（１）発熱抵抗体を１ラインの印字毎に、交互に停止さ
せるようにしているので、蓄熱の影響が緩和される。

（２）　　したがって、印字濃度むらや尾引き現象のな
い良好な印字画像を得ることができる。

（３ドライバＩＣが１個で済むので、サーマルヘッド基
板のスペースファクタが良くなる。

【図面の簡単な説明】

第１図は本発明の一実施例の配線パターンの回路図、第
２＠は１１１図の主要部の信号のタイムチャート、第３
図は本発明の一実施例のサーマルヘッドの平面図、第４
図および第５図は、それぞれ、従来のサーマルヘッドの
平面図、第６図は従来の蓄熱補正回路のブロック図を示
す。 １・・・サーマルヘッド基板、３０・・・ドライバＩＣ
１３１ａ、３１ｂ−・・発熱抵抗体アレイ、３２ａ。 ３２ｂ・・・共通電極 代理人弁理士　　平木通人　外１名 ２２　　図 し ２６　　囚

Claims (1)

【特許請求の範囲】
1. （１）第１および第２の共通電極、複数個の発熱抵抗体
   からなり、各々の一端が該第１の共通電極に接続された
   第１の発熱抵抗体アレイ、複数個の発熱抵抗体からなり
   、各々の一端が該第２の共通電極に接続された第２の発
   熱抵抗体アレイ、前記複数個の発熱体の各々の他端同士
   を接続する電極アレイ、該電極アレイと接続され、前記
   第１および第２の発熱抵抗体アレイに印字データを供給
   するドライバＩＣおよび前記第１および第２の共通電極
   への電源電圧の印加を切替えるスイッチング手段を具備
   したことを特徴とするサーマルヘッド。