JPS6228277A

JPS6228277A - プリンタ

Info

Publication number: JPS6228277A
Application number: JP16896685A
Authority: JP
Inventors: Ryozo Oba; 大庭　良三
Original assignee: Tokyo Electric Co Ltd
Current assignee: Toshiba TEC Corp
Priority date: 1985-07-31
Filing date: 1985-07-31
Publication date: 1987-02-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コこの発明は例えばバッテリーで駆動されるプリンタに関
する。

［従来の技術］従来プリンタにおいては低消費電力化を図ったものがあ
るが、従来のものは例えばＩＩＩ　ＷＪ部木本体構成す
るマイクロプロセッサをＣ−ＭＯＳなど低消費電力素子
を使用して行なうものであった。

［発明が解決しようとする問題点コしかし、このような従来のプリンタでは印字動作を行な
わないときにおいても電力が供給されるためたとえＣ−
ＭＯＳからなるマイクロプロセッサを使用しても無駄な
電力が消費される問題があった。またプリント機構部の
回路にも常に電源が供給されているため消費電力が大き
くなる問題があった。

この発明はこのような問題を解決するために為されたも
ので、低消費電力化を図ることができ、しかも印字動作
をスムーズに立ち上げることができて印字動作に支障を
来たすことがないプリンタを提供することを目的とする
。

［問題点を解決するための手段」この発明は第１の直流電圧を出力する直流電源と、この
直流電源の直流電圧を供給されて第２の直流電圧を出力
する電圧制御回路と、直流電源から第１の直流電圧が供
給され、外部からのデータ入力又はキーボードからのデ
ータ入力を検出する手段と、電圧制御回路から第２の直
流電圧を供給され、入力されるデータに基いて電圧制御
回路から第２の直流電圧を供給されるプリンタ機構部を
制御して印字動作を行なわせるとともにプリンタ機構部
の印字動作が停止した後リセット信号を出力する制御部
本体と、データ入力検出手段によるデータ入力の検出に
応動して電圧制御回路に第２の直流電圧を出力する制御
動作を行なわせ、かつ制御部本体からのリセット信号に
応動して電圧制御回路に第２の直流電圧の出力を停止さ
せる制卸動作を行なわせる手段とを設けたものである。

［作用］このような構成の本発明においては外部からデータが入
力されたりあるいはキーボードからデータが入力されて
いる場合には電圧制御回路が動作して制御部本体やこの
制御部本体によってｆｆ１ｌｌ　Ｉｌｌされるプリンタ
機構部に第２の直流電圧が供給され続け、また制御部本
体に対するデータの入力が停止されてプリンタ機構の印
字動作が停止した後は電圧制御回路の電圧制御動作を停
止させて第２の直流電圧の出力を停止させるようにして
いる。

［実施例１以下、この発明の実施例を図面を参照して説明する。

第１図において１は直流１ｍとしてのバッテリーで、こ
のバッテリー１に電源スィッチ２を介し、さらにダイオ
ード３を介して第１の直流電圧Ｖｃｌを出力するととも
に電圧制御回路４を介して第２の直流電圧ＶＣ２を出力
している。

前記第１の直流電圧Ｖｃ１は外部からデータを取込むセ
ントロニクス・パラレル・インク−フェース５、ラッチ
回路６．７．８、ＳＲフリップ７０ツブ９、ＪＫフリッ
プフＯツブ１０、ＲＡＭ（ランダム・アクセス・メモリ
）１１などに供給されている。

前記第２の直流電圧ＶＣ２は制御部本体を構成するＣＰ
Ｕ　（中央処理装置）１２、リセット回路１３、Ｉ１０
ボート１４．１５及びプリンタ機構部を構成するフィー
ドモータドライバ１６、キャリアモータドライバ１７、
ヘッドドライバ１８などに供給されている。

前記電圧制御回路４はダーリントン接続された第１、第
２のトランジスタ１つ、２０とこの各トランジスタ１９
．２０を制御する第３のトランジスタ２１からなり、前
記第３のトランジスタ２１を前記第２のトランジスタ２
０のベースと接地との間に接続している。前記第２のト
ランジスタ２０のコレクタ・ベース間には抵抗２２が接
続されている。そしてこの電圧制御回路４は第１のトラ
ンジスタ１９のコレクタに前記バッテリー　１からの電
圧が供給され、そのエミッタから第２の直流電圧ＶＣ２
を出力している。前記第３のトランジスタ２１０ベース
は抵抗２３．２４を直列に介して前記第１の直流電圧Ｖ
ＣＩの端子に接続されている。前記抵抗２３．２４の接
続点は前記ＪＫフリップフロップ１０のＱ出力端子に接
続されている。

前記ラッチ回路６は前記インターフェース５からデータ
を取込んでラッチし、そのラッチしたデータを前記ＣＰ
Ｕ１２に制御されてデータバスに出力する。前記ラッチ
回路７は前記ＣＰＵ１２に制御されてデータバスから信
号を受取ってラッチし、そのラッチした信号を前記イン
ターフェース５に出力している。前記ラッチ回路８は前
記ＣＰＵ１２に制御されてＬＦ主キー５、ＦＦキー２６
からのキー信号をラッチし、そのラッチしたキー信号を
データバスに出力する。前記ＳＲフリップフロップ９は
前記インターフェース５からのス１へローブ信号ＳＴＢ
によってセットａ作され、前記ラッチ回路７からのリセ
ット信号によってリセットされるようになっている。前
記ＪＫフリップフロツプ１０は外部からのデータ入力又
はキーボードからのデータ入力を検出する手段を（ａ成
するもので、前記ＳＲフリップフロップ９のＱ出力端子
からの信号及び前記各キー２５．２Ｇからの信用をオア
ゲート２７を介して取込み、セット動作する。このＪＫ
フリップフロップ１０は前記ＣＰＵ１２によりＩ１０ボ
ー１〜１４を介してリセット制御される。

１１Ｆｊ記ＳＲフリツプフロツプ９のこ出力端子からの
信号はまた、ビジィ信号ＢＵＳＹ、アック信号ＡＣＫと
なって前記インターフェース５に供給されている。なお
、前記インターフェース５に供給されるアック信号ＡＣ
Ｋは遅延回路２８によって所定時間遅延されるようにな
っている。

前記リセット回路１３は第２の直流電圧Ｖｃ２の立上が
りを検出して動作し、前記ＣＰＵ１２に電源の立上がり
を指示する信号を供給している。

前記ＣＰＵ１２は前記Ｉ１０ボート１４を介してデータ
バスからデータを受取り、そのデータを処理して前記Ｒ
ＡＭ１１を制御するとともに、前記Ｉ１０ボート１５を
介して前記フィードモータドライバ１６、キャリアモー
タドライバ１７、ヘッドドライバ１８をそれぞれυ制御
する。前記フィードモータドライバ１６はペーパフィー
ドモータ２９を駆動し、前記キャリアモータドライバ１
７はキャリアモータ３０を駆動し、かつ前記ヘッドドラ
イバ１８は印字ヘッド３１を駆動する。

次にこの発明の動作について第２図を参照して説明する
。

今、インターフェース５からラッチ回路６に第２図の（
ａ）に示すデータが出力されると、そのインターフェー
ス５からは第２図の（ｂ）に示すタイミングでストロー
ブ信号ＳＴＢが出力される。

そしてこのストローブ信号ＳＴＢの立下がりでＳＲフリ
ップフロップ９がセット動作し、そのご出力端子から第
２図の（Ｃ）に示す信号を出力する。

しかして、ＪＫフリップフロップ１０がセット動作し、
そのＱ出力端子から第２図の（ｅ）に示すハイレベル信
号が出力されるとともにそのｄ出力端子から第２図の（
ｆ）に示すローレベル信号が出力される。モしてＪＫフ
リップフロップ１０のこ出力端子からの出力がローレベ
ルとなることによって電圧制御回路４の第３のトランジ
スタ２１がオフ動作し、これによって第１、第２のトラ
ンジスタ１９．２０がオン動作して第２図の（ｈに示す
ように第２の直流電圧ＶＣ２が立上がる。

これによってリセット回路１３が動作し、そのリセット
回路１３から第２図の（ｉ）に示すような短時間ハイレ
ベルとなる信号が出力されＣＰｔＪ　１２に供給される
。そしてＣＰＵ１２は第２図の〈」）に示すようにこの
信号が再びローレベルとなるタイミングで動作を開始し
、ラッチ回路６及びＩ１０ボート１４を制御してデータ
を取込みＲＡＭ１１を使用してデータを印字用に処理す
る。

またＣＰＵ１２はラッチ回路６からデータを受取るとラ
ッチ回路７を介してＳＲフリップフロップ９に第２図の
（ｄ＞に示すようなリセット信号を供給してリセットさ
せ、次のデータ入力に侍医させる。そしてＣＰＬＪ１２
は印字条件が整一ったときＩ　／　Ｏボート１５を介し
てフィードモータドライバ１６、キャリアモータドライ
バ１７、ヘッドドライバ１８を制御し、ペーパフィード
モータ２９、キャリアモータ３ｏ及び印字ヘッド３１を
駆動して印字を行なわせる。また、印字条件が整わなか
）　ったときにはＲＡＭ１１にデータや現在のヘッド位
置やその他の情報をＲＡＭ１１に格納しておく。

また、ＣＰＵ１２は印字動作が終了して次のデータ入力
が予め設定された一定時間Ｔ１にわたって無かったとき
には今までの中途処理情報をＲＡＭ１１に格納させた後
Ｉ１０ボート１４を介して第２図の（Ｑ）に示すように
ＪＫフリップフロップ１０にリセット信号を供給する。

これによりＪＫフリップフロップ１０がリセット動作さ
れ、そのご出力端子からの信号が第２図の（ｆ）に示す
ようにハイレベルに立上がり、またそのＱ出力端子から
の信号が第２図の（ｅ）に示すようにローレベルに立下
がる。そしてＪＫフリップフロップ１０のｄ出力端子か
らの信号がハイレベルとなることによって電圧制御回路
４の第３のトランジスタ２１がオン動作し、これによっ
て第１、第２のトランジスタ１９．２０がオフとなって
第２の直流電圧ＶＣ２の出力が停止される。

こうしてＣＰＵ１２、リセット回路１３、Ｉ１０ボート
１４．１５、各ドライバ１６．１７．１８などへの電源
の供給が停止されるようになる。

なお、前記においてはインターフェース５を介して外部
からデータが入力される場合について述べたがデータの
入力はキーボードのＬＦ主キー５、ＦＦキー２６からも
有り、この各キー２５．２６からキー人力があったとき
にはそのデータがラッチ回路８を介してＣＰＵ１２に取
込まれる。またこのキー人力によってもＪＫフリップフ
ロップ１０はセット動作されることになる。従って、前
述したデータ入力時と同様に第２の直流電圧ＶＯ２の立
ち上げ制御ができるものである。

このようにインターフェース５を介して外部からデータ
を取込んだときやキーボードの各キー２５．２６からキ
ー人力を取込んだときに第２の直流電圧ＶＣ２を立ち上
げ、それによってＣＰＵ　１２、リセット回路１３、ｒ
　、’　ｏボート１４．１５、各ドライバ１６．１７．
１８などへの電源の供、袷を開始してデータ処理及び印
字動作を１１なわせ、一定時間Ｔ１以上にわたって次の
データ入力がなかったときには第２の直流電圧ＶＣ２の
出力を停止させてＣＰＵ１２を始めリセット回路１３、
Ｉ／／○ボート１４．１５、各ドライバ１６．１７．１
８などへのＩＩＩ！の供給を停止させるようにしている
ので、印字動作を行なわないときにおける無駄な消費電
力を無くし、それによって低消費電力化を図ることがで
きる。従って、プリンタをバッテリーで駆動するものに
おいては極めてすぐれた効果が得られるものである。し
かもデータの入力があったときにそれを検出して直ちに
第２の直流電圧ＶＣ２を立ち上げてＣＰＵ１２の動作を
直ちに開始させ、それによりＣＰＵ１２はＲＡＭ１１に
退避していたデータを読み出して印字動作を開始するの
で、印字動作をスムーズに立ち上げることができ、支障
は生じない。

［発明の効果コ以上詳述したようにこの発明によれば低消費電力化を図
ることができ、しかも印字動作をスムーズに立ち上げる
ことができて印字動作に支障を来たすことがないプリン
タを提供できるものである。

【図面の簡単な説明】

第１図はこの発明の実施例を示す回路構成図、第２図は
同実施例の各部の動作波形図である。１・・・バッテリー、４・・・電圧制御回路、５・・・
セントロニクス・パラレル・インターフェース、１０・
・・ＪＫフリップフロップ、１２・・・ｃｐｕ　＜中央
処理装置）、１６・・・フィードモータドライバ、１７
・・・キャリアモータドライバ、１８・・・ヘッドドラ
イバ。

Claims

【特許請求の範囲】

第１の直流電圧を出力する直流電源と、この直流電源の
直流電圧を供給されて第２の直流電圧を出力する電圧制
御回路と、前記直流電源から第１の直流電圧が供給され
、外部からのデータ入力又はキーボードからのデータ入
力を検出する手段と、前記電圧制御回路から第２の直流
電圧を供給され、入力されるデータに基いて前記電圧制
御回路から第２の直流電圧を供給されるプリンタ機構部
を制御して印字動作を行なわせるとともに前記プリンタ
機構部の印字動作が停止した後リセット信号を出力する
制御部本体と、前記データ入力検出手段によるデータ入
力の検出に応動して前記電圧制御回路に第２の直流電圧
を出力する制御動作を行なわせ、かつ前記制御部本体か
らのリセット信号に応動して前記電圧制御回路に第２の
直流電圧の出力を停止させる制御動作を行なわせる手段
とを設けたことを特徴とするプリンタ。