JP3257744B2 - 情報処理機の電源制御方法及び装置 - Google Patents
情報処理機の電源制御方法及び装置Info
- Publication number
- JP3257744B2 JP3257744B2 JP08565394A JP8565394A JP3257744B2 JP 3257744 B2 JP3257744 B2 JP 3257744B2 JP 08565394 A JP08565394 A JP 08565394A JP 8565394 A JP8565394 A JP 8565394A JP 3257744 B2 JP3257744 B2 JP 3257744B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- converter
- voltage
- printer
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えばプリンタを搭載
したノートブック型のパーソナルコンピュータ（以下、
パソコンと記述する）等の情報処理機の電源を制御する
ために用いる情報処理機の電源制御方法及び装置に関す
る。
したノートブック型のパーソナルコンピュータ（以下、
パソコンと記述する）等の情報処理機の電源を制御する
ために用いる情報処理機の電源制御方法及び装置に関す
る。
【０００２】
【従来の技術】従来の情報処理機、特にプリンタを搭載
したノートブック型のパソコンにおいては、少なくとも
ＡＣ（交流）電源と電池の２種類の電源に対応する必要
がある。この電池に高速充電を行うためには、電池電圧
（約６Ｖ）に対して２倍の電圧で充電する必要があるの
で、約１０ＶのＡＣアダプタ出力が設定されている。
したノートブック型のパソコンにおいては、少なくとも
ＡＣ（交流）電源と電池の２種類の電源に対応する必要
がある。この電池に高速充電を行うためには、電池電圧
（約６Ｖ）に対して２倍の電圧で充電する必要があるの
で、約１０ＶのＡＣアダプタ出力が設定されている。
【０００３】一方、搭載されるプリンタの駆動電源は、
実装スペースが限られているために、小型で高出力及び
高安定性が要求されている。そのため、従来のパソコン
では、前記２種類の電源に対してスイッチング動作を行
い、プリンタの駆動電源を安定させるＤＣ／ＤＣコンバ
ータを用いていた。
実装スペースが限られているために、小型で高出力及び
高安定性が要求されている。そのため、従来のパソコン
では、前記２種類の電源に対してスイッチング動作を行
い、プリンタの駆動電源を安定させるＤＣ／ＤＣコンバ
ータを用いていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来装置にあっては、かけ離れた２種類の電源の入力
に対して１つのＤＣ／ＤＣコンバータの出力をプリンタ
の駆動電源とした場合、電源効率を最適状態に設定する
ことが困難である。つまり、電池駆動のための高効率化
と、ＡＣアダプタ使用時の効率の低下及び発熱という問
題が生じる。そのため、情報処理機内が昇温する問題
や、システムを長時間駆動させるための電池の容量が増
加する問題があった。
た従来装置にあっては、かけ離れた２種類の電源の入力
に対して１つのＤＣ／ＤＣコンバータの出力をプリンタ
の駆動電源とした場合、電源効率を最適状態に設定する
ことが困難である。つまり、電池駆動のための高効率化
と、ＡＣアダプタ使用時の効率の低下及び発熱という問
題が生じる。そのため、情報処理機内が昇温する問題
や、システムを長時間駆動させるための電池の容量が増
加する問題があった。
【０００５】現在の汎用トランジスタは、２０Ｖゲート
耐圧が主流であり、電池駆動時においては、入力電圧が
低いためスイッチングトランジスタの飽和電圧が大きく
なり、コイルにエネルギーを充電することができず、瞬
間的な負荷を必要とするプリンタのモータ負荷に対して
所定電圧を維持することができないという問題があっ
た。
耐圧が主流であり、電池駆動時においては、入力電圧が
低いためスイッチングトランジスタの飽和電圧が大きく
なり、コイルにエネルギーを充電することができず、瞬
間的な負荷を必要とするプリンタのモータ負荷に対して
所定電圧を維持することができないという問題があっ
た。
【０００６】そこで、ゲート用の別電源を設けることに
よって前記飽和電圧を低下させる方法や、５Ｖ駆動用の
割高なトランジスタを使用することによって、上述した
問題を解消してきたが、コストの上昇を招いている。
よって前記飽和電圧を低下させる方法や、５Ｖ駆動用の
割高なトランジスタを使用することによって、上述した
問題を解消してきたが、コストの上昇を招いている。
【０００７】本発明は上述した従来の技術の有するこの
ような問題点に鑑みてなされたものであり、その目的と
するところは、コストの上昇を招くことなく、消費電力
の低減を図ることができる情報処理方法及び装置を提供
しようとするものである。
ような問題点に鑑みてなされたものであり、その目的と
するところは、コストの上昇を招くことなく、消費電力
の低減を図ることができる情報処理方法及び装置を提供
しようとするものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明の情報処理方法は、ＤＣ／ＤＣコンバータの動
作開始時は、該ＤＣ／ＤＣコンバータ内にあるスイッチ
ングトランジスタのゲート駆動電源を前記ＤＣ／ＤＣコ
ンバータに供給する供給電源とし、前記ＤＣ／ＤＣコン
バータの出力電圧が前記供給電源の電圧より高い場合
は、該ＤＣ／ＤＣコンバータの出力を前記ゲート駆動電
源とすることを特徴とするものである。
に本発明の情報処理方法は、ＤＣ／ＤＣコンバータの動
作開始時は、該ＤＣ／ＤＣコンバータ内にあるスイッチ
ングトランジスタのゲート駆動電源を前記ＤＣ／ＤＣコ
ンバータに供給する供給電源とし、前記ＤＣ／ＤＣコン
バータの出力電圧が前記供給電源の電圧より高い場合
は、該ＤＣ／ＤＣコンバータの出力を前記ゲート駆動電
源とすることを特徴とするものである。
【０００９】また、同じ目的を達成するために本発明の
情報処理装置は、内部にスイッチングトランジスタを有
するＤＣ／ＤＣコンバータと、該ＤＣ／ＤＣコンバータ
に供給する電源とを具備し、前記ＤＣ／ＤＣコンバータ
の動作開始時は、前記スイッチングトランジスタのゲー
ト駆動電源を前記ＤＣ／ＤＣコンバータに供給する供給
電源とし、前記ＤＣ／ＤＣコンバータの出力電圧が前記
供給電源の電圧より高い場合は、該ＤＣ／ＤＣコンバー
タの出力を前記ゲート駆動電源とすることを特徴とする
ものである。
情報処理装置は、内部にスイッチングトランジスタを有
するＤＣ／ＤＣコンバータと、該ＤＣ／ＤＣコンバータ
に供給する電源とを具備し、前記ＤＣ／ＤＣコンバータ
の動作開始時は、前記スイッチングトランジスタのゲー
ト駆動電源を前記ＤＣ／ＤＣコンバータに供給する供給
電源とし、前記ＤＣ／ＤＣコンバータの出力電圧が前記
供給電源の電圧より高い場合は、該ＤＣ／ＤＣコンバー
タの出力を前記ゲート駆動電源とすることを特徴とする
ものである。
【００１０】
【作用】本発明の情報処理方法及び装置は、ＤＣ／ＤＣ
コンバータの動作開始時においては、該ＤＣ／ＤＣコン
バータ内にあるスイッチングトランジスタのゲート駆動
電源を前記ＤＣ／ＤＣコンバータに供給する供給電源と
し、前記ＤＣ／ＤＣコンバータの出力電圧が前記供給電
源の電圧より高い場合は、該ＤＣ／ＤＣコンバータの出
力を前記ゲート駆動電源として供給して、前記スイッチ
ングトランジスタの飽和電圧を低減させる。これによっ
て、コストアップを招くことなく、消費電流を低減する
ことができるものである。
コンバータの動作開始時においては、該ＤＣ／ＤＣコン
バータ内にあるスイッチングトランジスタのゲート駆動
電源を前記ＤＣ／ＤＣコンバータに供給する供給電源と
し、前記ＤＣ／ＤＣコンバータの出力電圧が前記供給電
源の電圧より高い場合は、該ＤＣ／ＤＣコンバータの出
力を前記ゲート駆動電源として供給して、前記スイッチ
ングトランジスタの飽和電圧を低減させる。これによっ
て、コストアップを招くことなく、消費電流を低減する
ことができるものである。
【００１１】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。
る。
【００１２】（第１実施例）まず、本発明の第１実施例
を図１乃至図１０に基づき説明する。図１は、本発明の
第１実施例に係わる情報処理装置としてのパーソナルコ
ンピュータ（以下、パソコンと記述する）の構成を示す
斜視図であり、同図中、１はパソコンで、該パソコン１
は、パソコン本体２と上カバー３とを有している。
を図１乃至図１０に基づき説明する。図１は、本発明の
第１実施例に係わる情報処理装置としてのパーソナルコ
ンピュータ（以下、パソコンと記述する）の構成を示す
斜視図であり、同図中、１はパソコンで、該パソコン１
は、パソコン本体２と上カバー３とを有している。
【００１３】パソコン本体２には、キーボード４、プリ
ンタ部５及びプリンタ操作スイッチ６が設けられてい
る。キーボード４は、パソコン本体２の前後方向略中間
部より前側上面に配設され、各種の情報を入力するため
の多数のキー４ａを備えている。キーボード４は、パソ
コン本体２の前後方向略中間部両側部に設けられたヒン
ジ７を介して上下方向に回動可能に装着されている。
ンタ部５及びプリンタ操作スイッチ６が設けられてい
る。キーボード４は、パソコン本体２の前後方向略中間
部より前側上面に配設され、各種の情報を入力するため
の多数のキー４ａを備えている。キーボード４は、パソ
コン本体２の前後方向略中間部両側部に設けられたヒン
ジ７を介して上下方向に回動可能に装着されている。
【００１４】プリンタ部５は、パソコン本体２の前後方
向略中間部より後側内部に配設され、例えばインクジェ
ット方式の記録ヘッドを用いたプリンタユニット（図３
を用いて後述する）を備えている。また、プリンタ部５
は、操作者が開閉可能な開口部（図示省略）を備え、前
記記録ヘッドを必要に応じて交換できるようになってい
る。プリンタ部５により情報が記録紙８に印字記録され
るもので、該記録紙８は、パソコン本体２の前後方向略
中間部上面に設けられたスリット状の給紙口９から挿入
され、パソコン本体２内を貫通する搬送路内を搬送され
て、パソコン本体２の後端部の排紙口（図示省略）から
排出される。プリンタ部５は、プリンタ操作スイッチ６
により操作される。
向略中間部より後側内部に配設され、例えばインクジェ
ット方式の記録ヘッドを用いたプリンタユニット（図３
を用いて後述する）を備えている。また、プリンタ部５
は、操作者が開閉可能な開口部（図示省略）を備え、前
記記録ヘッドを必要に応じて交換できるようになってい
る。プリンタ部５により情報が記録紙８に印字記録され
るもので、該記録紙８は、パソコン本体２の前後方向略
中間部上面に設けられたスリット状の給紙口９から挿入
され、パソコン本体２内を貫通する搬送路内を搬送され
て、パソコン本体２の後端部の排紙口（図示省略）から
排出される。プリンタ部５は、プリンタ操作スイッチ６
により操作される。
【００１５】上カバー３の裏面には、各種の情報を画面
１０ａに表示する表示部１０が設けられている。この表
示部１０の表示素子としては、薄く構成できることか
ら、例えば液晶表示素子が用いられる。上カバー３は、
パソコン本体２の後端両側部にヒンジ１１を介して上下
方向に回動可能に装着されている。これにより上カバー
３は、本パソコン１の使用時には表示部１０の画面１０
ａが見易くなる位置まで図１に示すように回動起立状態
に開けられ、また、本パソコン１の不使用時には閉じら
れてパソコン本体２の上面全体を覆うカバーとして機能
する。
１０ａに表示する表示部１０が設けられている。この表
示部１０の表示素子としては、薄く構成できることか
ら、例えば液晶表示素子が用いられる。上カバー３は、
パソコン本体２の後端両側部にヒンジ１１を介して上下
方向に回動可能に装着されている。これにより上カバー
３は、本パソコン１の使用時には表示部１０の画面１０
ａが見易くなる位置まで図１に示すように回動起立状態
に開けられ、また、本パソコン１の不使用時には閉じら
れてパソコン本体２の上面全体を覆うカバーとして機能
する。
【００１６】記録紙８の搬送路は、キーボード４の下部
に位置して設けられており、このため、記録紙８をセッ
トした状態でもキーボード４、表示部１０及びプリンタ
操作スイッチ６を用いた種々の操作が可能になってい
る。
に位置して設けられており、このため、記録紙８をセッ
トした状態でもキーボード４、表示部１０及びプリンタ
操作スイッチ６を用いた種々の操作が可能になってい
る。
【００１７】図２は、図１に示すパソコン１を構成する
パソコン本体（ホストコンピュータ）２と、プリンタ部
５の構成を示すブロック図である。
パソコン本体（ホストコンピュータ）２と、プリンタ部
５の構成を示すブロック図である。
【００１８】まず、パソコン本体２においては、その主
制御を司る中央処理装置（以下、ＣＰＵと記述する）１
２及びその基本的な制御を指示する読み出し専用メモリ
（以下、ＢＩＯＳ ＲＯＭと記述する）１３を有してい
る。そして、外部記憶装置であるフロッピーディスク
（以下、ＦＤＤと記述する）１４やハードディスク（以
下、ＨＤＤと記述する）１５からフロッピーディスクコ
ントローラ（以下、ＦＤＣと記述する）１６やハードデ
ィスクコントローラ（以下、ＨＤＣと記述する）１７を
経由してアプリケーションプログラムを読み出し、シス
テムメモリ（以下、ＲＡＭと記述する）１８を利用して
プログラムの実行を行う。この時、画面の表示方法とし
ては、ＬＣＤコントローラ（以下、ＬＣＤＣと記述す
る）１９を使って液晶表示器（以下、ＬＣＤと記述す
る）２０にキャラクタ等の表示を行い、また、キーボー
ド（以下、ＫＢと記述する）２１（図１においては４）
からのキー入力は、キーボードコントローラ（以下、Ｋ
ＢＣと記述する）２２を経由して行う。更に、リアルタ
イムクロック（以下、ＲＴＣと記述する）２３は、現時
点の経過時間を示すもので、本システム全体の電源が切
られた状態においても専用バッテリーにより動作する。
制御を司る中央処理装置（以下、ＣＰＵと記述する）１
２及びその基本的な制御を指示する読み出し専用メモリ
（以下、ＢＩＯＳ ＲＯＭと記述する）１３を有してい
る。そして、外部記憶装置であるフロッピーディスク
（以下、ＦＤＤと記述する）１４やハードディスク（以
下、ＨＤＤと記述する）１５からフロッピーディスクコ
ントローラ（以下、ＦＤＣと記述する）１６やハードデ
ィスクコントローラ（以下、ＨＤＣと記述する）１７を
経由してアプリケーションプログラムを読み出し、シス
テムメモリ（以下、ＲＡＭと記述する）１８を利用して
プログラムの実行を行う。この時、画面の表示方法とし
ては、ＬＣＤコントローラ（以下、ＬＣＤＣと記述す
る）１９を使って液晶表示器（以下、ＬＣＤと記述す
る）２０にキャラクタ等の表示を行い、また、キーボー
ド（以下、ＫＢと記述する）２１（図１においては４）
からのキー入力は、キーボードコントローラ（以下、Ｋ
ＢＣと記述する）２２を経由して行う。更に、リアルタ
イムクロック（以下、ＲＴＣと記述する）２３は、現時
点の経過時間を示すもので、本システム全体の電源が切
られた状態においても専用バッテリーにより動作する。
【００１９】ＤＭＡコントローラ（以下、ＤＭＡＣと記
述する）２４は、メモリ〜メモリ間、メモリ〜Ｉ／Ｏ
（入出力部）間において高速にデータの転送を行うため
に、ＣＰＵ１２の介在なしでデータの転送を行う。割り
込みコントローラ（以下、ＩＲＱＣと記述する）２５
は、各Ｉ／Ｏからの割り込みを受け付け、予め設定され
た優先順位に従って処理を行う。タイマ（以下、ＴＩＭ
ＥＲと記述する）２６は、数チャンネルのフリーランニ
ングタイマを持ち、種々の時間管理を行う。その他に、
外部に繋がるシリアルインターフェイス（以下、ＳＩＯ
と記述する）２７や、ユーザに動作状況を伝える発行ダ
イオード（以下、ＬＥＤと記述する）２８を有してい
る。
述する）２４は、メモリ〜メモリ間、メモリ〜Ｉ／Ｏ
（入出力部）間において高速にデータの転送を行うため
に、ＣＰＵ１２の介在なしでデータの転送を行う。割り
込みコントローラ（以下、ＩＲＱＣと記述する）２５
は、各Ｉ／Ｏからの割り込みを受け付け、予め設定され
た優先順位に従って処理を行う。タイマ（以下、ＴＩＭ
ＥＲと記述する）２６は、数チャンネルのフリーランニ
ングタイマを持ち、種々の時間管理を行う。その他に、
外部に繋がるシリアルインターフェイス（以下、ＳＩＯ
と記述する）２７や、ユーザに動作状況を伝える発行ダ
イオード（以下、ＬＥＤと記述する）２８を有してい
る。
【００２０】更に、ホストパワーマネージメント部（以
下、ホストＰＭ部と記述する）２９、リフレッシュコン
トローラ３０及びチャージ回路３１を有している。ホス
トＰＭ部２９は、蛍光表示器（以下、ＥＬと記述する）
３２のインバータ回路のＯＮ−ＯＦＦ、ＦＤＤ１４への
電源供給、ＨＤＤ１５への電源供給、プリンタ部５のオ
ン−オフ、ＲＡＭ１８及び読み書き可能メモリであるビ
デオラム（以下、ＶＲＡＭと記述する）３３以外のデバ
イスへの電源供給の各時間の制御や、ＣＰＵ１２等のク
ロック（ＣＬＯＣＫ）制御、サスペンド／リジューム時
の電源制御手順等を制御するものである。リフレッシュ
コントローラ３０は、ホストＰＭ部２９の指示信号によ
りＲＡＭ１８及びＶＲＡＭ３３をサスペンド時とＣＰＵ
−ＣＬＯＣＫ動作時とで切り換えて、リフレッシュ（Ｒ
ｅｆｒｅｓｈ）するものである。チャージ回路３１は、
２次電池３５をチャージしながらパソコン本体２側も駆
動可能とするものである。
下、ホストＰＭ部と記述する）２９、リフレッシュコン
トローラ３０及びチャージ回路３１を有している。ホス
トＰＭ部２９は、蛍光表示器（以下、ＥＬと記述する）
３２のインバータ回路のＯＮ−ＯＦＦ、ＦＤＤ１４への
電源供給、ＨＤＤ１５への電源供給、プリンタ部５のオ
ン−オフ、ＲＡＭ１８及び読み書き可能メモリであるビ
デオラム（以下、ＶＲＡＭと記述する）３３以外のデバ
イスへの電源供給の各時間の制御や、ＣＰＵ１２等のク
ロック（ＣＬＯＣＫ）制御、サスペンド／リジューム時
の電源制御手順等を制御するものである。リフレッシュ
コントローラ３０は、ホストＰＭ部２９の指示信号によ
りＲＡＭ１８及びＶＲＡＭ３３をサスペンド時とＣＰＵ
−ＣＬＯＣＫ動作時とで切り換えて、リフレッシュ（Ｒ
ｅｆｒｅｓｈ）するものである。チャージ回路３１は、
２次電池３５をチャージしながらパソコン本体２側も駆
動可能とするものである。
【００２１】プリンタ部５は、パソコン本体２に対して
パラレルインターフェイスで繋がっていて、そのＩ／Ｏ
ポート（ＰＩＯ／ＩＯ）のレジスタレベルでデータの送
受信を行う。
パラレルインターフェイスで繋がっていて、そのＩ／Ｏ
ポート（ＰＩＯ／ＩＯ）のレジスタレベルでデータの送
受信を行う。
【００２２】本システムの電源系は、外部から供給され
るＡＣアダプタ３４と、例えばニッカド電池等の充電可
能な２次電池３５とからなり、それぞれの電源は、ＤＣ
／ＤＣコンバータよりなる電源回路３６に供給される。
この電源回路３６は、本システム本体により制御され、
本システムのロジック（ＬＯＧＩＣ）電源である５Ｖ及
びプリンタ用電源を発生している。
るＡＣアダプタ３４と、例えばニッカド電池等の充電可
能な２次電池３５とからなり、それぞれの電源は、ＤＣ
／ＤＣコンバータよりなる電源回路３６に供給される。
この電源回路３６は、本システム本体により制御され、
本システムのロジック（ＬＯＧＩＣ）電源である５Ｖ及
びプリンタ用電源を発生している。
【００２３】図３は、プリンタ部５のプリンタユニット
の構成を示す斜視図である。同図において、５０１は印
字用のインクを収納したインクタンク、５０２は記録紙
８に情報を記録する記録ヘッドで、これは６４ドットで
構成されている。記録紙８はプラテンローラ５０３によ
り主走査方向に走査される。５０４はキャリッジで、イ
ンクタンク５０１と記録ヘッド５０２とをプリンタ本体
５０５に取り付けるためのものである。このキャリッジ
５０３はガイド５０６にガイドされて副走査方向に走査
される。更に詳述するとキャリッジ５０３は、そのネジ
孔がリードスクリュウ５０７の螺旋溝５０８に螺合す
る。このリードスクリュウ５０７は、キャリッジモータ
（ＣＭ）５０９の正逆回転に連動して、駆動力伝達ギア
５１０、５１１を介して回転し、該回転に伴ってキャリ
ッジ５０３が矢印Ａ、Ｂ方向に往復移動する。
の構成を示す斜視図である。同図において、５０１は印
字用のインクを収納したインクタンク、５０２は記録紙
８に情報を記録する記録ヘッドで、これは６４ドットで
構成されている。記録紙８はプラテンローラ５０３によ
り主走査方向に走査される。５０４はキャリッジで、イ
ンクタンク５０１と記録ヘッド５０２とをプリンタ本体
５０５に取り付けるためのものである。このキャリッジ
５０３はガイド５０６にガイドされて副走査方向に走査
される。更に詳述するとキャリッジ５０３は、そのネジ
孔がリードスクリュウ５０７の螺旋溝５０８に螺合す
る。このリードスクリュウ５０７は、キャリッジモータ
（ＣＭ）５０９の正逆回転に連動して、駆動力伝達ギア
５１０、５１１を介して回転し、該回転に伴ってキャリ
ッジ５０３が矢印Ａ、Ｂ方向に往復移動する。
【００２４】５１２は紙押圧板で、キャリッジ５０３の
移動方向に亘って記録紙８をプラテンローラ５０３に押
圧するものである。５１３、５１４はフォトインタラプ
タで、キャリッジ５０３の存在位置を確認するためのホ
ームポジション（ＨＰ）検出手段であり、キャリッジモ
ータ５０９の回転方向の切り換え等を制御するために用
いるものである。５１５は記録ヘッド５０２の前面を覆
うキャップ（図示省略）を支持するキャップ支持部材、
５１６は前記キャップ内を吸引する吸引手段であり、前
記キャップ内の開口部５１７を介して記録ヘッド５０２
のインク吸引動作（吸引回復）を行うものである。
移動方向に亘って記録紙８をプラテンローラ５０３に押
圧するものである。５１３、５１４はフォトインタラプ
タで、キャリッジ５０３の存在位置を確認するためのホ
ームポジション（ＨＰ）検出手段であり、キャリッジモ
ータ５０９の回転方向の切り換え等を制御するために用
いるものである。５１５は記録ヘッド５０２の前面を覆
うキャップ（図示省略）を支持するキャップ支持部材、
５１６は前記キャップ内を吸引する吸引手段であり、前
記キャップ内の開口部５１７を介して記録ヘッド５０２
のインク吸引動作（吸引回復）を行うものである。
【００２５】５１８はクリーニングブレード、５１９は
このクリーニングブレード５１８を前後方向に移動可能
とする部材で、これらは本体支持板５２０に支持されて
いる。５２１は前記吸引回復の吸引動作を開始するため
のレバーで、キャリッジ５０３と係合するカムの移動に
伴って動き、キャリッジモータ５０９の駆動力がクラッ
チ切り換え機構等の公知の動力伝達切り換え手段を介し
て伝達されて移動制御される。
このクリーニングブレード５１８を前後方向に移動可能
とする部材で、これらは本体支持板５２０に支持されて
いる。５２１は前記吸引回復の吸引動作を開始するため
のレバーで、キャリッジ５０３と係合するカムの移動に
伴って動き、キャリッジモータ５０９の駆動力がクラッ
チ切り換え機構等の公知の動力伝達切り換え手段を介し
て伝達されて移動制御される。
【００２６】図４は、プリンタ部５の制御系の構成を示
すブロック図であり、同図においてＣＰＵ−Ｐ４０は、
プリンタ部５の主制御部をなすマイクロプロセッサ形態
の中央処理装置で、パソコン本体２側から送られるプリ
ンタコマンドやデータに基づいて所望の処理を実行す
る。ＲＯＭ−Ｐ４１は、ＣＰＵ−Ｐ４０が実行する記録
制御手順に対応したプリンタ制御プログラム、印字フォ
ント（ＣＧ）及びその他の固定データを格納する読み出
し専用メモリである。ＲＡＭ−Ｐ４２は、レジスタとし
て用いるワーク領域、１ライン分の印字データを格納す
るためのラインバッファ、ドットに再展開されたドット
展開バッファ及びパラレルインターフェース（Ｉ／Ｆ）
からの受信バッファ等の領域を有する読み書き可能メモ
リである。
すブロック図であり、同図においてＣＰＵ−Ｐ４０は、
プリンタ部５の主制御部をなすマイクロプロセッサ形態
の中央処理装置で、パソコン本体２側から送られるプリ
ンタコマンドやデータに基づいて所望の処理を実行す
る。ＲＯＭ−Ｐ４１は、ＣＰＵ−Ｐ４０が実行する記録
制御手順に対応したプリンタ制御プログラム、印字フォ
ント（ＣＧ）及びその他の固定データを格納する読み出
し専用メモリである。ＲＡＭ−Ｐ４２は、レジスタとし
て用いるワーク領域、１ライン分の印字データを格納す
るためのラインバッファ、ドットに再展開されたドット
展開バッファ及びパラレルインターフェース（Ｉ／Ｆ）
からの受信バッファ等の領域を有する読み書き可能メモ
リである。
【００２７】ＴＩＭＥＲ１−Ｐ４３は、紙送りモータ
（ＦＭ）４４及びヒータ４５等の駆動相時間を得るため
のタイマである。ＲＴＣ−Ｐ４６は、前記吸引回復動作
の経過時間を知るためのコントローラである。複合制御
ユニット４７は、インターフェース（Ｉ／Ｆ）転送制御
ユニット、省電力制御ユニット、ＲＡＭアクセス制御ユ
ニット及びプリンタ制御ユニットを合体させたもので、
ＣＰＵ−Ｐ４０のバス（ＢＵＳ）に接続されている。そ
して、複合制御ユニット４７から出力する各駆動信号に
より、ＦＭ駆動回路４８、ＣＭ駆動回路４９、ヘッドド
ライバ５０及びヒータドライバ５１が駆動制御される。
ＦＭ駆動回路４８は紙送りモータ４４を、ＣＭ駆動回路
４９はキャリッジモータ５０９を、ヘッドドライバ５０
は記録ヘッド５０２を、ヒータドライバ５１はヒータ４
５をそれぞれ駆動するものである。
（ＦＭ）４４及びヒータ４５等の駆動相時間を得るため
のタイマである。ＲＴＣ−Ｐ４６は、前記吸引回復動作
の経過時間を知るためのコントローラである。複合制御
ユニット４７は、インターフェース（Ｉ／Ｆ）転送制御
ユニット、省電力制御ユニット、ＲＡＭアクセス制御ユ
ニット及びプリンタ制御ユニットを合体させたもので、
ＣＰＵ−Ｐ４０のバス（ＢＵＳ）に接続されている。そ
して、複合制御ユニット４７から出力する各駆動信号に
より、ＦＭ駆動回路４８、ＣＭ駆動回路４９、ヘッドド
ライバ５０及びヒータドライバ５１が駆動制御される。
ＦＭ駆動回路４８は紙送りモータ４４を、ＣＭ駆動回路
４９はキャリッジモータ５０９を、ヘッドドライバ５０
は記録ヘッド５０２を、ヒータドライバ５１はヒータ４
５をそれぞれ駆動するものである。
【００２８】尚、本実施例においては、キャリッジモー
タ５０９として、第１〜第４のコイルを有するステッピ
ングモータを用い、第１〜第４の駆動信号ＣＭ１〜ＣＭ
４により前記各コイルに接続されたＣＭ駆動回路４９を
適切にオン／オフすることにより、２相励磁方式にて駆
動する。また、紙送りモータ４４についてもキャリッジ
モータ５０９と同様の構成で、第１〜第４の駆動信号Ｆ
Ｍ１〜ＦＭ４により駆動する。
タ５０９として、第１〜第４のコイルを有するステッピ
ングモータを用い、第１〜第４の駆動信号ＣＭ１〜ＣＭ
４により前記各コイルに接続されたＣＭ駆動回路４９を
適切にオン／オフすることにより、２相励磁方式にて駆
動する。また、紙送りモータ４４についてもキャリッジ
モータ５０９と同様の構成で、第１〜第４の駆動信号Ｆ
Ｍ１〜ＦＭ４により駆動する。
【００２９】省電力制御信号として複合制御ユニット４
７からのＶｃｃ１Ｐ−ｏｆｆ及びＶｃｃ２Ｐ−ｏｆｆ等
の電源コントロール信号を有している。また、複合制御
ユニット４７への入力信号の入力系として、ホームポジ
ションセンサ（フォトインタラプタ５１３、５１４）や
紙挿入センサ等のプリンタセンサ類及び操作パネル５２
等を有している。この内、Ｖｃｃ１Ｐの電源供給は、Ｐ
ｒｉｎｔｅｒ−ｏｆｆ信号のアクティブからインアクテ
ィブの変化のみによって可能となる。また、Ｖｃｃ１Ｐ
−ｏｆｆは、Ｐｒｉｎｔｅｒ−ｏｆｆ信号をプリンタ部
５の駆動状況に合わせて、Ｖｐ−ｏｆｆなる信号を発生
する。このＶｐ−ｏｆｆ信号は、本システムの電源回路
（内部プリンタ電源）３６と、プリンタ駆動回路の電源
ロジックを制御するプリンタパワー制御ユニット５３と
を制御している。
７からのＶｃｃ１Ｐ−ｏｆｆ及びＶｃｃ２Ｐ−ｏｆｆ等
の電源コントロール信号を有している。また、複合制御
ユニット４７への入力信号の入力系として、ホームポジ
ションセンサ（フォトインタラプタ５１３、５１４）や
紙挿入センサ等のプリンタセンサ類及び操作パネル５２
等を有している。この内、Ｖｃｃ１Ｐの電源供給は、Ｐ
ｒｉｎｔｅｒ−ｏｆｆ信号のアクティブからインアクテ
ィブの変化のみによって可能となる。また、Ｖｃｃ１Ｐ
−ｏｆｆは、Ｐｒｉｎｔｅｒ−ｏｆｆ信号をプリンタ部
５の駆動状況に合わせて、Ｖｐ−ｏｆｆなる信号を発生
する。このＶｐ−ｏｆｆ信号は、本システムの電源回路
（内部プリンタ電源）３６と、プリンタ駆動回路の電源
ロジックを制御するプリンタパワー制御ユニット５３と
を制御している。
【００３０】図５は、図１のパソコン１に供給する電源
回路３６の構成を示すブロック図である。電源回路３６
に供給される電源は、１０ｖのＡＣアダプタ３４と、約
６Ｖの電池３５とからなる。ＡＣアダプタ３４と電池３
５のそれぞれからの逆流電流は、逆流防止ダイオード５
４、５５により防止し得る。また、電源回路３６は、主
ＤＣ／ＤＣコンバータ５６、第１プリンタＤＣ／ＤＣコ
ンバータ５７及び第２プリンタＤＣ／ＤＣコンバータ５
８を有している。パソコンロジックに供給する５Ｖの電
源は、主ＤＣ／ＤＣコンバータ５６により安定化されて
いる。
回路３６の構成を示すブロック図である。電源回路３６
に供給される電源は、１０ｖのＡＣアダプタ３４と、約
６Ｖの電池３５とからなる。ＡＣアダプタ３４と電池３
５のそれぞれからの逆流電流は、逆流防止ダイオード５
４、５５により防止し得る。また、電源回路３６は、主
ＤＣ／ＤＣコンバータ５６、第１プリンタＤＣ／ＤＣコ
ンバータ５７及び第２プリンタＤＣ／ＤＣコンバータ５
８を有している。パソコンロジックに供給する５Ｖの電
源は、主ＤＣ／ＤＣコンバータ５６により安定化されて
いる。
【００３１】プリンタ制御パワーユニット５３にある第
１及び第２プリンタＤＣ／ＤＣコンバータ５７、５８
は、パソコン本体２（図１参照）に搭載されているプリ
ンタ部５の安定化電源である。第１プリンタＤＣ／ＤＣ
コンバータ５７は、２５Ｖを出力し、記録ヘッド５０２
の電源として使用される。また、第２プリンタＤＣ／Ｄ
Ｃコンバータ５８は、１５Ｖを出力し、プリンタモータ
（キャリッジモータ５０９及び紙送りモータ４４）の電
源として使用される。トランジスタＱ１６は、復合制御
ユニット４７から出力されるＶｐ−ｏｆｆ信号によって
制御され、プリンタ部５を使用しない時に、電流消費を
抑制するための電源スイッチの役割をする。
１及び第２プリンタＤＣ／ＤＣコンバータ５７、５８
は、パソコン本体２（図１参照）に搭載されているプリ
ンタ部５の安定化電源である。第１プリンタＤＣ／ＤＣ
コンバータ５７は、２５Ｖを出力し、記録ヘッド５０２
の電源として使用される。また、第２プリンタＤＣ／Ｄ
Ｃコンバータ５８は、１５Ｖを出力し、プリンタモータ
（キャリッジモータ５０９及び紙送りモータ４４）の電
源として使用される。トランジスタＱ１６は、復合制御
ユニット４７から出力されるＶｐ−ｏｆｆ信号によって
制御され、プリンタ部５を使用しない時に、電流消費を
抑制するための電源スイッチの役割をする。
【００３２】図６は、第２プリンタＤＣ／ＤＣコンバー
タ５８の内部構成を示すブロック図であり、同図におい
てＲ７０１〜Ｒ７０４は、トランジスタＱ１６、Ｑ７０
１〜Ｑ７０５を制御するための制限抵抗である。Ｄ７０
１はフライバックダイオード、Ｄ７０２、Ｄ７０３は、
Ｑ７０１のゲート電圧を制御する整流用ダイオード、Ｌ
７０１は電気エネルギーを充放電するコイル、Ｃ７０１
は整流用コンデンサ、ＩＣ１は電源制御を行うＰＷＭ方
式のスイッチコントローラである。上述したような各素
子によって、第２プリンタＤＣ／ＤＣコンバータ５８が
構成されている。
タ５８の内部構成を示すブロック図であり、同図におい
てＲ７０１〜Ｒ７０４は、トランジスタＱ１６、Ｑ７０
１〜Ｑ７０５を制御するための制限抵抗である。Ｄ７０
１はフライバックダイオード、Ｄ７０２、Ｄ７０３は、
Ｑ７０１のゲート電圧を制御する整流用ダイオード、Ｌ
７０１は電気エネルギーを充放電するコイル、Ｃ７０１
は整流用コンデンサ、ＩＣ１は電源制御を行うＰＷＭ方
式のスイッチコントローラである。上述したような各素
子によって、第２プリンタＤＣ／ＤＣコンバータ５８が
構成されている。
【００３３】次に、第２プリンタＤＣ／ＤＣコンバータ
５８の動作を説明する。
５８の動作を説明する。
【００３４】パソコン本体２からの印字命令に従って、
複合制御ユニット４７から出力されるＶｐ−ｏｆｆ信号
がハイ（Ｈｉｇｈ）レベルになり、トランジスタＱ１６
がトランジスタＱ７０２を通じてオンし、電圧Ｐ−ＶＢ
Ｌが入力される。該電圧Ｐ−ＶＢＬが入力された時、ス
イッチコントローラＩＣ１はフィードバック信号である
Ｖ−ＳＥＮＳＥ信号に従って、出力電圧Ｖｏｕｔ１を制
御し、スイッチングトランジスタＱ７０３とＱ７０５を
通じて、トランジスタＱ７０１のオン／オフ制御を行
う。そして、コイルＬ７０１に電気エネルギーを充放電
させ、入力負荷変動及び出力負荷変動に依存しない出力
電圧１５Ｖを作り出している。
複合制御ユニット４７から出力されるＶｐ−ｏｆｆ信号
がハイ（Ｈｉｇｈ）レベルになり、トランジスタＱ１６
がトランジスタＱ７０２を通じてオンし、電圧Ｐ−ＶＢ
Ｌが入力される。該電圧Ｐ−ＶＢＬが入力された時、ス
イッチコントローラＩＣ１はフィードバック信号である
Ｖ−ＳＥＮＳＥ信号に従って、出力電圧Ｖｏｕｔ１を制
御し、スイッチングトランジスタＱ７０３とＱ７０５を
通じて、トランジスタＱ７０１のオン／オフ制御を行
う。そして、コイルＬ７０１に電気エネルギーを充放電
させ、入力負荷変動及び出力負荷変動に依存しない出力
電圧１５Ｖを作り出している。
【００３５】ダイオードＤ７０２とＤ７０３は、入出力
の電流の流れを制限し且つトランジスタＱ７０３を通じ
てトランジスタＱ７０１のゲート電圧用の電源を供給す
る役割を行っている。従って、入力電圧が出力電圧より
高い場合、ダイオードＤ７０２からトランジスタＱ７０
１のゲート電圧用の電源が供給され、入力電圧が出力電
圧より低い場合（ダイオードの電圧効果分を含むものと
し、また、ダイオードＤ７０２とＤ７０３の特性は同じ
ものとする）、ダイオードＤ７０３からトランジスタＱ
７０１のゲート電圧用の電源が供給される。
の電流の流れを制限し且つトランジスタＱ７０３を通じ
てトランジスタＱ７０１のゲート電圧用の電源を供給す
る役割を行っている。従って、入力電圧が出力電圧より
高い場合、ダイオードＤ７０２からトランジスタＱ７０
１のゲート電圧用の電源が供給され、入力電圧が出力電
圧より低い場合（ダイオードの電圧効果分を含むものと
し、また、ダイオードＤ７０２とＤ７０３の特性は同じ
ものとする）、ダイオードＤ７０３からトランジスタＱ
７０１のゲート電圧用の電源が供給される。
【００３６】図７は、入力電圧Ｐ−ＶＢＬと、第１及び
第２プリンタＤＣ／ＤＣコンバータ５７、５８の出力電
圧Ｖｏｕｔの波形を示す図である。同図の縦軸は電圧
を、横軸は時間を示す。同図の時間ｔ１において、パソ
コン本体２からの印字命令に従い、複合制御ユニット４
７から出力されるＶｐ−ｏｆｆ信号がハイレベルにな
り、トランジスタＱ７０２を通じてトランジスタＱ１６
がオンし、電圧Ｐ−ＶＢＬが入力される。この時の電圧
は、トランジスタＱ１６のＣ（カソード）−Ｅ（エミッ
タ）間の電圧降下分を差し引いた値（ＶＢＬ）である。
第２プリンタＤＣ／ＤＣコンバータ５７、５８の出力電
圧Ｖｏｕｔの波形を示す図である。同図の縦軸は電圧
を、横軸は時間を示す。同図の時間ｔ１において、パソ
コン本体２からの印字命令に従い、複合制御ユニット４
７から出力されるＶｐ−ｏｆｆ信号がハイレベルにな
り、トランジスタＱ７０２を通じてトランジスタＱ１６
がオンし、電圧Ｐ−ＶＢＬが入力される。この時の電圧
は、トランジスタＱ１６のＣ（カソード）−Ｅ（エミッ
タ）間の電圧降下分を差し引いた値（ＶＢＬ）である。
【００３７】また、スイッチコントローラＩＣ１は時間
ｔ１から動作を開始し、該スイッチコントローラＩＣ１
のソフトスタート機能により、徐々にスイッチング動作
を開始し、時間ｔ２において入力電圧Ｐ−ＶＢＬより出
力電圧Ｖｏｕｔが高くなる。そして、時間ｔ３において
電圧１５Ｖが安定して供給される。
ｔ１から動作を開始し、該スイッチコントローラＩＣ１
のソフトスタート機能により、徐々にスイッチング動作
を開始し、時間ｔ２において入力電圧Ｐ−ＶＢＬより出
力電圧Ｖｏｕｔが高くなる。そして、時間ｔ３において
電圧１５Ｖが安定して供給される。
【００３８】図８は、入力電圧Ｐ−ＶＢＬと、トランジ
スタＱ７０１のゲート用電源Ｐ−ＶＢＬ′の波形を示す
図である。同図の縦軸は電圧を、横軸は時間を示す。入
力電圧Ｐ−ＶＢＬが出力電圧Ｖｏｕｔより高い時間ｔ１
からｔ２にかけては、ダイオードＤ７０２からトランジ
スタＱ７０１のゲート電圧用の電源が供給されている。
この時の電圧は、（Ｐ−ＶＢＬ）−（Ｖｄ７０２）であ
り、Ｖｄ７０２は、ダイオードＤ７０２の電圧降下分で
ある。時間ｔ２において入力電圧Ｐ−ＶＢＬが出力電圧
Ｖｏｕｔと等しくなり、時間ｔ２以降、ダイオードＤ７
０３からトランジスタＱ７０１のゲート用電源Ｐ−ＶＢ
Ｌ′が供給される。この時のトランジスタＱ７０１のゲ
ート用電源Ｐ−ＶＢＬ′は、（Ｖｏｕｔ）−（Ｖｄ７０
３）であり、Ｖｄ７０３はダイオードＤ７０３の電圧降
下分である。
スタＱ７０１のゲート用電源Ｐ−ＶＢＬ′の波形を示す
図である。同図の縦軸は電圧を、横軸は時間を示す。入
力電圧Ｐ−ＶＢＬが出力電圧Ｖｏｕｔより高い時間ｔ１
からｔ２にかけては、ダイオードＤ７０２からトランジ
スタＱ７０１のゲート電圧用の電源が供給されている。
この時の電圧は、（Ｐ−ＶＢＬ）−（Ｖｄ７０２）であ
り、Ｖｄ７０２は、ダイオードＤ７０２の電圧降下分で
ある。時間ｔ２において入力電圧Ｐ−ＶＢＬが出力電圧
Ｖｏｕｔと等しくなり、時間ｔ２以降、ダイオードＤ７
０３からトランジスタＱ７０１のゲート用電源Ｐ−ＶＢ
Ｌ′が供給される。この時のトランジスタＱ７０１のゲ
ート用電源Ｐ−ＶＢＬ′は、（Ｖｏｕｔ）−（Ｖｄ７０
３）であり、Ｖｄ７０３はダイオードＤ７０３の電圧降
下分である。
【００３９】図９は、安価な一般的なパワーＦＥＴ（電
界効果トランジスタ）の特性を示す図である。各素子の
電圧降下を考慮にいれた場合、トランジスタＱ７０１に
加わるゲート電圧は、入力電圧Ｐ−ＶＢＬと比較して約
１Ｖの電圧降下がある。従って、通常、ＡＣアダプタ３
４を使用時には、ゲート用電源Ｐ−ＶＢＬ′は９Ｖにな
る。トランジスタＱ７０１の最大電流を３Ａとした場合
でも特に問題なく使用できる。しかしながら、電池駆動
時を考えた場合、入力電圧Ｐ−ＶＢＬが５Ｖと低くなる
ため、トランジスタＱ７０１の最大電流は５Ａ位にな
る。
界効果トランジスタ）の特性を示す図である。各素子の
電圧降下を考慮にいれた場合、トランジスタＱ７０１に
加わるゲート電圧は、入力電圧Ｐ−ＶＢＬと比較して約
１Ｖの電圧降下がある。従って、通常、ＡＣアダプタ３
４を使用時には、ゲート用電源Ｐ−ＶＢＬ′は９Ｖにな
る。トランジスタＱ７０１の最大電流を３Ａとした場合
でも特に問題なく使用できる。しかしながら、電池駆動
時を考えた場合、入力電圧Ｐ−ＶＢＬが５Ｖと低くなる
ため、トランジスタＱ７０１の最大電流は５Ａ位にな
る。
【００４０】本発明では、トランジスタＱ７０１に流れ
る電流値が比較的低い電源立ち上がり時は、入力電源系
であるＰｖｂｌを使用してトランジスタＱ７０１のゲー
ト電圧とし、プリンタ部５の動作時においては、２次側
電源の１５Ｖ系の出力を使用しているので、トランジス
タＱ７０１の消費電力を低減している。
る電流値が比較的低い電源立ち上がり時は、入力電源系
であるＰｖｂｌを使用してトランジスタＱ７０１のゲー
ト電圧とし、プリンタ部５の動作時においては、２次側
電源の１５Ｖ系の出力を使用しているので、トランジス
タＱ７０１の消費電力を低減している。
【００４１】図１０は、スイッチング制御用の出力電圧
Ｖｏｕｔ１、第１及び第２プリンタＤＣ／ＤＣコンバー
タ５７、５８の出力電圧Ｖｏｕｔ及びトランジスタＱ７
０１のゲート用電源Ｐ−ＶＢＬ′の波形をそれぞれ示す
図である。
Ｖｏｕｔ１、第１及び第２プリンタＤＣ／ＤＣコンバー
タ５７、５８の出力電圧Ｖｏｕｔ及びトランジスタＱ７
０１のゲート用電源Ｐ−ＶＢＬ′の波形をそれぞれ示す
図である。
【００４２】時間ｔ１において、入力電圧Ｐ−ＶＢＬが
入力された時、スイッチコントローラＩＣ１はフィード
バック信号であるＶ−ＳＥＮＳＥ信号に従って制御を開
始する。
入力された時、スイッチコントローラＩＣ１はフィード
バック信号であるＶ−ＳＥＮＳＥ信号に従って制御を開
始する。
【００４３】従来、電源の立ち上がり時においては、負
荷側に電気エネルギーがチャージされていないので過電
流が流れてしまう。そこで、この過電流を抑えるために
図１０における拡大部（Ａ）に示すように徐々にスイッ
チング動作を行うソフトスタート制御を行っている。２
次側に電荷を充電しつつ、電圧を１５Ｖにしようとして
いる領域の状態を図１０の拡大部（Ｂ）に示す。この時
点（ｔ２以降）では、既に出力電圧が入力電圧より高く
なっているため、トランジスタＱ７０１のゲート電圧は
出力側から供給されている。そのため、トランジスタＱ
７０１のドレインとソースとの間の電圧効果が抑えら
れ、消費電流の低減が図られる。時間ｔ３付近において
は、２次側の電圧が１５Ｖに安定し始めた地点であり、
以降の大電力を必要とするイニシャライズが可能とな
る。図１０の拡大部（Ｃ）は、プリンタ部５のイニシャ
ライズを開始する直前の軽い負荷条件に収束するところ
を示す。また、時間ｔ３以降においては、モータ駆動に
必要な高負荷に対しても出力が１５Ｖに安定しており、
メインのスイッチングトランジスタ（ＦＥＴ）に加える
ゲート電圧が１５Ｖと高いため、高負荷に対しても十分
効率のよい電源を一般トランジスタを用いて実現してい
る。
荷側に電気エネルギーがチャージされていないので過電
流が流れてしまう。そこで、この過電流を抑えるために
図１０における拡大部（Ａ）に示すように徐々にスイッ
チング動作を行うソフトスタート制御を行っている。２
次側に電荷を充電しつつ、電圧を１５Ｖにしようとして
いる領域の状態を図１０の拡大部（Ｂ）に示す。この時
点（ｔ２以降）では、既に出力電圧が入力電圧より高く
なっているため、トランジスタＱ７０１のゲート電圧は
出力側から供給されている。そのため、トランジスタＱ
７０１のドレインとソースとの間の電圧効果が抑えら
れ、消費電流の低減が図られる。時間ｔ３付近において
は、２次側の電圧が１５Ｖに安定し始めた地点であり、
以降の大電力を必要とするイニシャライズが可能とな
る。図１０の拡大部（Ｃ）は、プリンタ部５のイニシャ
ライズを開始する直前の軽い負荷条件に収束するところ
を示す。また、時間ｔ３以降においては、モータ駆動に
必要な高負荷に対しても出力が１５Ｖに安定しており、
メインのスイッチングトランジスタ（ＦＥＴ）に加える
ゲート電圧が１５Ｖと高いため、高負荷に対しても十分
効率のよい電源を一般トランジスタを用いて実現してい
る。
【００４４】尚、上記実施例では、インクジェット式の
プリンタ部５用の電源として説明したが、負荷としての
用途については、これに限られるものではない。また、
本発明は、スイッチング方式も自励式や他励式等に限ら
れるものではない。また、本発明は、外部ＡＣアダプタ
方式に限られるものではなく、ＡＣ用電源がパソコン本
体２に取り込まれた一体型のシステム機器にも適用可能
である。更に、上記実施例では、ＡＣアダプタ３４の出
力電圧を１０Ｖ、電池電圧を約６Ｖ、安定化電源の出力
電圧を１５Ｖとして説明したが、これに限られるもので
はなく、入力電圧がＡＣアダプタ３４の出力電圧を２０
Ｖ、電池電圧を約１２Ｖのように、入力電圧の一方が出
力電圧より低い任意の状態でも実現可能である。
プリンタ部５用の電源として説明したが、負荷としての
用途については、これに限られるものではない。また、
本発明は、スイッチング方式も自励式や他励式等に限ら
れるものではない。また、本発明は、外部ＡＣアダプタ
方式に限られるものではなく、ＡＣ用電源がパソコン本
体２に取り込まれた一体型のシステム機器にも適用可能
である。更に、上記実施例では、ＡＣアダプタ３４の出
力電圧を１０Ｖ、電池電圧を約６Ｖ、安定化電源の出力
電圧を１５Ｖとして説明したが、これに限られるもので
はなく、入力電圧がＡＣアダプタ３４の出力電圧を２０
Ｖ、電池電圧を約１２Ｖのように、入力電圧の一方が出
力電圧より低い任意の状態でも実現可能である。
【００４５】（第２実施例）次に、本発明の第２実施例
を図１１〜図１３に基づき説明する。本実施例は、上述
した第１実施例と異なる他の電源を使用したものであ
る。尚、本実施例においてパソコン１の基本的な構成
は、上述した第１実施例の図１〜図５と同一であるか
ら、これら図１〜図５を流用して説明する。図１１は、
本発明の第２実施例に係わる電源制御装置の第２ＤＣ／
ＤＣコンバータ５８の内部構成を示すブロック図であ
り、同図においてＲ１２０１〜Ｒ１２０４は、トランジ
スタＱ１６、Ｑ１２０１〜Ｑ１２０５を制御するための
制限抵抗である。Ｄ１２０１はフライバックダイオー
ド、Ｄ１２０２、Ｄ１２０３は、Ｑ１２０１のゲート電
圧を制御する整流用ダイオード、Ｌ１２０１は電気エネ
ルギーを充放電するコイル、Ｃ１２０１は整流用コンデ
ンサ、ＩＣ１は電源制御を行うＰＷＭ方式のスイッチコ
ントローラである。上述したような各素子によって、第
２プリンタＤＣ／ＤＣコンバータ５８が構成されてい
る。
を図１１〜図１３に基づき説明する。本実施例は、上述
した第１実施例と異なる他の電源を使用したものであ
る。尚、本実施例においてパソコン１の基本的な構成
は、上述した第１実施例の図１〜図５と同一であるか
ら、これら図１〜図５を流用して説明する。図１１は、
本発明の第２実施例に係わる電源制御装置の第２ＤＣ／
ＤＣコンバータ５８の内部構成を示すブロック図であ
り、同図においてＲ１２０１〜Ｒ１２０４は、トランジ
スタＱ１６、Ｑ１２０１〜Ｑ１２０５を制御するための
制限抵抗である。Ｄ１２０１はフライバックダイオー
ド、Ｄ１２０２、Ｄ１２０３は、Ｑ１２０１のゲート電
圧を制御する整流用ダイオード、Ｌ１２０１は電気エネ
ルギーを充放電するコイル、Ｃ１２０１は整流用コンデ
ンサ、ＩＣ１は電源制御を行うＰＷＭ方式のスイッチコ
ントローラである。上述したような各素子によって、第
２プリンタＤＣ／ＤＣコンバータ５８が構成されてい
る。
【００４６】次に、第２プリンタＤＣ／ＤＣコンバータ
５８の動作を説明する。
５８の動作を説明する。
【００４７】パソコン本体２からの印字命令に従って、
複合制御ユニット４７から出力されるＶｐ−ｏｆｆ信号
がハイレベルになり、トランジスタＱ１６がトランジス
タＱ１２０２を通じてオンし、電圧Ｐ−ＶＢＬが入力さ
れる。その後、第１プリンタＤＣ／ＤＣコンバータ５７
が動作を開始すると同時に、スイッチコントローラＩＣ
１はフィードバック信号であるＶ−ＳＥＮＳＥ信号に従
って、出力電圧Ｖｏｕｔ１を制御し、スイッチングトラ
ンジスタＱ１２０３とＱ１２０５を通じて、トランジス
タＱ１２０１のオン／オフ制御を行う。そして、コイル
Ｌ１２０１に電気エネルギーを充放電させ、入力負荷変
動及び出力負荷変動に依存しない出力電圧１５Ｖを作り
出している。
複合制御ユニット４７から出力されるＶｐ−ｏｆｆ信号
がハイレベルになり、トランジスタＱ１６がトランジス
タＱ１２０２を通じてオンし、電圧Ｐ−ＶＢＬが入力さ
れる。その後、第１プリンタＤＣ／ＤＣコンバータ５７
が動作を開始すると同時に、スイッチコントローラＩＣ
１はフィードバック信号であるＶ−ＳＥＮＳＥ信号に従
って、出力電圧Ｖｏｕｔ１を制御し、スイッチングトラ
ンジスタＱ１２０３とＱ１２０５を通じて、トランジス
タＱ１２０１のオン／オフ制御を行う。そして、コイル
Ｌ１２０１に電気エネルギーを充放電させ、入力負荷変
動及び出力負荷変動に依存しない出力電圧１５Ｖを作り
出している。
【００４８】ダイオードＤ１２０２とＤ１２０３は、入
出力の電流の流れを制限し且つトランジスタＱ１２０３
を通じてトランジスタＱ１２０１のゲート電圧用の電源
供給の役割を行っている。従って、入力電圧が出力電圧
より高い場合、ダイオードＤ１２０２からトランジスタ
Ｑ１２０１のゲート電圧用の電源が供給され、入力電圧
が出力電圧より低い場合（ダイオードの電圧降下分を含
む。また、ダイオードＤ１２０２とＤ１２０３の特性は
同じものとする）、ダイオードＤ１２０３からトランジ
スタＱ１２０１のゲート電圧用の電源が供給される。
出力の電流の流れを制限し且つトランジスタＱ１２０３
を通じてトランジスタＱ１２０１のゲート電圧用の電源
供給の役割を行っている。従って、入力電圧が出力電圧
より高い場合、ダイオードＤ１２０２からトランジスタ
Ｑ１２０１のゲート電圧用の電源が供給され、入力電圧
が出力電圧より低い場合（ダイオードの電圧降下分を含
む。また、ダイオードＤ１２０２とＤ１２０３の特性は
同じものとする）、ダイオードＤ１２０３からトランジ
スタＱ１２０１のゲート電圧用の電源が供給される。
【００４９】図１２は、入力電圧Ｐ−ＶＢＬと、第１及
び第２プリンタＤＣ／ＤＣコンバータ５７、５８の出力
電圧Ｖｏｕｔの波形を示す図である。同図の縦軸は電圧
を、横軸は時間を示す。同図の時間ｔ１において、パソ
コン本体２からの印字命令に従い、複合制御ユニット４
７から出力されるＶｐ−ｏｆｆ信号がハイレベルにな
り、トランジスタＱ１２０２を通じてトランジスタＱ１
６がオンし、電圧Ｐ−ＶＢＬが入力される。この時の電
圧は、トランジスタＱ１６のＣ−Ｅ間の電圧降下分を差
し引いた値ＶＢＬである。
び第２プリンタＤＣ／ＤＣコンバータ５７、５８の出力
電圧Ｖｏｕｔの波形を示す図である。同図の縦軸は電圧
を、横軸は時間を示す。同図の時間ｔ１において、パソ
コン本体２からの印字命令に従い、複合制御ユニット４
７から出力されるＶｐ−ｏｆｆ信号がハイレベルにな
り、トランジスタＱ１２０２を通じてトランジスタＱ１
６がオンし、電圧Ｐ−ＶＢＬが入力される。この時の電
圧は、トランジスタＱ１６のＣ−Ｅ間の電圧降下分を差
し引いた値ＶＢＬである。
【００５０】また、スイッチコントローラＩＣ１は時間
ｔ１から動作を開始し、該スイッチコントローラＩＣ１
のソフトスタート機能により、徐々にスイッチング動作
を開始し、時間ｔ２において入力電圧Ｐ−ＶＢＬより出
力電圧Ｖｏｕｔが高くなる。そして、時間ｔ３において
電圧１５Ｖが安定して供給される。
ｔ１から動作を開始し、該スイッチコントローラＩＣ１
のソフトスタート機能により、徐々にスイッチング動作
を開始し、時間ｔ２において入力電圧Ｐ−ＶＢＬより出
力電圧Ｖｏｕｔが高くなる。そして、時間ｔ３において
電圧１５Ｖが安定して供給される。
【００５１】図１３は、入力電圧Ｐ−ＶＢＬと、トラン
ジスタＱ１２０１のゲート用電源Ｐ−ＶＢＬ′の波形を
示す図である。同図の縦軸は電圧を、横軸は時間を示
す。入力電圧Ｐ−ＶＢＬが出力電圧Ｖｏｕｔより高い時
間ｔ１からｔ２にかけては、ダイオードＤ１２０２から
トランジスタＱ１２０１のゲート電圧用の電源供給がな
されている。この時の電圧は、（Ｐ−ＶＢＬ）−（Ｖｄ
１２０２）であり、Ｖｄ１２０２は、ダイオードＤ１２
０２の電圧降下分である。時間ｔ２において入力電圧Ｐ
−ＶＢＬが出力電圧Ｖｏｕｔと等しくなり、時間ｔ２以
降、ダイオードＤ１２０３からトランジスタＱ１２０１
のゲート用電源Ｐ−ＶＢＬ′が供給される。この時のト
ランジスタＱ１２０１のゲート用電源Ｐ−ＶＢＬ′は、
（Ｖｏｕｔ）−（Ｖｄ１２０３）であり、Ｖｄ１２０３
はダイオードＤ１２０３の電圧降下分である。
ジスタＱ１２０１のゲート用電源Ｐ−ＶＢＬ′の波形を
示す図である。同図の縦軸は電圧を、横軸は時間を示
す。入力電圧Ｐ−ＶＢＬが出力電圧Ｖｏｕｔより高い時
間ｔ１からｔ２にかけては、ダイオードＤ１２０２から
トランジスタＱ１２０１のゲート電圧用の電源供給がな
されている。この時の電圧は、（Ｐ−ＶＢＬ）−（Ｖｄ
１２０２）であり、Ｖｄ１２０２は、ダイオードＤ１２
０２の電圧降下分である。時間ｔ２において入力電圧Ｐ
−ＶＢＬが出力電圧Ｖｏｕｔと等しくなり、時間ｔ２以
降、ダイオードＤ１２０３からトランジスタＱ１２０１
のゲート用電源Ｐ−ＶＢＬ′が供給される。この時のト
ランジスタＱ１２０１のゲート用電源Ｐ−ＶＢＬ′は、
（Ｖｏｕｔ）−（Ｖｄ１２０３）であり、Ｖｄ１２０３
はダイオードＤ１２０３の電圧降下分である。
【００５２】従って、第１プリンタＤＣ／ＤＣコンバー
タ５７は、負荷に対しても出力が２５Ｖと安定してお
り、メインのスイッチングトランジスタ（ＦＥＴ）に加
えるゲート電圧が２５Ｖと高いため、モータ駆動に必要
な高負荷に対しても十分効率のよい電源を一般のトラン
ジスタを使用して実現している。
タ５７は、負荷に対しても出力が２５Ｖと安定してお
り、メインのスイッチングトランジスタ（ＦＥＴ）に加
えるゲート電圧が２５Ｖと高いため、モータ駆動に必要
な高負荷に対しても十分効率のよい電源を一般のトラン
ジスタを使用して実現している。
【００５３】（第３実施例）次に、本発明の第３実施例
を図１４に基づき説明する。尚、本実施例においてパソ
コン１の基本的な構成は、上述した第１実施例の図１〜
図５と同一であるから、これら図１〜図５を流用して説
明する。図１４は、本発明の第３実施例に係わる電源制
御装置の第２ＤＣ／ＤＣコンバータ５８の内部構成を示
すブロック図であり、同図においてＲ１５０１〜Ｒ１５
０４は、トランジスタＱ１６、Ｑ１５０１〜Ｑ１５０５
を制御するための制限抵抗である。Ｄ１５０１はフライ
バックダイオード、Ｄ１５０２は、Ｑ１５０１のゲート
電圧を制御する整流用ダイオード、Ｌ１５０１は電気エ
ネルギーを充放電するコイル、Ｃ１５０１は整流用コン
デンサ、ＩＣ１は電源制御を行うＰＷＭ方式のスイッチ
コントローラである。上述したような各素子によって、
第２プリンタＤＣ／ＤＣコンバータ５８が構成されてい
る。
を図１４に基づき説明する。尚、本実施例においてパソ
コン１の基本的な構成は、上述した第１実施例の図１〜
図５と同一であるから、これら図１〜図５を流用して説
明する。図１４は、本発明の第３実施例に係わる電源制
御装置の第２ＤＣ／ＤＣコンバータ５８の内部構成を示
すブロック図であり、同図においてＲ１５０１〜Ｒ１５
０４は、トランジスタＱ１６、Ｑ１５０１〜Ｑ１５０５
を制御するための制限抵抗である。Ｄ１５０１はフライ
バックダイオード、Ｄ１５０２は、Ｑ１５０１のゲート
電圧を制御する整流用ダイオード、Ｌ１５０１は電気エ
ネルギーを充放電するコイル、Ｃ１５０１は整流用コン
デンサ、ＩＣ１は電源制御を行うＰＷＭ方式のスイッチ
コントローラである。上述したような各素子によって、
第２プリンタＤＣ／ＤＣコンバータ５８が構成されてい
る。
【００５４】次に、第２プリンタＤＣ／ＤＣコンバータ
５８の動作を説明する。
５８の動作を説明する。
【００５５】パソコン本体２からの印字命令に従って、
複合制御ユニット４７から出力されるＶｐ−ｏｆｆ信号
がハイレベルになり、トランジスタＱ１６がトランジス
タＱ１５０２を通じてオンし、電圧Ｐ−ＶＢＬが入力さ
れる。しかしながら、この時点ではスイッチコントロー
ラＩＣ１を制御するＩＣ１−Ｅがオフされているため、
Ｖｏｕｔ１はハイインピーダンスになっており、トラン
ジスタＱ１５０１はオフしており、電圧ＶｏｕｔはＰ−
ＶＢＬが出力される。その後、スイッチコントローラＩ
Ｃ１を制御するＩＣ１−ＥがＣＰＵ−Ｐ４０によってオ
ンされ、スイッチコントローラＩＣ１はフィードバック
信号であるＶ−ＳＥＮＳＥ信号に従って、出力電圧Ｖｏ
ｕｔ１を制御し、スイッチングトランジスタＱ１５０３
とＱ１５０５を通じて、トランジスタＱ１５０１のオン
／オフ制御を行う。そして、コイルＬ１５０１に電気エ
ネルギーを充放電させ、入力負荷変動及び出力負荷変動
に依存しない出力電圧１５Ｖを作り出している。
複合制御ユニット４７から出力されるＶｐ−ｏｆｆ信号
がハイレベルになり、トランジスタＱ１６がトランジス
タＱ１５０２を通じてオンし、電圧Ｐ−ＶＢＬが入力さ
れる。しかしながら、この時点ではスイッチコントロー
ラＩＣ１を制御するＩＣ１−Ｅがオフされているため、
Ｖｏｕｔ１はハイインピーダンスになっており、トラン
ジスタＱ１５０１はオフしており、電圧ＶｏｕｔはＰ−
ＶＢＬが出力される。その後、スイッチコントローラＩ
Ｃ１を制御するＩＣ１−ＥがＣＰＵ−Ｐ４０によってオ
ンされ、スイッチコントローラＩＣ１はフィードバック
信号であるＶ−ＳＥＮＳＥ信号に従って、出力電圧Ｖｏ
ｕｔ１を制御し、スイッチングトランジスタＱ１５０３
とＱ１５０５を通じて、トランジスタＱ１５０１のオン
／オフ制御を行う。そして、コイルＬ１５０１に電気エ
ネルギーを充放電させ、入力負荷変動及び出力負荷変動
に依存しない出力電圧１５Ｖを作り出している。
【００５６】ダイオードＤ１５０２は、入出力の電流の
流れを制限し且つトランジスタＱ１５０３を通じてトラ
ンジスタＱ１５０１のゲート電圧用の電源を供給する役
割を行っている。従って、入力電圧が出力電圧より高い
場合、入力電圧でトランジスタＱ１５０１のゲート電圧
用の電源が供給され、入力電圧が出力電圧より低い場
合、ダイオードＤ１５０３からトランジスタＱ１５０１
のゲート電圧用の電源が供給される。
流れを制限し且つトランジスタＱ１５０３を通じてトラ
ンジスタＱ１５０１のゲート電圧用の電源を供給する役
割を行っている。従って、入力電圧が出力電圧より高い
場合、入力電圧でトランジスタＱ１５０１のゲート電圧
用の電源が供給され、入力電圧が出力電圧より低い場
合、ダイオードＤ１５０３からトランジスタＱ１５０１
のゲート電圧用の電源が供給される。
【００５７】従って、第２プリンタＤＣ／ＤＣコンバー
タ５８は、負荷に対しても出力が１５Ｖと安定してお
り、メインのスイッチングトランジスタ（ＦＥＴ）に加
えるゲート電圧が１５Ｖと高いため、モータ駆動に必要
な高負荷に対しても十分効率のよい電源を一般のトラン
ジスタを使用して実現している。
タ５８は、負荷に対しても出力が１５Ｖと安定してお
り、メインのスイッチングトランジスタ（ＦＥＴ）に加
えるゲート電圧が１５Ｖと高いため、モータ駆動に必要
な高負荷に対しても十分効率のよい電源を一般のトラン
ジスタを使用して実現している。
【００５８】
【発明の効果】以上詳述したように本発明の情報処理機
の電源制御方法及び装置によれば、ＤＣ／ＤＣコンバー
タの動作開始時は、該ＤＣ／ＤＣコンバータ内にあるス
イッチングトランジスタのゲート駆動電源を前記ＤＣ／
ＤＣコンバータに対する供給電源とし、該ＤＣ／ＤＣコ
ンバータの出力電圧が供給電源電圧より高い場合、前記
ＤＣ／ＤＣコンバータの出力をゲート駆動電源とし、ト
ランジスタの飽和電圧を低減させるので、コストアップ
を招くことなく、消費電流を低減することができるとい
う効果を奏する。
の電源制御方法及び装置によれば、ＤＣ／ＤＣコンバー
タの動作開始時は、該ＤＣ／ＤＣコンバータ内にあるス
イッチングトランジスタのゲート駆動電源を前記ＤＣ／
ＤＣコンバータに対する供給電源とし、該ＤＣ／ＤＣコ
ンバータの出力電圧が供給電源電圧より高い場合、前記
ＤＣ／ＤＣコンバータの出力をゲート駆動電源とし、ト
ランジスタの飽和電圧を低減させるので、コストアップ
を招くことなく、消費電流を低減することができるとい
う効果を奏する。
【図１】本発明の第１実施例に係わる情報処理装置とし
てのパソコンの構成を示す斜視図である。
てのパソコンの構成を示す斜視図である。
【図２】図１に示すパソコンを構成するパソコン本体
（ホストコンピュータ）と、プリンタ部の構成を示すブ
ロック図である。
（ホストコンピュータ）と、プリンタ部の構成を示すブ
ロック図である。
【図３】図１に示すパソコンにおけるプリンタ部のプリ
ンタユニットの構成を示す斜視図である。
ンタユニットの構成を示す斜視図である。
【図４】図１に示すパソコンにおけるプリンタ部の制御
系の構成を示すブロック図である。
系の構成を示すブロック図である。
【図５】図１に示すパソコンに供給する電源回路の構成
を示すブロック図である。
を示すブロック図である。
【図６】図１に示すパソコンにおける第２プリンタＤＣ
／ＤＣコンバータの内部構成を示すブロック図である。
／ＤＣコンバータの内部構成を示すブロック図である。
【図７】入力電圧Ｐ−ＶＢＬと、第１及び第２プリンタ
ＤＣ／ＤＣコンバータ５７、５８の出力電圧Ｖｏｕｔの
波形を示す図である。
ＤＣ／ＤＣコンバータ５７、５８の出力電圧Ｖｏｕｔの
波形を示す図である。
【図８】入力電圧Ｐ−ＶＢＬとゲート用電源Ｐ−ＶＢ
Ｌ′の波形を示す図である。
Ｌ′の波形を示す図である。
【図９】安価な一般的なパワーＦＥＴの特性を示す図で
ある。
ある。
【図１０】スイッチング制御する出力電圧Ｖｏｕｔ１、
第１及び第２プリンタＤＣ／ＤＣコンバータの出力電圧
Ｖｏｕｔ及びトランジスタＱ７０１のゲート用電源Ｐ−
ＶＢＬ′の波形を示す図である。
第１及び第２プリンタＤＣ／ＤＣコンバータの出力電圧
Ｖｏｕｔ及びトランジスタＱ７０１のゲート用電源Ｐ−
ＶＢＬ′の波形を示す図である。
【図１１】本発明の第２実施例に係わる電源制御装置に
おける第２プリンタＤＣ／ＤＣコンバータの内部構成を
示すブロック図である。
おける第２プリンタＤＣ／ＤＣコンバータの内部構成を
示すブロック図である。
【図１２】同実施例に係わる電源制御装置における入力
電圧Ｐ−ＶＢＬと第１及び第２プリンタＤＣ／ＤＣコン
バータの出力電圧Ｖｏｕｔの波形を示す図である。
電圧Ｐ−ＶＢＬと第１及び第２プリンタＤＣ／ＤＣコン
バータの出力電圧Ｖｏｕｔの波形を示す図である。
【図１３】同実施例に係わる電源制御装置における入力
電圧Ｐ−ＶＢＬとトランジスタＱ１２０１のゲート用電
源Ｐ−ＶＢＬ′の波形を示す図である。
電圧Ｐ−ＶＢＬとトランジスタＱ１２０１のゲート用電
源Ｐ−ＶＢＬ′の波形を示す図である。
【図１４】本発明の第３実施例に係わる電源制御装置に
おける入力電圧Ｐ−ＶＢＬと第１及び第２プリンタＤＣ
／ＤＣコンバータの出力電圧Ｖｏｕｔの波形を示す図で
ある。
おける入力電圧Ｐ−ＶＢＬと第１及び第２プリンタＤＣ
／ＤＣコンバータの出力電圧Ｖｏｕｔの波形を示す図で
ある。
３６ 電源回路（ＤＣ／ＤＣコンバータ） ３４ ＡＣアダプタ（外部電源） ３５ 電池（内部電源） ５４ ダイオード ５５ ダイオード ５７ 第１プリンタＤＣ／ＤＣコンバータ ５８ 第２プリンタＤＣ／ＤＣコンバータ Ｑ７０１〜Ｑ７０５ スイッチングトランジスタ Ｑ１２０１〜Ｑ１２０５ スイッチングトランジスタ Ｑ１５０１〜Ｑ１５０５ スイッチングトランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/26 H02M 3/155
Claims (6)
- 【請求項１】 ＤＣ／ＤＣコンバータの動作開始時は、
該ＤＣ／ＤＣコンバータ内にあるスイッチングトランジ
スタのゲート駆動電源を前記ＤＣ／ＤＣコンバータに供
給する供給電源とし、前記ＤＣ／ＤＣコンバータの出力
電圧が前記供給電源の電圧より高い場合は、該ＤＣ／Ｄ
Ｃコンバータの出力を前記ゲート駆動電源とすることを
特徴とする情報処理機の電源制御方法。 - 【請求項２】 前記ＤＣ／ＤＣコンバータに供給する供
給電源を、システム外部の外部電源と、システム内部の
内部電源と、前記外部電源及び内部電源をダイオードに
より結合してなる電源とすることを特徴とする請求項１
記載の情報処理機の電源制御方法。 - 【請求項３】 前記外部電源をＡＣアダプタとし且つ前
記内部電源を電池とすることを特徴とする請求項２記載
の情報処理機の電源制御方法。 - 【請求項４】 内部にスイッチングトランジスタを有す
るＤＣ／ＤＣコンバータと、該ＤＣ／ＤＣコンバータに
供給する電源とを具備し、前記ＤＣ／ＤＣコンバータの
動作開始時は、前記スイッチングトランジスタのゲート
駆動電源を前記ＤＣ／ＤＣコンバータに供給する供給電
源とし、前記ＤＣ／ＤＣコンバータの出力電圧が前記供
給電源の電圧より高い場合は、該ＤＣ／ＤＣコンバータ
の出力を前記ゲート駆動電源とすることを特徴とする情
報処理機の電源制御装置。 - 【請求項５】 前記ＤＣ／ＤＣコンバータに供給する供
給電源を、システム外部の外部電源と、システム内部の
内部電源と、前記外部電源及び内部電源をダイオードに
より結合してなる電源とすることを特徴とする請求項４
記載の情報処理機の電源制御装置。 - 【請求項６】 前記外部電源をＡＣアダプタとし且つ前
記内部電源を電池とすることを特徴とする請求項５記載
の情報処理機の電源制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08565394A JP3257744B2 (ja) | 1994-03-31 | 1994-03-31 | 情報処理機の電源制御方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08565394A JP3257744B2 (ja) | 1994-03-31 | 1994-03-31 | 情報処理機の電源制御方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07271478A JPH07271478A (ja) | 1995-10-20 |
| JP3257744B2 true JP3257744B2 (ja) | 2002-02-18 |
Family
ID=13864794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08565394A Expired - Fee Related JP3257744B2 (ja) | 1994-03-31 | 1994-03-31 | 情報処理機の電源制御方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3257744B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5167733B2 (ja) * | 2007-09-06 | 2013-03-21 | 株式会社リコー | 昇圧型ｄｃ／ｄｃコンバータ |
-
1994
- 1994-03-31 JP JP08565394A patent/JP3257744B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07271478A (ja) | 1995-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5216353A (en) | DC power device | |
| US20120162692A1 (en) | Image forming apparatus | |
| JP3652274B2 (ja) | インクジェット記録装置及び記録装置の制御方法 | |
| US7113294B2 (en) | Ink jet recording apparatus and controlling method with selective clock signal supply | |
| JP3257744B2 (ja) | 情報処理機の電源制御方法及び装置 | |
| JPH0781186A (ja) | 情報処理システムの省電力化装置 | |
| US6209984B1 (en) | Power saving ink jet printer and controlling method thereof | |
| JPH10105295A (ja) | バッテリー内蔵型電子機器および印字制御方法 | |
| JP2004185194A (ja) | 記録装置 | |
| JPH06351233A (ja) | 電源回路並びに電源制御方法及び装置 | |
| JP3347386B2 (ja) | 電源制御方法及び装置 | |
| JP3093342B2 (ja) | 省電力化のための方法及び印刷装置 | |
| JP3359096B2 (ja) | 記録装置及び該装置における消費電力制御方法 | |
| JP4882389B2 (ja) | 駆動電力制御装置及び液体吐出装置 | |
| JP2003094770A (ja) | 記録装置 | |
| JP2003114733A (ja) | 周波数拡散発振器を有する集積回路装置及び該装置の制御方法、該装置を有するインクジェット記録装置 | |
| JP2018166363A (ja) | 印刷装置、印刷装置の制御方法、及び、印刷装置用の電源回路 | |
| JP3208765B2 (ja) | サーマルラインプリンタ | |
| JPH0613223B2 (ja) | プリンタの駆動制御装置 | |
| JP2999003B2 (ja) | プリンタにおけるモータ停止制御方式 | |
| JP2006289682A (ja) | インクジェット記録装置 | |
| JPH1044558A (ja) | 電子装置用電源装置 | |
| JPS6228277A (ja) | プリンタ | |
| JP2004054408A (ja) | 電子機器及び記録装置 | |
| JP3542443B2 (ja) | ホストコンピュータおよびデータ転送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |