JPH06351233A - 電源回路並びに電源制御方法及び装置 - Google Patents

Abstract

(57)【要約】 【目的】 入力電圧が所定値以下になってトランジスタ
のスイッチング動作が停止した場合のコイル自身の内部
抵抗による電力損失の発生を防止でき、動作時間が低下
することなく、入力電源が電池の場合の電子機器の稼働
時間を延長することができると共に、入力電源が充電型
の電池である場合のバッテリのメモリ効果を防止するこ
とができる電源回路を提供する。 【構成】 入力電源が所定値以下になってトランジスタ
Ｑ１のスイッチング動作が停止したとき、バイパス回路
２４が動作して電源入力端子１２と電源出力端子１６と
の間に介装されたコイルＬ１自身の内部抵抗による電力
損失の発生が防止される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子機器等に供給する
電源電圧を一定状態にする電源回路並びに電子機器等に
供給する電源電圧を制御する電源制御方法及び装置に関
する。

【０００２】

【従来の技術】一般に、電源回路の高効率化や小型軽量
化を図るため、ＤＣ／ＤＣコンバータとしてスイッチン
グレギュレータが多くの電子機器等に利用されている。
特に、入力電源を電池とし、入力電圧を降圧して電子機
器等の負荷に供給する電源回路としての降圧型スイッチ
ングレギュレータにおいては、電源回路自身の電力損失
をいかに低くするかが命題となる。

【０００３】図１７に、この種の従来の電源回路（降圧
型スイッチングレギュレータ）の構成を示す。この電源
回路は、電源入力端子１と電源出力端子２との間にチョ
ークコイル３を介装し、且つ電子機器等の負荷４に供給
する出力電圧Ｖｏｕｔを一定状態にするためトランジス
タ（スイッチング・トランジスタ）５のベース電圧に周
波数，デューティで制御された電圧を供給して該トラン
ジスタ５をオン・オフ動作させると共に、入力電圧Ｖｉ
ｎが所定値以下になると制御回路である比較回路（コン
パレータ）６の動作により、トランジスタ５のスイッチ
ング動作を停止させてオン状態を保持するようにしたも
のである。尚、図１７中、７は電源、８は基準電圧発生
回路、９はダイオード（フライホイール・ダイオー
ド）、１０はコンデンサである。

【０００４】また、従来の情報機器、特に、ノートブッ
ク型パーソナルコンピュータ（パソコン）においては、
ＡＣアダプタ／電池の２種類の電源に対応する必要があ
る。そして、電池を高速充電するためには、電池電圧
（約１１Ｖ）に対して約２倍の電圧で充電する必要があ
るので、約２０ＶのＡＣアダプタ出力が設定されてい
る。

【０００５】一方、このようにかけ離れた電源電圧の入
力に対して、実装スペースの制限上、システム内部の電
源としては小型で高出力であることが求められている。
そこで、従来は上述した２種類の電源入力に対して、ス
イッチング動作を行うＤＣ／ＤＣコンバータを使用して
出力電圧を安定させていた。

【０００６】

【発明が解決しようとする課題】しかしながら、上記図
１７に示す従来の電源回路にあっては、電源入力端子１
と電源出力端子２との間にコイル５が介装されているた
め、入力電圧が所定値以下になってトランジスタ５のス
イッチング動作が停止したときコイル５自身の内部抵抗
による電力損失が発生し、電圧降下のために入力電圧よ
り出力電圧が低くなり、動作時間が低下するという問題
点があった。

【０００７】また、充電型の電池を電源としている場合
は、その電池を完全に使い切る前に電池容量が無くなっ
たとして充電を行うこととなり、バッテリのメモリ効果
の原因になるという問題点があった。

【０００８】また、上記従来のかけ離れた２種類の電源
入力に対応するＤＣ／ＤＣコンバータの最適化は困難で
あり、どうしても入力変動や出力変動が大きくなってし
まう。そのため、高出力及び高安定性が求められるプリ
ンタの電源を安定化させる手段として、１つのＤＣ／Ｄ
Ｃコンバータでは対応することができない。そこで、こ
のようなプリンタに使用するＤＣモータの電源変動マー
ジンを大きくする手段として、その駆動パルスを長くし
ていたため、印字スピードが低下すると共に、消費電力
が増加するという問題点があった。

【０００９】本発明は上記事情に鑑みてなされたもの
で、その第１の目的とするところは、入力電圧が所定値
以下になってトランジスタのスイッチング動作が停止し
た場合のコイル自身の内部抵抗による電力損失の発生を
防止でき、動作時間が低下することがなく、入力電源が
電池の場合の電子機器の稼働時間を延長することができ
ると共に、入力電源が充電型の電池である場合のバッテ
リのメモリ効果を防止することができる電源回路を提供
することである。

【００１０】また、本発明の第２の目的とするところ
は、同一負荷時におけるＤＣ／ＤＣコンバータの出力電
圧値の変動を減少することができる電源制御方法及び装
置を提供することである。

【００１１】

【課題を解決するための手段】上記第１の目的を達成す
るために本発明の第１発明（請求項１）の電源回路は、
電源入力端子と電源出力端子との間にコイルを介装し、
且つ負荷に供給する出力電圧を一定状態にするためトラ
ンジスタのベース電圧に周波数，デューティで制御され
た電圧を供給して該トランジスタをオン・オフ動作させ
ると共に、入力電圧が所定値以下になると制御回路の動
作により、前記トランジスタのスイッチング動作を停止
させてオン状態を保持するようにした降圧型の電源回路
において、前記入力電圧が所定値以下になって前記トラ
ンジスタのスイッチング動作が停止したとき動作して前
記コイル自身の内部抵抗による電力損失の発生を防止す
るバイパス回路を設けたことを特徴とするものである。

【００１２】また、上記第２の目的を達成するために本
発明の第２発明（請求項２）の電源制御方法は、システ
ム外部の外部電源と前記システム内部の内部電源と前記
両電源を結合してなる電源とが択一的に供給されるＤＣ
／ＤＣコンバータに供給する電源の種類を判定し、該判
定結果に基づいて前記ＤＣ／ＤＣコンバータの比較器に
加える基準電圧を変更することによって、同一負荷時に
おける前記ＤＣ／ＤＣコンバータの出力電圧値の変動を
減少することを特徴とする電源制御方法。

【００１３】また、上記第２の目的を達成するために本
発明の第３発明（請求項４）の電源制御装置は、システ
ム外部の外部電源と前記システム内部の内部電源と前記
両電源を結合してなる電源とが択一的に供給されるＤＣ
／ＤＣコンバータに供給する電源の種類を判定する判定
手段と、該判定手段の判定結果に基づいて前記ＤＣ／Ｄ
Ｃコンバータの比較器に加える基準電圧を変更する基準
電圧変更手段とを具備し、前記基準電圧変更手段により
前記ＤＣ／ＤＣコンバータの比較器に加える基準電圧を
変更することによって、同一負荷時における前記ＤＣ／
ＤＣコンバータの出力電圧値の変動を減少することを特
徴とするものである。

【００１４】

【作用】第１発明（請求項１）の電源回路は、入力電圧
が所定値以下になって前記トランジスタのスイッチング
動作が停止したとき、バイパス回路が動作して電源入力
端子と電源出力端子との間に介装されたコイル自身の内
部抵抗による電力損失の発生が防止され、該コイルによ
る出力電圧の低下が防止される。これにより、動作時間
が低下することがなく、入力電源が電池の場合の電子機
器の稼働時間を延長することができると共に、入力電源
が充電型の電池である場合のバッテリのメモリ効果を防
止することができる。

【００１５】また、第２発明（請求項２）の電源制御方
法は、システム外部の外部電源と、前記システム内部の
内部電源と、前記両電源を結合してなる電源とが択一的
に供給されるＤＣ／ＤＣコンバータに供給する電源の種
類が判定され、該判定結果に基づいて前記ＤＣ／ＤＣコ
ンバータの比較器に加える基準電圧が変更される。これ
によって、入力電圧の相違による出力変動及び負荷変動
を減少することができる。

【００１６】更に、第３発明（請求項４）の電源制御装
置は、システム外部の外部電源と、前記システム内部の
内部電源と、前記両電源を結合してなる電源とが択一的
に供給されるＤＣ／ＤＣコンバータに供給する電源の種
類が判定手段により判定され、該判定結果に基づいて基
準電圧変更手段により前記ＤＣ／ＤＣコンバータの比較
器に加える基準電圧が変更される。これによって、入力
電圧の相違による出力変動及び負荷変動を減少すること
ができる。

【００１７】

【実施例】以下、本発明の実施例を図１〜図１６に基づ
き説明する。

【００１８】（第１実施例）まず、本発明の第１実施例
を、図１及び図２に基づき説明する。図１は本発明の第
１実施例に係わる電源回路の構成を示すブロック図であ
り、同図中、１１は電池等の電源で、入力電圧Ｖｉｎが
入力される電源入力端子１２とアース端子１３との間に
介装されている。１４は所定の基準電圧Ｖｒｅｆを発生
する基準電圧発生回路で、第１の抵抗Ｒ１と、第１のコ
ンデンサＣ１と、シャント・レギュレータ１５とにより
構成されている。第１の抵抗Ｒ１とシャント・レギュレ
ータ１５とが互いに直列に接続され、第１の抵抗Ｒ１は
電源入力端子１２に、シャント・レギュレータ１５はア
ース端子１３にそれぞれ接続されている。第１のコンデ
ンサＣ１は、第１の抵抗Ｒ１とシャント・レギュレータ
１５との接続ラインから分岐する基準電圧Ｖｒｅｆの出
力ラインとアース端子１３との間に、シャント・レギュ
レータ１５と並列にして介装されている。

【００１９】Ｑ１はスイッチング・トランジスタとして
の第１のトランジスタ（ｆｉｅｌｄｅｆｆｅｃｔ ｔｒ
ａｎｓｉｓｔｅｒ；ＦＥＴ）で、第１〜第３の端子を有
し、第１の端子（ソース端子）は電源入力端子１２に、
第２の端子（出力端子）は出力電圧Ｖｏｕｔが出力され
る電源出力端子１６にそれぞれ接続されている。第１の
トランジスタＱ１の第１の端子と電源出力端子１６との
接続ラインには、チョークコイルＬ１が介装されてい
る。Ｄ１は第１のダイオード（フライホイール・ダイオ
ード）で、そのアノード端子が第１のトランジスタＱ１
の第２の端子とチョークコイルＬ１との接続ラインに、
カソード端子がアース端子にそれぞれ接続されている。
第１のダイオードＤ１は、第１のトランジスタＱ１がオ
ンしたときにチョークコイルＬ１に蓄積された電磁エネ
ルギーを、第１のトランジスタＱ１がオフしたときに放
出して、後述する負荷２３に供給するための通路を得る
ためのものである。

【００２０】第１のトランジスタＱ１は、駆動回路１７
により駆動されてスイッチング動作を行うもので、この
駆動回路１７は、第２，第３のトランジスタＱ２，Ｑ３
と、第２，第３の抵抗Ｒ２，Ｒ３とからなる。第２のト
ランジスタＱ２の端子と第３のトランジスタＱ３の端子
とが互いに接続されている。第２のトランジスタＱ２の
端子と第３のトランジスタＱ３の端子との接続ライン
が、第４の抵抗Ｒ４を介して第１のトランジスタＱ１の
第３の端子に接続されている。第２のトランジスタＱ２
の端子は第１のトランジスタＱ１の第１の端子と電源入
力端子１２との接続ラインに、第３のトランジスタＱ３
の端子はアース端子１３にそれぞれ接続されている。第
２のトランジスタＱ２のベース端子に第２の抵抗Ｒ２
が、第３のトランジスタＱ３のベース端子に第３の抵抗
Ｒ３がそれぞれ接続されている。第２の抵抗Ｒ２と第３
の抵抗Ｒ４とは、互いに直列に接続されている。

【００２１】１８は第１のトランジスタＱ１のスイッチ
ング周波数を調節するためのディレイ回路で、第２のコ
ンデンサＣ２と第５の抵抗Ｒ５とからなるローパスフィ
ルタ回路と、第１，第２のインバータ１９，２０とによ
り構成されている。第１のインバータ１９と第２のイン
バータ２０とは、その間に第５の抵抗Ｒ５を介して直列
に接続されている。第１のインバータ１９の出力端子
は、駆動回路１７の第２，第３の抵抗Ｒ２，Ｒ３の接続
ラインに接続されている。第２のコンデンサＣ２は、第
１のインバータ１９と第５の抵抗Ｒ５との接続ラインと
アース端子１３との間に介装されている。

【００２２】２１は第１のトランジスタＱ１の第２の端
子の電圧を検出し且つ該検出電圧を分圧して所定の電圧
Ｖｓｏを発生する分圧回路で、第６及び第７の抵抗Ｒ
６，Ｒ７を互いに直列に接続してなる。第６の抵抗Ｒ６
はチョークコイルＬ１と電源出力端子１６との間に、第
７の抵抗Ｒ７はアース端子１３にそれぞれ接続されてい
る。

【００２３】２２はコンパレータ（比較回路）で、分圧
回路２１により検出された第１のトランジスタＱ１の第
２の端子の電圧が所望の制御電圧より高いか低いかを示
す信号を出力するものである。コンパレータ２２の
（＋）端子は分圧回路２１の第６抵抗Ｒ６と第７の抵抗
Ｒ７との接続ラインに、（−）端子はシャント・レギュ
レータ１５の基準電圧Ｖｒｅｆの出力ラインにそれぞれ
接続されている。また、コンパレータ２２の出力端子
は、ディレイ回路１８の第２のインバータ２０と電源入
力端子１２とにそれぞれ接続されている。コンパレータ
２２の出力端子と電源入力端子１２との間には、第８の
抵抗Ｒ８が介装されている。

【００２４】そして、分圧回路２１から出力される電圧
Ｖｓｏが、シャント・レギュレータ１５から出力される
基準電圧Ｖｒｅｆよりも低くなると、コンパレータ２２
の出力電圧は「０」レベルになり、第１のトランジスタ
Ｑ１がオン状態になる。また、前記電圧Ｖｓｏが、前記
基準電圧Ｖｒｅｆよりも高くなると、コンパレータ２２
の出力電圧は「１」レベルになり、第１のトランジスタ
Ｑ１がオフ状態になるものである。この様な一連の動作
を繰り返すことにより、入力電圧Ｖｉｎを所望の出力電
圧Ｖｏｕｔに降圧するものである。

【００２５】２３は電子機器等の負荷であり、アース端
子１３と電源出力端子１６との間に介装されている。２
４はバイパス回路で、第４及び第５のトランジスタＱ
４，Ｑ５と、第９〜第１２の抵抗Ｒ９〜Ｒ１２と、第３
のコンデンサＣ３と、第２のダイオードＤ２とからな
る。第４のトランジスタＱ４のエミッタ端子は第１のト
ランジスタＱ１の第１の端子に、コレクタ端子はチョー
クコイルＬ１と電源出力端子１６との接続ラインにそれ
ぞれ接続されている。

【００２６】第５のトランジスタＱ５の端子は第４のト
ランジスタＱ４のベース端子に第９の抵抗Ｒ９を介して
接続されている。第５のトランジスタＱ５の端子はアー
スされている。第５のトランジスタＱ５のベース端子は
第２のダイオードＤ２のカソード端子に第１０の抵抗Ｒ
１０を介して接続されている。第２のダイオードＤ２の
アノード端子は、分圧回路１８の第５の抵抗Ｒ５と第２
のインバータ２０との接続ラインに接続されている。第
１１の抵抗Ｒ１１の一端は第５のトランジスタＱ５のベ
ース端子と第１０の抵抗Ｒ１０との接続ラインに接続さ
れ、他端はアースされている。第１２の抵抗Ｒ１２の一
端は第４のトランジスタＱ４のベース端子に、他端は第
１０の抵抗Ｒ１０と第２のダイオードＤ２との接続ライ
ンにそれぞれ接続されている。第３のコンデンサＣ３の
一端は第１０の抵抗Ｒ１０と第１２の抵抗Ｒ１２との接
続ラインに接続され、他端はアースされている。

【００２７】バイパス回路２４は、降圧動作時にコンパ
レータ２２の出力がオン・オフ動作を繰り返し、入力電
圧が低くなり出力電圧とほぼ同じになるとオン・オフ動
作を止めることを利用したものである。尚、図１中、Ｃ
４は第４のコンデンサで、電源出力端子１６とアース端
子１３との間に介装されている。

【００２８】次に、動作を図１と図２を用いて説明す
る。図２は図１の第２のダイオードＤ２のアノード端子
ａ，第５のトランジスタＱ５のベース端子ｂの各点にお
けるバイパス回路２４のオフ時（Ｔ１）と、オン時（Ｔ
２）の電圧波形を示す図である。

【００２９】まず、バイパス回路２４がオフの状態（Ｔ
１）について説明する。

【００３０】第２のダイオードＤ２のアノード端子ａ点
の電圧波形は、上述した作用により「０」、「１」の状
態を繰り返しているため、第５のトランジスタＱ５のベ
ース端子ｂ点の電圧波形は、第４のコンデンサＣ４と第
１０の抵抗Ｒ１０とからなるローパスフィルタの働きに
より、第４のトランジスタＱ４がオンになるベース駆動
電圧のスレショルドＶｏｎまで上昇することはなく、第
４及び第５のトランジスタＱ４，Ｑ５は共にオフしたま
まにあり、従って、第４のトランジスタＱ４のエミッタ
端子ｃとコレクタ端子ｄとの間は非導通状態のままとな
る。

【００３１】次に、バイパス回路２４がオンの状態（Ｔ
２）について説明する。

【００３２】前記分圧回路２１から出力される電圧Ｖｓ
ｏが基準電圧Ｖｒｅｆを越えなくなるとき、即ち入力電
圧Ｖｉｎが基準電圧Ｖｒｅｆ以下に低下したときは、コ
ンパレータ２２の出力がオン・オフ動作を繰り返すのを
止め、「１」の状態を維持することにより、分圧回路２
１の第２のインバータ２０の出力は「０」のレベルを維
持する。これにより、第５のトランジスタＱ５のベース
端子ｂ点の電圧は図示のようにスレショルドＶｏｎを越
えて「１」レベルになる。そして、第５のトランジスタ
Ｑ５のベース端子ｂ点の電圧がスレショルドＶｏｎを越
えた段階で第５のトランジスタＱ５がオンし、これに伴
い第４のトランジスタＱ４のベース電流が流れ、該第４
のトランジスタＱ４がオンになる。これにより、第４の
トランジスタＱ４のエミッタ端子ｃとコレクタ端子ｄと
の間が導通状態となってバイパスの役割を果たすことに
なる。

【００３３】以上詳述したように本実施例によれば、高
圧式スイッチング電源回路において、入力電圧が低下し
てスイッチング動作を行わなくなった場合に、バイパス
回路２４が動作し、チョークコイルＬ１の直流抵抗によ
る電力損失や、該電力損失に伴う電圧低下を防止するこ
とができる。

【００３４】（第２実施例）次に、本発明の第２実施例
を、図３及び図４に基づき説明する。尚、本実施例にお
いて上述した第１実施例と同一部分には、図面に同一符
号を付して説明する。第１実施例では、スイッチングを
行うための発信回路としてコンパレータ２２を用いた自
励式降圧型電源回路に適用した。これに対して本実施例
では、他励式であるＰＷＭ（ｐｕｌｓｅ ｗｉｄｔｈ
ｍｏｄｕｌａｔｉｏｎ；パルス幅制御）方式のスイッチ
ング・コントローラを設けた他励式降圧型電源回路に適
用したものである。

【００３５】図３は本実施例に係わる電源回路の構成を
示すブロック図であり、同図において図１と異なる点
は、図１における基準電圧発生回路１４，駆動回路１
７，分厚回路１８，コンパレータ２２，第４及び第８の
抵抗Ｒ４，Ｒ８をそれぞれ削除し、その代わりにＰＷＭ
方式のスイッチング・コントローラ２５を付加すると共
に、第１のトランジスタＱ１をＮＰＮ型スイッチング・
トランジスタとしたことである。このスイッチング・コ
ントローラ２５は、第１のトランジスタＱ１を直接駆動
することができ、一定の周波数で第１のトランジスタＱ
１のオン・オフのパルス幅を変えられる機能を持ってい
る。スイッチング・コントローラ２５は、第１のトラン
ジスタＱ１の第３の端子とディレイ回路２１の第６及び
第７の抵抗Ｒ６，Ｒ７の接続ラインとの間に介装されて
いる。バイパス回路２４の第２のダイオードＤ２のアノ
ード端子は、第１のトランジスタＱ１の第３の端子とス
イッチング・コントローラ２５との接続ラインに接続さ
れている。

【００３６】図４は図３のスイッチング・コントローラ
２５の出力端子ｅ，第５のトランジスタＱ５のベース端
子ｂの各点におけるバイパス回路２４のオフ時（Ｔ１）
と、オン時（Ｔ２）の電圧波形を示す図である。

【００３７】バイパス回路２４の動作原理は、上記第１
実施例と同様であるから、簡単に説明する。

【００３８】まず、バイパス回路２４がオフ状態（Ｔ
１）について説明する。

【００３９】スイッチング・コントローラ２５の出力端
子ｅ点の電圧波形は、上述した作用により「０」、
「１」の状態を繰り返しているため、第５のトランジス
タＱ５のベース端子ｂ点の電圧波形は、第４のトランジ
スタＱ４がオンになるベース駆動電圧のスレショルドＶ
ｏｎまで上昇することはなく、第４のトランジスタＱ４
のエミッタ端子ｃとコレクタ端子ｄとの間は非導通状態
のままとなる。

【００４０】次に、バイパス回路２４がオン状態（Ｔ
２）について説明する。

【００４１】入力電圧Ｖｉｎが基準電圧Ｖｒｅｆ以下に
低下したときは、コンパレータ２２の出力が「１」の状
態を維持することにより、第５のトランジスタＱ５のベ
ース端子ｂ点の電圧は図示のようにスレショルドＶｏｎ
を越えて、第５のトランジスタＱ５がオンし、これに伴
い第４のトランジスタＱ４のベース電流が流れ、該第４
のトランジスタＱ４がオンになる。これにより、第４の
トランジスタＱ４のエミッタ端子ｃとコレクタ端子ｄと
の間が導通状態となってバイパスの役割を果たすことに
なる。

【００４２】本実施例においても、上記第１実施例と同
様に、入力電圧が低下してスイッチング動作を行わなく
なった場合に、バイパス回路２４が動作し、チョークコ
イルＬ１の直流抵抗による電力損失や、該電力損失に伴
う電圧低下を防止することができる。

【００４３】（第３実施例）次に、本発明の第３実施例
を図５〜図１３に基づき説明する。図５は本実施例に係
わる電源制御装置を適用した情報処理装置としてのパー
ソナルコンピュータ（以下、パソコンという。）の斜視
図であり、同図中、３０はパソコンで、パソコン本体３
１、キーボード３２、表示部３３を備えた上カバー３４
及びプリンタユニット３５を主要構成要素としている。

【００４４】上カバー３４は、パソコン本体３１に対し
て回動可能に取り付けられている。そして、使用時に上
カバー３４は、上方へ回動されて表示部３３が見やすい
位置まで開かれる。また、不使用時に上カバー３４は、
下方へ回動されてパソコン本体３１の上面を覆うごとく
閉じられて、カバーとして機能するものである。表示部
３３は、各種の情報を表示するもので、その表示素子と
しては、薄く構成できることから液晶表示素子（ＬＣ
Ｄ）が用いられる。

【００４５】プリンタユニット３５は、インクジェット
方式の記録ヘッド（ＢＪヘッド）を用いたもので、表示
部３３の前方に位置してパソコン本体３１内に収納され
ている。プリンタユニット３５は、操作者が開閉可能な
開口部（図示省略）を有し、その記録ヘッドの交換が可
能となっている。

【００４６】記録紙３６は、キーボード３２の下部に設
けられた給紙口３７から挿入され、パソコン本体３１内
を貫通する搬送路内を搬送されてパソコン本体３１の後
方の排紙口（図示省略）から排出される。キーボード３
２は、パソコン本体３１に対して回動可能に取り付けら
れている。キーボード３２の下部に記録紙３６の搬送路
が設けられているため、記録紙３６を給紙口３７から搬
送路内にセットした状態でも、キーボード３２、表示部
３３及びプリンタ操作用スイッチ３８を用いた種々の操
作が可能となっている。

【００４７】図６は図１のパソコン本体３１内に組み込
まれたホストコンピュータとプリンタユニットの構成を
示すブロック図である。同図中、３９はホストコンピュ
ータで、その主制御を司る中央処理装置（ＣＰＵ）４０
を有し、その基本的な制御の指示は、ＢＩＯＳ ＲＯＭ
４１が行うものである。中央処理装置４０は、フロッピ
ーディスク（ＦＤＤ）４２やハードディスク（ＨＤＤ）
４３からフロッピーディスクコントローラ（ＦＤＣ）４
４やハードディスクコントローラ（ＨＤＣ）４５を経由
してアプリケーションプログラムを読み出し、システム
メモリ（ＲＡＭ）４６を利用してプログラムの実行を行
う。この時、表示部３３の画面の表示方法としては、Ｌ
ＣＤコントローラ（ＬＣＤＣ）４７を使って液晶表示素
子４８にキャラクタ等の表示を行い、キーボード（Ｋ
Ｂ）３２からのキー入力は、キーボードコントローラ
（ＫＢＣ）４９を経由して行われる。

【００４８】５０はリアルタイムクロック（ＲＴＣ）
で、現時点の経過時間を示すものであり、システム全体
の電源が切られた状態においても、専用バッテリにより
バックアップされて動作が継続して行えるものである。
ＤＭＡコントローラ（ＤＭＡＣ）５１は、メモリ〜メモ
リ間、メモリ〜Ｉ／Ｏ間において、データの高速転送を
行うために、ＣＰＵ４０の介在なしでデータ転送を行
う。割り込みコントローラ（ＩＲＱＣ）５２は、各Ｉ／
Ｏからの割り込みを受け付けて優先順位にしたがって処
理を行う。タイマ（ＴＩＭＥＲ）５３は、数チャンネル
のフリーランニングタイマを持ち、種々の時間管理を行
う。

【００４９】その他に、外部につながるシリアルインタ
フェイス（ＳＩＯ）５４や、ユーザに動作情況を伝える
表示素子としてのＬＥＤ５５がある。また、ＥＬ（パネ
ルディスプレイ）５６のインバータ回路のオン−オフ、
ＦＤＤ４２への電源供給、ＨＤＤ４３への電源供給、プ
リンタユニット３５のオン−オフ、ＲＡＭ４６及びＶＲ
ＡＭ５７以外のディバイスへの電源供給の各時間制御
や、ＣＰＵ４０等のクロック（ＣＬＯＣＫ）制御、サス
ペンド／リジューム時の電源制御手順等を制御するホス
トパワーマネージメント部（ホストＰＭ部）５８と、該
ホストＰＭ部５８の指示信号によりＲＡＭ４６及びＶＲ
ＡＭ５７をサスペンド時とＣＰＵ−ＣＬＯＣＫ時とで切
り替えてリフレッシュ（ＲＥＦＲＥＳＨ）するためのリ
フレッシュコントローラ５９と、２次電池をチャージし
ながらホストコンピュータ３９側も駆動可能なチャージ
コントローラ６０とからなる。

【００５０】プリンタユニット３５は、ホストコンピュ
ータ３９に対してパラレルインタフェイスでつながって
いて、Ｉ／Ｏポート（ＰＩＯ・ＩＯ）のレジスタレベル
でデータの送受信を行い、接続のイメージとしては、外
部プリンタとホストコンピュータ３９とがやり取りした
ときと同等となる。

【００５１】図７はプリンタユニット３５の構成を示す
斜視図であり、このプリンタユニット３５は、インクタ
ンク６１と、記録ヘッド６２を有している。６３はイン
クタンク６１と記録ヘッド６２とをプリンタユニット本
体６４に移動可能に取り付けるためのキャリッジであ
る。このキャリッジ６３は、ガイド６５とリードスクリ
ュウ６６とに移動可能に支持されている。リードスクリ
ュウ６６は、駆動モータであるキャリッジモータ（Ｃ
Ｍ）６７の正逆回転に伴い歯車減速機構６８を介して正
逆回転し、キャリッジ６３が副走査方向、即ち矢印ａ，
ｂ方向に往復移動する。

【００５２】６９は記録紙３６を主走査方向に走査する
ためのプラテンローラ、７０は記録紙押さえ板で、キャ
リッジ６３の移動方向に亘って記録紙３６をプラテンロ
ーラ６９に対して押圧するものである。７１，７２はフ
ォトインタラプタで、キャリッジ６３の存在位置を確認
するためのホームポジション（ＨＰ）検出手段であり、
その検出信号は、キャリッジモータ６７の回転方向の切
り替え等を制御するのに用いる。７３は記録ヘッド６２
の前面を覆うキャップを指示するキャップ支持部材、７
４はキャップ内を吸引する吸引手段で、キャップ内開口
７５を介して記録ヘッド６２のインク吸引動作（吸引回
復）を行う。

【００５３】７６はクリーニングブレード、７７はこの
クリーニングブレードを前後方向に移動するための部材
で、本体支持板７８に支持されている。７９は記録ヘッ
ド６２の吸引回復の吸引を開始するためのレバーで、キ
ャリッジ６３と結合するカムの作用によって動作し、キ
ャリッジモータ６７からの駆動力がクラッチ等の公知の
動力断続手段を介して伝達される。

【００５４】図８は記録ヘッド及びヘッドドライバの構
成を示すブロック図であり、図示例では、吐出ユニット
は６４個の吐出口を有し、＃１〜＃６４は吐出ユニット
に設けられた吐出口の位置に対応した番号を示す。Ｒ１
〜Ｒ６４は＃１〜＃６４の吐出口に対応して設けられた
吐出エネルギー発生素子としての発熱抵抗体である。発
熱抵抗体Ｒ１〜Ｒ６４は、８個を単位としたブロックに
分割され、各ブロックに共通にコモン側ドライバ回路の
スイッチング用トランジスタＱ１〜Ｑ８が接続される。
スイッチング用トランジスタＱ１〜Ｑ８は、それぞれ制
御信号ＣＯＭ１〜ＣＯＭ８のオン／オフに応じて通電経
路をオン／オフする。尚、各発熱抵抗体Ｒ１〜Ｒ６４へ
の通電経路には、逆流防止用のダイオードＤ１〜Ｄ６４
がそれぞれ配置されている。

【００５５】各ブロック間で対応する位置にある発熱抵
抗体に対しては、セグメント側ドライバ回路のオン／オ
フ用トランジスタＱ９〜Ｑ１６が接続される。オン／オ
フ用トランジスタＱ９〜Ｑ１６は、それぞれ制御信号Ｓ
ＥＧ１〜ＳＥＧ８のオン／オフに応じて発熱抵抗体に対
する通電経路をオン／オフする。従って、記録ヘッドの
走査方向上のある位置において、コモン側制御信号ＣＯ
Ｍ８〜ＣＯＭ１が順次オンされる。選択されたブロック
内において、記録による画像に応じてセグメント側制御
信号ＳＥＧ８〜ＳＥＧ１をそれぞれオンまたはオフする
ことにより、発熱抵抗体に選択的に通電がなされ、発熱
に応じてインクが吐出されて記録紙にドット記録が行わ
れる。

【００５６】図９はプリンタユニット３５の制御系の構
成を示すブロック図であり、同図中、８０はＣＰＵ−Ｐ
で、これはプリンタユニット３５の主制御を司るマイク
ロプロセッサ形態のＣＰＵであり、ホストコンピュータ
側からプリンタコマンドやデータに基づいて所望の処理
を実行する。８１はＲＯＭ−Ｐで、ＣＰＵ−Ｐ８０が実
行する記録制御手順に対応したプリンタ制御プログラ
ム，印字フォント（ＣＧ），その他の固定データを格納
するＲＯＭである。８２はＲＡＭ−Ｐで、レジスタとし
て用いるワーク領域，１ライン分の印字データを格納す
るためのラインバッファ，ドットに再展開されたドット
展開バッファ，パラレルＩＦ（インターフェイス）から
の受信バッファ等の領域を有するＲＡＭである。

【００５７】８３はＴＩＭＥＲ−Ｐで、記録紙３６を送
るための紙送りモータであるフィードモータ（ＦＭ）及
びヒータ等の駆動時間を得るためのものである。８４は
ＲＴＣ−Ｐで、記録ヘッド６２の吸引回復動作の経過時
間を得るためのものである。８５はＩＦ転送制御，省電
力制御，ＲＡＭアクセス制御，プリンタ制御を合体させ
た複合制御ユニットで、ＣＰＵ−Ｐ８０のバスに接続さ
れている。複合制御ユニット８５からは、前記各プリン
タユニット駆動信号が出力し、ＦＭ駆動回路，ＣＭ駆動
回路，記録（ＢＪ）ヘッド等の駆動レベルに変換してい
る。

【００５８】本実施例においては、キャリッジモータ６
７としてコイルФ１〜Ф４を有するステッピングモータ
を採用し、駆動信号ＣＭ１〜ＣＭ４により各コイルに接
続された駆動回路を適切にオン／オフすることにより、
２相励磁方式にて駆動するものである。フィードモータ
についても上記と同様な構成で駆動信号ＦＭ１〜ＦＭ４
により駆動される。

【００５９】省電力制御信号として複合制御ユニット８
５からＶｃｃ１Ｐ−ｏｆｆ及びＶｃｃ２Ｐ−ｏｆｆの電
源コントロール信号と、入力信号としてＰｒｉｎｔｅｒ
−ｏｆｆ，プリンタセンサ類，操作パネル等を持つ。こ
の内、Ｐｒｉｎｔｅｒ−ｏｆｆ信号のアクティブからイ
ンアクティブの変化のみによってＶｃｃ１Ｐの電源供給
が可能となる。また、Ｖｃｃ１Ｐ−ｏｆｆはＰｒｉｎｔ
ｅｒ−ｏｆｆ信号をプリンタユニット３５の駆動情況に
合わせて、変更したオフタイミングでＶｃｃ１Ｐなる電
源切り及びＶｐ−ｏｆｆなる信号を発生する。更に、Ｖ
ｐ−ｏｆｆ信号によりプリンタパワー制御ユニット８６
を制御してプリンタ駆動電源とモータ用駆動回路のロジ
ック用電源Ｐ−Ｖｃｃを切っている。

【００６０】尚、図９中、８７はフィードモータ８８を
駆動制御するＦＭ駆動回路、８９はキャリッジモータ６
７を駆動制御するＣＭ駆動回路、９０は記録ヘッド６２
を駆動制御するヘッドドライバ、９１は記録ヘッド６２
のヒータ９２を駆動制御するヒータドライバ、９３は操
作パネルである。

【００６１】図１０はパソコン３０に供給する電源の構
成を示すブロック図である。パソコンが持つ上記の制御
機能に加えて、ノートブック型のパソコンにおいては、
ＡＣアダプタ（２０Ｖ）と電池（約１１Ｖ）の少なくと
も２つの電源に対応しており、電池使用時の省電力が必
要となっている。そこで、パソコン３０に供給する電源
構成は、３つのＤＣ／ＤＣコンバータ９４〜９６を有し
ている。Ｄ１，Ｄ２はＡＣアダプタと主電源（電池）の
それぞれからの逆電流を防ぐための逆流防止ダイオード
で、パソコン本体３１の供給電源であるＶＢＬに接続さ
れている。

【００６２】パソコンロジックに供給する電圧５Ｖは、
主ＤＣ／ＤＣコンバータ９４によって安定化されてい
る。プリンタパワー制御ユニット８６にある２つのＤＣ
／ＤＣコンバータ９５，９６は、パソコン本体３１に搭
載されているプリンタユニット３５用の安定化電源であ
り、一方のＤＣ／ＤＣコンバータ９５は２５Ｖを出力
し、記録ヘッド６２の電源として、また、他方のＤＣ／
ＤＣコンバータ９６は２４Ｖを出力し、キャリッジモー
タ６７及びフィードモータ８８の電源としてそれぞれ使
用される。Ｑ１６はスイッチング・トランジスタで、複
合制御ユニット８５から出力されるＶｐ−ｏｆｆ信号に
よって制御され、プリンタユニット３５を使用しないと
きに、電流消費を抑制するための電源スイッチの役割を
果たしている。

【００６３】９７は入力電源がＡＣアダプタからの供給
か、主電源からの供給かを判断する電圧を検出するもの
で、その検出信号（ｂａｔｔｅｎａｂｌｅ）は、論理的
にＡＣアダプタ使用時にローレベルを出力するオープン
コレクタ出力である。この検出信号は、プリンタユニッ
ト用電源である他方のＤＣ／ＤＣコンバータ９６に入力
され、該ＤＣ／ＤＣコンバータ９６のスイッチング制御
部を制御している。

【００６４】図１１は他方のＤＣ／ＤＣコンバータ９６
の内部構成を示すブロック図であり、同図中、Ｒ７０１
〜Ｒ７０４はトランジスタＱ７０１，Ｑ７０２を制御す
るための制限抵抗、Ｄ７０１はフライバックダイオー
ド、Ｃ７０１，Ｃ７０２は整流用コンデンサ、Ｌ７０１
はチョークコイル、Ｌ７０２はフィルター用のコイルで
ある。

【００６５】プリンタユニット３５が印字動作をすると
き、複合制御ユニット８５から出力したＶｐ−ｏｆｆ信
号がローレベルとなり、トランジスタＱ７０２をオンさ
せると共に、トランジスタＱ１６がオンし、電源である
ＶＢＬがＤＣ／ＤＣコンバータに供給される。前記ＶＢ
Ｌが供給されたとき、出力であるＶｏｕｔを抵抗Ｒ７０
５とＲ７０６で低抗分割したＶｒｅｆと、リファレンス
制御部９８から出力した基準電圧Ｖｒｅｆ’が、スイッ
チ制御部９９の比較器１００に入力される。この比較器
１００の比較結果に基づいて出力制御部１０１のオン−
オフを制御し、トランジスタＱ７０１がオンしたとき、
チョークコイルＬ７０１にエネルギーを充電し、トラン
ジスタＱ７０１がオフしたとき、チョークコイルＬ７０
１に充電されたエネルギーをダイオード７０１を通じて
放電するものである。

【００６６】従って、基準電圧Ｖｒｅｆ’とフィードバ
ック信号Ｖｒｅｆとの比較結果に基づいて、トランジス
タＱ７０１のオン／オフを制御し、入力及び出力負荷変
動に依存しない出力電圧１５Ｖを作り出すようになって
いる。

【００６７】図１２は電源検出回路９７とリファレンス
制御部９８の内部構成を示すブロック図である。電源検
出回路９７はオープンコレクタ型比較器１０２と抵抗Ｒ
８０１〜Ｒ８０４とで構成されている。また、リファレ
ンス制御部９８は抵抗Ｒ８０５〜Ｒ８０７とで構成され
ている。基準電圧Ｖ１は、５Ｖから抵抗Ｒ８０３とＲ８
０４との抵抗分割によって生成され、電圧検出としての
Ｖ２は、電源ＶＢＬから抵抗Ｒ８０１とＲ８０２との低
抗分割によって生成され、それぞれ比較器１０２に入力
される。この比較器１０２の出力は、電源ＶＢＬの電圧
が１８Ｖより高いときにローレベルが出力されるよう
に、抵抗Ｒ７１１からＲ７１４が設定されている。

【００６８】電源ＶＢＬがＡＣアダプタによる電源供給
を受けているとき、比較器１０２の出力はローレベルで
あり、基準電圧Ｖｒｅｆ’は、５Ｖから抵抗Ｒ８０５，
Ｒ８０６とＲ８０７との抵抗分割により電圧Ｖ３を生成
している。一方、電源ＶＢＬが主電源、即ち電池による
電源供給を受けているとき、比較器１０２の出力（Ｂａ
ｔｔｅｎａｂｌｅ）はハイインピーダンスとなり、基準
電圧Ｖｒｅｆ’は、５Ｖから抵抗Ｒ８０５とＲ８０６と
の抵抗分割により電圧Ｖ４（Ｖ４＞Ｖ３）を生成してい
る。

【００６９】従って、入力電圧によって基準電圧Ｖｒｅ
ｆ’が変化し、ＤＣ／ＤＣコンバータの出力電圧が入力
電圧の状態で制御される。

【００７０】図１３は定常負荷時の出力電圧波形を示す
図であり、同図の（ａ）はＡＣアダプタ使用時における
フィードバック信号Ｖｒｅｆの電圧波形であり、スイッ
チング・トランジスタＱ７０１がオフしたときにリップ
ル電圧ΔＶａｃの三角波が生じている。このときの出力
電圧平均値は、Ｖａｃ−ａｖｅの抵抗分割比（［Ｒ７０
５＋Ｒ７０６］／Ｒ７０６）となる。従来、スイッチ制
御部内の比較器の動作点は、Ｖｒｅｆ＝Ｖｒｅｆ’のと
きであり、出力電圧の負荷を見込んでリファレンス電圧
を決定している。

【００７１】しかしながら、電池（バッテリ）駆動時の
ように入力電圧が低い場合、（ｂ）のように、リップル
電圧ΔＶｂａｔ（ΔＶｂａｔ＞ΔＶａｃ）が大きくな
り、当然ながら、出力平均電圧Ｖｂａｔ−ａｖｅは、Ｖ
ａｃ−ａｖｅより小さくなってしまう。そこで、本発明
では、電池駆動時における出力変動分ΔＶｒｅｆ（ΔＶ
ｒｅｆ＝Ｖａｃ−ａｖｅ−Ｖｂａｔ−ａｖｅ）を見込ん
だリファレンス電圧Ｖ３（Ｖｒｅｆ’＋ΔＶｒｅｆ）に
なるように抵抗Ｒ８０７を設定している。

【００７２】電池駆動時においては、電源検出回路９７
の比較器１０２の出力はハイインピーダンスとなり、抵
抗Ｒ８０７に電流が流れなくなる。そして、基準電圧Ｖ
ｒｅｆ’は抵抗Ｒ８０５とＲ８０６との抵抗分割によっ
て生成される電圧Ｖ３がＤＣ／ＤＣコンバータの比較器
に入力される。従って、スイッチ制御部９９の比較器１
００の動作点がＡＣアダプタ使用時よりもΔＶｒｅｆ分
だけ高くなり、（ｃ）に示すようにリップル電圧が大き
くてもＡＣアダプタ使用時における平均出力電圧と同等
に出力される。

【００７３】このように、電源検出回路９７とリファレ
ンス制御部９８とを設け、その判定結果に基づいてＤＣ
／ＤＣコンバータの基準電圧を変更するため、入力電圧
の違いによる出力変動がなくなり、電源の安定性が向上
する。

【００７４】（第４実施例）次に、本発明の第４実施例
を図１４に基づき説明する。尚、本実施例において上述
した第３実施例と同一部分については、図面に同一符号
を付して説明する。

【００７５】図１４は、本実施例に係わるプリンタユニ
ットの制御系の構成を示すブロック図であり、同図にお
いて、第３実施例の図９と異なる点は、図９の構成に抵
抗Ｒ１００１とＲ１００２及び抵抗内蔵トランジスタＱ
１００１を付加したことである。そして、入力電源ＶＢ
Ｌは抵抗Ｒ１００１とＲ１００２によって抵抗分割さ
れ、ＣＰＵ−Ｐ８０にあるＡＤコンバータの入力ポート
に入力され、ポーリング動作によって入力電圧の監視を
行っている。ＣＰＵ−Ｐ８０は、この入力状態によって
複合ユニット８５内にある出力ポートＢＡＴＥＮを制御
し、入力電源ＶＢＬが電池電圧により供給されたときロ
ーレベルの信号を出力する。出力ポートＢＡＴＥＮは、
抵抗内蔵トランジスタＱ１００１を制御し、Ｂａｔｔｅ
ｎａｂｌｅを生成している。

【００７６】従って、Ｂａｔｔｅｎａｂｌｅは電源検出
回路９７によって制御され、この電源検出回路９７は供
給される電源がＡＣアダブタからか、主電源からかを判
断するための電圧の検出を行っている。この電源検出回
路９７の検出信号は、論理的にＡＣアダプタ使用時にロ
ーレベルの信号を出力するオープンコレクタ出力であ
り、ＢａｔｔｅｎａｂｌｅはプリンタＤＣ／ＤＣコンバ
ータのリファレンス制御部９８を制御している。

【００７７】尚、本実施例におけるその他の構成及び作
用は第３実施例と同一であるから、その説明を省略す
る。

【００７８】（第５実施例）次に、本発明の第５実施例
を図１５及び図１６に基づき説明する。尚、本実施例に
おいて上述した第３実施例と同一部分については、図面
に同一符号を付して説明する。

【００７９】図１５は、本実施例に係わるプリンタユニ
ットの制御系の構成を示すブロック図であり、同図にお
いて、第３実施例の図９と異なる点は、図９の構成に抵
抗Ｒ１１０１〜Ｒ１１０６及び抵抗内蔵トランジスタＱ
１１０１，Ｑ１１０２を付加したことである。そして、
入力電源ＶＢＬは抵抗Ｒ１１０１とＲ１１０２によって
抵抗分割されＣＰＵ−Ｐ８０にあるＡＤコンバータの入
力ポートに入力され、ポーリング動作によって入力電圧
の監視を行っている。ＣＰＵ−Ｐ８０は、この入力状態
によって複合ユニット８５内にある出力ポートＥＮ１，
ＥＮ２を制御し、入力電源ＶＢＬが電池電圧により供給
されたときローレベルの信号を出力する。出力ポートＥ
Ｎ１，ＥＮ２は、抵抗内蔵トランジスタＱ１１０１，Ｑ
１１０２を制御し、Ｖｒｅｆ’を生成している。

【００８０】図１６は、モータの状態による各ポートの
制御を示す表である。同図に示すように、電池使用時Ｃ
ＰＵ−Ｐ８０は、プリンタユニット３５のモータ６７，
８８を制御すると同時に、負荷の大きい加速時に、複合
ユニット８５の出力ポートＥＮ１，ＥＮ２からロー
（Ｌ）レベルの信号をそれぞれ出力し、抵抗内蔵トラン
ジスタＱ１１０１，Ｑ１１０２をオフさせる。一方、負
荷の軽いモータ６７，８８の等速時においては、出力ポ
ートＥＮ１からローレベルの信号を、出力ポートＥＮ２
からハイ（Ｈ）レベルの信号をそれぞれ出力し、抵抗内
蔵トランジスタＱ１１０１をオフさせ、抵抗内蔵トラン
ジスタＱ１１０２をオンさせている。更に、ＡＣアダプ
タ使用時においては、負荷変動が僅かなので、常時、出
力ポートＥＮ１，ＥＮ２からハイ（Ｈ）レベルの信号を
それぞれ出力し、抵抗内蔵トランジスタＱ１１０１，Ｑ
１１０２をオンさせている。

【００８１】このように、段階的にポートを制御するこ
とによって、ＤＣ／ＤＣコンバータに加える基準電圧を
きめ細かに制御し、入力電圧の違いによる出力変動及び
負荷変動を減少させている。

【００８２】尚、本実施例におけるその他の構成及び作
用は第３実施例と同一であるから、その説明を省略す
る。

【００８３】

【発明の効果】以上詳述したように本発明の第１発明の
電源回路によれば、降圧式の電源回路において、入力電
圧が所定値以下になってトランジスタのスイッチング動
作が停止したとき、バイパス回路が動作して電源入力端
子と電源出力端子との間に介装されたコイル自身の内部
抵抗による電力損失の発生が防止される。これにより、
動作時間が低下することなく、入力電源が電池の場合の
電子機器の稼働時間を延長することができると共に、入
力電源が充電型の電池である場合のバッテリのメモリ効
果を防止することができる。

【００８４】また、本発明の第２発明の電源制御方法及
び第３発明の電源制御装置によれば、システム外部の外
部電源と、システム内部の内部電源と、前記両電源を結
合してなる電源とが択一的に供給されるＤＣ／ＤＣコン
バータに供給する電源の種類が判定され、該判定結果に
基づいて前記ＤＣ／ＤＣコンバータの比較器に加える基
準電圧が変更されるので、入力電圧の相違による出力変
動及び負荷変動を減少することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係わる電源回路の構成を
示すブロック図である。

【図２】同電源回路における第２のダイオードのアノー
ド端子，第５のトランジスタのベース端子の各点におけ
るバイパス回路のオフ時（Ｔ１）と、オン時（Ｔ２）の
電圧波形を示す図である。

【図３】本発明の第２実施例に係わる電源回路の構成を
示すブロック図である。

【図４】同電源回路におけるスイッチング・コントロー
ラの出力端子，第５のトランジスタのベース端子の各点
におけるバイパス回路のオフ時（Ｔ１）と、オン時（Ｔ
２）の電圧波形を示す図である。

【図５】本発明の第３実施例に係わる電源制御装置を適
用した情報処理装置としてのパーソナルコンピュータの
斜視図である。

【図６】同パーソナルコンピュータの本体内に組み込ま
れたホストコンピュータとプリンタユニットの構成を示
すブロック図である。

【図７】同プリンタユニットの構成を示すブロック図で
ある。

【図８】同プリンタユニットにおける記録ヘッド及びヘ
ッドドライバの構成を示すブロック図である。

【図９】同プリンタユニットの制御系の構成を示すブロ
ック図である。

【図１０】同パーソナルコンピュータに供給する電源の
構成を示すブロック図である。

【図１１】同パーソナルコンピュータにおけるＤＣ／Ｄ
Ｃコンバータの内部構成を示すブロック図である。

【図１２】同パーソナルコンピュータにおける電源検出
回路とリファレンス制御部の内部構成を示すブロック図
である。

【図１３】同パーソナルコンピュータにおける定常負荷
時の出力電圧波形を示す図である。

【図１４】本発明の第４実施例に係わる電源制御装置を
適用した情報処理装置としてのパーソナルコンピュータ
におけるプリンタユニットの制御系の構成を示すブロッ
ク図である。

【図１５】本発明の第５実施例に係わる電源制御装置を
適用した情報処理装置としてのパーソナルコンピュータ
におけるプリンタユニットの制御系の構成を示すブロッ
ク図である。

【図１６】同プリンタユニットにおけるモータの状態に
よる各ポートの制御を示す表である。

【図１７】従来の電源回路の構成を示すブロック図であ
る。

【符号の説明】

１２ 電源入力端子 １６ 電源出力端子 １７ 駆動回路（制御回路） ２２ コンパレータ（比較回路、制御回路） ２４ バイパス回路 ２５ スイッチング・コントローラ（制御回路） ４０ ＣＰＵ（判定手段、基準電圧変更手段） ９４〜９６ ＤＣ／ＤＣコンバータ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 電源入力端子と電源出力端子との間にコ
   イルを介装し、且つ負荷に供給する出力電圧を一定状態
   にするためトランジスタのベース電圧に周波数，デュー
   ティで制御された電圧を供給して該トランジスタをオン
   ・オフ動作させると共に、入力電圧が所定値以下になる
   と制御回路の動作により、前記トランジスタのスイッチ
   ング動作を停止させてオン状態を保持するようにした降
   圧型の電源回路において、前記入力電圧が所定値以下に
   なって前記トランジスタのスイッチング動作が停止した
   とき動作して前記コイル自身の内部抵抗による電力損失
   の発生を防止するバイパス回路を設けたことを特徴とす
   る電源回路。
2. 【請求項２】 システム外部の外部電源と前記システム
   内部の内部電源と前記両電源を結合してなる電源とが択
   一的に供給されるＤＣ／ＤＣコンバータに供給する電源
   の種類を判定し、該判定結果に基づいて前記ＤＣ／ＤＣ
   コンバータの比較器に加える基準電圧を変更することに
   よって、同一負荷時における前記ＤＣ／ＤＣコンバータ
   の出力電圧値の変動を減少することを特徴とする電源制
   御方法。
3. 【請求項３】 前記外部電源はＡＣアダプタであり、且
   つ前記内部電源は電池であることを特徴とする請求項２
   記載の電源制御方法。
4. 【請求項４】 システム外部の外部電源と前記システム
   内部の内部電源と前記両電源を結合してなる電源とが択
   一的に供給されるＤＣ／ＤＣコンバータに供給する電源
   の種類を判定する判定手段と、該判定手段の判定結果に
   基づいて前記ＤＣ／ＤＣコンバータの比較器に加える基
   準電圧を変更する基準電圧変更手段とを具備し、前記基
   準電圧変更手段により前記ＤＣ／ＤＣコンバータの比較
   器に加える基準電圧を変更することによって、同一負荷
   時における前記ＤＣ／ＤＣコンバータの出力電圧値の変
   動を減少することを特徴とする電源制御装置。
5. 【請求項５】 前記外部電源はＡＣアダプタであり、且
   つ前記内部電源は電池であることを特徴とする請求項４
   記載の電源制御装置。