JP3347386B2 - 電源制御方法及び装置 - Google Patents

電源制御方法及び装置

Info

Publication number
JP3347386B2
JP3347386B2 JP05223093A JP5223093A JP3347386B2 JP 3347386 B2 JP3347386 B2 JP 3347386B2 JP 05223093 A JP05223093 A JP 05223093A JP 5223093 A JP5223093 A JP 5223093A JP 3347386 B2 JP3347386 B2 JP 3347386B2
Authority
JP
Japan
Prior art keywords
power supply
power
voltage
output
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05223093A
Other languages
English (en)
Other versions
JPH06269163A (ja
Inventor
健司 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP05223093A priority Critical patent/JP3347386B2/ja
Publication of JPH06269163A publication Critical patent/JPH06269163A/ja
Application granted granted Critical
Publication of JP3347386B2 publication Critical patent/JP3347386B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Power Sources (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、入力された電源の状態
を検出することによって、DC・DCコンバータのメイ
ンスイッチングトランジスタの動作を止めることによっ
て、省電力化をはかる情報処理機の電源制御方法および
装置に関するものである。
【0002】本発明は、DC・DCコンバータの出力部
に外部電源を供給することによって、DC・DCコンバ
ータ動作時の突入電流を低減させる情報処理機の電源保
護方法および装置に関するものである。
【0003】
【従来の技術】従来の情報機器、特に、ノートブック型
パーソナルコンピュータ(パソコン)においては、AC
アダプター/電池の少なくとも2電源に対応する必要が
ある。この電池に高速充電を行なうためは、電池電圧
(11V)にたいして二倍の電圧で充電する必要があ
る。そこで約20VのACアダプタ出力が設定されてい
る。このようなかけ離れた電源電圧の入力に対して、プ
リンタの駆動電源は小型(実装スペースが限られている
ため)で、高出力、高安定性が求められている。そのた
め、2種類の電源入力に対して、スイッチング動作を行
いプリンタ電源を安定させるDC/DCコンバータを用
いていた。
【0004】さらに従来の情報機器、特に、ノートブッ
ク型パーソナルコンピュータ(パソコン)においては、
ACアダプター/電池の少なくとも2電源に対応する必
要があり、電池使用時の省電力が必要となっている。そ
こで、省電力化を行なうため、通常プリンタを動作させ
ないとき、主制御部の制御に従ってDC・DCコンバー
タの動作を停止している。このときプリンタの印字要求
に従って制御部が電源の動作を許可した場合、出力を短
い時間で安定させようとして、DC/DCコンバータに
過大な突入電流が流れてしまう。そのため保護素子であ
るフューズやスイッチングのためのトランジスタなどに
ストレスを加えたり素子を破壊する危険があった。
【0005】このような突入電流を抑えるため、スイッ
チング動作を制限させたり、電源スイッチの役割をする
前段トランジスタの動作をリニア動作させるソフトスタ
ートなどの手法、DC/DCコンバータの出力へ入力電
源から抵抗などをバイパスしてプリチャージする手法
と、制限抵抗やサーミスタによる電流制限素子などを併
用していた。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うなかけ離れた2種類の電源入力に対して1つのDC/
DCコンバータ出力をプリンタの電源とした場合、電源
効率の最適化が難しい。つまり、電池駆動のための高効
率化とACアダプタ使用時の効率の低下と発熱という問
題が生じる。そのため機内の昇温問題や長時間システム
を駆動させるための電池の容量増加問題があった。
【0007】しかしながら、入力電源電圧がかけ離れて
いること、電池駆動による省電力化を考慮した場合、電
流制限素子が使用できない。そのため、DC/DCコン
バータに流れる突入電流を十分抑えることが出来ず、保
護素子であるフューズやスイッチングのためのトランジ
スタなどにストレスを加えたり素子を破壊する危険があ
った。さらに、電源の定格以上のフューズ使用した場
合、切りたいときにフューズが切れない問題があった。
【0008】
【課題を解決するための手段】上記課題を解決するため
に、本発明の電源制御装置は、システムの外部から供給
される外部電源と前記システムの内部電源とがダイオー
ドによって結合された電源手段と、第1のスイッチング
手段と、該第1スイッチング手段に直列に接続されたイ
ンダクタ素子と、スイッチング動作により前記インダク
タ素子へのエネルギーの蓄積及び放出を行う第2のスイ
ッチング素子とから構成され、前記電源手段から供給さ
れる電源を所定の電圧に変換するコンバータ手段と、前
記第1のスイッチング素子と前記第2のスイッチング素
子のオンオフを制御するオンオフ制御手段と、前記コン
バータ手段に供給されている電源が、前記外部電源と前
記内部電源の何れであるかを判断する判断手段と、前記
判断手段の判断に基づき、前記第1のスイッチング素子
を強制的にオン状態とする制御手段とを有する。
【0009】更に、本発明の電源制御方法は、システム
の外部から供給される外部電源と前記システムの内部電
源とがダイオードによって結合された電源手段と、第1
のスイッチング手段と、該第1スイッチング手段に直列
に接続されたインダクタ素子と、スイッチング動作によ
り前記インダクタ素子へのエネルギーの蓄積及び放出を
行う第2のスイッチング素子とから構成され、前記電源
手段から供給される電源を所定の電圧に変換するコンバ
ータ手段と、前記第1のスイッチング素子と前記第2の
スイッチング素子のオンオフを制御するオンオフ制御手
段とから構成される電源制御装置の電源制御方法であっ
て、前記コンバータ手段に供給されている電源が、前記
外部電源と前記内部電源の何れであるかを判断し、前記
判断に基づき、前記第1のスイッチング素子を強制的に
オン状態に制御する。
【0010】
【実施例】図1は本発明の1実施例として情報処理装置
としてのパーソナルコンピュータ(以下パソコンと略
す)を示す斜視図である。パソコン1は、装置本体10
1、キーボード102、表示部103を備える上カバー
104、及びデバイスの1例としてプリンタ2の各部に
よって構成される。上カバー104は、装置本体101
に対して、その後縁の両端に設けられたヒンジ104a
を介して回動可能に取りつけられている。これにより本
装置の使用時には、上カバー104は、その回動によっ
て表示部103が見やすくなる位置まで開けられ、また
不使用時には閉じられていてカバーとして機能すること
ができる。また、デバイスの1例として表示部103の
表示素子としては、表示部を薄く構成できることから液
晶表示素子が用いられる。
【0011】インクジェット方式の記録ヘッドを用いた
プリンタユニット2は表示部103の前方に配置され、
装置本体101内に収納されている。またプリンタユニ
ット2は操作者が開閉可能な開口部(不図示)を持ち、
記録ヘッドの交換が可能なようになっている。
【0012】記録紙3は表示部103の下部に設けられ
た給紙口101aから挿入され、装置本体101内を貫
通する搬送路内を搬送されて装置後方の排紙口(不図
示)から排出される。
【0013】図2に、ホストコンピュータとプリンタの
概略ブロック図を示す。
【0014】まずホストコンピュータにおいては、主制
御をつかさどっているのが中央処理装置(CPU)であ
り、その基本的な制御を指示するのがBIOS ROM
である。フロッピーディスク(FDD)やハードディス
ク(HDD)からフロッピーディスクコントローラ(F
DC)やハードディスクコントローラ(HDC)を経由
してアプリケーションプログラムを読み出し、システム
メモリ(RAM)を利用してプログラムの実行を行な
う。この時、画面の表示方法としてはLCDコントロー
ラ(LCDC)を使って液晶(LCD)にキャラクタ等
の表示を行ない、キーボード(KB)からのキー入力は
キーボードコントローラ(KBC)を経由して行なわれ
る。又、リアルタイムクロック(RTC)は現時点の経
過時間を示すものでシステム全体の電源が切られた状態
においても、専用バッテリーにより動作は行なわれる。
DMAコントローラ(DMAC)は、メモリ〜メモリ
間、メモリ〜I/O間において高速にデータの転送を行
なう為に、CPUの介在なしでデータ転送を行なう。割
り込みコントローラ(IRQC)は各I/Oからの割り
込みを受け付け、優先順位に従って処理を行なう。タイ
マ(TIMER)は、数チャンネルのフリーランニング
タイマを持ち、種々の時間管理を行なう。その他に、外
部につながるシリアルインターフェイス(SIO)や、
ユーザに動作状況を伝えるLEDがある。さらに、EL
のインバータ回路のON−OFF/FDDへの電源供給
/HDDへの電源供給/プリンターのON−OFF/R
AMおよびVRAM以外のデバイスへの電源供給の各時
間制御や、CPUなどのCLOCK制御、サスペンド/
リジューム時の電源制御手順などを制御するホストパワ
ーマネージメント部(ホストPM部)と、ホストPM部
の指示信号によりRAMおよびVRAMをサスペンド時
とCPU−CLOCK動作時とで切り替てREFRES
Hするためのリフレシュコントローラと、2次電池をチ
ャージしながらホスト側も駆動可能なチャージコントロ
ーラよりなる。
【0015】プリンタは、ホストコンピュータに対して
パラレルインターフェイスでつながっていて、I/Oポ
ート(PIO・IO)のレジスタレベルでデータ送受信
を行い、接続のイメージとしては外部プリンタとホスト
コンピュータがやり取りした時と同等となる。
【0016】図3はインクジェット方式の記録ヘッドを
用いたプリンタユニットの構成を示す斜視図である。
【0017】5001のインクタンクと5012の記録
ヘッドで形成されている。5029はインク滴を吐出す
るためのノズル部である。
【0018】5014は、そのプリンタ本体に取りつけ
るためのキャリッジであり、5003はそのキャリッジ
を副走査方向に走査するためのガイドである。5000
は、Pで示す被印字物を主走査方向に走査させるための
プラテンローラである。
【0019】更に上記構成のインクジェット記録装置に
ついて詳細に説明すると、この記録装置は駆動モータ
(CM)5013の正逆回転に連動して、駆動力伝達ギ
ア5011、5009を介して回転するリードスクリュ
ー5004の螺旋溝5005に対して結合するキャリッ
ジ5014があり、そのキャリッジはピンを有してい
て、矢印a,b方向に往復移動される。
【0020】5002は紙押さえ板であり、キャリッジ
移動方向にわたって紙をプラテンに対して押圧する。5
007、5008はフォトインタラプタで、キャリッジ
の存在位置を確認するためのホームポジション(HP)
検出手段であり、モータの回転方向の切替等を制御する
のに用いる。
【0021】5016は記録ヘッドの前面をキャップす
るキャップ部材を支持する部材で、5015はこのキャ
ップ内を吸引する吸引手段であり、キャップ内開口50
23を介して記録ヘッドのインク吸引動作(吸引回復)
を行う。
【0022】5017はクリーニングブレードで、50
19はこのブレードを前後方向に移動可能とする部材
で、本体支持板5018にこれらは支持されている。5
021は、吸引回復の吸引を開始するためのレバーで、
キャリッジと結合するカムの移動に伴って動き、駆動モ
ーターからの駆動力がクラッチ切り換え等の公知の伝達
手段で移動制御される。
【0023】図4に、記録ヘッドおよびヘッドドライバ
の構成を示す。
【0024】ここで、本例では吐出ユニットは64個の
吐出口を有するものとし、#1〜#64は吐出ユニット
に設けられた吐出口の位置に対応した番号を示すものと
する。R1〜R64はそれぞれ#1〜#64の吐出口に
対応して設けられた吐出エネルギ発生素子としての発熱
抵抗体である。発熱抵抗体R1〜R64は8個を単位と
したブロックに分割され、各ブロックに共通にコモン側
ドライバ回路のスイッチング用トランジスタQ1〜Q8
が接続される。トランジスタQ1〜Q8は、それぞれ制
御信号COM1〜COM8のオン/オフに応じ通電経路
をオン/オフする。なお、各発熱抵抗体R1〜R64へ
の通電経路に配置されたD1〜D64は逆流防止用のダ
イオードである。
【0025】各ブロック間で対応する位置にある発熱抵
抗体に対しては、セグメント側ドライバ回路のオン/オ
フ用トランジスタQ9〜Q16が接続される。トランジ
スタQ1〜Q16はそれぞれ制御信号SEG1〜SEG
8のオン/オフに応じて発熱抵抗体に対する通電経路を
オン/オフする。従って、ヘッド走査方向上のある位置
において、コモン側制御信号COM8〜COM1が順次
オンされる。選択されたブロック内において記録による
画像に応じてセグメント側制御信号SEG8〜SEG1
をそれぞれオンまたはオフすることにより、発熱抵抗体
に選択的に通電が成され、発熱に応じてインクが吐出さ
れてドット記録が行なわれる。
【0026】図5に、プリンタ部の制御系のブロック図
を示す。
【0027】CPU−Pはプリンタ部の主制御をなすマ
イクロプロセッサ形態のCPUでありホスト側からプリ
ンタコマンドやデータに基づいて所望の処理を実行す
る。ROM−PはCPU−Pが実行する記録制御手順に
対応したプリンタ制御プログラム、印字フォント(C
G)、その他固定データを格納するROM、RAM−P
はレジスタとして用いるワーク領域、1ライン分の印字
データを格納するためのラインバッファ、ドットに再展
開されたドット展開バッファ、パラレルIFからの受信
バッファなどの領域を有するRAM、TIMERで、R
TC−Pは紙送りモータ(FM)/ヒータなどの駆動相
時間を得るためのTIMER−Pは回復動作の経過時間
を知るためのRTC、またIF転送制御/省電力制御/
RAMアクセス制御/プリンタ制御を合体させた複合U
NITがCPU−PのBUSに接続されている。
【0028】複合UNITからは、前述した各プリンタ
駆動信号が出力し、FM駆動/CM駆動回路/BJヘッ
ドなどの駆動レベルに変換している。本例においては、
キャリッジモータとしてコイルΦ1〜Φ4を有するステ
ッピングモータを用い、駆動信号CM1〜CM4により
各コイルに接続された駆動回路を適切にオン/オフする
ことにより、2相励磁方式にて駆動する。フィードモー
タについても同様な構成で、駆動信号FM1〜FM4に
より駆動される。
【0029】省電力制御信号として複合UNITからV
cc1P−off/Vcc2P−off/の電源コント
ロール信号と、入力信号としてPrinter−off
/プリンタセンサ類/操作パネルなどを持つ。このうち
Printer−off信号のアクティブからインアク
ティブの変化のみによってVcc1−Pの電源供給が可
能となる。また、Vcc1P−offはPrinter
−off信号をプリンタの駆動状況にあわせて、変更し
たOFFタイミングでVcc1Pなる電源切り、またV
p−off(及びMain−off)なる信号を発生す
る。さらにVp−off(及びMain−off)信号
によりプリンタパワー制御UNITを制御しプリンタ駆
動電源とモータ用駆動回路のロジック用電源P−Vcc
を切っている。
【0030】図6は、パソコン1に供給する電源構成の
ブロック図である。
【0031】パソコンが持つ上記の各制御に加えて、ノ
ートブック型パーソナルコンピュータ(パソコン)にお
いては、ACアダプター(20V)/電池(約11V)
の少なくとも2電源に対応する必要があり、特に電池使
用時の省電力が必要となっている。パソコン1に供給す
る電源構成は、主に、3つのDC・DC Conver
terを有している。D1、D2はAC Adaput
rtとMAIN BATTのそれぞれからの逆電流を防
ぐための逆流防止ダイオードである。
【0032】パソコンロジックに供給する5Vは、MA
IN DC・DC Converterによって安定化
されている。プリンタパワー制御UNITにある2つの
DC・DC Converterは、パソコン本体に搭
載されているプリンタ用の安定化電源であり、Conv
erter Aは、25Vを出力し、PrinterH
eadの電源として、Converter Bは、15
Vを出力し、Printer Mortorの電源とし
て使用される。Q16は、複合UNITから出力される
Vp−offによって制御され、プリンタを使用しない
時に、電流消費を抑えるための電源スイッチの役割をし
ている。
【0033】Battenableは、電源検出部によ
って制御され、この検出機は入力電源であるAC ad
aputerかMAIN BATTからの供給を判断す
る電圧の検出を行っている。この検出信号は、論理的に
AC ADAPUTER時ロウレヴェルを出力するオー
プンコレクタ出力である。このBattenable
は、プリンタ用電源であるDC・DC Convert
erBに入力され、Converter Bのメインス
イチングトランジスタを制御している。
【0034】図7はPrinter DC・DC Co
nverterと電源検出器の内部構成を示す図であ
る。
【0035】電源検出器は、IC701のオープンコレ
クタ型コンパレータである。基準電圧V1は、5Vから
抵抗R713とR714の抵抗分割によって生成され、
電圧検出としてのV2は、VBLから抵抗R711とR
712の抵抗分割によって生成され、それぞれIC70
1に入力されている。このIC701の出力は、VBL
の電圧が18Vより低いときにロウレベルが出力される
ように、抵抗R711からR714が設定されている。
【0036】R701からR704は、トランジスタQ
701からQ703を制御するための制限抵抗であり、
D701、D702は、フライバックダイオード、C7
01は整流用コンデンサである。P−VBLが入力され
たとき、SWコントローラはフィードバック信号である
V−SENSEに従って、Vout1を制御しスイッチ
ングトランジスタQ702とQ703を通じて、Q70
1のオン、オフを制御を行い、入力及び出力負荷変動に
依存しない出力電圧15Vを作り出している。
【0037】P−VBLがACアダプタによる電源供給
を受けているとき、IC701の出力としてはハイイン
ピーダンスであり、Battenableは、D703
を通じてVout1に依存する。従って、Q701とQ
702は同時にオンオフを行う。Q701とQ702が
オンしたときコイルであるL701にエネルギーのチャ
ージを行い、オフしたときL701のエネルギーはD7
01、D702を通してC701の出力側に加えて、1
5Vを安定化させている。
【0038】P−VBLがバッテリー電圧による供給さ
れたとき、IC701の出力Battenableはロ
ウレヴェルとなり、D703の逆流防止ダイオードによ
ってVout1によらず、Q703のゲートにロウレヴ
ェルを加えることになる。そのため、Q703はオフ
し、Q701はSWコントローラに依存せずに強制的に
全オンすることによって、昇圧DC・DCコンバータを
形成させている。Q702は、Battenableに
よらずスイッチング動作を行うため、Q702がオンし
たときコイルであるL701にエネルギーのチャージを
行い、オフしたときL701のエネルギーはQ701、
D702を通してC701の出力側に加えて、15Vを
安定化させている。
【0039】図8は、従来型(a)とBattenab
leがロウ時の本発明(b)の電流経路を示したもので
ある。
【0040】従来型の場合、スイッチングトランジスタ
が同時にオンしたとき電流経路i1を通り、コイルL8
01にエネルギーを蓄え、オフしたとき電流経路i2を
通してコイルL801に蓄えたエネルギーをVoutに
出力している。本発明では、Battenableによ
って、トランジスタQ801が常時オンしているためト
ランジスタQ802のオフ時における電流経路が図8
(b)のように変化する。
【0041】図9は、共通電流経路であるA点およびB
点の電流波形を示した図である。
【0042】図8のようなチョッパ回路の場合、入力側
と出力側の電力が等しくなるので、入力側であるi1の
傾きは(a)(b)とも同一であり、一方、i2は電流
経路が変化しているためi1の時間が減少し、i2は
(b)の時間が伸びる。
【0043】さらに、トランジスタのオンオフが変化す
る短時間の過渡状態を考慮する。図10(a)は、トラ
ンジスタのコレクターエミッタ間の電圧を示し、(B)
はその電流波形であり、図9で示すi1と同一である。
図10〔C〕は、トランジスタのオフ−オン時t1、オ
ン時t2、オン−オフ時t3の消費電力を示す図であ
る。
【0044】電力損失を考えた場合、電力損失は電流経
路にある各素子の電力損失の合計で計算される。そこ
で、それぞれの電流経路上にある素子の電力損失を下記
に示す。
【0045】 P(a)−i1 PQ801(Pd1、2、3)、PL
801、PQ802(Pd1、2、3) P(a)−i2 PD801、PL801、PD802 P(b)−i1 PQ801(Pd2)、PL801、
PQ802(Pd1、2、3) P(b)−i2 PQ801(Pd2)、PL801、
PQ802
【0046】一般的に過渡時における消費電力はPd3
が非常に大きく、他のPd1、Pd2、PL801、P
D801、PD802およびi2の時間変化を無視出来
る。さらに、トランジスタのオン時間が減少しているた
めPQ802は、従来の電流経路(a)のほうが大き
い。従って、 (従来の回路損失)−(本発明の回路損失) ={P(a)−i1}−{P(b)−i1} =PQ801(Pd1、3) ≫0
【0047】このように、Battenableによっ
て、メインスイッチングトランジスタに流れる電流経路
を変更し、スイッチング動作による電力消費のうち、ト
ランジスタのオンからオフ、オフからオンによる電力損
失をなくし、電池駆動における効率改善を可能にしてい
る。
【0048】なお、本発明は、インクジェット方式のプ
リンタ電源として説明を加えたが、負荷としての用途に
ついて、種類を選ばないことは自明である。また、本発
明はスイッチングの方式として、自励式、他励式などに
よらないことはいうまでもない。加えて、本発明は、外
部ACアダプター方式による実施例についてのみ説明を
加えたが、AC用電源が本体に取り込まれた一体型のシ
ステム機器の場合にも実現できる。さらに、ACアダプ
タの出力電圧(20V)、バッテリー電圧(約11
V)、安定化電源の出力電圧(15V)として本発明を
説明したが、これら電圧は任意の状態で実現可能であ
る。
【0049】(他の実施例) (実施例2)図11は、第2の実施例を示す複合UNI
Tとプリンタ制御部による検出手段の構成図である。
【0050】CPU−Pはプリンタ部の主制御をなすマ
イクロプロセッサ形態のCPUでありホスト側からプリ
ンタコマンドやデータに基づいて所望の処理を実行す
る。
【0051】入力電源VBLを抵抗R1101とR11
02によって抵抗分割しCPUにあるDAコンバータ入
力ポートに入力され、ポーリング動作によって入力電圧
の監視を行っている。CPU−Pはこの入力状態によっ
て複合UNITないにある出力ポートBATENを制御
し、P−VBLがバッテリー電圧による供給されたとき
ハイレベヴェルを出力する。出力ポートBATENは、
抵抗内蔵トランジスタQ1101を制御しBatten
able生成している。さらにMAIN BATTから
の供給を受けているとき、使用時にQ1101がオフし
ているので、複合UNITからQ1101のベースの電
流が流れず消費電流に影響しない構造になっている。
【0052】(実施例3)図12は、第3の実施例を示
すPrinter DC・DC Converterと
電源検出器の内部構成図である。
【0053】Battenableは、電源検出機によ
って制御され、この検出機は入力電源であるAC ad
aputerかMAIN BATTからの供給を判断す
る電圧の検出を行っている。この検出信号は、論理的に
AC adaputer使用時ロウレヴェルを出力する
オープンコレクタ出力である。
【0054】R1201からR1204は、トランジス
タQ1201からQ1204を制御するための制限抵抗
であり、D1201、D1202は、フライバックダイ
オード、C1201は整流用コンデンサである。P−V
BLが入力されたとき、SWコントローラはフィードバ
ック信号であるV−SENSEに従って、Vout2を
制御しスイッチングトランジスタQ1203とQ120
4を通じて、Q1201とQ1202を
【0055】P−VBLがAC adaputerによ
る電源供給を受けているとき、電源検出器からの出力B
attenableはロウであり、Q1204をオンし
Q1204を通じてVout1に依存する1202のゲ
ート制御回路を形成している。従って、Q1201とQ
1202は同時にオンオフを行う。Q1201とQ12
02がオンしたときコイルであるL1201にエネルギ
ーのチャージを行い、オフしたときL1201のエネル
ギーはD1201、D1202を通してC1201の出
力側に加えて、15Vを安定化させている。
【0056】P−VBLがMAIN BATTによる電
源供給がなされたとき、Battenableはハイイ
ンピーダンス状態となり、ロウレヴェルQ1204をオ
フすることによってVout1によらず、Q1202の
ゲートにロウレヴェルを加えることになる。そのため、
Q1202はSWコントローラに依存せずに強制的に全
オフすることによって、DC・DCコンバータを形成さ
せている。Q1201は、Battenableによら
ずスイッチング動作を行うため、Q1201がオンした
ときコイルであるL1201にエネルギーのチャージを
行い、オフしたときL1201のエネルギーはD120
1、D1202を通してC1201の出力側に加えて、
15Vを安定化させている。
【0057】(実施例4) 図13は、第4実施例を示すパソコン1に供給する電源
構成のブロック図。
【0058】D1、2はMAIN BATTとACアダ
プタの電流を防ぐための逆流防止ダイオードであり、S
W1は、ACアダプタが挿入されたときにオンするよう
に施されているスイッチである。抵抗R1301とR1
302は、Q1301のベース電流を制限する制限抵抗
である。
【0059】ACアダプタが挿入されたとき、SW1が
オンしR1301を通してQ1301をオンさせBat
tenableロウにする。一方、ACアダプタがない
とき、R1301に電圧が加わるのをD1によって阻止
されるため、Q1301がオフされ、電源検出器として
の出力Battenableはハイインピーダンスを出
力している。
【0060】このように入力検出手段は、電気的に種類
を選ばないことはあきらかであり、検出の場所も制限を
受けないことは自明である。
【0061】図14は、本発明による他の実施例のパソ
コン1に供給する電源構成のブロック図である。
【0062】パソコンが持つ上記の各制御に加えて、ノ
ートブック型パーソナルコンピュータ(パソコン)にお
いては、ACアダプター(20V)/電池(約11V)
の少なくとも2電源に対応する必要があり、特に電池使
用時の省電力が必要となっている。パソコン1に供給す
る電源構成は、主に、3つのDC・DC Conver
terを有している。D1、D2はAC Adaput
rtとMAIN BATTのそれぞれからの逆電流を防
ぐための逆流防止ダイオードである。
【0063】パソコンロジックに供給する5Vは、MA
IN DC・DC Converterによって安定化
されている。プリンタパワー制御UNITにある2つの
DC・DC Converterは、パソコン本体に搭
載されているプリンタ用の安定化電源であり、Conv
erter Aは、25Vを出力し、PrinterH
eadの電源として、Converter Bは、15
Vを出力し、Printer Mortorの電源とし
て使用される。Fu1は過電流防止用のフューズであ
り、Q16は、複合UNITから出力されるVp−of
fによって制御され、プリンタを使用しない時に、電流
消費を抑えるための電源スイッチの役割をしている。さ
らに、プリンタパワー制御UNITは、複合UNITか
ら出力されるMain−offによって制御され、プリ
ンタを使用しない時に、プリンタパワー制御UNITな
いにあるスイッチング用ICの動作を停止させている。
このように、複合UNITから出力されるVp−off
とMain−offは、安全性を高めるとともに電流消
費を抑えるための電源スイッチの役割をしている。
【0064】バイパス回路は、ACAdaputerの
直流出力であるVacから、バイパス回路を通じてPr
interhead電源に供給されている。逆流防止ダ
イオードD1によってMAIN BATTのリークを防
いでいるため、バイパス回路からPrinter He
adへのプリチャージは、ACAdapterからのみ
供給がなされる。従って、複合UNITから出力される
Vp−offとMain offシグナルによって電源
の動作が停止したとき、ACAdapter出力がバイ
パス回路を通じてprinter headに供給され
る。
【0065】図15はPrinter DC・DC C
onverter Aとバイパス回路の内部構成を示す
図である。
【0066】R701とR702は、トランジスタQ1
6のオン−オフを制御するための制限抵抗であり、Q7
02を通してVp−offによって、制御される。D7
01はフライバックダイオード、C701は整流用コン
デンサである。Vp−offによってVBLが安定に入
力された後、Main−offによってSWコントロー
ラの動作が許可される。SWコントローラはフィードバ
ック信号であるV−SENSEとソフトスタート機能に
従って、Vout1を制御しスイッチングトランジスタ
Q701のオン、オフを制御を行い、入力および出力負
荷変動に依存しない出力電圧25Vを作り出している。
【0067】バイパス回路は、ダイオードD702と抵
抗R702によって構成されており、VacとVout
を結合している。電源供給が停止されているとき、Vo
utは、バイパス回路から経由したVac’が出力され
る。オフ時におけるVoutの負荷は、数kohmなの
でR703に100ohmの抵抗値でVoutの電圧を
Vacに近い電圧Vac’を維持している。一方、電源
供給がVp−offとmain−offによって供給さ
れているとき、スイッチング電源の出力として25Vが
設定されているので、VoutからVacへ電圧が加わ
るのをダイオードD702で防いでいる。
【0068】一方、電池駆動の場合、ACAdaput
erからの電源供給が行なわれないため、バイパス回路
を通じてのVout側への電源供給はなされない。
【0069】図16は従来の従来技術(a)と本発明
(b)を比較した図である。
【0070】ACadaputer使用時における本発
明(b)では、タイミングt1においてVp−offが
オンしトランジスタQ16をオンさせる。この時点では
Main−offがオフされており、Q701はオフし
ている。従って、トランジスタQ16の出力は、L70
1、D701を通じてVoutに電圧を加える。このと
きすでにバイパス回路によってVac’が加わってお
り、安定化のためのコンデンサに電荷を貯めるための電
流はVac−Vac’分しかない。従って、P−VBL
の安定する時間が0Vから立ち上がるよりも短くなると
同時に、突入電流が抑えられている。その後、タイミン
グt2において、Main−offがオンしSW制御部
が動作を開始しVbjを安定化させており、突入電流
は、(b)−i1の様にSW制御部に設けたソフトスタ
ート機能によって抑えられている。一方、電池駆動の場
合、ACAdaputerからの電源供給が行なわれな
いため、バイパス回路を通じてのVout側への電源供
給はなされない。しかし、電池電圧は、従来のAC a
dapter使用時と較べの約2分の1であり、エネル
ギー的には4分の1に抑えられるので特に問題とならな
い。
【0071】一方、従来の場合(a)、タイミングt1
においてVp−offがオンしトランジスタQ16をオ
ンさせる。この時点ではMain−offがオフされて
おり、Q701はオフしている。従って、トランジスタ
Q16の出力は、L701、D701を通じてVout
に電圧を加える。このときの電流波形i1は、急激にV
outに電圧が加わり、安定化のためのコンデンサにV
ac分の電荷を貯めるため瞬間的に大電流が流れる。
【0072】このように、ACアダプタ使用時バイパス
回路によって、電源が使用されていない時DC・DCコ
ンバータの出力側へ電圧を加えるため、電源がオンされ
るときの電流突入を防ぐと同時に、素子を保護を可能と
している。さらに、電源スイッチの役割をしているQ1
6のベースにコンデンサによるソフトスタートを加える
必要がなくなり、t1、t2間の制御が短くすることも
可能である。
【0073】なお、本発明は、インクジェット方式のプ
リンタヘッド用電源として説明を加えたが、負荷として
の用途について、種類を選ばないことは自明である。加
えて、本発明は、外部ACアダプター方式による実施例
についてのみ説明を加えたが、AC用電源が本体に取り
込まれた一体型のシステム機器の場合にも実現できる。
さらに、ACアダプタの出力電圧(20V)、バッテリ
ー電圧(約11V)、安定化電源の出力電圧(25V)
として本発明を説明したが、これら電圧は任意の状態で
実現可能である。
【0074】(実施例6)図17は、実施例6を示すパ
ソコン1に供給する電源構成のブロック図であり、AC
Adputer出力がステッピングダウンされたAC出
力に本発明を適用したものである。ステップダウン回路
は、交流電源入力から直流に変換している。バイパス回
路は本発明の実施例と同様であり、逆流防止ダイオード
D702によって整流を行なうと同時に、AC Ada
puterのAC出力であるVacと、バイパス回路を
通じてPrinterhead電源側に電圧を供給して
いる。本実施例同様、逆流防止ダイオードD1によって
MAIN BATTのリークを防いでいるため、バイパ
ス回路からPrinter Headへのプリチャージ
は、ACAdapterからのみ供給がなされる。従っ
て、複合UNITから出力されるVp−offとMai
n offシグナルによって電源の動作が停止したと
き、ACAdapter出力がバイパス回路を通じてp
rinter headに供給され、電源がオンされる
ときの電流突入を防ぐと同時に、素子を保護を可能とし
ている。
【0075】(実施例7)図18は、実施例7を示すパ
ソコン1に供給する電源構成のブロック図であり、AC
Adputer検出器を設け、バイパス電源として、他
のDC・DCコンバータ出力を利用したものである。実
施例3のバイパス回路は、検出器出力によってDC・D
Cコンバータ出力である5Vをprinterhead
に供給する。この検出器は、ACアダプタからの電圧供
給によって動作し、バイパス回路をアクティブにする。
従って、バイパス回路からPrinter Headへ
のプリチャージは、ACAdapterからのみ供給が
なされる。複合UNITから出力されるVp−offと
Main offシグナルによって電源の動作が停止し
たとき、ACAdapter出力がバイパス回路を通じ
てprinter headに供給されるので、電源が
オンされるときの電流突入を防ぐと同時に、素子を保護
を可能としている。
【0076】(実施例8)図19は、第8の実施例を示
す複合UNITとプリンタ制御部による検出手段の構成
図である。
【0077】CPU−Pはプリンタ部の主制御をなすマ
イクロプロセッサ形態のCPUでありホスト側からプリ
ンタコマンドやデータに基づいて所望の処理を実行す
る。
【0078】入力電源VBLを抵抗R1101とR11
02によって抵抗分割しCPUにあるADコンバータ入
力ポートに入力され、ポーリング動作によって入力電圧
の監視を行っている。CPU−Pはこの入力状態によっ
て複合UNITないにある出力ポートBATENを制御
し、P−VBLがバッテリー電圧による供給されたとき
ハイレヴェルを出力する。出力ポートBATENは、抵
抗内蔵トランジスタQ1101を制御しBattena
ble生成している。さらにMAIN BATTからの
供給を受けているとき、使用時にQ1101がオフして
いるので、複合UNITからQ1101のベースの電流
が流れず消費電流に影響しない構造になっている。Ba
ttenableは、電源検出部によって制御され、こ
の検出器は入力電源であるAC adaputerかM
AIN BATTからの供給を判断する電圧の検出を行
っている。この検出信号は、論理的にAC ADAPU
TER使用時ロウレヴェルを出力するオープンコレクタ
出力であり、このBattenableはバイパス回路
を制御している。
【0079】図20は、Printer DC・DC
Converter Aとバイパス回路の内部構成を示
す実施例4の図である。
【0080】バイパス回路は、ダイオードD702、ト
ランジスタQ1201ベース電流制限抵抗R1201に
よって構成されており、Battenableの制御に
よってVBLとVoutを結合している。電源供給がA
Cアダプタからの供給されVp−offとmain−o
ffによってDC・DCコンバータの動作が停止されて
いるとき、Q1201がオンしVoutは、バイパス回
路から経由したVBLが出力される。一方、電源供給が
Vp−offとmain−offによって供給されてい
るとき、スイッチング電源の出力として25Vが設定さ
れているので、VoutからVacへ電圧が加わるのを
ダイオードD702で防いでいる。オフ時におけるVo
utの負荷が大きい場合でも、Voutの電圧をVBL
に維持している。従って、ACAdapter出力がバ
イパス回路を通じてprinter headに供給さ
れるので、電源がオンされる時の電流突入を防ぐと同時
に、素子を保護を可能としている。
【0081】
【発明の効果】以上説明したように本発明によれば、電
源の種類を判別することにより、コンパレータ手段に含
まれる第1のスイッチング素子を強制的にオン状態とす
ることにより消費電力を軽減することができる。
【0082】
【0083】
【図面の簡単な説明】
【図1】本発明を実施したパソコンを示す斜視図
【図2】ホスト−プリンタ間概略ブロック図
【図3】インクジェット方式の記録ヘッドを用いたプリ
ンタユニットの構成を示す斜視図
【図4】記録ヘッドおよびヘッドドライバの電気的構成
【図5】複合UNITとプリンタ制御部
【図6】パソコン1に供給する電源構成のブロック図
【図7】Printer DC・DC Convert
erと電源検出器の内部構成図
【図8】従来型とBattenableがロウ時の本発
明の電流経路
【図9】共通電流経路であるA点およびB点の電流波形
【図10】トランジスタの過渡状態の過渡状態を示す図
【図11】第2の実施例を示す複合UNITとプリンタ
制御部による検出手段の構成図
【図12】実施例3におけるPrinter DC・D
C Converterと電源検出器の内部構成図
【図13】第4実施例を示すパソコン1に供給する電源
構成のブロック図
【図14】パソコン1に供給する電源構成のブロック図
【図15】Printer DC・DC Conver
ter Aと電源検出器の内部構成図
【図16】従来の従来技術(a)と本発明(b)を比較
した図
【図17】実施例2を示すパソコン1に供給する電源構
成のブロック図
【図18】実施例3を示すパソコン1に供給する電源構
成のブロック図
【図19】第4の実施例を示す複合UNITとプリンタ
制御部による検出手段の構成図
【図20】Printer DC・DC Conver
terとバイパス回路の内部構成を示す実施例4の図
【符号の説明】
CPU−P プリンタ部の主制御を行うCPU Vp−off プリンタ用電源制御信号

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 システムの外部から供給される外部電源
    と前記システムの内部電源とダイオードによって結合
    された電源手段と、第1のスイッチング手段と、該第1スイッチング手段に
    直列に接続されたインダクタ素子と、スイッチング動作
    により前記インダクタ素子へのエネルギーの蓄積及び放
    出を行う第2のスイッチング素子とから構成され、 前記
    電源手段から供給される電源を所定の電圧に変換するコ
    ンバータ手段と、 前記第1のスイッチング素子と前記第2のスイッチング
    素子のオンオフを制御するオンオフ制御手段と、 前記コンバータ手段に供給されている電源が、前記外部
    電源と前記内部電源の何れであるかを判断する判断手段
    と、 前記判断手段の判断に基づき、前記第1のスイッチング
    素子を強制的にオン状態とする制御手段とを有すること
    を特徴とする電源制御装置。
  2. 【請求項2】 前記制御手段は、前記コンバータ手段に
    供給されている電源が前記内部電源である場合、前記
    1のスイッチング素子を強制的にオン状態とすることを
    特徴とする請求項1に記載の電源制御装置。
  3. 【請求項3】 前記コンバータ手段から出力される出力
    電圧が前記外部電源の電圧より低く、前記出力電圧が前
    記内部電源の電圧より高いことを特徴とする請求項1又
    は2に記載の電源制御装置。
  4. 【請求項4】 システムの外部から供給される外部電源
    と前記システムの内部電源とダイオードによって結合
    された電源手段と、 第1のスイッチング手段と、該第1スイッチング手段に
    直列に接続されたインダクタ素子と、スイッチング動作
    により前記インダクタ素子へのエネルギーの蓄積及び放
    出を行う第2のスイッチング素子とから構成され、前記
    電源手段から供給される電源を所定の電圧に変換する
    ンバータ手段と、 前記第1のスイッチング素子と前記第2のスイッチング
    素子のオンオフを制御するオンオフ制御手段とから構成
    される電源制御装置の電源制御方法であって、 前記コンバータ手段に供給されている電源が、前記外部
    電源と前記内部電源の何れであるかを判断し、 前記判断に基づき、前記第1のスイッチング素子を強制
    的にオン状態に制御することを特徴とする電源制御方
    法。
  5. 【請求項5】 前記制御は、前記コンバータ手段に供給
    されている電源が前記内部電源である場合、前記第1の
    スイッチング素子を強制的にオン状態とすることを特徴
    とする請求項4に記載の電源制御方法。
  6. 【請求項6】 前記コンバータ手段から出力される出力
    電圧が前記外部電源の電圧より低く、前記出力電圧が前
    記内部電源の電圧より高いことを特徴とする請求項4又
    は5に記載の電源制御方法。
JP05223093A 1993-03-12 1993-03-12 電源制御方法及び装置 Expired - Fee Related JP3347386B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05223093A JP3347386B2 (ja) 1993-03-12 1993-03-12 電源制御方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05223093A JP3347386B2 (ja) 1993-03-12 1993-03-12 電源制御方法及び装置

Publications (2)

Publication Number Publication Date
JPH06269163A JPH06269163A (ja) 1994-09-22
JP3347386B2 true JP3347386B2 (ja) 2002-11-20

Family

ID=12908938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05223093A Expired - Fee Related JP3347386B2 (ja) 1993-03-12 1993-03-12 電源制御方法及び装置

Country Status (1)

Country Link
JP (1) JP3347386B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007037557B4 (de) * 2007-08-09 2014-05-15 Werner Turck Gmbh & Co. Kg Auf- / Abwärtswandler mit unterdrückbarer Aufwärtswandelfunktion
JP5899491B2 (ja) * 2011-06-23 2016-04-06 パナソニックIpマネジメント株式会社 電源識別装置および電源識別方法

Also Published As

Publication number Publication date
JPH06269163A (ja) 1994-09-22

Similar Documents

Publication Publication Date Title
US7255410B2 (en) Ink jet recording apparatus
US5216353A (en) DC power device
JP2007245355A (ja) 印刷装置、供給電力制御装置及びコンピュータプログラム
JP2002321347A (ja) インクジェット記録装置及び記録装置の制御方法
US9195287B2 (en) Power supply system has relaxation circuit which is enabled simultaneously with the outputting of reset signal to relax an output voltage
JP3347386B2 (ja) 電源制御方法及び装置
JP2815959B2 (ja) 液体噴射記録装置
US20020001007A1 (en) Recording apparatus having a charging function, and charging method
US6209984B1 (en) Power saving ink jet printer and controlling method thereof
JPH06351233A (ja) 電源回路並びに電源制御方法及び装置
JP3257744B2 (ja) 情報処理機の電源制御方法及び装置
JP4288847B2 (ja) 電源制御装置
JP6630106B2 (ja) 電源装置、記録装置、及び制御方法
JPS61172775A (ja) 電子タイプライタ
JPH06344638A (ja) 記録装置及び該装置における消費電力制御方法
JP2001229003A (ja) 電源供給装置
JP2004362457A (ja) 電源制御回路、電源装置、インクジェットプリンタ、画像形成装置および電源制御方法
JP2021191023A (ja) 電源装置及び記録装置
JPH09226211A (ja) 画像記録装置
JPH0577474A (ja) プリンタ
JP2999003B2 (ja) プリンタにおけるモータ停止制御方式
JPH1158841A (ja) プリンタ
JPS6223393A (ja) ステツピングモ−タ駆動装置
JP2000015901A (ja) プリンタ
JP2001232843A (ja) サーマルプリンタおよびその記録方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100906

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100906

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees