JP2530969Y2 - 保護回路 - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案は保護回路に係り、特にパ
ーソナル・コンピュータ等の電子機器の内部に組み込ま
れて使用されるハードディスク装置等の電子装置の電源
部に具備される保護回路に関する。

【０００２】

【従来の技術】パーソナル・コンピュータ等の内部に組
み込まれて使用される電子装置の中には、磁気ディスク
装置等の通常の電子回路を動作させる制御用電源の他に
記憶媒体の磁気ディスクを高速で回転させるための動力
用電源を要する装置がある。更にこれらの装置の中には
例えば制御用電源としてＤＣ５Ｖ、動力用電源としてＤ
Ｃ１２Ｖというように２種類の電圧を有する二つの電源
を必要とするものがある。

【０００３】これら二つの電源を要する電子装置は、一
般的に組み込まれるパーソナル・コンピュータ等の電子
機器から二つの電源を一つのコネクタを介してこの電源
の供給を受ける構成となっている。したがってコネクタ
の誤接続により、例えば定格電圧ＤＣ５Ｖの電子回路に
ＤＣ１２Ｖが印加され、電子回路を構成する素子が破壊
される等の危険性があった。

【０００４】そこでこれらのコネクタには、上記危険性
を回避するために、一般的にコンタクト・ピンの配列又
は太ささ、或いはケースの形状の工夫等により、機械的
に誤接続不可能な構造とする等の対策が施されていた。

【０００５】

【考案が解決しようとする課題】しかるに近年、電子機
器の小型化、低価格化の要求から、電子機器の構成部品
の一つである上記コネクタを簡易な構成として小型化、
低価格化を図る必要性が叫ばれてきた。したがってこの
コネクタを上記のように機械的に誤接続不可能な構成と
することが困難となってきた。

【０００６】本考案は上記課題に鑑み、二つの電源の誤
接続による電子回路素子の破壊等の危険性を電気回路的
に回避するための保護回路を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】本考案は、第１の電源端
子と、第１の電源端子に接続される第１の負荷端子と、
第１の電源端子に印加される電圧とは異なる電圧が印加
される第２の電源端子と、第２の電源端子に接続される
第２の負荷端子と、第１の電源端子と第２の電源端子と
に接続され、第１の電源端子に印加される電圧と第２の
電源端子に印加される電圧とを比較し、その比較結果に
応じた電圧比較結果信号を出力する電圧比較回路と、電
圧比較回路からの比較結果信号に応じて第１及び第２の
電源端子と第１及び第２の負荷端子との間の接続／切断
を制御するスイッチとよりなる。

【０００８】又は、第１の電源端子と、通常の状態にお
いて第１の電源端子に接続される第１の負荷端子と、第
１の電源端子に印加される電圧とは異なる電圧が印加さ
れる第２の電源端子と、通常の状態において第２の電源
端子に接続される第２の負荷端子と、第１の電源端子と
第２の電源端子とに接続され、第１の電源端子に印加さ
れる電圧と第２の電源端子に印加される電圧とを比較
し、その比較結果に応じた電圧比較結果信号を出力する
電圧比較回路と、電圧比較回路からの比較結果信号に応
じて、第１の電源端子に第１の負荷端子及び第２の負荷
端子のうち何れの負荷端子を接続するかを制御するスイ
ッチとよりなる。又、第１の電源端子と、 通常の状態に
おいて第１の電源端子に接続される第１の負荷端子と、
第１の電源端子に印加される電圧とは異なる電圧が印加
される第２の電源端子と、 通常の状態において第２の電
源端子に接続される第２の負荷端子と、 第１の電源端子
と第２の電源端子とに接続され、第１の電源端子に印加
される電圧と第２の電源端子に印加される電圧とを比較
し、その比較結果に応じた電圧比較結果信号を出力する
電圧比較回路と、 電圧比較回路からの比較結果信号に応
じて、第１の電源端子に第１の負荷端子を接続し第２の
電源端子に第２の負荷端子を接続する第１の接続及び第
１の電源端子に第２の負荷端子を接続し第２の電源端子
に第１の負荷端子を接続する第２の接続のうち何れの接
続を行なうかを制御するスイッチとよりなる。

【０００９】

【作用】請求項１では、二つの電源端子に電源を誤って
印加される電圧が逆になるように接続してしまったと
き、電圧比較回路が逆に印加された電圧に応じた比較結
果信号を出力し、この比較結果信号に応じてスイッチが
電源端子と負荷端子との間の接続を切断することがで
き、誤った電圧が印加された電源端子の負荷回路への接
続を切り離すことができる。

【００１０】請求項２及び３では、二つの電源端子に電
源を誤って印加される電圧が逆になるように接続してし
まったとき、電圧比較回路が逆に印加された電圧に応じ
た比較結果信号を出力し、この比較結果信号に応じてス
イッチが二つの電源端子と二つの負荷端子との間の接続
が通常状態と逆になるように制御することができ、負荷
回路に正しい電圧が供給されるように接続が切り換えら
れ得る。

【００１１】

【実施例】図１は本考案の第１実施例の保護回路の回路
図を示す。

【００１２】図１の保護回路１は、請求項１記載の考案
の実施例で、二つの電源端子Ｔ１、Ｔ２、及び二つの負
荷端子Ｔ３、Ｔ４、電圧判定回路２、スイッチ３より構
成されている。

【００１３】電圧判定回路２はＬ入力端子２ａ、Ｈ入力
端子２ｂ及び出力端子２ｃを有する。又、スイッチ３は
入力端子３ａ、出力端子３ｂ及び制御端子３ｃを有す
る。

【００１４】電源端子Ｔ１はそのまま負荷端子Ｔ３に接
続されていると共に電圧判定回路２のＨ入力端子２ｂに
接続されている。又、電源端子Ｔ２はスイッチ３の端子
３ａに接続されていると共に電圧判定回路２のＨ入力端
子２ｂに接続されている。

【００１５】更に電圧判定回路２の出力端子２ｃはスイ
ッチ３の制御端子３ｃに接続されており、スイッチ３の
出力端子３ｂは負荷端子Ｔ４に接続されている。

【００１６】ここで電圧判定回路２は、本例の場合、Ｌ
入力端子２ａにＤＣ５Ｖ、Ｈ入力端子２ｂにＤＣ１２Ｖ
が印加されたときは出力端子２ｃから出力がなされず、
逆にＬ入力端子２ａにＤＣ１２Ｖ、入力端子２ｂにＤＣ
５Ｖが印加されたときは出力端子２ｃから制御信号が発
せられる。

【００１７】スイッチ３は、通常制御端子３ｃに制御信
号が与えられないときは入力端子３ａは出力端子３ｂに
接続されており（以下「閉状態」と称す。）、制御端子
３ｃに制御信号が与えられたとき、出力端子３ｂを入力
端子３ａから切り離す（以下「開状態」と称す。）。

【００１８】この保護回路１が例えば磁気ディスク装置
に具備されるものとした場合、負荷端子Ｔ３には磁気デ
ィスクを回転させるモータを駆動するための定格電圧Ｄ
Ｃ１２Ｖの動力回路が接続され、負荷端子Ｔ４には電子
回路素子による定格電圧ＤＣ５Ｖの制御回路が接続され
る。

【００１９】次に上記構成の保護回路１の動作について
説明する。

【００２０】本実施例の場合、通常電源端子Ｔ１にはＤ
Ｃ１２Ｖ、電源端子Ｔ２にはＤＣ５Ｖが印加される。
このとき、電圧判定回路２のＨ入力端子２ｂにはＤＣ１
２Ｖが印加されＬ入力端子２ａにはＤＣ５Ｖが印加され
る。したがって前述の電圧判定回路２の機能から出力端
子２ｃから出力はなされない。

【００２１】したがってスイッチ３の制御端子３ｃに制
御信号が与えられず、前述のスイッチ３の機能からスイ
ッチ３は閉状態であり、出力端子３ｂは入力端子３ａに
接続されている。

【００２２】即ち定格電圧ＤＣ１２Ｖの動力回路が接続
された負荷端子Ｔ３には電源端子Ｔ１から直接ＤＣ１２
Ｖが送られ、定格電圧ＤＣ５Ｖの制御回路が接続された
負荷端子Ｔ４には電源端子Ｔ２から閉状態のスイッチ３
を介してＤＣ５Ｖが送られる。即ち正常状態である。

【００２３】次に、誤って電源端子Ｔ１にＤＣ５Ｖ、電
源端子Ｔ２にＤＣ１２Ｖが接続された場合について説明
する。

【００２４】この場合、電圧判定回路２のＨ入力端子２
ｂにＤＣ５Ｖが印加されＬ入力 端子２ａにＤＣ１２Ｖ
が印加されるので、前記の電圧判定回路２の機能によ
り、出力端子２ｃから制御信号が発せられる。この制御
信号を受けたスイッチ３は開状態となり、したがって負
荷端子Ｔ４は電源端子Ｔ２から切り離される。即ち前記
定格電圧ＤＣ５Ｖの制御回路には電圧は印加されず、Ｄ
Ｃ１２Ｖが接続されることによる電子回路素子の破壊等
の危険性が回避される。又、このとき負荷端子Ｔ４には
電源端子Ｔ１から直接ＤＣ５Ｖが送られ前記定格電圧Ｄ
Ｃ１２Ｖの動力回路にＤＣ５Ｖが供給されるが、上述の
如く制御回路には電源が供給されていない。一般的に動
力回路は制御回路が動作し起動信号が送られたことによ
り動作する構成である。したがって制御回路に電源が供
給されていないことにより動力回路は動作せず、定格電
圧ＤＣ１２Ｖの動力回路の入力部にＤＣ５Ｖが印加され
るだけであり、それにより動力回路を構成する回路素子
が破壊する等の危険性はない。

【００２５】ただし、もちろん保護回路１の負荷端子Ｔ
３、Ｔ４に接続された装置は前述の如く制御電源が供給
されないため動作することはない。

【００２６】図２は、図１の保護回路１の一実施例の具
体的回路図を示す。

【００２７】図２の保護回路１０は大略、電源端子Ｔ
１、Ｔ２、負荷端子Ｔ３、前記電圧判定回路に該当する
基準電圧源としてのツェナ・ダイオードＤ１及びコンパ
レータＣ１、コンパレータＣ１の出力をオープン・コレ
クタ出力とするためのＮＰＮトランジスタＴＲ１、出力
論理信号を反転させるインバータＮ１及び前記スイッチ
に該当するスイッチング用電界効果トランジスタ（以下
単に「ＦＥＴ」と称す。）Ｑ２より構成される。

【００２８】電源端子Ｔ１は抵抗Ｒ１、Ｒ２の直列回路
を介して接地され、抵抗Ｒ１、Ｒ２の接続点がコンパレ
ータＣ１の非反転入力端子に接続されている。又、電源
端子Ｔ２は抵抗Ｒ３とツェナ・ダイオードＤ１との直列
回路を介して接地され、抵抗Ｒ３とツェナ・ダイオード
Ｄ１との接続点がコンパレータＣ１の反転入力端子に接
続されている。更にコンパレータＣ１の出力端子はトラ
ンジスタＱ１のベースに接続されている。

【００２９】又電源端子Ｔ２は抵抗Ｒ４を介してトラン
ジスタＱ１のコレクタに接続され、トランジスタＱ１の
コレクタはインバータＮ１を介してＦＥＴ、Ｑ２のゲー
トに接続されている。又、トランジスタＱ１のエミッタ
は接地されている。更に電源端子Ｔ２はＦＥＴ、Ｑ２の
ドレインに接続されている。

【００３０】又、電源端子Ｔ１は抵抗Ｒ５を介してＦＥ
Ｔ、Ｑ２のゲートに接続され、ＦＥＴ、Ｑ２のソースは
負荷端子Ｔ４に接続されている。

【００３１】ここでコンパレータＣ１は、反転入力端子
に印加された電圧に対し非反転入力端子に印加された電
圧が高いときは出力端子の論理信号を高レベル（以下単
に「Ｈレベル」と称す。）とし、逆に反転入力端子に印
加された電圧に対し非反転入力端子に印加された電圧が
低いときは出力端子の論理信号を低レベル（以下単に
「Ｌレベル」と称す。）とする機能を有する。

【００３２】又、基準電圧源としてのツェナ・ダイオー
ドＤ１は電源端子Ｔ１にＤＣ１２Ｖが印加されたときに
抵抗Ｒ１、Ｒ２によって分圧されコンパレータＣ１の非
反転入力端子に印加される電圧と略等しく若干低い電圧
Ｖ１が常にコンパレータＣ１の反転入力端子に印加する
機能を有する。

【００３３】前述の図１の保護回路１の場合と同様に電
源端子Ｔ１には直接、負荷である磁気ディスクを回転さ
せるモータを駆動するための定格電圧ＤＣ１２Ｖの動力
回路等が接続され、負荷端子Ｔ４には電子回路素子によ
る定格電圧ＤＣ５Ｖの制御回路が接続される。

【００３４】次に上記構成の保護回路１０の動作につい
て説明する。

【００３５】通常電源端子Ｔ１にはＤＣ１２Ｖ、電源端
子Ｔ２にはＤＣ５Ｖが印加される。

【００３６】このとき、コンパレータＣ１の非反転入力
端子には電源端子Ｔ１に印加されたＤＣ１２Ｖの電圧が
抵抗Ｒ１、Ｒ２によって分圧された電圧Ｖ２が印加され
る。又、ツェナ・ダイオードＤ１の前述の機能によりコ
ンパレータＣ１の反転入力端子にはＤＣ１２Ｖの電圧が
抵抗Ｒ１、Ｒ２によって分圧された電圧より若干低い電
圧Ｖ１が印加されているので、 前述のコンパレータＣ
１の機能により、非反転入力端子に印加された電圧Ｖ２
の方が反転入力端子に印加された電圧Ｖ１より高いので
出力端子にはＨレベルの論理信号が出力される。

【００３７】このＨレベルの論理信号をベースに受けた
トランジスタＱ１は飽和状態（以下単に「オン状態」と
称す。）となり、コレクタ・エミッタ間が導通され、コ
レクタ端子にはＬレベルの論理信号が出力される。更に
この信号がインバータＮ１により論理が反転されＨレベ
ルの論理信号となる。

【００３８】このＨレベルの論理信号がゲートに与えら
れたＦＥＴ、Ｑ２がオン状態となり、ドレイン・ソース
間が導通される。

【００３９】したがって電源端子Ｔ２に印加された電圧
はこのＦＥＴ、Ｑ２のドレイン・ソースを介して負荷端
子Ｔ４に送られる。

【００４０】次に、誤って電源端子Ｔ１にＤＣ５Ｖ、電
源端子Ｔ２にＤＣ１２Ｖが接続された場合について説明
する。

【００４１】この場合、コンパレータＣ１の非反転入力
端子には電源端子Ｔ１に印加されたＤＣ５Ｖが抵抗Ｒ
１、Ｒ２により分圧されて印加される。したがって反転
入力端子に印加されているＤＣ１２Ｖの電圧が抵抗Ｒ
１、Ｒ２によって分圧された電圧より若干低い電圧Ｖ１
よりこの非反転入力端子に印加されている電圧Ｖ２’の
方が低い。このためコンパレータＣ１の機能により出力
端子にはＬレベルの論理信号が出力される。

【００４２】このＬレベルの論理信号をベースに受けた
トランジスタＱ１は遮断状態（以下単に「オフ状態」と
称す。）となり、コレクタ・エミッタ間は遮断されコレ
クタからＨレベルの論理信号を出力する。これがインバ
ータＮ１により論理が反転されＬレベルの論理信号がＦ
ＥＴ、Ｑ２のゲートに与えられる。

【００４３】このＬレベルの論理信号が与えられたＦＥ
Ｔ、Ｑ２はオフ状態となり、ドレイン・ソース間は遮断
され、したがって電源端子Ｔ２の印加されたＤＣ１２Ｖ
の電圧は負荷端子Ｔ４には送られず、即ちこの負荷端子
Ｔ４に接続されている制御回路を構成する電子回路素子
を破壊する危険性が回避される。

【００４４】図３は本考案の第２実施例の電源電圧監視
回路の回路図を示す。

【００４５】図３の電源電圧監視回路４０は、請求項１
記載の考案の保護回路が組み込まれたもので、一般的な
電源電圧監視回路用デバイス４１を使用したものであ
る。

【００４６】図３の電源電圧監視回路４０は、電源端子
Ｔ１が抵抗Ｒ１、Ｒ２の直列回路を介して接地されてお
り、その抵抗Ｒ１、Ｒ２の接続点が電源電圧監視回路用
デバイス４１の外部端子Ｔ４６を介してコンパレータＣ
４２の反転入力端子に入力されている。更にこのＲ１、
Ｒ２の接続点は電源電圧監視回路用デバイス４１の外部
端子Ｔ４２に接続されている。又、電源端子Ｔ２は抵抗
Ｒ４３、Ｒ４４の直列回路を介して接地されており、そ
の抵抗Ｒ４３、Ｒ４４の接続点が電源電圧監視回路用デ
バイス４１の外部端子Ｔ４７を介してコンパレータＣ４
１の反転入力端子に入力されている。

【００４７】更に電源電圧監視回路用デバイス４１の外
部端子Ｔ４３はインバータＮ１に接続され、そのＮ１の
出力はＦＥＴ、Ｑ２のゲートに接続されている。又、Ｆ
ＥＴ、Ｑ２のドレインには電源端子Ｔ２が接続されてお
り、ソースは負荷端子Ｔ４に接続されている。

【００４８】又、電源端子Ｔ１は抵抗Ｒ５を介してＦＥ
Ｔ、Ｑ２のゲートに接続されており、電源端子Ｔ２は電
源電圧監視回路用デバイス４１の外部端子５に接続され
ていると共に抵抗Ｒ４を介してインバータＮ１の入力端
子に接続されている。更に電源電圧監視回路用デバイス
４１の外部端子Ｔ４１はコンデンサＤ４１を介して接地
され、外部端子Ｔ４８はリセット端子Ｔ５に接続され、
外部端子Ｔ４４は接地されている。

【００４９】ここで利用している電源電圧監視回路用デ
バイス４１は、二つのコンパレータＣ４１及びＣ４２の
出力が論理和素子Ｌ４１に入力され、この論理和素子Ｌ
４１の出力が直接ＲＳフリップ・フロップのＳ端子に入
力されると共に、その反転信号が差動増幅器Ａ４１の出
力と共に論理積素子Ｌ４２に入力され、そのＬ４２の出
力が上記ＲＳフリップ・フロップのＲ端子に入力されて
いる。更にＲＳフリップ・フロップの出力端子Ｑからの
出力がＮＰＮトランジスタＱ４１のベースに入力され、
そのＱ４１のコレクタからの出力が差動増幅器Ａ４２の
反転入力端子に入力されている。更にこの差動増幅器Ａ
４２の出力がＮＰＮトランジスタＱ４２のベースに入力
され、このＱ４２のコレクタからの出力が外部端子Ｔ４
８に接続されている。

【００５０】又コンパレータＣ１の出力がＮＰＮトラン
ジスタＱ１のベースに入力され、そのコレクタからの出
力が外部端子Ｔ４３に接続されている。

【００５１】なお、前述の図１の保護回路１の場合と同
様に本実施例の場合も通常電源端子Ｔ１にはＤＣ１２
Ｖ、電源端子Ｔ２にはＤＣ５Ｖが印加される。又、電源
端子Ｔ１には直接、負荷である磁気ディスクを回転させ
るモータを駆動するための定格電圧ＤＣ１２Ｖの動力回
路が接続され、負荷端子Ｔ４には電子回路素子による定
格電圧ＤＣ５Ｖの制御回路が接続される。

【００５２】上記の電源電圧監視回路４０の構成のう
ち、直列接続された抵抗Ｒ１、Ｒ２、Ｒ４、Ｒ５、コン
パレータＣ１、トランジスタＱ１、インバータＮ１及び
ＦＥＴ、Ｑ２は前述の保護回路１０のそれぞれ直列接続
された抵抗Ｒ１、Ｒ２、Ｒ４、Ｒ５、コンパレータＣ
１、トランジスタＱ１、インバータＮ１及びＦＥＴ、Ｑ
２に該当する。更に電源電圧監視回路用デバイス４１の
基準電圧源４２が保護回路１０のツェナ・ダイオードＤ
１に該当する。したがってこの直列接続された抵抗Ｒ
１、Ｒ２、Ｒ４、Ｒ５、コンパレータＣ１、トランジス
タＱ１、インバータＮ１、ＦＥＴ、Ｑ２及び基準電圧源
４２が保護回路１０と同様の機能を果たす。

【００５３】更に二つのコンパレータＣ４１及びＣ４２
はそれぞれ電圧端子Ｔ１に印加されるＤＣ１２Ｖ及び電
圧端子Ｔ２に印加されるＤＣ５Ｖの電源を監視してお
り、それぞれの電圧が外部の電源事情等により低下した
とき、リセット端子Ｔ５からリセット信号が出力され
る。負荷側、即ちこの電源電圧監視回路４０が具備され
ている電子装置の論理演算回路等がこの電源電圧の低下
により誤動作を生じることがないように、上記リセット
信号により、一時的にこの論理演算回路等の機能を停止
させる機能を有する。

【００５４】なお、上記の二つのコンパレータＣ４１及
びＣ４２の機能は、電源電圧監視回路用デバイス４１の
一般的な適用例の一つから実現されるものであり公知で
あるので、その動作の説明は省略する。

【００５５】図４は第３実施例の電子装置の斜視図を示
す。

【００５６】図４の電子装置３０には前述の第１実施例
の保護回路１０又は第２実施例の電源電圧監視回路４０
が具備されている。

【００５７】図４の電子装置３０は、例えばハードディ
スク装置であり、例えばパーソナル・コンピュータ等の
内部に組み込まれて使用されるものである。

【００５８】図４中、３１は電源供給コネクタであり、
この電源供給コネクタは４本の電源供給端子Ｔ１、Ｇ
１、Ｇ2 及びＴ２を有する。このうちＴ１、Ｇ１は動力
電源供給端子であり、本実施例の場合ＤＣ１２Ｖが供給
され、この電源は電子装置３０の内部の磁気ディスクを
回転駆動させるため及び、ＶＣＭを駆動させるために使
用される。

【００５９】又、Ｔ２、Ｇ２は制御電源供給端子であ
り、本実施例の場合ＤＣ５Ｖが供給され、この電源は電
子装置３０の内部の制御回路としての電子回路による論
理演算回路の駆動用として使用されている。

【００６０】前述の保護回路１０は、この電子装置３０
の電源部に具備されている。

【００６１】即ち上記の電源供給端子Ｔ１、Ｇ１、Ｇ２
及びＴ２が、それぞれＴ１、Ｔ２が保護回路１０の電源
端子Ｔ１、Ｔ２に接続されており、Ｇ１、Ｇ２は、保護
回路１０の接地端子Ｇに接続されている。

【００６２】更に保護回路１０の電源端子Ｔ１は直接電
子装置３０の内部の磁気ディスクを回転駆動させるため
の動力回路に接続されており、負荷端子Ｔ４は電子装置
３０の内部の制御回路としての電子回路による論理演算
回路に接続されている。

【００６３】又、上記電子装置３０の保護回路１０を除
く構成は一般的なハードディスク装置等のものと同様で
あり公知の内容であるのでその説明を省略する。

【００６４】上記構成の電子装置３０の電源供給端子Ｔ
１、Ｇ１、Ｇ２及びＴ２に外部から電源を接続したとき
の動作については、前述した保護回路１０の電源端子Ｔ
１、Ｔ２に電源を接続したときの動作の説明と同様であ
るので、その説明を省略する。

【００６５】即ち誤って動力用電源供給端子Ｔ１、Ｇ１
にＤＣ５Ｖを接続し、制御用電源供給端子Ｔ２、Ｇ２に
ＤＣ１２Ｖとを接続した場合には、電源供給端子Ｔ２が
負荷端子Ｔ４から切り離され、したがって負荷端子Ｔ４
に接続されている制御回路の電子回路には電源の供給が
なされない。このためＤＣ１２Ｖが定格電圧ＤＣ５Ｖの
制御回路に供給されることによって発生する電子回路素
子の破損等の危険性が回避される。

【００６６】したがって電源供給コネクタ３１を図４に
示すような機械的な誤接続防止対策のない簡易な構成の
ものとすることができる。

【００６７】更に電子装置３０が前記の電源電圧監視回
路４０を具備している場合、それぞれ電源供給端子Ｔ
１、Ｇ１に印加されているＤＣ１２Ｖ及び電源供給端子
Ｔ２、Ｇ２に印加されているＤＣ５Ｖの電圧が外部の電
源事情等により低下したとき電子装置３０内部の論理演
算回路等がこの電源電圧の低下により誤動作を生じるこ
とがないように、一時的にこの論理演算回路等の機能が
停止される機能を有する。

【００６８】図５は本考案の第４実施例保護回路の回路
図を示す。図５の保護回路２０は、請求項２記載の考案
の実施例で、二つの電源端子Ｔ１、Ｔ２、及び二つの負
荷端子Ｔ３、Ｔ４、電圧判定回路２、インバータＮ２０
並びに前記切換スイッチに該当する四つのスイッチ２
３、２４、２５及び２６より構成されている。

【００６９】電源端子Ｔ１はスイッチ２３を介して負荷
端子Ｔ３に接続されると共にスイッチ２４を介して負荷
端子Ｔ４に接続されている。更に電源端子Ｔ１は電圧判
定回路２のＨ入力端子２ｂに接続されている。又、電源
端子Ｔ２はスイッチ２５を介して負荷端子Ｔ３に接続さ
れると共にスイッチ２６を介して負荷端子Ｔ４に接続さ
れている。更に電源端子Ｔ２は電圧判定回路２のＨ入力
端子２ｂに接続されている。

【００７０】更に電圧判定回路２の出力端子２ｃはスイ
ッチ２３の制御端子２３ｃに接続されていると共にスイ
ッチ２６の制御端子２６ｃに接続されている。

【００７１】更に電圧判定回路２の出力端子２ｃの論理
信号がインバータＮ２０により反転されスイッチ２４の
制御端子２４ｃに接続されていると共にスイッチ２５の
制御端子２５ｃに接続されている。

【００７２】ここで電圧判定回路２は前述の保護回路１
の電圧判定回路２と同一のものである。又、四つのスイ
ッチ２３、２４、２５及び２６は、各々保護回路１のス
イッチ３と同一のものである。

【００７３】保護回路１の場合と同様に、負荷端子Ｔ３
には磁気ディスクを回転させるモータを駆動するための
定格電圧ＤＣ１２Ｖの動力回路が接続され、負荷端子Ｔ
４には電子回路素子による定格電圧ＤＣ５Ｖの制御回路
が接続される。

【００７４】次に上記構成の保護回路２０の動作につい
て説明する。

【００７５】通常電源端子Ｔ１にはＤＣ１２Ｖ、電源端
子Ｔ２にはＤＣ５Ｖが印加される。このとき、電圧判定
回路２のＨ入力端子２ｂにはＤＣ１２Ｖが印加されＬ入
力端子２ａにはＤＣ５Ｖが印加される。したがって前述
の電圧判定回路２の機能から出力端子２ｃから出力はな
されない。

【００７６】したがってスイッチ２３及び２６のそれぞ
れの制御端子２３ｃ及び２６ｃには制御信号が与えられ
ず、前述のスイッチ２３、２６の機能からスイッチ２
３、２６は共に閉状態である。

【００７７】又、電圧判定回路２の出力端子２ｃからイ
ンバータＮ２０を介して接続されているスイッチ２４及
び２５のそれぞれの制御端子２４ｃ及び２５ｃにはイン
バータＮ２０により論理が反転されたことにより制御信
号が与えられる。したがって、前述のスイッチ２４、２
５の機能からスイッチ２４、２５は共に開状態である。

【００７８】即ち定格電圧ＤＣ１２Ｖの動力回路が接続
された負荷端子Ｔ３には電源端子Ｔ１から閉状態のスイ
ッチ２３を介してＤＣ１２Ｖが送られ、定格電圧ＤＣ５
Ｖの制御回路が接続された負荷端子Ｔ４には電源端子Ｔ
２から閉状態のスイッチ２６を介してＤＣ５Ｖが送られ
る。即ち正常状態である。

【００７９】次に、誤って電源端子Ｔ１にＤＣ５Ｖ、電
源端子Ｔ２にＤＣ１２Ｖが接続された場合について説明
する。

【００８０】この場合、電圧判定回路２のＨ入力端子２
ｂにＤＣ５Ｖが印加されＬ入力 端子２ａにＤＣ１２Ｖ
が印加されるので、前記の電圧判定回路２の機能によ
り、出力端子２ｃから制御信号が発せられる。

【００８１】したがってスイッチ２３及び２６のそれぞ
れの制御端子２３ｃ及び２６ｃには制御信号が与えら
れ、前述のスイッチ２３、２６の機能からスイッチ２
３、２６は共に開状態である。

【００８２】又、電圧判定回路２の出力端子２ｃからイ
ンバータＮ２０を介して接続されているスイッチ２４及
び２５のそれぞれの制御端子２４ｃ及び２５ｃにはイン
バータＮ２０により論理が反転されたことにより制御信
号が与えられない。したがって前述のスイッチ２４、２
５の機能からスイッチ２４、２５は共に閉状態である。

【００８３】即ち定格電圧ＤＣ１２Ｖの動力回路が接続
された負荷端子Ｔ３には誤ってＤＣ１２Ｖが印加された
電源端子Ｔ２から閉状態のスイッチ２５を介してＤＣ１
２Ｖが送られ、定格電圧ＤＣ５Ｖの制御回路が接続され
た負荷端子Ｔ４には誤ってＤＣ５Ｖが印加された電源端
子Ｔ１から閉状態のスイッチ２４を介してＤＣ５Ｖが送
られる。即ち正常状態である。

【００８４】上述の如く、保護回路２０によれば、電源
端子Ｔ１、Ｔ２に対する電源の接続が正しいか否かに係
わらず負荷端子Ｔ３、Ｔ４には正しい電圧が供給され
る。

【００８５】図６は図５の保護回路２０の一実施例の具
体的回路図を示す。

【００８６】図６の保護回路６０は大略、電源端子Ｔ
１、Ｔ２、負荷端子Ｔ３、Ｔ４、前記電圧判定回路に該
当する基準電圧源としてのツェナ・ダイオードＤ１及び
コンパレータＣ１、コンパレータＣ１の出力の論理信号
を反転させるインバータＮ２０、及び前記切換スイッチ
２３、２４、２５及び２６のそれぞれに該当する四つの
スイッチング用電界効果トランジスタ（以下単に「ＦＥ
Ｔ」と称す。）Ｑ６３、Ｑ６４、Ｑ６５及びＱ６６より
構成される。

【００８７】電源端子Ｔ１は抵抗Ｒ１、Ｒ２の直列回路
を介して接地され、抵抗Ｒ１、Ｒ２の接続点がコンパレ
ータＣ１の非反転入力端子に接続されている。又、電源
端子Ｔ２は抵抗Ｒ３とツェナ・ダイオードＤ１との直列
回路を介して接地され、抵抗Ｒ３とツェナ・ダイオード
Ｄ１との接続点がコンパレータＣ１の反転入力端子に接
続されている。更にコンパレータＣ１の出力端子はイン
バータＮ２０に接続されている。

【００８８】更に電源端子Ｔ１は抵抗Ｒ６１を介してコ
ンパレータＣ１の出力端子に接続され、電源端子Ｔ１は
ＦＥＴ、Ｑ６３及びＱ６４のドレインに接続されてい
る。又、電源端子Ｔ２は抵抗Ｒ６２を介してインバータ
Ｎ２０の出力端子に接続され、電源端子Ｔ２はＦＥＴ、
Ｑ６５及びＱ６６のドレインに接続されている。

【００８９】又、コンパレータＣ１の出力端子はＦＥ
Ｔ、Ｑ６３及びＱ６６のゲートに接続されており、イン
バータＮ２０の出力端子はＦＥＴ、Ｑ６４及びＱ６５の
ゲートに接続されている。

【００９０】更にＦＥＴ、Ｑ６４及びＱ６６のソースは
負荷端子Ｔ４に接続され、ＦＥＴ、Ｑ６３及びＱ６５は
負荷端子Ｔ３に接続されている。

【００９１】ここでコンパレータＣ１及びツェナ・ダイ
オードＤ１は、前述のスイッチ１０のコンパレータＣ１
及びツェナ・ダイオードＤ１とそれぞれ同一のものであ
るので、その機能の説明を省略する。

【００９２】前述の保護回路２０の場合と同様に本実施
例の場合も、負荷端子Ｔ３には磁気ディスクを回転させ
るモータを駆動するための定格電圧ＤＣ１２Ｖの動力回
路が接続され、負荷端子Ｔ４には電子回路素子による定
格電圧ＤＣ５Ｖの制御回路が接続される。

【００９３】次に上記構成の保護回路６０の動作につい
て説明する。

【００９４】通常電源端子Ｔ１にはＤＣ１２Ｖ、電源端
子Ｔ２にはＤＣ５Ｖが印加される。

【００９５】このとき、前述のコンパレータＣ１及びツ
ェナ・ダイオードＤ１の機能により、出力端子にはＨレ
ベルの論理信号が出力される。

【００９６】このＨレベルの論理信号がゲートに与えら
れたＦＥＴ、Ｑ６３及びＱ６６がオン状態となり、それ
ぞれのドレイン・ソース間が導通される。

【００９７】又、このＨレベルの論理信号が与えられた
インバータＮ２０の出力端子には反転されたＬレベルの
論理信号が出力され、このＬレベルの論理信号がゲート
に与えられたＦＥＴ、Ｑ６４及びＱ６５がオフ状態とな
り、それぞれのドレイン・ソース間が遮断される。

【００９８】したがって電源端子Ｔ１に印加された１２
Ｖの電圧は導通されたＦＥＴ、Ｑ６３のドレイン・ソー
スを介して負荷端子Ｔ３に送られ、電源端子Ｔ２に印加
された５Ｖの電圧は導通されたＦＥＴ、Ｑ６６のドレイ
ン・ソースを介して負荷端子Ｔ４に送られる。

【００９９】即ち定格電圧ＤＣ１２Ｖの動力回路が接続
された負荷端子Ｔ３には電源端子Ｔ１からオン状態のＦ
ＥＴ、Ｑ６３を介してＤＣ１２Ｖが送られ、定格電圧Ｄ
Ｃ５Ｖの制御回路が接続された負荷端子Ｔ４には電源端
子Ｔ２からオン状態のＦＥＴ、Ｑ６６を介してＤＣ５Ｖ
が送られる。即ち正常状態である。

【０１００】次に、誤って電源端子Ｔ１にＤＣ５Ｖ、電
源端子Ｔ２にＤＣ１２Ｖが接続された場合について説明
する。

【０１０１】この場合、前述のコンパレータＣ１及びツ
ェナ・ダイオードＤ１の機能により、出力端子にはＬレ
ベルの論理信号が出力される。

【０１０２】このＬレベルの論理信号がゲートに与えら
れたＦＥＴ、Ｑ６３及びＱ６６がオフ状態となり、それ
ぞれのドレイン・ソース間が遮断される。

【０１０３】又、このＬレベルの論理信号が与えられた
インバータＮ２０の出力端子には反転されたＨレベルの
論理信号が出力され、このＬレベルの論理信号がゲート
に与えられたＦＥＴ、Ｑ６４及びＱ６５がオン状態とな
り、それぞれのドレイン・ソース間が導通される。

【０１０４】したがって電源端子Ｔ１に印加された５Ｖ
の電圧は導通されたＦＥＴ、Ｑ６４のドレイン・ソース
を介して負荷端子Ｔ４に送られ、電源端子Ｔ２に印加さ
れた１２Ｖの電圧は導通されたＦＥＴ、Ｑ６５のドレイ
ン・ソースを介して負荷端子Ｔ３に送られる。

【０１０５】即ち定格電圧ＤＣ１２Ｖの動力回路が接続
された負荷端子Ｔ３には電源端子Ｔ２からオン状態のＦ
ＥＴ、Ｑ６４を介してＤＣ１２Ｖが送られ、定格電圧Ｄ
Ｃ５Ｖの制御回路が接続された負荷端子Ｔ４には電源端
子Ｔ１からオン状態のＦＥＴ、Ｑ６５を介してＤＣ５Ｖ
が送られる。即ち正常状態である。

【０１０６】上述の如く、請求項２の第４実施例になる
保護回路６０によれば、前述の保護回路２０の場合と同
様に電源端子Ｔ１、Ｔ２に対する電源の接続が正しいか
否かに係わらず負荷端子Ｔ３、Ｔ４には正しい電圧が供
給される。

【０１０７】図４は前述の如く第３実施例の電子装置３
０を示すと共に、第５実施例の電子装置５０の斜視図を
も示す。

【０１０８】電子装置５０には前述の第４実施例の保護
回路６０が具備されている。

【０１０９】電子装置３０も電子装置３０と同様に例え
ばハードディスク装置であり、例えばパーソナル・コン
ピュータ等の内部に組み込まれて使用されるものであ
る。なお、電子装置５０は、内部に保護回路１０又は電
源電圧監視回路４０の代わりに保護回路６０が具備され
ていることを除く構成は電子装置３０と同一であるの
で、その説明は省略する。

【０１１０】上記構成の電子装置５０の電源供給端子Ｔ
１、Ｇ１、Ｇ２及びＴ２に外部から電源を接続したとき
の動作については、前述した保護回路２０の電源端子Ｔ
１、Ｔ２に電源を接続したときの動作の説明と同様であ
るので、その説明を省略する。

【０１１１】即ち誤って動力用電源供給端子Ｔ１、Ｇ１
にＤＣ５Ｖを接続し、制御用電源供給端子Ｔ２、Ｇ２に
ＤＣ１２Ｖとを接続した場合にも、自動的に電子装置５
０内の動力回路にはＤＣ１２Ｖが供給され、制御回路に
はＤＣ５Ｖが供給されるようにスイッチが切り換えられ
る。したがって電源供給コネクタ３１を図４に示すよう
な機械的な誤接続防止対策のない簡易な構成のものとす
ることができると共に、誤接続をした場合にもあらため
て接続をやり直す必要がない。

【０１１２】なお、本実施例では電源の種別をＤＣ１２
Ｖ、ＤＣ５Ｖの２種類としたが、勿論他の電圧でもよい
し、又、２種類に限らず３種類以上の場合でも電圧判定
回路とスイッチを電圧種別数の増加に応じて追加するこ
とにより本考案になる保護回路を適用することが可能で
ある。

【０１１３】又、本考案になる保護回路はハードディス
ク装置に限らず、２種類以上の互いに異なる電圧を必要
とする電子装置に適用することができる。

【０１１４】

【考案の効果】上述の如く、複数の異なる電圧を必要と
する電子装置の電源供給コネクタの誤接続を電気的に検
知し、請求項１記載の考案では負荷回路への接続を切り
離すようにしたため、誤った電圧の供給を遮断し負荷回
路の電子回路素子の破損等の危険性を回避でき、又請求
項２記載の考案では負荷回路へ正しい電圧を供給するよ
うに接続を切り換えるようにしたため、上記の電子回路
素子の破損の危険性を回避すると共にあらためて接続を
やり直すことを不要にできる。したがって、機械的な誤
接続防止対策の必要がないため電源供給コネクタの構成
を簡易として電源供給コネクタの小型化、低価格化を図
ることができ電子機器の小型化、低価格化に貢献できる
とともに、請求項２記載の考案では電源供給コネクタの
誤接続に対する注意が不要になるため、電子装置を組み
込む工程の作業効率を向上させることができる。

【図面の簡単な説明】

【図１】本考案の第１実施例の回路図である。

【図２】図１の一実施例の具体的回路図である。

【図３】本考案の第２実施例の電源電圧監視回路の回路
図である。

【図４】本考案の第３実施例及び第５実施例の電子装置
の斜視図である。

【図５】本考案の第４実施例の回路図である。

【図６】図５の一実施例の具体的回路図である。

【符号の説明】

１、１０、２０、６０ 保護回路 ３０，５０ 電子装置 ４０ 電源電圧監視回路 Ｔ１、Ｔ２ 電源端子 Ｔ３、Ｔ４ 負荷端子 ２ 電圧判定回路 ３、２３、２４、２５、２６ スイッチ Ｃ１ コンパレータ Ｄ１ ツェナ・ダイオード Ｑ１ ＮＰＮトランジスタ Ｎ１、Ｎ２０ インバータ Ｑ２、Ｑ６３、Ｑ６４、Ｑ６５、Ｑ６６ 電界効果トラ
ンジスタ（ＦＥＴ）

Claims (3)

(57)【実用新案登録請求の範囲】
1. 【請求項１】 第１の電源端子と、 第１の電源端子に接続される第１の負荷端子と、 第１の電源端子に印加される電圧とは異なる電圧が印加
   される第２の電源端子と、 第２の電源端子に接続される第２の負荷端子と、 第１の電源端子と第２の電源端子とに接続され、第１の
   電源端子に印加される電圧と第２の電源端子に印加され
   る電圧とを比較し、その比較結果に応じた電圧比較結果
   信号を出力する電圧比較回路と、 電圧比較回路からの比較結果信号に応じて第１及び第２
   の電源端子と第１及び第２の負荷端子との間の接続／切
   断を制御するスイッチとよりなる保護回路。
2. 【請求項２】 第１の電源端子と、 通常の状態において第１の電源端子に接続される第１の
   負荷端子と、 第１の電源端子に印加される電圧とは異なる電圧が印加
   される第２の電源端子と、 通常の状態において第２の電源端子に接続される第２の
   負荷端子と、 第１の電源端子と第２の電源端子とに接続され、第１の
   電源端子に印加される電圧と第２の電源端子に印加され
   る電圧とを比較し、その比較結果に応じた電圧比較結果
   信号を出力する電圧比較回路と、 電圧比較回路からの比較結果信号に応じて、第１の電源
   端子に第１の負荷端子及び第２の負荷端子のうち何れの
   負荷端子を接続するかを制御するスイッチとよりなる保
   護回路。
3. 【請求項３】 第１の電源端子と、 通常の状態において第１の電源端子に接続される第１の
   負荷端子と、 第１の電源端子に印加される電圧とは異なる電圧が印加
   される第２の電源端子と、 通常の状態において第２の電源端子に接続される第２の
   負荷端子と、 第１の電源端子と第２の電源端子とに接続され、第１の
   電源端子に印加される電圧と第２の電源端子に印加され
   る電圧とを比較し、その比較結果に応じた電圧 比較結果
   信号を出力する電圧比較回路と、 電圧比較回路からの比較結果信号に応じて、第１の電源
   端子に第１の負荷端子を接続し第２の電源端子に第２の
   負荷端子を接続する第１の接続及び第１の電源端子に第
   ２の負荷端子を接続し第２の電源端子に第１の負荷端子
   を接続する第２の接続のうち何れの接続を行なうかを制
   御するスイッチとよりなる保護回路。