KR0136246B1

KR0136246B1 - 구동기 회로

Info

Publication number: KR0136246B1
Application number: KR1019930025597A
Authority: KR
Inventors: 노부오 고이데; 마사지 우에노
Original assignee: 아오이 죠이찌; 가부시끼가이샤 도시바; 오까모또 유끼오; 도시바 마이크로일렉트로닉스 가부시끼가이샤
Priority date: 1992-11-30
Filing date: 1993-11-29
Publication date: 1998-05-15
Also published as: US5408137A; JPH06169242A; KR940012841A; JP2996817B2

Abstract

외부 부품의 생략과, 트레이드 오프의 관계에 있는 디바이스 내압 향상을 필요로 하고, 집적 회로 내부에서 내압 특성이 우수한 소오스 타입의 구동기를 구성한다. 전원과, 부하를 구동시키기 위한 출력단자와의 사이에 직렬로 접속된 2개이상의 제1, 제2 스위칭 소자; 및 상기 제1, 제2 스위칭 소자들의 접속점 및 제 2 스위칭 소자의 백 게이트에 상기 전원보다도 낮은 전압의 완화 전압을 가하는 전압 발생 수단을 포함하는 것을 특징으로 하는 구동기 회로.

Description

구동기 회로

제1도는 본 발명의 제1 실시예의 구동기 회로 장치의 회로도.

제2도는 본 발명의 제2 실시예의 구동기 회로 장치의 회로도.

제3도는 본 발명의 제3 실시예의 구동기 회로 장치의 회로도.

제4도는 종래의 구동기 회로 장치의 회로도.

제5도는 종래의 구동기 회로 장치의 다른 예의 회로도.

* 도면의 주요 부분에 대한 부호의 설명 *

M1∼M3, M14, M25, M35 : 전계효과 트랜지스터

Q1∼Q5, Q14 : 바이폴라 트랜지스터

R1∼R9, R14, R15 : 저항

RL : 부하 저항

IC : 집적 회로

OUT, OUT4 : 출력단자

CMP : 비교기

VR : 참조 전원

LC : 논리 회로

D1, D2, D3 : 구동기 출력단자

DM1 : 출력단자

CI : 비교기 입력 단자

SEL : 셀렉터 단자

AND : 앤드 논리 회로

NAND : 낸드 논리 회로

Vcc, Vcc1, Vcc2 : 고전위 전원

VCC : 전원 단자

VDD : 전원

본 발명은 구동기 회로에 관한 것으로, 특히 반도체 소자의 미세화에 수반되는 내압(耐壓)의 저하에 착안해서, 출력 회로에 있어서 소자 내압 이상의 출력 특성을 확보하는데 이용되는 구동기 회로에 관한 것이다.

제4도는 종래의 구동기 회로의 회로도이고, 특히 소오스 타입(source type) 구동기 회로의 구성을 도시하는 것이다. 이하의 설명에 있어서, 부호 M/Q를 병기한 트랜지스터는 전계효과 트랜지스터/바이폴라 트랜지스터를 나타낸다. 도면에 도시된 바와 같이, 집적 회로 IC의 전원 단자 VCC에는 5볼트의 고전위 전원 Vcc가 공급되고, 구동기 출력단자 D1, D2, D3……을 통해 외부 회로를 구동시키도록 구성된다. 여기에서, 예를 들어 구동기 출력단자 D3은 PNP형 바이폴라 트랜지스터 Q14의 베이스에 접속된다. 이 트랜지스터 Q14의 콜렉터는 출력 단자 OUT4에 접속된다. 트랜지스터 Q14의 에미터는 고전위 전원 Vcc에 접속되고, 베이스는 저항 R14를 경유하여 고전위 전원 Vcc에 접속된다. 트랜지스터 Q14의 콜렉터에 접속되는 출력단자 OUT4에는 부하로서 부하 저항 RL이 접속된다. 이와 관련하여, 트랜지스터 Q14, 저향 R14 및 출력단자 OUT4는 집적 회로 IC의 외부에 붙은 회로로서 개별 부품으로 구성된다.

상기의 구성에 있어서, 다음에는 그 동작을 설명한다.

집적 회로 IC는 그 기능 소자를 집적 회로화하고, 고전위 전원 Vcc로부터 전원 단자 VCC에 전원 공급을 받으면서, 예정된 각종 기능을 내부에서 실행한다. 표시, 인쇄 및 구동 등을 위해 외부에 신호를 출력하는 경우, 구동기 출력단자 D1, D2, D3……을 통해 구동 신호를 출력한다.

더욱이, 집적 회로 IC의 구동기 출력단자 D3의 구동 대상은, 예를 들어 부하 저항 RL이다. 또한, 구동기 출력단자 D3의 구동 능력은 부하 저하 RL을 구동시키는 데 충분하다. 이러한 때에는, 이곳을 직접 접속시켜, 집적 회로 IC로부터 부하 저항 RL에 필요한 구동 전류를 공급하도록 하면 좋다.

그러나, 집적 회로 IC의 미세화 등으로 인해, 그 구동 능력이 부하 저항 RL을 구동시키는 데 충분하지 않은 경우도 있다. 이 경우에는, 집적 회로 IC의 외부에, 개별 부품으로 조합한 구동기 회로를 배치하는 것이 필요하다.

이러한 목적으로 설치한 것이 트랜지스터 Q14이다. 현재, 구동기 출력단자 D3은 하이 레벨로 되어 있다. 트랜지스터 Q14의 베이스는 저항 R14를 경유하여 고전위 전원 Vcc에 연결되어 있다. 이로 인해, 트랜지스터 Q14는 오프 상태이다. 이경우, 출력단자 OUT4로부터 부하 저항 RL에 대해 전류는 공급되지 않는다.

이에 대해서, 구동기 출력단자 D3이 로우 레벨로 되면, 트랜지스터 Q14의 에미터로부터, 베이스를 통해서, 구동기 출력단자 D3에 베이스 전류가 흐른다. 이것에 의해, 트랜지스터 Q14가 온되고, 이의 에미터와 콜렉터 사이가 도통된다. 그 결과, 고전위 전원 Vcc부터 트랜지스터 Q14를 통해 전류가 흐르고, 출력단자 OUT4로부터 부하 저항 RL로 부하 전류가 공급된다.

결국, 집적 회로 IC의 구동기 출력단자 D3에, 트랜지스터 Q14를 온시키는 데 충분한 정도의 베이스 전류를 끌어 들이는 능력이 있으면, 부하 저항 RL을 구동시킬 수 있다.

이러한 회로 방식에서는, 집적 회로 IC의 구동기 출력단자 D1, D2, D3……은 외부에 부착된 PNP형 트랜지스터를 구동시킬 정도이면 좋다. 결국, 집적 회로 IC는 다른 회로를 직접 구동시키지 않아도 되고, 그 정도로 큰 내압을 필요로 하지 않는다. 한편, 외부에 접속된 PNP형 트랜지스터는 개별 부품이고, 내압에 관해서는 문제가 되지 않는다. 이로 인해, 외부에 개별 부품을 접속시켜 집적 회로 IC의 구동 능력을 보충하는 방법은, 구동 능력이 작은 집적 회로로 큰 구동 능력을 얻기 위해 광범위하게 이용되어 왔다.

그러므로, PNP형 트랜지스터는 일반적으로 h_fe가 낮다. 이로 인해, 큰 구동 전류를 얻으려면, 충분히 큰 베이스 전류를 공급하는 것이 필요하다. 이로 인해, 출력단자 OUT4로부터 부하 저항 RL에 대해 큰 구동 전류를 공급하려면, 당연히 집적 회로 IC의 구동기 출력단자 D1, D2, D3……에서의 전류의 증대가 고려되고, 결국은 소비 전력의 증대가 문제가 된다. 또한, 외부 부착으로서 개별 부품을 접속하지 않으면 안된다는 점도 그 구성에 있어서 큰 문제점이다.

이것에 대해서, 집적 회로 내부에 설치된 트랜지스터의 도통, 비도통을 통해 부하를 직접 구동시키기 위한 소오스 타입 구동기의 회로 방식도 알려져 있다.

제5도는 이러한 종래 구동기 회로의 회로도이다. 도면에 도시된 바와 같이, N채널 MOS형 트랜지스터 M15, M25는 직렬로 접속되어 있다. 트랜지스터 M25의 소오스는 접지되어 있다. 트랜지스터 M15의 드레인은 저항 R15를 경유하여 전원 VDD에 접속됨과 함께, P채널형 트랜지스터 M35의 게이트에 접속된다. 트랜지스터 M35의 소오스는 전원 VDD에 접속되고, 드레인은 출력단자 OUT에 접속된다. 출력단자 OUT에는 부하로서 부하 저항 RL이 접속된다.

이와 관련하여, 제5도의 회로는 집적 회로의 내부에 집적화되어 조합된다. 그래서, 트랜지스터 M15, M25의 게이트를 집적 회로 내부의 동작에 기초하여 제어함에 따라, 트랜지스터 M35의 게이트가 제어된다. 트랜지스터 M35는 트랜지스터 M15, M25가 오프되어 있을 때에는, 그 게이트에 저항 R15를 통해 전원 VDD의 전압이 걸려 있으므로, 오프 상태로 된다. 이 때에는, 출력단자 OUT에 접속된 부하 저항 RL에는 전류가 흐르지 않는다.

이에 대해서, 트랜지스터 M15, M25가 온 상태로 되면, 트랜지스터 M35의 게이트는 접지 레벨로 되므로, 온된다. 그 결과, 전원 VDD로부터 트랜지스터 M35를 통해서, 출력단자 OUT로부터 부하 저항 RL에 구동 전류가 흐른다.

종래의 구동기 회로 장치는, 상기와 같이 구성되므로, 집적 회로 외부에 개별적인 구동기 회로를 배치시킬 필요가 있고, 집적 회로 내부의 트랜지스터 M35에 의해 부하 저항 RL을 직접 구동시킬 수 있는 매우 간단한 구성으로 할 수 있다는 이점이 있다. 그 반면에, 트랜지스터 M35가 오프로 되어 있는 때에는, 트랜지스터 M35에는 전원 VDD와 기타 회로의 전압, 예를 들면 전원 전압이 가해져, 내압적으로 문제가 있다.

본 발명은, 상기와 같은 종래 기술의 문제점을 해소하려는 것으로, 그 목적은 외부 부품의 생략과 관련하여 절충되어야 할 디바이스 내압의 향상을 요구하는 것이고, 집적 회로 내부에서 소오스 타입 구동기를 구성하는 것이 가능한 구동기 회로를 제공하는 것이다.

본 발명의 제 1 구동기 회로는, 전원과 부하를 구동시키기 위한 출력단자와의 사이에, 직렬로 접속된 2개 이상의 제 1 및 제 2 스위칭 소자들과, 그리고, 이 제1 및 제2 스위칭 소자들의 접속점과 제2 스위칭 소자의 백 게이트에 상기 전원보다도 낮은 전압의 완화 전압을 가하는 전압 발생 수단을 구비하므로써 구성된다.

본 발명의 제2 구동기 회로는, 상기 제1 구동기 회로에 있어서, 상기 스위칭 소자 및 상기 전압 발생 수단의 동작을 제어하는 제어 수단을 더 구비하므로써 구성된다.

본 발명의 제3 구동기 회로는, 상기 제2 구동기 회로에 있어서, 상기 제어 수단은 상기 전압 발생 수단을 동작시키고, 그후에 상기 제2 스위칭 소자를 동작시키며, 그 후에 상기 제1 스위칭 소자를 동작시키는 것으로 구성된다.

본 발명의 제4 구동기 회로는, 상기 제3 구동기 회로에 있어서, 상기 제어 수단은 상기 제2 스위칭 소자의 동작에 따라 상기 출력 단자에 발생되는 전압에 대응하는 전압과 소정의 참조 전압을 비교해서, 그 비교 결과에 따라 상기 제1 트랜지스터를 동작시키는 것으로 구성된다.

본 발명의 제5 구동기 회로는, 제1∼제4 중 어느 한 구동기 회로에 있어서, 상기 스위칭 소자는 전계효과 트랜지스터인 것으로서 구성된다.

본 발명의 구동기 회로 장치에 있어서는, 다수의 전계효과형 스위칭 소자를 온시켜 출력단자에 접속된 부하를 구동시키며, 제어 수단에 의해 스위칭 소자를 단계적으로 온 또는 오프시키기 때문에, 전압 발생 수단을 제어하고, 1개 이상의 스위칭 소자의 백 게이트 및 드레인에 상기 전원보다도 낮은 전위를 부여하므로써, 개개의 스위칭 소자에 내압 이상의 광대한 전압이 인가되는 것을 억제한다.

이하, 도면을 참조하여 본 발명의 실시예를 설명한다.

제1도는 제1 실시예에 따른 구동기 회로의 회로도이다. 제1도에 도시된 바와 같이, P채널 트랜지스터 M1, M2는 직렬로 접속된다. 트랜지스터 M1의 소오스는 고전위 전원 Vcc1에 접속된다. 트랜지스터 M1의 드레인과 트랜지스터 M2의 소오스는 상호 접속된다. 트랜지스터 M2의 드레인은 출력단자 OUT에 접속된다. 출력단자 OUT와 접지 사이에는 부하 저항 RL이 접속된다. N채널 트랜지스터 M3의 게이트에는 집적 회로 내부로부터 제어 신호가 공급된다. 트랜지스터 M3의 소오스는 접지에 접속되고, 드레인은 저항 R5를 경유하여 트랜지스터 Q2의 에미터에 접속된다. 트랜지스터 Q2의 베이스에는 고전위 전원 Vcc2가 접속되고, 콜렉터는 저항 R4, R3를 경유하여 고전위 전원 Vcc1에 접속된다. 저항 R3과 저항 R4의 접속점에는 트랜지스터 Q1의 베이스와 트랜지스터 Q3의 에미터가 접속된다. 트랜지스터 Q1의 콜렉터는 고전위 전원 Vcc1에 접속되고, 에미터는 트랜지스터 Q3의 콜렉터 및 베이스와 트랜지스터 M2의 소오스와 트랜지스터 M1의 드레인에 접속된다. 예를 들어 고전위 전원 Vcc1에는 12볼트, 고전위 전원 Vcc2에는 5볼트의 전원이 접속된다.

저항 R5는 트랜지스터 M3이 온되었을 때의 트랜지스터 Q2의 보호 저항이고, 저항 R3, R4는 트랜지스터 M2의 드레인(백 게이트) 전위를 내압 이하로 만드는 저항이다. 또, 저항 R3, R4, R5의 관계는 하기와 같이 설정된다.

R3R4 ＞ R5 ……(1)

상술한 구성에 있어서, 다음에 그 동작에 대해 설명한다.

이제, 부하 저항 RL에 출력단자 OUT로부터 구동 전류를 공급하지 않은 상태에서, 부하 저항 RL에 출력단자OUT로부터 구동 전류를 공급한 상태로 이행하는 경우를 고려해 보자. 이때, 트랜지스터 M1, M2, M3을 다음에 도시하는 순서로 온시킨다. 이것은 집적 회로 내부의 논리 동작을 통해 행해진다.

① 초기 상태에 있어서, M3만이 온 상태로 된다. 이 경우, 트랜지스터 M1, M2는 오프 상태이고, 고동기 동작은 오프 상태이다.

② 다음, 제1의 상태에 있어서, 트랜지스터 M3에 있어서 트랜지스터 M2를 온시킨다. 이 경우, 트랜지스터 M1은 오프 상태인 채이다.

③ 계속해서, 제2 상태에 있어서, 트랜지스터 M2에 이어서 트랜지스터 M1을 온시킨다. 이 상태에서, 구동기 동작은 온 상태로 된다. 또, 트랜지스터 M3은 오프 상태로 된다.

초기 상태(구동기 오프 상태)에서는, 트랜지스터 M3만이 온 상태이므로, 트랜지스터 Q2의 에미터에는 저항 R5와 트랜지스터 M3을 통해 베이스 전류가 흐르고, 저항 R3, R4, R5에 전류가 흐른다. 이 경우, 저항 R4와 트랜지스터 Q2의 콜렉터의 접속점의 전위는 대개 고전위 전원 Vcc2로 된다. 이로 인해, 저항 R3과 저항 R4의 접속점의 전위 Vbg는 다음과 같다:

Vbg( Vcc1 - Vcc2 ) 2 + Vcc 2 ……(2)

이 전압은 트랜지스터 Q1의 베이스에 인가되지만, 그 결과, 트랜지스터 Q1의 에미터에는 전위 Vbg로부터 트랜지스터 Q1의 베이스와 에미터 간의 전압을 유도한 전압, 결국 대개는 전위 Vbg와 동등한 전압이 가해진다. 이 전압은 트랜지스터 M2의 소오스(백 게이트)에 인가된다. 이 상태에서, 트랜지스터 M1의 소오스와 드레인 사이에는 다음과 같은 전압이 가해지고,

VM1Vcc1 - ( Vbg - V_BEQ1) ……(3)

트랜지스터 M2의 소오스와 드레인 사이에는 다음과 같은 전압이 가해지므로,

VM2( Vbg - V_BEQ1) ……(4)

직접적으로, 구동기로서 동작하는 트랜지스터 M1, M2에 가해지는 전위를 낮추는 것이 가능하고, 내압적인 문제가 해소된다.

다음에, 제1의 상태에서는, 트랜지스터 M2, M3만이 온으로 되므로, 출력단자 OUT에는 트랜지스터 M2의 드레인 전압이 그대로 출력된다. 결국, 전압 Vbg가 부하 저항 RL에 인가된다. 이 상태에서도, 트랜지스터 M1의 소오스와 드레인 간의 전압은 변하지 않기 때문에, 내압에 관한 문제는 발생하지 않는다.

계속해서, 제2 상태(구동기 온 상태)에서는, 트랜지스터 M1, M2가 온 상태이다. 이로 인해, 출력단자 OUT에는 고전위 전원 Vcc1로부터, 트랜지스터 M1, M2 각각의 소오스와 드레인 간의 온 저항의 감소로 인한 전압 강하분을 유도한 전압이 인가된다. 이것이 구동기를 온 상태로 하고, 부하 저항 RL에는 부하 전류가 공급된다. 이 때에, 트랜지스터 M1, M2는 함께 온 상태로 되므로, 전압 Vbg의 공급은 불필요하고, 트랜지스터 M3은 오프된다.

결국, 트랜지스터 Q3은 트랜지스터 Q1의 에미터와 베이스 간에 역바이어스가 걸리지 않도록 작용한다.

한편, 부하 저항 RL에 부하 전류를 구동시키는 상태에서, 비구동시키는 상태로 이행하는 경우를 고려해 보자. 이 경우에도, 완전히 역 과정이며, 트랜지스터 M3을 온시키고 트랜지스터 M1, M2를 순차적으로 오프시킴에 따라, 트랜지스터 M1, M2에 부하 저항 RL 구동용의 큰 전원 전압이 직접 인가되는 상태를 방지할 수 있다.

제2도는 본 발명의 제2 실시예의 구동기 회로의 회로도이다. 제2도에 도시된 바와 같이, 출력단자 OUT에는, 부하 저항 RL과 병렬로 전압 검출용의 저항 R1, R2가 직렬 접속된다. 이 저항 R1, R2의 접속점의 전압은 비교기 CMP에 입력된다.

비교기 CMP에는 소정의 참조 전원 VR의 전압이 입력되어 있다. 비교기 CMP는 저항 R1, R2의 접속점의 전압을 참조 전원 VR로부터의 참조 전압과 비교하여, 이 비교 결과를 논리 회로 LC의 비교기 입력 단자 CI에 입력한다. 논리 회로 LC는 비교기 입력 단자 CI에 입력되는 조건과 셀렉터 단자 SEL에 입력되는 구동과 비구동의 조건에 기초하여, 트랜지스터 M1, M2, M3의 게이트를 각각 출력단자 DM1, DM2, DM3을 통해 제어한다.

상기 구성에 있어서, 다음에 그 동작을 설명한다.

비구동 상태에서, 논리 회로 LC는 출력단자 DM1, DM2, DM3을 통해 트랜지스터 M1 및 트랜지스터 M2를 함께 오프 상태로 하고, 트랜지스터 M3만을 온 상태로 한다. 이 상태에서는 트랜지스터 M1, M2에는 앞에서와 같이, 고전위 전원 Vcc1보다도 작은 전압밖에 걸리지 않으므로, 내압에 관한 문제는 없다.

이 상태에서, 논리 회로 LC의 셀렉터 단자 SEL에 구동을 지시하면, 논리 회로 LC는 출력단자 DM2를 통해 트랜지스터 M2를 온시킨다. 그 결과, 트랜지스터 M2가 온된다. 그 경우, 출력단자 OUT에는 전압 Vbg가 나타난다. 이 전압은 저항 R1, R2에 의해 분압되어 비교기 CMP에 인가된다. 비교기 CMP는 저항 R1, R2에 의한 분합 전압을 참조 전원 VR의 참조 전압과 비교해서 반전시킨다. 그 결과, 논리 회로 LC는 출력단자 DM1을 통해 트랜지스터 M1을 온시킨다. 그리고, 트랜지스터 M1, M2가 함께 온되는 것에 의해, 고전위 전원 Vcc1에서, 출력단자 OUT를 통해서 부하 저항 RL에 구동 전류가 공급된다. 또, 트랜지스터 M1, M2를 함께 온 시킨 후에는, 전압 Vbg의 공급은 불필요하므로, 트랜지스터 M3을 오프시킨다.

제3도는 본 발명의 제3 실시예의 구동기 회로의 회로도이다. 특히, 제2도의 논리 회로 LC의 구성을 상세히 도시함과 동시에, 트랜지스터 M1, M2의 게이트 전위 제어 회로를 구체화한 예를 도시한다. 제3도에 도시한 바와 같이, 비교기 CMP의 출력은 앤드 논리 회로 AND와 낸드 논리 회로 NAND에 공급된다. 한편, 셀렉터 단자 SEL로의 입력 신호도, 앤드 논리 회로 AND와 낸드 논리 회로 NAND에 입력된다. 앤드 논리 회로 AND의 출력은 N채널형 트랜지스터 M5의 게이트에 공급된다. 한편, 셀렉터 단자 SEL는 N채널형 트랜지스터 M4의 게이트에 접속된다. 트랜지스터 M5의 소오스는 접지에 접속되고, 드레인은 저항 R8을 통해 트랜지스터 Q4의 에미터에 접속된다. 한편, 트랜지스터 M4의 소오스는 접지에 접속되고, 드레인은 저항 R9을 통해 바이폴라 트랜지스터 Q5의 에미터에 접속된다. 트랜지스터 Q4의 콜렉터는 트랜지스터 M1의 게이트에, 트랜지스터 Q5의 콜렉터는 트랜지스터 M2의 게이트에 각각 접속된다. 트랜지스터 M1, M2의 게이트는 각각의 저항 R6, R7을 통해 고전위 전원 Vcc1에 접속된다. 또, 트랜지스터 Q4, Q5의 베이스는 트랜지스터 Q2의 베이스와 함께 고전위 전원 Vcc2에 접속된다. 다른 구성에 있어서는, 제1도와 동일하다.

상술한 구성에 있어서는, 다음에 그 동작에 대해 설명한다.

이제, 셀렉터 단자 SEL에 신호 입력이 없는 경우를 고려해 보다. 이 경우에, 낸드 논리 회로 NAND는 하이 레벨 출력에 의해 트랜지스터 M3을 온시킨다. 그 결과, 트랜지스터 Q2의 베이스에서 에미터로, 저항 R5 및 트랜지스터 M3을 통하는 전류가 흐르고, 저항 R3, R4의 직렬 회로에 전류가 흐르게 된다. 이 경우, 저항 R3과 저항 R4의 접속점의 전압은 앞에서와 같이, 전위 Vbg로 된다. 이 전위 Vbg는 트랜지스터 Q1을 통해 트랜지스터 M2의 드레인, 결국 백 게이트에 인가된다. 그 결과, 트랜지스터 M1, M2에는 고전위 전원 Vcc1에 비해 비교적 작은 전압밖에 인가되지 않으므로, 내압에 관하 문제를 억제하는 것이 가능하다.

다음에, 셀렉터 단자 SEL에 신호 입력이 있는 경우를 고려해 보자. 이 경우에는, 트랜지스터 M4가 온된다. 그 결과, 트랜지스터 Q5의 베이스에서 에미터로, 저항 R9 및 트랜지스터 M4를 통하는 전류가 흐르고, 트랜지스터 M2의 게이트 전위가 고전위 전원 Vcc2의 전위와 거의 같은 전위로 된다. 그 결과, 트랜지스터 M2가 온되고, 출력단자 OUT에는 트랜지스터 M2의 그 시점의 드레인 전위인 Vbg가 출력된다. 그 결과, 출력단자 OUT에서 부하 저항 RL로 부하 전류가 공급된다.

동시에, 저항 R1, R2에도 전류가 흐른다. 그 결과, 저항 R2에 전압을 발생시킨다. 이 전압이 참조 전원 VR의 전압을 초과하면, 비교기 CMP의 출력이 반전되어, 하이 레벨로 된다. 이 출력을 수신하여, 비교기 CMP의 출력을 입력시키는 앤드 논리 회로 AND와 낸드 논리 회로 NAND의 출력이 반전된다. 앤드 논리 회로 AND에서의 하이 레벨 출력을 게이트에 공급한 트랜지스터 M5는 온된다. 결과적으로, 트랜지스터 Q4의 베이스에서 에미터로, 저항 R8 및 트랜지스터 M5를 통하는 전류가 흐르고, 트랜지스터 M1의 게이트 전위가 고전위 전원 Vcc2의 전위와 거의 같은 전위로 된다. 그 결과, 트랜지스터 M1이 온된다. 한편, 낸드 논리 회로 NAND에서의 출력은 로우 레벨로 반전된다. 그 결과, 트랜지스터 M3은 오프된다. 이로 인해, 트랜지스터 M2의 드레인에 인가된 Vbg는 고전위 전원 Vcc1에 근접한 레벨까지 상승한다. 그러나, 트랜지스터 M1, M2는 함께 온 상태로 되고, 출력단자 OUT에는 거의 고전위 전원 Vcc1에 근접한 전압이 출력된다. 이로 인해, 트랜지스터 M1, M2의 내압에 관한 문제점은 없다.

또, 제3도에 있어서, 트랜지스터 Q5와 저항 R9는 트랜지스터 M1, M2 둘 다가 온인 때에, 트랜지스터 M2의 게이트 전위를 트랜지스터 M1의 게이트 전위와 거의 같은 전위로 만들기 위한 회로이다.

또, 상기 각 실시예에서는, 출력단자 OUT를 2개의 트랜지스터 M1, M2의 직렬 회로로 구동하는 구성을 예시한다. 그러나, 본 발명은 이에 한정되지는 않고, 더구나 대부분의 전계효과형 트랜지스터를 직렬로 접속하고, 각각으로 내압 이상의 전압이 인가되는 것을 방지하기 위한 전압을 인가하도록 구성해도 좋다.

또 구동기용 전계효과형 트랜지스터에 전압을 인가하는 회로로서도, 실시예의 구성에 한정되지 않으며, 낮은 임퍼던스의 임의의 전압을 발생할 수 있는 회로라면, 어떠한 구성이라도 좋다.

상술한 바와 같이, 본 발명에 의하면, 미세 집적 회로화 등에 의해 내압에 여유가 적은 구동기 소자를 세로로 쌓음과 동시에 각각의 소자에 내압을 배려한 전위를 부여하므로써, 소자의 내압 이상의 출력 특성을 얻는 구동기 회로 장치를 달성할 수 있다.

Claims

구동기 회로에 있어서,

제 1 전원 전압 및 부하 구동용 출력 단자간에 제1 및 제2 스위칭 수단의 순서로 접속되는 상기 제1 및 제2 스위칭 수단,

상기 제 1 및 제 2 스위칭 수단간의 접속점 및 상기 제2 스위칭 수단의 백 게이트에 상기 제1 전원 전압 보다 낮은 전압을 인가하는 완화 전압 인가 수단, 및

상기 구동기 회로가 온 상태인 경우 상기 제2 스위칭 수단과 그 다음에 상기 제1 스위칭 수단을 차례로 온시키며, 상기 구동기 회로가 오프 상태인 경우 상기 제1 스위칭 수단과 그 다음에 상기 제2 스위칭 수단을 차례로 오프시키는 제어 수단을 포함하는 것을 특징으로 하는 구동기 회로.
제1항에 있어서, 상기 제어 수단은 상기 출력 단자의 전압을 소정의 참조 전압과 비교하는 비교 회로를 포함하며, 상기 비교 회로의 출력 전압에 따라 상기 제2 스위칭 수단이 반전될 때 상기 제1 스위칭 수단이 온 상태로 되는 것을 특징으로 하는 구동기 회로.
제1항에 있어서, 상기 제어 수단은,

상기 구동기 회로가 온 상태로 될 때, 상기 제2 스위칭 수단을 온 상태로 하기 전에 상기 완화 전압 인가 수단이 완화 전압을 인가하게 하며,

상기 구동기 회로가 온 상태로 된 후, 상기 완화 전압 인가 수단이 완화 전압을 인가하지 않게 하는 것을 특징으로 하는 구동기 회로.
제2항에 있어서, 상기 제어 수단은,

상기 구동기 회로가 온 상태로 될 때, 상기 제2 스위칭 수단을 온 상태로 하기 전에 상기 완화 전압 인가 수단이 완화 전압을 인가하게 하며,

상기 구동기 회로가 온 상태로 된 후, 상기 완화 전압 인가 수단이 완화 전압을 인가하지 않게 하는 것을 특징으로 하는 구동기 회로.
제1항에 있어서, 상기 완화 전압 인가 수단은 고 전원 전압측과 저 전원 전압측간에 직렬 접속된 회로 소자 및 제3 스위칭 수단을 포함하며, 상기 제어 수단에 의해 상기 제3 스위칭 수단이 온 또는 오프 상태로 될 때마다 완화 전압이 생성 또는 차단되는 것을 특징으로 하는 구동기 회로.
제2항에 있어서, 상기 완화 전압 인가 수단은 고 전원 전압측과 저 전원 전압측간에 직렬 접속된 회로 소자 및 제3 스위칭 수단을 포함하며, 상기 제어 수단에 의해 상기 제3 스위칭 수단이 온 또는 오프 상태로 될 때마다 완화 전압이 생성 또는 차단되는 것을 특징으로 하는 구동기 회로.
제3항에 있어서, 상기 완화 전압 인가 수단은 고 전원 전압측과 저 전원 전압측간에 직렬 접속된 회로 소자 및 제3 스위칭 수단을 포함하며, 상기 제어 수단에 의해 상기 제3 스위칭 수단이 온 또는 오프 상태로 될 때마다 완화 전압이 생성 또는 차단되는 것을 특징으로 하는 구동기 회로.
제4항에 있어서, 상기 완화 전압 인가 수단은 고 전원 전압측과 저 전원 전압측간에 직렬 접속된 회로 소자 및 제3 스위칭 수단을 포함하며, 상기 제어 수단에 의해 상기 제3 스위칭 수단이 온 또는 오프 상태로 될 때마다 완화 전압이 생성 또는 차단되는 것을 특징으로 하는 구동기 회로.
제5항에 있어서, 상기 완화 전압 인가 수단은 상기 고 전원 전압측과 상기 저 전원 전압측간에 직렬 접속된 상기 제3 스위칭 수단과 제1 및 제2 저항 수단으로 구성되고, 상기 제1 및 제2 저항 수단간의 접속점은 고 전원 전압측과 상기 제1과 제2 스위칭 수단간의 접속점간에 접속된 제4 스위칭 수단의 제어 단자에 접속되는 것을 특징으로 하는 구동기 회로.
제6항에 있어서, 상기 완화 전압 인가 수단은 상기 고 전원 전압측과 상기 저 전원 전압측간에 직렬 접속된 상기 제3 스위칭 수단과 제1 및 제2 저항 수단으로 구성되고, 상기 제1 및 제2 저항 수단간의 접속점은 고 전원 전압측과 상기 제1과 제2 스위칭 수단간의 접속점간에 접속된 제4 스위칭 수단의 제어 단자에 접속되는 것을 특징으로 하는 구동기 회로.
제7항에 있어서, 상기 완화 전압 인가 수단은 상기 고 전원 전압측과 상기 저 전원 전압측간에 직렬 접속된 상기 제3 스위칭 수단과 제1 및 제2 저항 수단으로 구성되고, 상기 제1 및 제2 저항 수단간의 접속점은 고 전원 전압측과 상기 제1과 제2 스위칭 수단간의 접속점간에 접속된 제4 스위칭 수단의 제어 단자에 접속되는 것을 특징으로 하는 구동기 회로.
제8항에 있어서, 상기 완화 전압 인가 수단은 상기 고 전원 전압측과 상기 저 전원 전압측간에 직렬 접속된 상기 제3 스위칭 수단과 제1 및 제2 저항 수단으로 구성되고, 상기 제1 및 제2 저항 수단간의 접속점은 고 전원 전압측과 상기 제1과 제2 스위칭 수단간의 접속점간에 접속된 제4 스위칭 수단의 제어 단자에 접속되는 것을 특징으로 하는 구동기 회로.
제9항에 있어서, 상기 제2 저항 수단과 상기 제3 스위칭 수단간에 접속된 제5 스위칭 수단을 더 포함하며,

상기 제1 전원 전압 보다 낮은 제2 전원 전압이 상기 제5 스위칭 수단의 제어 단자에 접속되는 것을 특징으로 하는 구동기 회로.
제10항에 있어서, 상기 제2 저항 수단과 상기 제3 스위칭 수단간에 접속된 제5 스위칭 수단을 더 포함하며,

상기 제1 전원 전압 보다 낮은 제2 전원 전압이 상기 제5 스위칭 수단의 제어 단자에 접속되는 것을 특징으로 하는 구동기 회로.
제11항에 있어서, 상기 제2 저항 수단과 상기 제3 스위칭 수단간에 접속된 제5 스위칭 수단을 더 포함하며,

상기 제1 전원 전압 보다 낮은 제2 전원 전압이 상기 제5 스위칭 수단의 제어 단자에 접속되는 것을 특징으로 하는 구동기 회로.
제12항에 있어서, 상기 제2 저항 수단과 상기 제3 스위칭 수단간에 접속된 제5 스위칭 수단을 더 포함하며,

상기 제1 전원 전압 보다 낮은 제2 전원 전압이 상기 제5 스위칭 수단의 제어 단자에 접속되는 것을 특징으로 하는 구동기 회로.
제13항에 있어서, 상기 제1과 제2 스위칭 수단간의 접속점과 상기 제1과 제2 저항 수단간의 접속점간에 접속된 역 바이어스 전압 인가 저지 수단을 더 포함하여, 상기 제4 스위칭 수단에 역 바이어스 전압이 인가되는 것을 방지하는 것을 특징으로 하는 구동기 회로.
제14항에 있어서, 상기 제1과 제2 스위칭 수단간의 접속점과 상기 제1과 제2 저항 수단간의 접속점간에 접속된 역 바이어스 전압 인가 저지 수단을 더 포함하여, 상기 제4 스위칭 수단에 역 바이어스 전압이 인가되는 것을 방지하는 것을 특징으로 하는 구동기 회로.
제15항에 있어서, 상기 제1과 제2 스위칭 수단간의 접속점과 상기 제1과 제2 저항 수단간의 접속점간에 접속된 역 바이어스 전압 인가 저지 수단을 더 포함하여, 상기 제4 스위칭 수단에 역 바이어스 전압이 인가되는 것을 방지하는 것을 특징으로 하는 구동기 회로.
제16항에 있어서, 상기 제1과 제2 스위칭 수단간의 접속점과 상기 제1과 제2 저항 수단간의 접속점간에 접속된 역 바이어스 전압 인가 저지 수단을 더 포함하여, 상기 제4 스위칭 수단에 역 바이어스 전압이 인가되는 것을 방지하는 것을 특징으로 하는 구동기 회로.