JP2011139383A - 集積回路装置及び電子機器 - Google Patents

集積回路装置及び電子機器 Download PDF

Info

Publication number
JP2011139383A
JP2011139383A JP2009299052A JP2009299052A JP2011139383A JP 2011139383 A JP2011139383 A JP 2011139383A JP 2009299052 A JP2009299052 A JP 2009299052A JP 2009299052 A JP2009299052 A JP 2009299052A JP 2011139383 A JP2011139383 A JP 2011139383A
Authority
JP
Japan
Prior art keywords
pad
circuit
wiring
signal
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009299052A
Other languages
English (en)
Inventor
Katsuhiko Maki
克彦 牧
Kazukiro Adachi
和広 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009299052A priority Critical patent/JP2011139383A/ja
Priority to US12/974,230 priority patent/US8432039B2/en
Publication of JP2011139383A publication Critical patent/JP2011139383A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45704—Indexing scheme relating to differential amplifiers the LC comprising one or more parallel resonance circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)

Abstract

【課題】受信回路の受信感度の向上と送信回路の送信パワーの向上を実現できる集積回路装置及び電子機器等の提供。
【解決手段】集積回路装置は、差動信号を構成する第１の信号用の第１のパッドＰ１と、差動信号を構成する第２の信号用の第２のパッドＰ２と、第１、第２のパッドＰ１、Ｐ２を介して信号を受信する受信回路３０と、第１、第２のパッドＰ１、Ｐ２を介して信号を送信する送信回路４０を含む。受信回路３０のＤ１方向側の領域に、第１、第２のパッドＰ１、Ｐ２が配置され、第１、第２のパッドＰ１、Ｐ２のＤ２方向側の領域に、送信回路４０が配置される。
【選択図】図２

Description

本発明は、集積回路装置及び電子機器等に関する。
従来より、無線通信用の集積回路装置が知られており、このような無線通信用の集積回路装置の従来技術としては、例えば特許文献１に開示される技術がある。
この集積回路装置の受信回路には、低ノイズアンプ（ＬＮＡ）が設けられる。そして低ノイズアンプは、極めて小振幅の受信信号を増幅し、増幅後の信号を次段のミキサー部に出力する。このため、低ノイズアンプには、高い受信感度が要求される。また、無線通信用の集積回路装置の送信回路には、パワーアンプが設けられる。そしてアンテナを介して電波を送信するためには、このパワーアンプには高い送信パワーが要求される。
従って、このような受信回路の受信感度の向上と送信回路の送信パワーの向上を両立できる集積回路装置の提供が望まれる。
特開２００６−１５７８６６号公報
本発明の幾つかの態様によれば、受信回路の受信感度の向上と送信回路の送信パワーを向上を実現できる集積回路装置及び電子機器等を提供できる。
本発明の一態様は、差動信号を構成する第１の信号用の第１のパッドと、前記差動信号を構成する第２の信号用の第２のパッドと、前記第１のパッド及び前記第２のパッドを介して信号を受信する受信回路と、前記第１のパッド及び前記第２のパッドを介して信号を送信する送信回路とを含み、第１の方向に直交する方向を第２の方向とした場合に、前記受信回路の第１の方向側の領域に、前記第１のパッド及び前記第２のパッドが配置され、前記第１のパッド及び前記第２のパッドの前記第２の方向側の領域に、前記送信回路が配置される集積回路装置に関係する。
本発明の一態様によれば、受信回路は第１、第２のパッドを介して信号を受信し、送信回路は第１、第２のパッドを介して信号を送信する。そして受信回路の第１の方向側に第１、第２のパッドが配置され、第１、第２のパッドの第２の方向側に送信回路が配置される。従って、第１、第２のパッドと受信回路をショートパスで接続できるようになるため、受信回路の受信感度を向上できる。また第１、第２のパッドと送信回路をショートパスで接続できるようになるため、送信回路の送信パワーを向上できる。これにより、受信感度の向上と送信パワーの向上を両立できる集積回路装置の提供が可能になる。
また本発明の一態様では、前記第１のパッドと前記受信回路を接続する第１のパッド配線と、前記第２のパッドと前記受信回路を接続する第２のパッド配線とが、最上層金属層で形成されてもよい。
このように第１、第２のパッド配線を最上層金属層で形成すれば、第１、第２のパッド配線の寄生抵抗等を小さくできる。従って、これらの第１、第２のパッド配線により第１、第２のパッドに接続される受信回路の受信感度を、更に向上できる。
また本発明の一態様では、前記第１のパッドと前記送信回路を接続する第３のパッド配線と、前記第２のパッドと前記送信回路を接続する第４のパッド配線とが、前記最上層金属層で形成され、前記第２のパッド配線と前記第３のパッド配線が、平面視において交差しないように配線されてもよい。
このように第３、第４のパッド配線を最上層金属層で形成すれば、第３、第４のパッド配線の寄生抵抗等を小さくできる。従って、これらの第３、第４のパッド配線により第１、第２のパッドに接続される送信回路の送信パワーを向上できる。また、第２のパッド配線と第３のパッド配線を、平面視において交差しないように配線すれば、下層金属層の配線による接続の切り替えを行うことなく、最上層金属層の第１〜第４のパッド配線により、第１、第２のパッドと受信回路及び送信回路を接続できるようになる。従って、下層金属層の配線を用いた接続の切り替えが原因で寄生抵抗が増えてしまう事態等を抑止できる。
また本発明の一態様では、前記第３のパッド配線が、前記第１のパッド及び前記第２のパッドの前記第１の方向側の領域において前記第２の方向に沿って配線されてもよい。
このようにすれば、第２のパッド配線と第３のパッド配線を、平面視において交差しないように配線することを容易化できる。
また本発明の一態様では、前記第１のパッドの前記第１の方向側の領域に、前記第１のパッド用の第１の静電保護素子が配置され、前記第２のパッドの前記第１の方向側の領域に、前記第２のパッド用の第２の静電保護素子が配置されてもよい。
このようにすれば、第１、第２のパッドと第１、第２の静電保護素子をショートパスで接続できるようになり、静電保護耐圧等を向上できる。
また本発明の一態様では、前記受信回路の前記第１の信号用の第１の信号入力ノードと前記第１のパッドとの間に設けられる第１のＡＣ結合用キャパシターと、前記受信回路の前記第２の信号用の第２の信号入力ノードと前記第２のパッドとの間に設けられる第２のＡＣ結合用キャパシターを含み、前記第１のキャパシター及び前記第２のキャパシターは、ＭＩＭ（Metal-Insulator-Metal）構造のキャパシターであってもよい。
このようにすれば、小面積で大きな容量値を得ることができると共に、容量値の電圧依存性に起因する受信特性の劣化等も抑制できる。また静電保護耐圧等の向上も図れる。
また本発明の一態様では、前記第１の方向の反対方向を第３の方向とした場合に、前記受信回路のダウンコンバージョン用のミキサー部が、前記受信回路の低ノイズアンプの前記第３の方向側の領域に配置され、送信信号を生成する送信信号生成回路が、前記送信回路の前記第３の方向側の領域に配置されてもよい。
このようにすれば、受信系の回路での信号線や送信系の回路での信号線をショートパスで接続できるようになり、これらの信号線の寄生容量や寄生抵抗が受信処理や送信処理に与える悪影響を低減できる。
また本発明の一態様では、静電保護素子に電源を供給する電源線が、前記第１のパッド及び前記第２のパッドの前記第１の方向側の領域において前記第２の方向に沿って配線されてもよい。
このようにすれば、電源線の配線領域が原因となって、パッド配線が長くなり、受信感度が低下してしまう事態等を抑止できる。
また本発明の一態様では、前記受信回路は、受信回路用インダクターを負荷とする低ノイズアンプを含み、前記第２の方向の反対方向を第４の方向とした場合に、前記受信回路用インダクターは、前記低ノイズアンプの前記第４の方向側の領域に配置されてもよい。
このようにすれば、受信系の信号の経路上にインダクターが配置されるのを防止でき、受信系の信号経路をショートパスにすることが可能になる。
また本発明の一態様では、前記送信回路は、前記第１のパッド及び前記第２のパッドに接続されるパワーアンプと、前記パワーアンプに接続され、送信回路用インダクターを負荷とするプリアンプを含み、前記送信回路用インダクターは、前記送信回路の前記第２の方向側の領域に配置されてもよい。
このようにすれば送信系の信号の経路上にインダクターが配置されるのを防止でき、送信系の信号経路をショートパスにすることが可能になる。
また本発明の一態様では、前記第１のパッドの寄生容量と前記第２のパッドの寄生容量を同等にするためのダミー配線が、前記第１のパッドと前記受信回路を接続する第１のパッド配線又は前記第２のパッドと前記受信回路を接続する第２のパッド配線に接続されていてもよい。
このようなダミー配線を設ければ、第１、第２のパッドの寄生容量を同等にすることができるため、バランスの良い差動信号の受信処理や送信処理を実現できるようになる。
また本発明の他の態様は、差動信号を構成する第１の信号用の第１のパッドと、前記差動信号を構成する第２の信号用の第２のパッドと、前記第１のパッド及び前記第２のパッドを介して信号を受信する受信回路と、前記第１のパッド及び前記第２のパッドを介して信号を送信する送信回路とを含み、前記第１のパッドと前記受信回路を接続する第１のパッド配線と、前記第２のパッドと前記受信回路を接続する第２のパッド配線とが、最上層金属層で形成され、前記第１のパッドと前記送信回路を接続する第３のパッド配線と、前記第２のパッドと前記送信回路を接続する第４のパッド配線とが、前記最上層金属層で形成され、前記第２のパッド配線と前記第３のパッド配線が、平面視において交差しないように配線される集積回路装置に関係する。
本発明の他の態様によれば、第１、第２のパッド配線が最上層金属層で形成されるため、第１、第２のパッド配線の寄生抵抗等を小さくできる。従って、これらの第１、第２のパッド配線により第１、第２のパッドに接続される受信回路の受信感度を向上できる。また第３、第４のパッド配線が最上層金属層で形成されるため、第３、第４のパッド配線の寄生抵抗等も小さくできる。従って、これらの第３、第４のパッド配線により第１、第２のパッドに接続される送信回路の送信パワーを向上できる。また本発明の他の態様では、第２のパッド配線と第３のパッド配線が、平面視において交差しないように配線される。従って、下層金属層の配線による接続の切り替えを行うことなく、最上層金属層の第１〜第４のパッド配線を用いて、第１、第２のパッドと受信回路及び送信回路を接続できるようになる。従って、下層金属層の配線を用いた接続の切り替えが原因で寄生抵抗等が増えてしまう事態等を抑止できる。
また本発明の他の態様は、上記のいずれかに記載の集積回路装置を含む電子機器に関係する。
本実施形態の集積回路装置の構成例。 本実施形態の集積回路装置のレイアウト配置例。 図３（Ａ）、図３（Ｂ）は低ノイズアンプ、パワーアンプの構成例。 本実施形態の配線手法を説明する断面図。 比較例の配線手法を説明する断面図。 ビットエラーレートの測定結果。 本実施形態の配線手法の他の例を説明する断面図。 本実施形態の集積回路装置の詳細な構成例。 本実施形態の集積回路装置の詳細なレイアウト配置例。 電子機器の構成例。
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
１．構成
図１に本実施形態の集積回路装置の構成例を示す。本実施形態の集積回路装置は、第１、第２のパッドＰ１、Ｐ２と、受信回路３０と、送信回路４０を含む。また静電保護素子ＥＳＤ１、ＥＳＤ２と、ＡＣ結合用のキャパシターＣＡ１、ＣＡ２と、ＶＤＤ用のパッドＰＶＤＤ、ＶＳＳ用のパッドＰＶＳＳを含むことができる。なお、これらの構成要素の一部（例えば静電保護素子等）を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
第１、第２のパッドＰ１、Ｐ２は、外部から信号を入力したり外部に信号を出力するための外部接続端子であり、例えばボンディングワイヤーなどが接続される。例えばパッドＰ１、Ｐ２には、インダクター等で構成されるアンテナや整合回路などが接続され、ＲＦ（Radio Frequency）の入力信号が入力される。或いはＲＦの出力信号が出力される。具体的には、第１のパッドＰ１は、差動信号を構成する第１の信号（非反転信号、正側信号）用のパッドであり、第２のパッドＰ１は、差動信号を構成する第２の信号（反転信号、負側信号）用のパッドである。
なおアンテナは、いわゆるＷ−ＣＳＰ（Wafer level Chip Size Package）技術等を利用して、オンチップで形成してもよいし、集積回路装置（ＩＣチップ）の外付け部品により実現してもよい。またパッドＰＶＤＤ、ＰＶＳＳには、各々、外部から高電位側電源ＶＤＤ、低電位側電源ＶＳＳが供給される。
受信回路（ＲＸ）３０は、パッドＰ１、Ｐ２を介して信号を受信する。具体的には、受信回路３０は、ＡＣ結合用キャパシターＣＡ１、ＣＡ２を介してパッドＰ１、Ｐ２に接続される。そしてパッドＰ１、Ｐ２からの差動の第１、第２の信号を受信する。例えば受信回路４０は、入力信号の増幅処理やフィルタリング処理などを行う。この受信回路３０は、例えば低ノイズアンプＬＮＡ（入力アンプ）などを含む。
送信回路（ＴＸ）４０は、パッドＰ１、Ｐ２を介して信号を送信する。具体的には、送信回路４０は、パッドＰ１、Ｐ２に接続される。例えば送信回路４０は、送信信号の増幅処理や振幅調整処理などを行う。この送信回路４０は、例えばパワーアンプＰＡ（出力アンプ）などを含む。
第１のキャパシターＣＡ１は、受信回路３０の第１の信号用（非反転信号用）の第１の信号入力ノードＮＩ１とパッドＰ１との間に設けられる。第２のキャパシターＣＡ２は、受信回路３０の第２の信号用（反転信号用）の第２の信号入力ノードＮＩ２とパッドＰ２との間に設けられる。これらのキャパシターＣＡ１、ＣＡ２は、受信信号のＡＣ結合用（ＤＣカット用）のキャパシターである。そして後述するように、これらのキャパシターＣＡ１、ＣＡ２は、ＭＩＭ（Metal-Insulator-Metal）構造のキャパシターとなっている。このようなＭＩＭ構造のキャパシターを用いることで、静電保護耐圧（ＥＳＤ耐圧）を向上できる。
そして受信回路３０が有する低ノイズアンプＬＮＡは、差動入力タイプのアンプとなっており、送信回路４０が有するパワーアンプＰＡは、差動出力タイプのアンプとなっている。そして低ノイズアンプＬＮＡの非反転入力端子（正側入力端子）は、キャパシターＣＡ１の他端側のノードＮＩ１に接続され、反転入力端子（負側入力端子）は、キャパシターＣＡ２の他端側のノードＮＩ２に接続される。またパワーアンプＰＡの非反転出力端子（正側出力端子）は、キャパシターＣＡ１の一端側のノードＮＡ１に接続され、反転出力端子（負側出力端子）は、キャパシターＣＡ２の一端側のノードＮＡ２に接続される。
また図１では、非反転側（正側）のパッドＰ１には、ダイオードＤＮ１１、ＤＮ１２により構成される静電保護素子ＥＳＤ１が設けられる。また反転側（負側）のパッドＰ２には、ダイオードＤＮ２１、ＤＮ２２により構成される静電保護素子ＥＳＤ２が設けられる。具体的には、パッドＰ１のノードＮＡ１とＶＳＳノードの間に、ＶＳＳからＮＡ１への方向を順方向とする静電保護用のダイオードＤＮ１１が設けられ、ノードＮＡ１とＶＤＤノードの間に、ＮＡ１からＶＤＤの方向を順方向とする静電保護用のダイオードＤＮ１２が設けられる。またパッドＰ２のノードＮＡ２とＶＳＳノードの間に、ＶＳＳからＮＡ２への方向を順方向とする静電保護用のダイオードＤＮ２１が設けられ、ノードＮＡ２とＶＤＤノードの間に、ＮＡ２からＶＤＤの方向を順方向とする静電保護用のダイオードＤＮ２２が設けられる。
図２に本実施形態の集積回路装置のレイアウト配置例を示す。図２では、第１の方向Ｄ１に直交する方向が第２の方向Ｄ２になっている。また第１の方向Ｄ１の反対方向が第３の方向Ｄ３になっており、第２の方向Ｄ２の反対方向が第４の方向Ｄ４になっている。具体的には、紙面に向かって右方向、下方向、左方向、上方向が、各々、第１の方向Ｄ１、第２の方向Ｄ２、第３の方向Ｄ３、第４の方向Ｄ４になっている。なお上下左右の方向は図２には限定されず任意であり、例えば第１の方向Ｄ１が左方向であったり、第２の方向Ｄ２が上方向であってもよい。或いは第１の方向Ｄ１が下方向や上方向であったり、第２の方向Ｄ２が左方向や右方向であってもよい。
図２の集積回路装置では、差動信号を構成する第１の信号用の第１のパッドＰ１と、差動信号を構成する第２の信号用の第２のパッドＰ２と、パッドＰ１、Ｐ２を介して信号を受信する受信回路３０と、パッドＰ１、Ｐ２を介して信号を送信する送信回路４０が、レイアウト配置されている。
そして図２では、受信回路３０のＤ１方向側の領域に、パッドＰ１、Ｐ２（外部接続端子）が配置される。またパッドＰ１、Ｐ２のＤ２方向側の領域に、送信回路４０がレイアウト配置される。即ち、受信回路３０のＤ１方向側の領域であって、送信回路４０のＤ４方向側の領域に、パッドＰ１、Ｐ２が配置される。具体的には、受信回路３０からパッドＰ１、Ｐ２へと向かう方向と、パッドＰ１、Ｐ２から送信回路４０に向かう方向との角度が９０度（略９０度）になるように、これらの受信回路３０、パッドＰ１、Ｐ２、送信回路４０がレイアウト配置される。つまり、受信回路系と送信回路系とパッドを、パッドを頂点として９０度になる位置に配置する。そして環状配線をレイアウト的に工夫することで、最上層金属層（最上層配線層）だけで、パッドＰ１、Ｐ２と受信回路３０及び送信回路４０の接続を可能にしている。
図２の９０度のレイアウト配置によれば、パッドＰ１、Ｐ２と受信回路３０の間の距離を短くできる。従って、パッドＰ１、Ｐ２と受信回路３０をショートパスで接続できるようになるため、受信回路３０の受信感度を向上できる。更に図２の９０度のレイアウト配置によれば、パッドＰ１、Ｐ２と送信回路４０の間の距離も短くできる。従って、パッドＰ１、Ｐ２と送信回路４０をショートパスで接続できるようになるため、電力アップ等を行わなくても、送信回路４０の送信パワーを向上できる。即ち、無線通信用の集積回路装置において、受信回路３０の受信感度の向上と送信回路４０の送信パワーの向上を両立して実現できる。
また図２では、第１〜第４のパッド配線ＬＰ１、ＬＰ２、ＬＰ３、ＬＰ４が配線される。ここで第１のパッド配線ＬＰ１は、パッドＰ１と受信回路３０を接続する配線であり、第２のパッド配線ＬＰ２は、パッドＰ２と受信回路３０を接続する配線である。そして、これらのパッド配線ＬＰ１、ＬＰ２は、後に詳述するように最上層金属層で形成される。即ちＬＰ１、ＬＰ２は、パッドＰ１、Ｐ２に直接接続されるパッド配線になっている。
また第３のパッド配線ＬＰ３は、パッドＰ１と送信回路４０を接続する配線であり、第４のパッド配線ＬＰ４は、パッドＰ２と送信回路４０を接続する配線である。これらのパッド配線ＬＰ３、ＬＰ４も、最上層金属層で形成される。即ちＬＰ３、ＬＰ４は、パッドＰ１、Ｐ２に直接接続されるパッド配線になっている。
このように、パッドＰ１、Ｐ２と受信回路３０及び送信回路４０とを、最上層金属層で形成されるパッド配線ＬＰ１、ＬＰ２、ＬＰ３、ＬＰ４で直結して配線することで、配線の寄生抵抗を小さくできる。即ち最上層金属層は、下層金属層より膜厚が厚く、シート抵抗が低い。また前述のようにパッドＰ１、Ｐ２と受信回路３０及び送信回路４０は９０度のレイアウト配置になっているため、ショートパス接続を実現できる。従って、これらのパッド配線ＬＰ１〜ＬＰ４を用いて、９０度配置されたパッドＰ１、Ｐ２と受信回路３０及び送信回路４０を接続することで、寄生抵抗を最小限に抑えることができる。これにより、受信回路３０の受信感度の向上と送信回路４０の送信パワーの向上を図れる。
また図２では、パッド配線ＬＰ２とパッド配線ＬＰ３が、平面視において交差（クロス）しないように配線される。従って、下層金属層の配線による接続の切り替えを行うことなく、最上層金属層のパッド配線ＬＰ１〜ＬＰ４で、パッドＰ１、Ｐ２と受信回路３０及び送信回路４０を接続できるようになる。従って、寄生抵抗が増加したり基板との寄生容量が増加することで電力ロスが生じてしまう事態を抑止できる。
即ち本実施形態の比較例として、パッド配線ＬＰ１から分岐した分岐配線を、パッド配線ＬＰ２にクロスさせて送信回路４０に接続する手法も考えられる。しかしながら、この比較例の手法では、この分岐配線とパッド配線ＬＰ２とのクロス部分において、下層金属層の配線に接続を切り替える必要がある。従って、この接続の切り替えの際のコンタクトの寄生抵抗や下層金属層の寄生抵抗が要因となって、配線の寄生抵抗が増加してしまという問題が生じる。
この点、図２のようにパッド配線ＬＰ２とパッド配線ＬＰ３を交差しないように配線する本実施形態の手法によれば、このような下層金属層の配線への接続の切り替えは不要になるため、上述のような問題の発生を防止できる。なお、パッド配線ＬＰ２とパッド配線ＬＰ３を交差しないように配線する手法は、パッドＰ１、Ｐ２と受信回路３０及び送信回路４０を９０度のレイアウト配置にしない手法においても適用可能である。
また図２では、パッド配線ＬＰ３は、パッドＰ１、Ｐ２のＤ１方向側の領域においてＤ２方向に沿って配線される。即ちパッド配線ＬＰ１、ＬＰ２と交差しない領域において、Ｄ２方向に沿って配線されて、送信回路４０に接続される。こうすることで、パッド配線ＬＰ２とパッド配線ＬＰ３が交差することなく、パッドＰ１からのパッド配線ＬＰ３を送信回路４０に接続することが可能になる。
また図２では、パッドＰ１のＤ１方向側の領域に、パッドＰ１用の静電保護素子ＥＳＤ１（ダイオードＤＮ１１、ＤＮ１２）が配置され、パッドＰ２のＤ１方向側の領域に、パッドＰ２用の静電保護素子ＥＳＤ２（ダイオードＤＮ２１、ＤＮ２２）が配置される。このようにすれば、パッドＰ１、Ｐ２と静電保護素子ＥＳＤ１、ＥＳＤ２をショートパスで接続できるようになり、パッドＰ１、Ｐ２から印加された静電気を、静電保護素子ＥＳＤ１、ＥＳＤ２を介して早期にＶＤＤ側やＶＳＳ側に逃がすことが可能になる。これにより集積回路装置の静電保護耐圧を向上させることが可能になる。
また、パッド配線ＬＰ３をパッドＰ１のＤ１方向側の領域でＤ２方向に配線する手法を採用した場合には、パッドＰ１のＤ１方向側に静電保護素子ＥＳＤ１を配置することで、パッド配線ＬＰ３を静電保護素子ＥＳＤ１に容易に接続することが可能になる。即ちパッド配線ＬＰ３の配線経路上に静電保護素子ＥＳＤ１が配置されているため、ＬＰ３とＥＳＤ１を容易に接続できる。
またパッドＰ２のＤ１方向側に静電保護素子ＥＳＤ２を配置した場合には、パッドＰ２と静電保護素子ＥＳＤ２を接続するパッド配線ＬＰ５が必要になる。そしてパッド配線ＬＰ３をパッドＰ１のＤ１方向側の領域でＤ２方向に配線する際には、パッド配線ＬＰ３がパッド配線ＬＰ５と交差しないように、ＬＰ３を配線することになる。
２．低ノイズアンプ、パワーアンプ
図３（Ａ）に低ノイズアンプＬＮＡの構成例を示す。この低ノイズアンプＬＮＡは、Ｎ型（広義には第１導電型）のトランジスターＴＡ１、ＴＡ２、ＴＡ３、ＴＡ４と、電流源ＩＳＡと、受信回路用のインダクターＬＡ１、ＬＡ２と、キャパシターＣＡ３、ＣＡ４を含む。また抵抗ＲＡ１、ＲＡ２を含む。
トランジスターＴＡ１、ＴＡ２は、差動入力用のトランジスターであり、そのゲートにノードＮＩ１、ＮＩ２が接続され、そのソースに電流源ＩＳＡが接続される。トランジスターＴＡ３、ＴＡ４は、ミラー効果の抑制のためのカスコード接続のトランジスターであり、そのゲートに例えばＶＤＤノードが接続され、そのソースにトランジスターＴＡ１、ＴＡ２のドレインが接続される。
インダクターＬＡ１及びキャパシターＣＡ３と、インダクターＬＡ２及びキャパシターＣＡ４は、各々、共振回路を構成する負荷回路である。これらの共振回路の共振周波数は、受信信号の搬送波の周波数付近に設定される。例えば搬送波の周波数が２．４ＧＨｚである場合には、共振周波数も２．４ＧＨ付近に設定される。このような共振回路による負荷回路を設けることで、高周波の受信信号を低ノイズで増幅することが可能になる。
抵抗ＲＡ１、ＲＡ２は、キャパシターＣＡ１、ＣＡ２によるＡＣ結合後（ＤＣカット後）の信号のＤＣ電圧を設定するものであり、その一端にＤＣバイアス電圧ＶＢＳ１が設定され、その他端がノードＮＩ１、ＮＩ２に接続される。
図３（Ｂ）にパワーアンプＰＡやプリアンプＰＲＥＡの構成例を示す。このパワーアンプＰＡは、Ｎ型のトランジスターＴＢ１、ＴＢ２、ＴＢ３、ＴＢ４と、ＡＣ結合用のキャパシターＣＢ１、ＣＢ２を含む。
トランジスターＴＢ１、ＴＢ２は、そのゲートにバイアス電圧ＶＢＳ２が設定され、そのドレインにノードＮＡ１、ＮＡ２が接続される。トランジスターＴＢ３、ＴＢ４は、そのゲートにキャパシターＣＢ１、ＣＢ２の一端のノードＮＢ１、ＮＢ２が接続され、そのドレインにトランジスターＴＢ１、ＴＢ２が接続され、そのソースにＶＳＳノードが接続される。キャパシターＣＢ１、ＣＢ２の他端のノードＮＢ３、ＮＢ４は、プリアンプＰＲＥＡの差動出力端子（正側、負側）に接続される。
プリアンプＰＲＥＡは、送信回路用のインダクターＬＢ１、ＬＢ２を負荷とするアンプである。このプリアンプＰＲＥＡとしては、例えば図３（Ａ）のローノイズアンプＬＮＡ等と同様の構成のインダクター負荷型の回路を用いることができる。
３．パッド配線
次に本実施形態の配線手法について詳細に説明する。本実施形態では図１のパッドＰ１、Ｐ２とキャパシターＣＡ１、ＣＡ２の一端とを、最上層の金属層（アルミ等の金属やその合金）で形成されるパッド配線（パッドに直接接続される配線）により接続する手法を採用している。即ちパッドＰ１からのパッド配線ＬＰ１をキャパシターＣＡ１の一端に直結し、パッドＰ２からのパッド配線ＬＰ２をキャパシターＣＡ２の一端に直結する。例えばパッドＰ１、Ｐ２とキャパシターＣＡ１、ＣＡ２の一端とが、最上層金属層（第Ｎの金属層。Ｎは３以上の整数）の下層金属層（第１〜第Ｎ−１の金属層）で形成される配線を介さずに、接続される。なお、パッドＰ１、Ｐ２とキャパシターＣＡ１、ＣＡ２の一端の間の接続経路には、下層金属層の接続経路が存在していてもよいが、この場合にも本実施形態では最上層金属層の接続経路は必ず存在している。
図４に、本実施形態の配線手法を説明するための集積回路装置（半導体装置）の断面図を示す。なお、以下では、適宜、パッドＰ１、Ｐ２を代表してパッドＰと記載し、パッド配線ＬＰ１〜ＬＰ４を代表してパッド配線ＬＰと記載し、キャパシターＣＡ１、ＣＡ２を代表してキャパシターＣＡと記載する。またダイオードＤＮ１１、ＤＮ２１をダイオードＤＮ１と記載し、ダイオードＤＮ１２、ＤＮ２２をダイオードＤＮ２と記載する。
図４のＡ１に示すようにパッドＰからのパッド配線ＬＰは、キャパシターＣＡの一端の電極に配線されて接続される。このパッド配線ＬＰは、最上層金属層ＡＬＥ（第５のアルミ層）で形成されている。また、この最上層金属層ＡＬＥは、下層金属層ＡＬＡ、ＡＬＢ、ＡＬＣ、ＡＬＤ（第１〜第４のアルミ層）よりも厚い金属層になっており、例えば下層金属層の５倍〜１０倍以上の厚さになっている。
具体的には、図３（Ａ）の低ノイズアンプＬＮＡのインダクターＬＡ１、ＬＡ２は、最上層金属層ＡＬＥを例えば渦巻き状に配線することで形成される。そして最上層金属層ＡＬＥを厚い金属層にすることで、そのシート抵抗が小さくなり、寄生抵抗を小さくできる。これにより、インダクターＬＡ１及びキャパシターＣＡ３や、ＬＡ２及びＣＡ４で形成される共振回路のＱ値を高くすることができ、周波数選択性を向上できる。このような理由で、本実施形態では、最上層金属層ＡＬＥが下層金属層ＡＬＡ、ＡＬＢ、ＡＬＣ、ＡＬＤよりも厚い金属層になる製造プロセスを採用して、集積回路装置を製造している。
なお最上層金属層ＡＬＥで形成されるインダクターは、図３（Ａ）の低ノイズアンプＬＮＡ以外にも、例えば図３（Ｂ）のパワーアンプＰＡのプリアンプＰＲＥＡや、クロックを生成するＰＬＬ回路のＶＣＯなどにも用いることができる。インダクター（インダクター素子）を、下層金属層よりも厚い膜厚（例えば５倍以上或いは１０倍以上の膜厚）の最上層金属層で形成することで、下層金属層によりインダクターを形成する場合に比べて、シート抵抗が低くなり（例えば下層金属層で形成する場合に比べて１／５以下或いは１／１０以下の抵抗値）、インダクターの寄生抵抗を小さくできる。また、下層金属層によりインダクターを形成する場合に比べて、インダクターと基板（半導体基板）との間の距離を離すことができ、インダクターの寄生容量を小さくできる。そして、このように寄生抵抗及び寄生容量が小さくなることで、インダクターのＱ値を高くすることが可能になる。
本実施形態では、このように通常の製造プロセスを採用する場合に比べて、最上層金属層ＡＬＥが厚い金属層であることに着目し、この最上層金属層ＡＬＥで形成されたパッド配線ＬＰ（ＬＰ１、ＬＰ２）をそのままキャパシターＣＡ（ＣＡ１、ＣＡ２）に接続する手法を採用している。このようにすることで、パッドＰからキャパシターＣＡの接続配線の寄生抵抗や寄生容量を軽減でき、電力ロスを低減して受信感度を向上できる。
例えばパッドＰとキャパシターＣＡの間の接続配線の寄生抵抗が増えると、寄生抵抗を原因とするノイズが増えてしまい、ＳＮＲが劣化する。また、アンテナ等で受信した信号の電力が寄生抵抗の抵抗成分で消費されてしまうという問題がある。
これに対して本実施形態によれば、パッドＰとキャパシターＣＡの間の接続配線の寄生抵抗を小さくできるため、寄生抵抗を原因とするノイズを低減でき、ＳＮＲを向上できる。またアンテナ等で受信した信号の電力が寄生抵抗の抵抗成分で消費されてしまう事態を極力抑えることが可能になり、受信感度の向上等を図れる。
また、パッドＰとキャパシターＣＡの接続配線とＶＳＳ（ＧＮＤ）との間の寄生容量が大きくなると、受信信号の高周波数成分の多くがＶＳＳ側に流れてしまう。このため、ＡＣ結合用のキャパシターＣＡを介して低ノイズアンプＬＮＡ側に伝わる信号の高周波成分が減衰してしまい、低ノイズアンプＬＮＡの受信感度等が低下してしまう。
この点、図４の配線手法によれば、パッド配線ＬＰは、下層金属層に比べて厚い最上層金属層ＡＬＥで形成される。従って、パッドＰとキャパシターＣＡを接続するパッド配線ＬＰの寄生抵抗が小さくなるため、寄生抵抗及び寄生容量により形成されるＣＲ回路のローパスフィルターのカットオフ周波数が高くなる。従って、このローパスフィルターによる信号の高周波成分の減衰を抑止することができ、低ノイズアンプＬＮＡの受信感度等を向上できる。
また図４の配線手法によれば、パッドＰからキャパシターＣＡに至る配線経路が、最上層金属層のパッド配線ＬＰで形成されるため、この配線経路と、ＶＳＳに設定される半導体基板ＰＳＵＢとの間の距離を離すことができる。従って、この配線経路とＶＳＳとの間の寄生容量を小さくでき、ＶＳＳ側に流れてしまう信号の高周波数成分を低減でき、低ノイズアンプＬＮＡの受信感度等を向上できる。
例えば図５に比較例の配線手法を説明する断面図を示す。この比較例の配線手法では、Ｂ１に示すように、パッドＰからのパッド配線ＬＰはキャパシターＣＡに直結されていない。具体的にはパッド配線ＬＰは、Ｂ２に示すようにコンタクト（ビア）を介して下層金属層ＡＬＣの配線ＬＮＣに接続された後、Ｂ３に示すようにコンタクトを介して最上層金属層ＡＬＥの配線ＬＮＥに接続される。そして、この配線ＬＮＥがキャパシターＣＡの一端に接続される。こうすること、Ｂ４に示すＩ／Ｏセルの環状電源配線等と交差しない信号配線を実現している。
このように図５の比較例の手法では、パッドＰとキャパシターＣＡの一端は、下層金属層で形成される配線ＬＮＣを介して接続される。これに対して図４の本実施形態では、パッドＰとキャパシターＣＡの一端は、下層金属層で形成される配線ＬＮＣを介さずに、最上層金属層ＡＬＥで形成されるパッド配線ＬＰだけで接続される。
また図５の比較例の手法では、下層金属層ＡＬＣの配線ＬＮＣは、静電保護用のダイオードＤＮ１のカソード端子（Ｎ型不純物領域）及びダイオードＤＮ２のアノード端子（Ｐ型不純物領域）にコンタクトを介して接続される。
即ち、図５の比較例のような従来の配線手法では、パッド配線ＬＰを内部回路に直結することはなく、パッド配線ＬＰを下層金属層ＡＬＣの配線ＬＮＣを介して静電保護用のダイオードＤＮ１、ＤＮ２に先に接続した後に、内部回路に接続する手法を採用している。その理由は、パッドＰからの静電気は、先にダイオードＤＮ１、ＤＮ２に伝わってＶＳＳ側やＶＤＤ側に流れた後に、これに時間的に遅れて内部回路に伝わるようになるため、静電保護耐圧を向上できると考えられていたからである。
しかしながら、図５の手法では、Ｂ２に示すように、パッドＰとキャパシターＣＡの間の配線経路に、下層金属層ＡＬＣで形成された配線ＬＮＣが存在する。そして下層金属配線ＡＬＣの厚さは薄く、配線ＬＮＣのシート抵抗は高いため、パッドＰとキャパシターＣＡの間の配線経路の寄生抵抗が図４に比べて増えてしまう。更に、パッド配線ＬＰと配線ＬＮＣを接続するコンタクトや配線ＬＮＣと配線ＬＮＥを接続するコンタクトの寄生抵抗も付加されるため、パッドＰとキャパシターＣＡの間の配線経路の寄生抵抗が更に増加し、この寄生抵抗が原因となって、受信回路の受信感度等が劣化する。
また図５では、配線ＬＮＣは、基板ＰＳＵＢとの距離が近い下層金属層ＡＬＣにより形成されるため、図４のようにパッド配線ＬＰを直結する場合に比べて、ＶＳＳとの間の寄生容量が増えてしまい、ＶＳＳ側に流れてしまう信号の高周波数成分が増えてしまう。また、Ｂ４に示すように配線ＬＮＣの上方にはＩ／Ｏセルの環状電源配線が存在するため、この電源配線との間にも寄生容量が形成され、環状電源配線側に流れてしまう信号の高周波成分も増えてしまう。
これに対して図４の本実施形態の手法によれば、パッド配線ＬＰは、厚い最上層金属層ＡＬＥで形成され、パッドＰとキャパシターＣＡの間の配線経路には、下層金属層ＡＬＣや下層金属層ＡＬＣと接続するためのコンタクトが存在しない。従って、図５に比べて寄生抵抗を小さくできる。また、パッド配線ＬＰは最上金属層ＡＬＥで形成されるため、図５に比べて基板ＰＳＵＢとの距離も離すことができ、寄生容量についても低減でき、図５に比べて受信感度等を向上できる。
例えば図６は、ＲＦ入力信号強度に対するビットエラーレートの関係を示す測定結果である。図６において、黒丸が図４の本実施形態の手法を採用した場合の測定結果であり、白丸が図５の比較例の手法を採用した場合の測定結果である。図６に示すように本実施形態によれば比較例に比べてビットエラーレートを大幅に低減でき、例えば３デシベル程度の受信感度の向上等を実現できる。
また本実施形態では図４に示すように、パッドＰ用の静電保護素子であるダイオードＤＮ１、ＤＮ２が設けられている。そしてパッド配線ＬＰは、平面視においてダイオードＤＮ１、ＤＮ２（広義には静電保護素子）にオーバーラップするように配線される。そしてパッド配線ＬＰと静電保護用のダイオードＤＮ１、ＤＮ２のオーバーラップ領域に形成されたコンタクトにより、図４のＡ２に示すようにパッド配線ＬＰとダイオードＤＮ１、ＤＮ２とが接続される。具体的にはダイオードＤＮ１のカソード端子と、ダイオードＤＮ２のアノード端子とが、パッド配線ＬＰを介して接続される。
このようにすることで、パッドＰに印加された静電気がダイオードＤＮ１、ＤＮ２を介してＶＳＳ側やＶＤＤ側に放電されるようになり、静電保護耐圧を確保できる。
この場合に本実施形態では、図４のＡ４に示す受信回路３０（ＲＸ）を構成するトランジスター（図３（Ａ）のＴＡ１、ＴＡ２）のゲートとパッド配線ＬＰとの間には、ＡＣ結合用のキャパシターＣＡが存在する。従って、パッドＰに静電気が印加されても、この静電気によりＡ４のトランジスターのゲート等が破壊されてしまう事態を防止できる。本実施形態ではこの点にも着目して、パッド配線ＬＰを直結する手法を採用している。
また図３（Ａ）では、キャパシターＣＡ１、ＣＡ２の一端には、各々、ＡＣ結合後の信号のＤＣ電圧を設定するための抵抗ＲＡ１、ＲＡ２が接続されている。従って、キャパシターＣＡ１及び抵抗ＲＡ１やキャパシターＣＡ２及び抵抗ＲＡ２により、ハイパスフィルター構成される。そして静電気（人体モデル、機械モデル）の周波数成分は、これらのハイパスフィルターのカットオフ周波数に対して低い周波数帯域に存在すると考えられる。従って、これらのハイパスフィルターの減衰効果によっても、トランジスターを保護してその静電破壊を防止できる。特にＲＦ信号はその周波数が高いため、ＣＡ１及びＲＡ１やＣＡ２及びＲＡ２で構成されるハイパスフィルターのカットオフ周波数を高い周波数に設定できる。従って、ハイパスフィルターの減衰効果による静電破壊の防止を、より期待できるようになる。
更に、図４では、パッド配線ＬＰは、Ａ５に示す送信回路４０（ＴＸ）を構成するトランジスターのドレインにも接続されている。そして、Ａ５のトランジスターは、パワーアンプＰＡ用のトランジスターであるため、一般的にトランジスターサイズが大きい。従って、パッドＰに印加された静電気は、このＡ５のトランジスターのドレインに形成されるダイオードによっても、ＶＳＳ側やＶＤＤ側に放電されるようになるため、パッド配線ＬＰを直結する手法を採用しても、静電保護耐圧を確保できる。
なお、キャパシターＣＡやＡ５のトランジスターにより静電保護耐圧を十分に確保できる場合には、静電保護素子となるダイオードＤＮ１、ＤＮ２を設けない変形実施も可能である。
またＡ３に示すように、キャパシターＣＡはＭＩＭ（Metal-Insulator-Metal）構造のキャパシターとなっている。具体的にはキャパシターＣＡの一端の電極は、最上層金属層ＡＬＥの下層金属層ＡＬＤで形成される。またキャパシターＣＡの他端の電極は、最上層金属層ＡＬＥと下層金属層ＡＬＤとの間に形成されたＭＩＭ用金属層ＡＬＭで形成される。
このようなＭＩＭ構造のキャパシターＣＡを採用すれば、絶縁膜（誘電体、酸化膜）の厚さを薄くできるため、小さなレイアウト面積で大きな容量値を得ることができる。またＭＩＭ構造のキャパシターＣＡは、電圧依存性が少ないため、アナログ特性の劣化も抑止できる。
また図４のＡ３では、最上層金属層ＡＬＥの次の層の金属層ＡＬＤにより、キャパシターＣＡの他端の電極が形成される。従って、キャパシターＣＡと基板ＰＳＵＢとの間の距離を離すことができ、キャパシターＣＡのフリンジ容量（ＣＡのフリンジとＰＳＵＢとの間の寄生容量）も低減できる。従って、ＶＳＳ側に流れてしまう信号の高周波数成分を低減でき、受信感度等を向上できる。
また図４のＡ６に示すように、キャパシターＣＡの他端の電極（ＡＬＤ）と受信回路３０の入力ノード（Ａ４のトランジスターのゲート）とを接続するコンタクトが、キャパシターＣＡの形成領域とオーバーラップしない領域に形成される。このように、ＭＩＭ構造のキャパシターＣＡの下方にＡ６のコンタクトを形成しないようにすることで、キャパシターＣＡの容量値が設計値（シミュレーション値）からずれてしまう事態などを防止できる。
なお図４のＡ３において、パッド配線ＬＰとＭＩＭ構造のキャパシターＣＡの一端の電極（ＡＬＭ）とは、例えばタングステンプラグ構造のコンタクトで接続することが望ましい。このようにすることで、コンタクトの寄生抵抗を小さくでき、受信感度等の劣化を抑止できる。またキャパシターＣＡをＭＩＭ以外の構造で形成することも可能である。例えば第１層のポリシリコンと第２層のポリシリコンからなる構造のキャパシターで形成してもよい。
また本実施形態では、パッドＰの下方にシールド層を配置してもよい。例えば図７のＣ１では、パッドＰの下方に、下層金属層ＡＬＡ（第１の金属層、第１のアルミ層）で形成されるシールド層が配置されている。このＡＬＡのシールド層は、例えばＶＳＳに接続されている。このようなシールド層を設ければ、パッドＰからの入力信号の電力ロスの低減等を図れる。特に最下層の金属層ＡＬＡをシールド層として用いれば、パッドＰとシールド層の間の距離を離すことができるため、ＶＳＳとの間の寄生容量を最小限に抑えることが可能になる。なお、シールド層は、最下層の金属層ＡＬＡには限定されず、ＡＬＡよりも上層の金属層で形成してもよい。或いは、シリサイド化された低抵抗のポリシリコンや拡散層によりシールド層を形成してもよい。また、パッドＰの下方に、ＳＴＩ（Shallow Trench Isolation）を形成してもよい。即ち、パッドＰの下方には、最上層金属層ＡＬＥの下層金属層ＡＬＤ、ＡＬＣ、ＡＬＢ、ＡＬＡを形成せずに、基板ＰＳＵＢの上にＰ型ウェルを形成し、このＰ型ウェル上にＳＴＩ構造の絶縁膜を形成する。例えばＰ側ウェル（基板）に溝を形成し、この溝にシリコン酸化膜を埋め込むことでＳＴＩを形成する。
４．詳細な回路構成
図８に本実施形態の集積回路装置の詳細な構成例を示す。この集積回路装置は、受信回路３０、送信回路４０、変調用制御電圧生成回路４４、発振回路４６、ＰＬＬ回路４８、制御回路５０、ベースバンド回路６０を含む。また制御回路５０はリンク層回路５２、ホストＩ／Ｆ５４を含み、ベースバンド回路６０は復調回路６２、変調回路６４を含む。なおこれらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
受信回路３０は、低ノイズアンプＬＮＡ、ミキサー部３２、フィルター部３４、検出回路３６を含む。低ノイズアンプＬＮＡは、アンテナＡＮＴから整合回路２８を介して入力されるＲＦの受信信号を低ノイズで増幅する処理を行う。ミキサー部３２は、増幅後の受信信号と、ＰＬＬ回路４８（局所周波数生成回路）の受信用ＶＣＯからのローカル信号（局所周波数信号）のミキシング（混合）処理を行って、ダウンコンバージョンを実行する。フィルター部３４は、ダウンコンバージョン後の受信信号のフィルター処理を行う。具体的には、フィルター部３４は、複素フィルターなどで実現されるバンドパスのフィルター処理を行い、イメージ除去を行いながらベースバンド信号を抽出する。検出回路３６は、ＬＮＡのゲインを制御するために、所望波の信号強度を検出する。
ベースバンド回路６０に設けられる復調回路６２は、受信回路３０からの信号に基づいて復調処理を行う。例えば送信側においてＦＳＫ（周波数シフトキーイング）で変調された信号の復調処理を行い、復調後の受信データを制御回路５０に出力する。
ベースバンド回路６０に設けられる変調回路６４は、制御回路５０からの送信データの変調処理を行う。例えば送信データをＦＳＫで変調し、変調後の送信データを変調用制御電圧生成回路４４に出力する。変調用制御電圧生成回路４４は、変調後の送信データのＡ／Ｄ変換を行い、Ａ／Ｄ変換により得られた変調用制御電圧をＰＬＬ回路４８（送信信号生成回路）の送信用ＶＣＯの制御電圧入力端子に出力する。送信用ＶＣＯは、変調用制御電圧により変調された周波数の送信信号を送信回路４０のプリアンプＰＲＥＡに出力し、パワーアンプＰＡがプリアンプＰＲＥＡの出力信号を増幅する。そして送信回路４０は、パワーアンプＰＡにより増幅した送信信号をアンテナＡＮＴに対して出力する。
ＰＬＬ回路４８は、発振回路４６からの発振クロック信号に基づいて、各種のクロック信号やミキサー部３２へのローカル信号等を生成する。
制御回路５０は、集積回路装置の全体の制御や、各種のデジタル処理などを行う。また制御回路５０は、例えばリンク層回路５２やホストＩ／Ｆ（インターフェース）５４を有し、リンク層のプロトコル処理や、外部のホストとのインターフェース処理などを実行する。
５．詳細なレイアウト配置
図９に本実施形態の集積回路装置の詳細なレイアウト配置例を示す。図９では、パッドＰ１、Ｐ２と、静電保護素子ＥＳＤ１、ＥＳＤ２と、受信回路３０を構成する低ノイズアンプＬＮＡ、ミキサー部３２、フィルター部３４と、送信回路４０と、送信信号生成回路４８（ＰＬＬ回路）と、ベースバンド回路６０と、インダクターＬＡ１、ＬＡ２、ＬＢ１、ＬＢ２、ＬＣ１、ＬＣ２が、レイアウト配置されている。また、パッド配線ＬＰ１〜ＬＰ５と、ダミー配線ＬＤＭと、ＶＤＤ、ＶＳＳの電源線ＬＶＤ、ＬＶＳが、レイアウト配線されている。
図９では、受信回路３０のダウンコンバージョン用のミキサー部３２は、受信回路３０の低ノイズアンプＬＮＡのＤ３方向側の領域に配置される。例えば低ノイズアンプＬＮＡとミキサー部３２はＤ３方向に沿って隣接配置される。そして、ミキサー部３２のＤ３方向側の領域にフィルター部３４が配置され、フィルター部３４のＤ３方向側の領域にベースバンド回路６０が配置される。なお隣接配置とは、例えばその間に他の回路ブロックや回路素子が介在せずに配置されることである。
また送信信号（変調された搬送波周波数の信号）を生成する送信信号生成回路４８は、送信回路４０のＤ３方向側の領域に配置される。例えば送信回路４０と送信信号生成回路４８はＤ３方向に沿って隣接配置される。そして送信信号生成回路４８のＤ３方向側の領域に、ＰＬＬ回路用のインダクターＬＣ１、ＬＣ２が配置され、インダクターＬＣ１、ＬＣ２のＤ３方向側の領域に、ベースバンド回路６０が配置される。
図９のレイアウト配置によれば、パッドＰ１、Ｐ２からの受信信号を低ノイズアンプＬＮＡにより受信し、ＬＮＡからの増幅後の受信信号をミキサー部３２においてミキシング処理を行い、ミキサー部３２の出力信号をフィルター部３４においてフィルター処理して、ベースバンド回路６０の復調回路６２に入力できる。即ち、受信系の回路での信号線を、ショートパスで前段の回路から後段の回路に接続することが可能になり、寄生容量や寄生抵抗が受信処理に与える悪影響を最小限に抑えることが可能になる。
また図９のレイアウト配置によれば、ベースバンド回路６０の変調回路６４からの変調信号を送信信号生成回路４８に入力し、送信信号生成回路４８からの送信信号を送信回路４０に入力し、送信回路４０からの増幅後の送信信号を、パッドＰ１、Ｐ２を介して外部のアンテナに出力できるようになる。即ち、送信系の回路での信号線をショートパスで前段の回路から後段の回路に接続することが可能になり、寄生容量や寄生抵抗が送信処理に与える悪影響を最小限に抑えることが可能になる。
このように図９では、受信系の回路では、パッドＰ１、Ｐ２からベースバンド回路６０の方に向かって、Ｄ３方向に沿って信号が流れ、送信系の回路では、ベースバンド回路６０から送信回路４０の方に向かってＤ１方向に沿って信号が流れる。そして本実施形態では、前述のように、受信回路３０（ＬＮＡ）のＤ１方向にパッドＰ１、Ｐ２が配置され、パッドＰ１、Ｐ２のＤ２方向に送信回路４０が配置される。即ち受信回路３０、パッドＰ１、Ｐ２、送信回路４０が９０度にレイアウト配置される。従って、受信系の回路での信号の流れがＤ３方向であり、送信系の回路での信号の流れがＤ１方向である場合に、レイアウト面積を最小限に抑えることが可能になる。またパッドＰ１、Ｐ２からのパッド配線ＬＰ１、ＬＰ２をショートパスで受信回路３０（ＬＮＡ）に接続し、送信回路４０からのパッド配線ＬＰ３、ＬＰ４をショートパスでパッドＰ１、Ｐ２に接続できる。従って、レイアウト面積の縮小化と、受信感度や送信パワーの向上等を両立して実現することが可能になる。
また図９では、静電保護素子（Ｉ／Ｏセル）に電源ＶＤＤ、ＶＳＳを供給する電源線ＬＶＤ、ＬＶＳが、パッドＰ１、Ｐ２のＤ１方向側の領域においてＤ２方向に沿って配線される。具体的には、電源線ＬＶＤ、ＬＶＳは、静電保護素子ＥＳＤ１、ＥＳＤ２や、集積回路装置のチップの周縁部に配置される複数のＩ／Ｏセルに対して、ＶＤＤ、ＶＳＳの電源を供給する。
即ち、通常は、このような電源線ＬＶＤ、ＬＶＳは、Ｉ／Ｏセルや静電保護素子の配置領域の内周領域（内側領域）に環状に配線される。これに対して図９では、電源線ＬＶＤ、ＬＶＳは、Ｉ／Ｏセルや静電保護素子の配置領域の外周領域（外側領域）に配線される。このようにすれば、パッド配線ＬＰ１、ＬＰ２等に交差するように、電源線ＬＶＤ、ＬＶＳを配線しなくても済むようになる。従って、この電源線ＬＶＤ、ＬＶＳの配線領域が原因となって、パッド配線ＬＰ１、ＬＰ２が長くなり、その寄生抵抗や寄生容量の増加により受信感度が低下してしまう事態を防止できる。また、パッドＰ１、Ｐ２のＤ１方向側に静電保護素子ＥＳＤ１、ＥＳＤ２を配置した場合に、これらの静電保護素子ＥＳＤ１、ＥＳＤ２に対してショートパスで電源ＶＤＤ、ＶＳＳを供給できるようになる。
また本実施形態では図３（Ａ）に示すように、受信回路３０は、受信回路用のインダクターＬＡ１、ＬＡ２を負荷とする低ノイズアンプＬＮＡを含む。そして図９に示すように、受信回路用のインダクターＬＡ１、ＬＡ２は、ＬＮＡのＤ４方向側の領域に配置される。
また図４（Ｂ）に示すように、送信回路４０は、パッドＰ１、Ｐ２に接続されるパワーアンプＰＡと、パワーアンプＰＡに接続され、送信回路用のインダクターＬＢ１、ＬＢ２を負荷とするプリアンプＰＲＥＡを含む。そして図９に示すように、送信回路用のインダクターＬＢ１、ＬＢ２は、送信回路４０のＤ２方向側の領域に配置される。なお、これらのインダクターＬＡ１、ＬＡ２、ＬＢ１、ＬＢ２等は、例えば最上層の金属層等で形成される金属配線を、例えば渦巻き状に配線することで形成できる。
このようにインダクターＬＡ１、ＬＡ２、ＬＢ１、ＬＢ２を配置すれば、例えば受信系の信号の経路（Ｄ３方向に沿った経路）や、送信系の信号の経路（Ｄ１方向に沿った経路）の上に、インダクターＬＡ１、ＬＡ２、ＬＢ１、ＬＢ２が配置されないようになる。従って、受信系の信号経路や送信系の信号経路をショートパスにすることができ、これらの経路での寄生抵抗や寄生容量が、受信処理や送信処理に及ぼす悪影響を最小限に抑えることが可能になる。
また図９では、パッドＰ１の寄生容量とパッドＰ２の寄生容量を同等にするためのダミー配線ＬＤＭが、パッド配線ＬＰ２に接続されている。即ち図９の９０度のレイアウト配置では、パッドＰ１に接続される配線の方が長くなるため、パッドＰ１の寄生容量の方が、パッドＰ２の寄生容量よりも大きくなる。従って、これらのパッドＰ１、Ｐ２の寄生容量を同等にするために、寄生容量が少ない方のパッドＰ２のパッド配線ＬＰ２に対して、ダミー配線ＬＤＭを接続する。こうすることで、パッドＰ１、Ｐ２の寄生容量を同等にすることができ、バランスの良い差動信号の受信処理や送信処理を実現できるようになる。
なお、図９のレイアウト配置では、パッドＰ２の方がパッドＰ１よりも寄生容量が小さいため、Ｐ２のパッド配線ＰＬ２にダミー配線ＬＤＭを接続（付加）している。しかしながら、パッドＰ１の方がパッドＰ２よりも寄生容量が小さい場合には、Ｐ１のパッド配線ＰＬ１の方にダミー配線ＬＤＭを接続すればよい。
６．電子機器
図１０に本実施形態の集積回路装置３１０を含む電子機器の構成例を示す。この電子機器は、アンテナＡＮＴ、集積回路装置３１０、ホスト３２０、検出装置３３０、センサー３４０、電源部３５０を含む。なお本実施形態の電子機器は図１０の構成に限定されず、その構成要素の一部（例えば検出装置、センサー、電源部等）を省略したり、他の構成要素（例えば操作部、出力部）を追加するなどの種々の変形実施が可能である。
集積回路装置３１０は、図１、図８のような回路構成で実現される無線回路装置であり、アンテナＡＮＴからの信号の受信処理や、アンテナＡＮＴへの信号の送信処理を行う。ホスト３２０は、電子機器の全体の制御を行ったり、集積回路装置３１０や検出装置３３０の制御を行う。検出装置３３０は、センサー３４０（物理量トランスデューサ）からのセンサー信号に基づいて種々の検出処理（物理量の検出処理）を行う。例えばセンサー信号から所望信号を検出する処理を行って、Ａ／Ｄ変換後のデジタルデータをホスト３２０に出力する。センサー３４０は、例えば煙センサー、光センサー、人感センサー、圧力センサー、生体センサー、ジャイロセンサーなどである。電源部３５０は、集積回路装置３１０、ホスト３２０、検出装置３３０等に電源を供給するものであり、例えば乾電池（丸形乾電池等）やバッテリーなどにより電源を供給する。
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（第１の電源ノード、第２の電源ノード等）と共に記載された用語（ＶＳＳノード、ＶＤＤノード等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また集積回路装置、電子機器の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
ＬＮＡ 低ノイズアンプ、ＰＡ パワーアンプ、ＰＲＥＡ プリアンプ
Ｐ、Ｐ１、Ｐ２、ＰＶＤＤ、ＰＶＳＳ パッド、
ＤＮ１、ＤＮ２、ＤＮ１１、ＤＮ１２、ＤＮ２１、ＤＮ２２ ダイオード、
ＥＳＤ１、ＥＳＤ２ 静電保護素子、
ＣＡ、ＣＡ１、ＣＡ２ ＡＣ結合用のキャパシター、
ＬＰ、ＬＰ１〜ＬＰ５ パッド配線、
３０ 受信回路、３２ ミキサー部、３４ フィルター部、４０ 送信回路、
４４ 変調用制御電圧生成回路、４６ 発振回路、４８ ＰＬＬ回路、
５０ 制御回路、５２ リンク層回路、５４ ホストＩ／Ｆ、
６０ ベースバンド回路、６２ 復調回路、６４ 変調回路、
３１０ 集積回路装置、３２０ ホスト、３３０ 検出装置、３４０ センサー、
３５０ 電源部

Claims (13)

  1. 差動信号を構成する第１の信号用の第１のパッドと、
    前記差動信号を構成する第２の信号用の第２のパッドと、
    前記第１のパッド及び前記第２のパッドを介して信号を受信する受信回路と、
    前記第１のパッド及び前記第２のパッドを介して信号を送信する送信回路とを含み、
    第１の方向に直交する方向を第２の方向とした場合に、
    前記受信回路の第１の方向側の領域に、前記第１のパッド及び前記第２のパッドが配置され、前記第１のパッド及び前記第２のパッドの前記第２の方向側の領域に、前記送信回路が配置されることを特徴とする集積回路装置。
  2. 請求項１において、
    前記第１のパッドと前記受信回路を接続する第１のパッド配線と、前記第２のパッドと前記受信回路を接続する第２のパッド配線とが、最上層金属層で形成されることを特徴とする集積回路装置。
  3. 請求項２において、
    前記第１のパッドと前記送信回路を接続する第３のパッド配線と、前記第２のパッドと前記送信回路を接続する第４のパッド配線とが、前記最上層金属層で形成され、
    前記第２のパッド配線と前記第３のパッド配線が、平面視において交差しないように配線されることを特徴とする集積回路装置。
  4. 請求項３において、
    前記第３のパッド配線が、前記第１のパッド及び前記第２のパッドの前記第１の方向側の領域において前記第２の方向に沿って配線されることを特徴とする集積回路装置。
  5. 請求項１乃至４のいずれかにおいて、
    前記第１のパッドの前記第１の方向側の領域に、前記第１のパッド用の第１の静電保護素子が配置され、
    前記第２のパッドの前記第１の方向側の領域に、前記第２のパッド用の第２の静電保護素子が配置されることを特徴とする集積回路装置。
  6. 請求項１乃至５のいずれかにおいて、
    前記受信回路の前記第１の信号用の第１の信号入力ノードと前記第１のパッドとの間に設けられる第１のＡＣ結合用キャパシターと、
    前記受信回路の前記第２の信号用の第２の信号入力ノードと前記第２のパッドとの間に設けられる第２のＡＣ結合用キャパシターを含み、
    前記第１のキャパシター及び前記第２のキャパシターは、ＭＩＭ（Metal-Insulator-Metal）構造のキャパシターであることを特徴とする集積回路装置。
  7. 請求項１乃至６のいずれかにおいて、
    前記第１の方向の反対方向を第３の方向とした場合に、前記受信回路のダウンコンバージョン用のミキサー部が、前記受信回路の低ノイズアンプの前記第３の方向側の領域に配置され、
    送信信号を生成する送信信号生成回路が、前記送信回路の前記第３の方向側の領域に配置されることを特徴とする集積回路装置。
  8. 請求項１乃至７のいずれかにおいて、
    静電保護素子に電源を供給する電源線が、前記第１のパッド及び前記第２のパッドの前記第１の方向側の領域において前記第２の方向に沿って配線されることを特徴とする集積回路装置。
  9. 請求項１乃至８のいずれかにおいて、
    前記受信回路は、受信回路用インダクターを負荷とする低ノイズアンプを含み、
    前記第２の方向の反対方向を第４の方向とした場合に、前記受信回路用インダクターは、前記低ノイズアンプの前記第４の方向側の領域に配置されることを特徴とする集積回路装置。
  10. 請求項１乃至９のいずれかにおいて、
    前記送信回路は、
    前記第１のパッド及び前記第２のパッドに接続されるパワーアンプと、
    前記パワーアンプに接続され、送信回路用インダクターを負荷とするプリアンプを含み、
    前記送信回路用インダクターは、前記送信回路の前記第２の方向側の領域に配置されることを特徴とする集積回路装置。
  11. 請求項１乃至１０のいずれかにおいて、
    前記第１のパッドの寄生容量と前記第２のパッドの寄生容量を同等にするためのダミー配線が、前記第１のパッドと前記受信回路を接続する第１のパッド配線又は前記第２のパッドと前記受信回路を接続する第２のパッド配線に接続されていることを特徴とする集積回路装置。
  12. 差動信号を構成する第１の信号用の第１のパッドと、
    前記差動信号を構成する第２の信号用の第２のパッドと、
    前記第１のパッド及び前記第２のパッドを介して信号を受信する受信回路と、
    前記第１のパッド及び前記第２のパッドを介して信号を送信する送信回路とを含み、
    前記第１のパッドと前記受信回路を接続する第１のパッド配線と、前記第２のパッドと前記受信回路を接続する第２のパッド配線とが、最上層金属層で形成され、
    前記第１のパッドと前記送信回路を接続する第３のパッド配線と、前記第２のパッドと前記送信回路を接続する第４のパッド配線とが、前記最上層金属層で形成され、
    前記第２のパッド配線と前記第３のパッド配線が、平面視において交差しないように配線されることを特徴とする集積回路装置。
  13. 請求項１乃至１２のいずれかに記載の集積回路装置を含むことを特徴とする電子機器。
JP2009299052A 2009-12-29 2009-12-29 集積回路装置及び電子機器 Withdrawn JP2011139383A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009299052A JP2011139383A (ja) 2009-12-29 2009-12-29 集積回路装置及び電子機器
US12/974,230 US8432039B2 (en) 2009-12-29 2010-12-21 Integrated circuit device and electronic instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009299052A JP2011139383A (ja) 2009-12-29 2009-12-29 集積回路装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2011139383A true JP2011139383A (ja) 2011-07-14

Family

ID=44186421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009299052A Withdrawn JP2011139383A (ja) 2009-12-29 2009-12-29 集積回路装置及び電子機器

Country Status (2)

Country Link
US (1) US8432039B2 (ja)
JP (1) JP2011139383A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016501501A (ja) * 2012-12-19 2016-01-18 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 増幅器カスケードデバイスの静電放電保護
JP2018064104A (ja) * 2017-11-21 2018-04-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2020156000A (ja) * 2019-03-22 2020-09-24 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
US20220077137A1 (en) * 2020-09-09 2022-03-10 Socionext Inc. Semiconductor device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111758B2 (en) * 2013-08-09 2015-08-18 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9048127B2 (en) * 2013-09-25 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional circuit including shielded inductor and method of forming same
US9577025B2 (en) * 2014-01-31 2017-02-21 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device
EP3007224A1 (en) * 2014-10-08 2016-04-13 Nxp B.V. Metallisation for semiconductor device
US10115719B2 (en) * 2014-10-30 2018-10-30 GlobalFoundries, Inc. Integrated circuits with resistor structures formed from MIM capacitor material and methods for fabricating same
JP6500522B2 (ja) * 2015-03-16 2019-04-17 セイコーエプソン株式会社 回路装置、物理量検出装置、電子機器及び移動体
KR20170045554A (ko) * 2015-10-19 2017-04-27 에스케이하이닉스 주식회사 반도체 칩 모듈 및 이를 갖는 반도체 패키지
US10692808B2 (en) * 2017-09-18 2020-06-23 Qualcomm Incorporated High performance cell design in a technology with high density metal routing
US10354948B2 (en) * 2017-11-03 2019-07-16 Qualcomm Incorporated Lossy MIM capacitor for on-die noise reduction
WO2021081728A1 (zh) * 2019-10-29 2021-05-06 华为技术有限公司 一种半导体器件及其制造方法
DE102021105450B4 (de) * 2020-05-28 2023-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte Schaltungsvorrichtung, System und Verfahren
CN112259526B (zh) * 2020-10-19 2022-08-02 海光信息技术股份有限公司 集成电路及电子设备
US11688680B2 (en) * 2020-11-05 2023-06-27 International Business Machines Corporation MIM capacitor structures
US20220254868A1 (en) * 2021-02-09 2022-08-11 Mediatek Inc. Asymmetric 8-shaped inductor and corresponding switched capacitor array
US20230069734A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4131234B2 (ja) * 2003-12-17 2008-08-13 セイコーエプソン株式会社 マクロセル、集積回路装置、及び電子機器
JP2006157866A (ja) 2004-10-27 2006-06-15 Matsushita Electric Ind Co Ltd 複素フィルタ回路および受信回路
JP4586664B2 (ja) * 2005-07-28 2010-11-24 セイコーエプソン株式会社 半導体装置及び電子機器
JP4254851B2 (ja) * 2006-12-06 2009-04-15 セイコーエプソン株式会社 表示装置、集積回路装置及び電子機器
JP2012023254A (ja) * 2010-07-16 2012-02-02 Toshiba Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016501501A (ja) * 2012-12-19 2016-01-18 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 増幅器カスケードデバイスの静電放電保護
JP2018064104A (ja) * 2017-11-21 2018-04-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2020156000A (ja) * 2019-03-22 2020-09-24 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JP7314553B2 (ja) 2019-03-22 2023-07-26 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
US20220077137A1 (en) * 2020-09-09 2022-03-10 Socionext Inc. Semiconductor device

Also Published As

Publication number Publication date
US8432039B2 (en) 2013-04-30
US20110156205A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
JP2011139383A (ja) 集積回路装置及び電子機器
JP6619698B2 (ja) 半導体装置、及び通信回路
US7265433B2 (en) On-pad broadband matching network
JP3973624B2 (ja) 高周波デバイス
JP5585366B2 (ja) 集積回路装置及び電子機器
JP2003243512A (ja) 静電破壊保護回路
US7425492B2 (en) Use of an internal on-chip inductor for electrostatic discharge protection of circuits which use bond wire inductance as their load
US20140036396A1 (en) Integrated passive device filter with fully on-chip esd protection
JP2010118916A (ja) Ｒｆ電力増幅器
JP2006013566A (ja) 高周波電力増幅用電子部品
US20140273825A1 (en) Semiconductor Chip Configuration with a Coupler
JP5167671B2 (ja) 半導体素子
JP5337395B2 (ja) ノイズフィルタ及びノイズフィルタ内蔵アンプ回路
TW201404032A (zh) 多重無線電標準的低雜訊放大器
US7291918B2 (en) Layout structure of electrostatic discharge protection circuit
JP2008244094A (ja) 高周波電力増幅器および携帯型無線端末
US20060043425A1 (en) Semiconductor integrated circuit device which restricts an increase in the area of a chip, an increase in the number of lead terminals of a package, and can reduce parasitic inductance
TW201818649A (zh) 無線接收器
JP2011171415A (ja) 半導体集積回路
US7956444B2 (en) Semiconductor device having electrode pad, and wireless circuit device including the semiconductor device
US10243522B2 (en) Fully integrated low-noise amplifier
US9960756B1 (en) Bypass techniques to protect noise sensitive circuits within integrated circuit chips
US20220302885A1 (en) High-frequency amplifier circuit
JP2009170626A (ja) 高周波ｅｓｄ保護回路
US7112838B2 (en) Multipurpose metal fill

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121225

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130325