JP2011139383A - 集積回路装置及び電子機器 - Google Patents

集積回路装置及び電子機器 Download PDF

Info

Publication number
JP2011139383A
JP2011139383A JP2009299052A JP2009299052A JP2011139383A JP 2011139383 A JP2011139383 A JP 2011139383A JP 2009299052 A JP2009299052 A JP 2009299052A JP 2009299052 A JP2009299052 A JP 2009299052A JP 2011139383 A JP2011139383 A JP 2011139383A
Authority
JP
Japan
Prior art keywords
pad
circuit
wiring
signal
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009299052A
Other languages
English (en)
Inventor
Katsuhiko Maki
克彦 牧
Kazukiro Adachi
和広 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009299052A priority Critical patent/JP2011139383A/ja
Priority to US12/974,230 priority patent/US8432039B2/en
Publication of JP2011139383A publication Critical patent/JP2011139383A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225Shielding layers formed together with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183Long tailed pairs
    • H03F3/45188Non-folded cascode stages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05085Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089Disposition of the additional element
    • H01L2224/05093Disposition of the additional element of a plurality of vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45631Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45704Indexing scheme relating to differential amplifiers the LC comprising one or more parallel resonance circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)

Abstract

【課題】受信回路の受信感度の向上と送信回路の送信パワーの向上を実現できる集積回路装置及び電子機器等の提供。
【解決手段】集積回路装置は、差動信号を構成する第1の信号用の第1のパッドP1と、差動信号を構成する第2の信号用の第2のパッドP2と、第1、第2のパッドP1、P2を介して信号を受信する受信回路30と、第1、第2のパッドP1、P2を介して信号を送信する送信回路40を含む。受信回路30のD1方向側の領域に、第1、第2のパッドP1、P2が配置され、第1、第2のパッドP1、P2のD2方向側の領域に、送信回路40が配置される。
【選択図】図2

Description

本発明は、集積回路装置及び電子機器等に関する。
従来より、無線通信用の集積回路装置が知られており、このような無線通信用の集積回路装置の従来技術としては、例えば特許文献1に開示される技術がある。
この集積回路装置の受信回路には、低ノイズアンプ(LNA)が設けられる。そして低ノイズアンプは、極めて小振幅の受信信号を増幅し、増幅後の信号を次段のミキサー部に出力する。このため、低ノイズアンプには、高い受信感度が要求される。また、無線通信用の集積回路装置の送信回路には、パワーアンプが設けられる。そしてアンテナを介して電波を送信するためには、このパワーアンプには高い送信パワーが要求される。
従って、このような受信回路の受信感度の向上と送信回路の送信パワーの向上を両立できる集積回路装置の提供が望まれる。
特開2006−157866号公報
本発明の幾つかの態様によれば、受信回路の受信感度の向上と送信回路の送信パワーを向上を実現できる集積回路装置及び電子機器等を提供できる。
本発明の一態様は、差動信号を構成する第1の信号用の第1のパッドと、前記差動信号を構成する第2の信号用の第2のパッドと、前記第1のパッド及び前記第2のパッドを介して信号を受信する受信回路と、前記第1のパッド及び前記第2のパッドを介して信号を送信する送信回路とを含み、第1の方向に直交する方向を第2の方向とした場合に、前記受信回路の第1の方向側の領域に、前記第1のパッド及び前記第2のパッドが配置され、前記第1のパッド及び前記第2のパッドの前記第2の方向側の領域に、前記送信回路が配置される集積回路装置に関係する。
本発明の一態様によれば、受信回路は第1、第2のパッドを介して信号を受信し、送信回路は第1、第2のパッドを介して信号を送信する。そして受信回路の第1の方向側に第1、第2のパッドが配置され、第1、第2のパッドの第2の方向側に送信回路が配置される。従って、第1、第2のパッドと受信回路をショートパスで接続できるようになるため、受信回路の受信感度を向上できる。また第1、第2のパッドと送信回路をショートパスで接続できるようになるため、送信回路の送信パワーを向上できる。これにより、受信感度の向上と送信パワーの向上を両立できる集積回路装置の提供が可能になる。
また本発明の一態様では、前記第1のパッドと前記受信回路を接続する第1のパッド配線と、前記第2のパッドと前記受信回路を接続する第2のパッド配線とが、最上層金属層で形成されてもよい。
このように第1、第2のパッド配線を最上層金属層で形成すれば、第1、第2のパッド配線の寄生抵抗等を小さくできる。従って、これらの第1、第2のパッド配線により第1、第2のパッドに接続される受信回路の受信感度を、更に向上できる。
また本発明の一態様では、前記第1のパッドと前記送信回路を接続する第3のパッド配線と、前記第2のパッドと前記送信回路を接続する第4のパッド配線とが、前記最上層金属層で形成され、前記第2のパッド配線と前記第3のパッド配線が、平面視において交差しないように配線されてもよい。
このように第3、第4のパッド配線を最上層金属層で形成すれば、第3、第4のパッド配線の寄生抵抗等を小さくできる。従って、これらの第3、第4のパッド配線により第1、第2のパッドに接続される送信回路の送信パワーを向上できる。また、第2のパッド配線と第3のパッド配線を、平面視において交差しないように配線すれば、下層金属層の配線による接続の切り替えを行うことなく、最上層金属層の第1〜第4のパッド配線により、第1、第2のパッドと受信回路及び送信回路を接続できるようになる。従って、下層金属層の配線を用いた接続の切り替えが原因で寄生抵抗が増えてしまう事態等を抑止できる。
また本発明の一態様では、前記第3のパッド配線が、前記第1のパッド及び前記第2のパッドの前記第1の方向側の領域において前記第2の方向に沿って配線されてもよい。
このようにすれば、第2のパッド配線と第3のパッド配線を、平面視において交差しないように配線することを容易化できる。
また本発明の一態様では、前記第1のパッドの前記第1の方向側の領域に、前記第1のパッド用の第1の静電保護素子が配置され、前記第2のパッドの前記第1の方向側の領域に、前記第2のパッド用の第2の静電保護素子が配置されてもよい。
このようにすれば、第1、第2のパッドと第1、第2の静電保護素子をショートパスで接続できるようになり、静電保護耐圧等を向上できる。
また本発明の一態様では、前記受信回路の前記第1の信号用の第1の信号入力ノードと前記第1のパッドとの間に設けられる第1のAC結合用キャパシターと、前記受信回路の前記第2の信号用の第2の信号入力ノードと前記第2のパッドとの間に設けられる第2のAC結合用キャパシターを含み、前記第1のキャパシター及び前記第2のキャパシターは、MIM(Metal-Insulator-Metal)構造のキャパシターであってもよい。
このようにすれば、小面積で大きな容量値を得ることができると共に、容量値の電圧依存性に起因する受信特性の劣化等も抑制できる。また静電保護耐圧等の向上も図れる。
また本発明の一態様では、前記第1の方向の反対方向を第3の方向とした場合に、前記受信回路のダウンコンバージョン用のミキサー部が、前記受信回路の低ノイズアンプの前記第3の方向側の領域に配置され、送信信号を生成する送信信号生成回路が、前記送信回路の前記第3の方向側の領域に配置されてもよい。
このようにすれば、受信系の回路での信号線や送信系の回路での信号線をショートパスで接続できるようになり、これらの信号線の寄生容量や寄生抵抗が受信処理や送信処理に与える悪影響を低減できる。
また本発明の一態様では、静電保護素子に電源を供給する電源線が、前記第1のパッド及び前記第2のパッドの前記第1の方向側の領域において前記第2の方向に沿って配線されてもよい。
このようにすれば、電源線の配線領域が原因となって、パッド配線が長くなり、受信感度が低下してしまう事態等を抑止できる。
また本発明の一態様では、前記受信回路は、受信回路用インダクターを負荷とする低ノイズアンプを含み、前記第2の方向の反対方向を第4の方向とした場合に、前記受信回路用インダクターは、前記低ノイズアンプの前記第4の方向側の領域に配置されてもよい。
このようにすれば、受信系の信号の経路上にインダクターが配置されるのを防止でき、受信系の信号経路をショートパスにすることが可能になる。
また本発明の一態様では、前記送信回路は、前記第1のパッド及び前記第2のパッドに接続されるパワーアンプと、前記パワーアンプに接続され、送信回路用インダクターを負荷とするプリアンプを含み、前記送信回路用インダクターは、前記送信回路の前記第2の方向側の領域に配置されてもよい。
このようにすれば送信系の信号の経路上にインダクターが配置されるのを防止でき、送信系の信号経路をショートパスにすることが可能になる。
また本発明の一態様では、前記第1のパッドの寄生容量と前記第2のパッドの寄生容量を同等にするためのダミー配線が、前記第1のパッドと前記受信回路を接続する第1のパッド配線又は前記第2のパッドと前記受信回路を接続する第2のパッド配線に接続されていてもよい。
このようなダミー配線を設ければ、第1、第2のパッドの寄生容量を同等にすることができるため、バランスの良い差動信号の受信処理や送信処理を実現できるようになる。
また本発明の他の態様は、差動信号を構成する第1の信号用の第1のパッドと、前記差動信号を構成する第2の信号用の第2のパッドと、前記第1のパッド及び前記第2のパッドを介して信号を受信する受信回路と、前記第1のパッド及び前記第2のパッドを介して信号を送信する送信回路とを含み、前記第1のパッドと前記受信回路を接続する第1のパッド配線と、前記第2のパッドと前記受信回路を接続する第2のパッド配線とが、最上層金属層で形成され、前記第1のパッドと前記送信回路を接続する第3のパッド配線と、前記第2のパッドと前記送信回路を接続する第4のパッド配線とが、前記最上層金属層で形成され、前記第2のパッド配線と前記第3のパッド配線が、平面視において交差しないように配線される集積回路装置に関係する。
本発明の他の態様によれば、第1、第2のパッド配線が最上層金属層で形成されるため、第1、第2のパッド配線の寄生抵抗等を小さくできる。従って、これらの第1、第2のパッド配線により第1、第2のパッドに接続される受信回路の受信感度を向上できる。また第3、第4のパッド配線が最上層金属層で形成されるため、第3、第4のパッド配線の寄生抵抗等も小さくできる。従って、これらの第3、第4のパッド配線により第1、第2のパッドに接続される送信回路の送信パワーを向上できる。また本発明の他の態様では、第2のパッド配線と第3のパッド配線が、平面視において交差しないように配線される。従って、下層金属層の配線による接続の切り替えを行うことなく、最上層金属層の第1〜第4のパッド配線を用いて、第1、第2のパッドと受信回路及び送信回路を接続できるようになる。従って、下層金属層の配線を用いた接続の切り替えが原因で寄生抵抗等が増えてしまう事態等を抑止できる。
また本発明の他の態様は、上記のいずれかに記載の集積回路装置を含む電子機器に関係する。
本実施形態の集積回路装置の構成例。 本実施形態の集積回路装置のレイアウト配置例。 図3(A)、図3(B)は低ノイズアンプ、パワーアンプの構成例。 本実施形態の配線手法を説明する断面図。 比較例の配線手法を説明する断面図。 ビットエラーレートの測定結果。 本実施形態の配線手法の他の例を説明する断面図。 本実施形態の集積回路装置の詳細な構成例。 本実施形態の集積回路装置の詳細なレイアウト配置例。 電子機器の構成例。
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
1.構成
図1に本実施形態の集積回路装置の構成例を示す。本実施形態の集積回路装置は、第1、第2のパッドP1、P2と、受信回路30と、送信回路40を含む。また静電保護素子ESD1、ESD2と、AC結合用のキャパシターCA1、CA2と、VDD用のパッドPVDD、VSS用のパッドPVSSを含むことができる。なお、これらの構成要素の一部(例えば静電保護素子等)を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
第1、第2のパッドP1、P2は、外部から信号を入力したり外部に信号を出力するための外部接続端子であり、例えばボンディングワイヤーなどが接続される。例えばパッドP1、P2には、インダクター等で構成されるアンテナや整合回路などが接続され、RF(Radio Frequency)の入力信号が入力される。或いはRFの出力信号が出力される。具体的には、第1のパッドP1は、差動信号を構成する第1の信号(非反転信号、正側信号)用のパッドであり、第2のパッドP1は、差動信号を構成する第2の信号(反転信号、負側信号)用のパッドである。
なおアンテナは、いわゆるW−CSP(Wafer level Chip Size Package)技術等を利用して、オンチップで形成してもよいし、集積回路装置(ICチップ)の外付け部品により実現してもよい。またパッドPVDD、PVSSには、各々、外部から高電位側電源VDD、低電位側電源VSSが供給される。
受信回路(RX)30は、パッドP1、P2を介して信号を受信する。具体的には、受信回路30は、AC結合用キャパシターCA1、CA2を介してパッドP1、P2に接続される。そしてパッドP1、P2からの差動の第1、第2の信号を受信する。例えば受信回路40は、入力信号の増幅処理やフィルタリング処理などを行う。この受信回路30は、例えば低ノイズアンプLNA(入力アンプ)などを含む。
送信回路(TX)40は、パッドP1、P2を介して信号を送信する。具体的には、送信回路40は、パッドP1、P2に接続される。例えば送信回路40は、送信信号の増幅処理や振幅調整処理などを行う。この送信回路40は、例えばパワーアンプPA(出力アンプ)などを含む。
第1のキャパシターCA1は、受信回路30の第1の信号用(非反転信号用)の第1の信号入力ノードNI1とパッドP1との間に設けられる。第2のキャパシターCA2は、受信回路30の第2の信号用(反転信号用)の第2の信号入力ノードNI2とパッドP2との間に設けられる。これらのキャパシターCA1、CA2は、受信信号のAC結合用(DCカット用)のキャパシターである。そして後述するように、これらのキャパシターCA1、CA2は、MIM(Metal-Insulator-Metal)構造のキャパシターとなっている。このようなMIM構造のキャパシターを用いることで、静電保護耐圧(ESD耐圧)を向上できる。
そして受信回路30が有する低ノイズアンプLNAは、差動入力タイプのアンプとなっており、送信回路40が有するパワーアンプPAは、差動出力タイプのアンプとなっている。そして低ノイズアンプLNAの非反転入力端子(正側入力端子)は、キャパシターCA1の他端側のノードNI1に接続され、反転入力端子(負側入力端子)は、キャパシターCA2の他端側のノードNI2に接続される。またパワーアンプPAの非反転出力端子(正側出力端子)は、キャパシターCA1の一端側のノードNA1に接続され、反転出力端子(負側出力端子)は、キャパシターCA2の一端側のノードNA2に接続される。
また図1では、非反転側(正側)のパッドP1には、ダイオードDN11、DN12により構成される静電保護素子ESD1が設けられる。また反転側(負側)のパッドP2には、ダイオードDN21、DN22により構成される静電保護素子ESD2が設けられる。具体的には、パッドP1のノードNA1とVSSノードの間に、VSSからNA1への方向を順方向とする静電保護用のダイオードDN11が設けられ、ノードNA1とVDDノードの間に、NA1からVDDの方向を順方向とする静電保護用のダイオードDN12が設けられる。またパッドP2のノードNA2とVSSノードの間に、VSSからNA2への方向を順方向とする静電保護用のダイオードDN21が設けられ、ノードNA2とVDDノードの間に、NA2からVDDの方向を順方向とする静電保護用のダイオードDN22が設けられる。
図2に本実施形態の集積回路装置のレイアウト配置例を示す。図2では、第1の方向D1に直交する方向が第2の方向D2になっている。また第1の方向D1の反対方向が第3の方向D3になっており、第2の方向D2の反対方向が第4の方向D4になっている。具体的には、紙面に向かって右方向、下方向、左方向、上方向が、各々、第1の方向D1、第2の方向D2、第3の方向D3、第4の方向D4になっている。なお上下左右の方向は図2には限定されず任意であり、例えば第1の方向D1が左方向であったり、第2の方向D2が上方向であってもよい。或いは第1の方向D1が下方向や上方向であったり、第2の方向D2が左方向や右方向であってもよい。
図2の集積回路装置では、差動信号を構成する第1の信号用の第1のパッドP1と、差動信号を構成する第2の信号用の第2のパッドP2と、パッドP1、P2を介して信号を受信する受信回路30と、パッドP1、P2を介して信号を送信する送信回路40が、レイアウト配置されている。
そして図2では、受信回路30のD1方向側の領域に、パッドP1、P2(外部接続端子)が配置される。またパッドP1、P2のD2方向側の領域に、送信回路40がレイアウト配置される。即ち、受信回路30のD1方向側の領域であって、送信回路40のD4方向側の領域に、パッドP1、P2が配置される。具体的には、受信回路30からパッドP1、P2へと向かう方向と、パッドP1、P2から送信回路40に向かう方向との角度が90度(略90度)になるように、これらの受信回路30、パッドP1、P2、送信回路40がレイアウト配置される。つまり、受信回路系と送信回路系とパッドを、パッドを頂点として90度になる位置に配置する。そして環状配線をレイアウト的に工夫することで、最上層金属層(最上層配線層)だけで、パッドP1、P2と受信回路30及び送信回路40の接続を可能にしている。
図2の90度のレイアウト配置によれば、パッドP1、P2と受信回路30の間の距離を短くできる。従って、パッドP1、P2と受信回路30をショートパスで接続できるようになるため、受信回路30の受信感度を向上できる。更に図2の90度のレイアウト配置によれば、パッドP1、P2と送信回路40の間の距離も短くできる。従って、パッドP1、P2と送信回路40をショートパスで接続できるようになるため、電力アップ等を行わなくても、送信回路40の送信パワーを向上できる。即ち、無線通信用の集積回路装置において、受信回路30の受信感度の向上と送信回路40の送信パワーの向上を両立して実現できる。
また図2では、第1〜第4のパッド配線LP1、LP2、LP3、LP4が配線される。ここで第1のパッド配線LP1は、パッドP1と受信回路30を接続する配線であり、第2のパッド配線LP2は、パッドP2と受信回路30を接続する配線である。そして、これらのパッド配線LP1、LP2は、後に詳述するように最上層金属層で形成される。即ちLP1、LP2は、パッドP1、P2に直接接続されるパッド配線になっている。
また第3のパッド配線LP3は、パッドP1と送信回路40を接続する配線であり、第4のパッド配線LP4は、パッドP2と送信回路40を接続する配線である。これらのパッド配線LP3、LP4も、最上層金属層で形成される。即ちLP3、LP4は、パッドP1、P2に直接接続されるパッド配線になっている。
このように、パッドP1、P2と受信回路30及び送信回路40とを、最上層金属層で形成されるパッド配線LP1、LP2、LP3、LP4で直結して配線することで、配線の寄生抵抗を小さくできる。即ち最上層金属層は、下層金属層より膜厚が厚く、シート抵抗が低い。また前述のようにパッドP1、P2と受信回路30及び送信回路40は90度のレイアウト配置になっているため、ショートパス接続を実現できる。従って、これらのパッド配線LP1〜LP4を用いて、90度配置されたパッドP1、P2と受信回路30及び送信回路40を接続することで、寄生抵抗を最小限に抑えることができる。これにより、受信回路30の受信感度の向上と送信回路40の送信パワーの向上を図れる。
また図2では、パッド配線LP2とパッド配線LP3が、平面視において交差(クロス)しないように配線される。従って、下層金属層の配線による接続の切り替えを行うことなく、最上層金属層のパッド配線LP1〜LP4で、パッドP1、P2と受信回路30及び送信回路40を接続できるようになる。従って、寄生抵抗が増加したり基板との寄生容量が増加することで電力ロスが生じてしまう事態を抑止できる。
即ち本実施形態の比較例として、パッド配線LP1から分岐した分岐配線を、パッド配線LP2にクロスさせて送信回路40に接続する手法も考えられる。しかしながら、この比較例の手法では、この分岐配線とパッド配線LP2とのクロス部分において、下層金属層の配線に接続を切り替える必要がある。従って、この接続の切り替えの際のコンタクトの寄生抵抗や下層金属層の寄生抵抗が要因となって、配線の寄生抵抗が増加してしまという問題が生じる。
この点、図2のようにパッド配線LP2とパッド配線LP3を交差しないように配線する本実施形態の手法によれば、このような下層金属層の配線への接続の切り替えは不要になるため、上述のような問題の発生を防止できる。なお、パッド配線LP2とパッド配線LP3を交差しないように配線する手法は、パッドP1、P2と受信回路30及び送信回路40を90度のレイアウト配置にしない手法においても適用可能である。
また図2では、パッド配線LP3は、パッドP1、P2のD1方向側の領域においてD2方向に沿って配線される。即ちパッド配線LP1、LP2と交差しない領域において、D2方向に沿って配線されて、送信回路40に接続される。こうすることで、パッド配線LP2とパッド配線LP3が交差することなく、パッドP1からのパッド配線LP3を送信回路40に接続することが可能になる。
また図2では、パッドP1のD1方向側の領域に、パッドP1用の静電保護素子ESD1(ダイオードDN11、DN12)が配置され、パッドP2のD1方向側の領域に、パッドP2用の静電保護素子ESD2(ダイオードDN21、DN22)が配置される。このようにすれば、パッドP1、P2と静電保護素子ESD1、ESD2をショートパスで接続できるようになり、パッドP1、P2から印加された静電気を、静電保護素子ESD1、ESD2を介して早期にVDD側やVSS側に逃がすことが可能になる。これにより集積回路装置の静電保護耐圧を向上させることが可能になる。
また、パッド配線LP3をパッドP1のD1方向側の領域でD2方向に配線する手法を採用した場合には、パッドP1のD1方向側に静電保護素子ESD1を配置することで、パッド配線LP3を静電保護素子ESD1に容易に接続することが可能になる。即ちパッド配線LP3の配線経路上に静電保護素子ESD1が配置されているため、LP3とESD1を容易に接続できる。
またパッドP2のD1方向側に静電保護素子ESD2を配置した場合には、パッドP2と静電保護素子ESD2を接続するパッド配線LP5が必要になる。そしてパッド配線LP3をパッドP1のD1方向側の領域でD2方向に配線する際には、パッド配線LP3がパッド配線LP5と交差しないように、LP3を配線することになる。
2.低ノイズアンプ、パワーアンプ
図3(A)に低ノイズアンプLNAの構成例を示す。この低ノイズアンプLNAは、N型(広義には第1導電型)のトランジスターTA1、TA2、TA3、TA4と、電流源ISAと、受信回路用のインダクターLA1、LA2と、キャパシターCA3、CA4を含む。また抵抗RA1、RA2を含む。
トランジスターTA1、TA2は、差動入力用のトランジスターであり、そのゲートにノードNI1、NI2が接続され、そのソースに電流源ISAが接続される。トランジスターTA3、TA4は、ミラー効果の抑制のためのカスコード接続のトランジスターであり、そのゲートに例えばVDDノードが接続され、そのソースにトランジスターTA1、TA2のドレインが接続される。
インダクターLA1及びキャパシターCA3と、インダクターLA2及びキャパシターCA4は、各々、共振回路を構成する負荷回路である。これらの共振回路の共振周波数は、受信信号の搬送波の周波数付近に設定される。例えば搬送波の周波数が2.4GHzである場合には、共振周波数も2.4GH付近に設定される。このような共振回路による負荷回路を設けることで、高周波の受信信号を低ノイズで増幅することが可能になる。
抵抗RA1、RA2は、キャパシターCA1、CA2によるAC結合後(DCカット後)の信号のDC電圧を設定するものであり、その一端にDCバイアス電圧VBS1が設定され、その他端がノードNI1、NI2に接続される。
図3(B)にパワーアンプPAやプリアンプPREAの構成例を示す。このパワーアンプPAは、N型のトランジスターTB1、TB2、TB3、TB4と、AC結合用のキャパシターCB1、CB2を含む。
トランジスターTB1、TB2は、そのゲートにバイアス電圧VBS2が設定され、そのドレインにノードNA1、NA2が接続される。トランジスターTB3、TB4は、そのゲートにキャパシターCB1、CB2の一端のノードNB1、NB2が接続され、そのドレインにトランジスターTB1、TB2が接続され、そのソースにVSSノードが接続される。キャパシターCB1、CB2の他端のノードNB3、NB4は、プリアンプPREAの差動出力端子(正側、負側)に接続される。
プリアンプPREAは、送信回路用のインダクターLB1、LB2を負荷とするアンプである。このプリアンプPREAとしては、例えば図3(A)のローノイズアンプLNA等と同様の構成のインダクター負荷型の回路を用いることができる。
3.パッド配線
次に本実施形態の配線手法について詳細に説明する。本実施形態では図1のパッドP1、P2とキャパシターCA1、CA2の一端とを、最上層の金属層(アルミ等の金属やその合金)で形成されるパッド配線(パッドに直接接続される配線)により接続する手法を採用している。即ちパッドP1からのパッド配線LP1をキャパシターCA1の一端に直結し、パッドP2からのパッド配線LP2をキャパシターCA2の一端に直結する。例えばパッドP1、P2とキャパシターCA1、CA2の一端とが、最上層金属層(第Nの金属層。Nは3以上の整数)の下層金属層(第1〜第N−1の金属層)で形成される配線を介さずに、接続される。なお、パッドP1、P2とキャパシターCA1、CA2の一端の間の接続経路には、下層金属層の接続経路が存在していてもよいが、この場合にも本実施形態では最上層金属層の接続経路は必ず存在している。
図4に、本実施形態の配線手法を説明するための集積回路装置(半導体装置)の断面図を示す。なお、以下では、適宜、パッドP1、P2を代表してパッドPと記載し、パッド配線LP1〜LP4を代表してパッド配線LPと記載し、キャパシターCA1、CA2を代表してキャパシターCAと記載する。またダイオードDN11、DN21をダイオードDN1と記載し、ダイオードDN12、DN22をダイオードDN2と記載する。
図4のA1に示すようにパッドPからのパッド配線LPは、キャパシターCAの一端の電極に配線されて接続される。このパッド配線LPは、最上層金属層ALE(第5のアルミ層)で形成されている。また、この最上層金属層ALEは、下層金属層ALA、ALB、ALC、ALD(第1〜第4のアルミ層)よりも厚い金属層になっており、例えば下層金属層の5倍〜10倍以上の厚さになっている。
具体的には、図3(A)の低ノイズアンプLNAのインダクターLA1、LA2は、最上層金属層ALEを例えば渦巻き状に配線することで形成される。そして最上層金属層ALEを厚い金属層にすることで、そのシート抵抗が小さくなり、寄生抵抗を小さくできる。これにより、インダクターLA1及びキャパシターCA3や、LA2及びCA4で形成される共振回路のQ値を高くすることができ、周波数選択性を向上できる。このような理由で、本実施形態では、最上層金属層ALEが下層金属層ALA、ALB、ALC、ALDよりも厚い金属層になる製造プロセスを採用して、集積回路装置を製造している。
なお最上層金属層ALEで形成されるインダクターは、図3(A)の低ノイズアンプLNA以外にも、例えば図3(B)のパワーアンプPAのプリアンプPREAや、クロックを生成するPLL回路のVCOなどにも用いることができる。インダクター(インダクター素子)を、下層金属層よりも厚い膜厚(例えば5倍以上或いは10倍以上の膜厚)の最上層金属層で形成することで、下層金属層によりインダクターを形成する場合に比べて、シート抵抗が低くなり(例えば下層金属層で形成する場合に比べて1/5以下或いは1/10以下の抵抗値)、インダクターの寄生抵抗を小さくできる。また、下層金属層によりインダクターを形成する場合に比べて、インダクターと基板(半導体基板)との間の距離を離すことができ、インダクターの寄生容量を小さくできる。そして、このように寄生抵抗及び寄生容量が小さくなることで、インダクターのQ値を高くすることが可能になる。
本実施形態では、このように通常の製造プロセスを採用する場合に比べて、最上層金属層ALEが厚い金属層であることに着目し、この最上層金属層ALEで形成されたパッド配線LP(LP1、LP2)をそのままキャパシターCA(CA1、CA2)に接続する手法を採用している。このようにすることで、パッドPからキャパシターCAの接続配線の寄生抵抗や寄生容量を軽減でき、電力ロスを低減して受信感度を向上できる。
例えばパッドPとキャパシターCAの間の接続配線の寄生抵抗が増えると、寄生抵抗を原因とするノイズが増えてしまい、SNRが劣化する。また、アンテナ等で受信した信号の電力が寄生抵抗の抵抗成分で消費されてしまうという問題がある。
これに対して本実施形態によれば、パッドPとキャパシターCAの間の接続配線の寄生抵抗を小さくできるため、寄生抵抗を原因とするノイズを低減でき、SNRを向上できる。またアンテナ等で受信した信号の電力が寄生抵抗の抵抗成分で消費されてしまう事態を極力抑えることが可能になり、受信感度の向上等を図れる。
また、パッドPとキャパシターCAの接続配線とVSS(GND)との間の寄生容量が大きくなると、受信信号の高周波数成分の多くがVSS側に流れてしまう。このため、AC結合用のキャパシターCAを介して低ノイズアンプLNA側に伝わる信号の高周波成分が減衰してしまい、低ノイズアンプLNAの受信感度等が低下してしまう。
この点、図4の配線手法によれば、パッド配線LPは、下層金属層に比べて厚い最上層金属層ALEで形成される。従って、パッドPとキャパシターCAを接続するパッド配線LPの寄生抵抗が小さくなるため、寄生抵抗及び寄生容量により形成されるCR回路のローパスフィルターのカットオフ周波数が高くなる。従って、このローパスフィルターによる信号の高周波成分の減衰を抑止することができ、低ノイズアンプLNAの受信感度等を向上できる。
また図4の配線手法によれば、パッドPからキャパシターCAに至る配線経路が、最上層金属層のパッド配線LPで形成されるため、この配線経路と、VSSに設定される半導体基板PSUBとの間の距離を離すことができる。従って、この配線経路とVSSとの間の寄生容量を小さくでき、VSS側に流れてしまう信号の高周波数成分を低減でき、低ノイズアンプLNAの受信感度等を向上できる。
例えば図5に比較例の配線手法を説明する断面図を示す。この比較例の配線手法では、B1に示すように、パッドPからのパッド配線LPはキャパシターCAに直結されていない。具体的にはパッド配線LPは、B2に示すようにコンタクト(ビア)を介して下層金属層ALCの配線LNCに接続された後、B3に示すようにコンタクトを介して最上層金属層ALEの配線LNEに接続される。そして、この配線LNEがキャパシターCAの一端に接続される。こうすること、B4に示すI/Oセルの環状電源配線等と交差しない信号配線を実現している。
このように図5の比較例の手法では、パッドPとキャパシターCAの一端は、下層金属層で形成される配線LNCを介して接続される。これに対して図4の本実施形態では、パッドPとキャパシターCAの一端は、下層金属層で形成される配線LNCを介さずに、最上層金属層ALEで形成されるパッド配線LPだけで接続される。
また図5の比較例の手法では、下層金属層ALCの配線LNCは、静電保護用のダイオードDN1のカソード端子(N型不純物領域)及びダイオードDN2のアノード端子(P型不純物領域)にコンタクトを介して接続される。
即ち、図5の比較例のような従来の配線手法では、パッド配線LPを内部回路に直結することはなく、パッド配線LPを下層金属層ALCの配線LNCを介して静電保護用のダイオードDN1、DN2に先に接続した後に、内部回路に接続する手法を採用している。その理由は、パッドPからの静電気は、先にダイオードDN1、DN2に伝わってVSS側やVDD側に流れた後に、これに時間的に遅れて内部回路に伝わるようになるため、静電保護耐圧を向上できると考えられていたからである。
しかしながら、図5の手法では、B2に示すように、パッドPとキャパシターCAの間の配線経路に、下層金属層ALCで形成された配線LNCが存在する。そして下層金属配線ALCの厚さは薄く、配線LNCのシート抵抗は高いため、パッドPとキャパシターCAの間の配線経路の寄生抵抗が図4に比べて増えてしまう。更に、パッド配線LPと配線LNCを接続するコンタクトや配線LNCと配線LNEを接続するコンタクトの寄生抵抗も付加されるため、パッドPとキャパシターCAの間の配線経路の寄生抵抗が更に増加し、この寄生抵抗が原因となって、受信回路の受信感度等が劣化する。
また図5では、配線LNCは、基板PSUBとの距離が近い下層金属層ALCにより形成されるため、図4のようにパッド配線LPを直結する場合に比べて、VSSとの間の寄生容量が増えてしまい、VSS側に流れてしまう信号の高周波数成分が増えてしまう。また、B4に示すように配線LNCの上方にはI/Oセルの環状電源配線が存在するため、この電源配線との間にも寄生容量が形成され、環状電源配線側に流れてしまう信号の高周波成分も増えてしまう。
これに対して図4の本実施形態の手法によれば、パッド配線LPは、厚い最上層金属層ALEで形成され、パッドPとキャパシターCAの間の配線経路には、下層金属層ALCや下層金属層ALCと接続するためのコンタクトが存在しない。従って、図5に比べて寄生抵抗を小さくできる。また、パッド配線LPは最上金属層ALEで形成されるため、図5に比べて基板PSUBとの距離も離すことができ、寄生容量についても低減でき、図5に比べて受信感度等を向上できる。
例えば図6は、RF入力信号強度に対するビットエラーレートの関係を示す測定結果である。図6において、黒丸が図4の本実施形態の手法を採用した場合の測定結果であり、白丸が図5の比較例の手法を採用した場合の測定結果である。図6に示すように本実施形態によれば比較例に比べてビットエラーレートを大幅に低減でき、例えば3デシベル程度の受信感度の向上等を実現できる。
また本実施形態では図4に示すように、パッドP用の静電保護素子であるダイオードDN1、DN2が設けられている。そしてパッド配線LPは、平面視においてダイオードDN1、DN2(広義には静電保護素子)にオーバーラップするように配線される。そしてパッド配線LPと静電保護用のダイオードDN1、DN2のオーバーラップ領域に形成されたコンタクトにより、図4のA2に示すようにパッド配線LPとダイオードDN1、DN2とが接続される。具体的にはダイオードDN1のカソード端子と、ダイオードDN2のアノード端子とが、パッド配線LPを介して接続される。
このようにすることで、パッドPに印加された静電気がダイオードDN1、DN2を介してVSS側やVDD側に放電されるようになり、静電保護耐圧を確保できる。
この場合に本実施形態では、図4のA4に示す受信回路30(RX)を構成するトランジスター(図3(A)のTA1、TA2)のゲートとパッド配線LPとの間には、AC結合用のキャパシターCAが存在する。従って、パッドPに静電気が印加されても、この静電気によりA4のトランジスターのゲート等が破壊されてしまう事態を防止できる。本実施形態ではこの点にも着目して、パッド配線LPを直結する手法を採用している。
また図3(A)では、キャパシターCA1、CA2の一端には、各々、AC結合後の信号のDC電圧を設定するための抵抗RA1、RA2が接続されている。従って、キャパシターCA1及び抵抗RA1やキャパシターCA2及び抵抗RA2により、ハイパスフィルター構成される。そして静電気(人体モデル、機械モデル)の周波数成分は、これらのハイパスフィルターのカットオフ周波数に対して低い周波数帯域に存在すると考えられる。従って、これらのハイパスフィルターの減衰効果によっても、トランジスターを保護してその静電破壊を防止できる。特にRF信号はその周波数が高いため、CA1及びRA1やCA2及びRA2で構成されるハイパスフィルターのカットオフ周波数を高い周波数に設定できる。従って、ハイパスフィルターの減衰効果による静電破壊の防止を、より期待できるようになる。
更に、図4では、パッド配線LPは、A5に示す送信回路40(TX)を構成するトランジスターのドレインにも接続されている。そして、A5のトランジスターは、パワーアンプPA用のトランジスターであるため、一般的にトランジスターサイズが大きい。従って、パッドPに印加された静電気は、このA5のトランジスターのドレインに形成されるダイオードによっても、VSS側やVDD側に放電されるようになるため、パッド配線LPを直結する手法を採用しても、静電保護耐圧を確保できる。
なお、キャパシターCAやA5のトランジスターにより静電保護耐圧を十分に確保できる場合には、静電保護素子となるダイオードDN1、DN2を設けない変形実施も可能である。
またA3に示すように、キャパシターCAはMIM(Metal-Insulator-Metal)構造のキャパシターとなっている。具体的にはキャパシターCAの一端の電極は、最上層金属層ALEの下層金属層ALDで形成される。またキャパシターCAの他端の電極は、最上層金属層ALEと下層金属層ALDとの間に形成されたMIM用金属層ALMで形成される。
このようなMIM構造のキャパシターCAを採用すれば、絶縁膜(誘電体、酸化膜)の厚さを薄くできるため、小さなレイアウト面積で大きな容量値を得ることができる。またMIM構造のキャパシターCAは、電圧依存性が少ないため、アナログ特性の劣化も抑止できる。
また図4のA3では、最上層金属層ALEの次の層の金属層ALDにより、キャパシターCAの他端の電極が形成される。従って、キャパシターCAと基板PSUBとの間の距離を離すことができ、キャパシターCAのフリンジ容量(CAのフリンジとPSUBとの間の寄生容量)も低減できる。従って、VSS側に流れてしまう信号の高周波数成分を低減でき、受信感度等を向上できる。
また図4のA6に示すように、キャパシターCAの他端の電極(ALD)と受信回路30の入力ノード(A4のトランジスターのゲート)とを接続するコンタクトが、キャパシターCAの形成領域とオーバーラップしない領域に形成される。このように、MIM構造のキャパシターCAの下方にA6のコンタクトを形成しないようにすることで、キャパシターCAの容量値が設計値(シミュレーション値)からずれてしまう事態などを防止できる。
なお図4のA3において、パッド配線LPとMIM構造のキャパシターCAの一端の電極(ALM)とは、例えばタングステンプラグ構造のコンタクトで接続することが望ましい。このようにすることで、コンタクトの寄生抵抗を小さくでき、受信感度等の劣化を抑止できる。またキャパシターCAをMIM以外の構造で形成することも可能である。例えば第1層のポリシリコンと第2層のポリシリコンからなる構造のキャパシターで形成してもよい。
また本実施形態では、パッドPの下方にシールド層を配置してもよい。例えば図7のC1では、パッドPの下方に、下層金属層ALA(第1の金属層、第1のアルミ層)で形成されるシールド層が配置されている。このALAのシールド層は、例えばVSSに接続されている。このようなシールド層を設ければ、パッドPからの入力信号の電力ロスの低減等を図れる。特に最下層の金属層ALAをシールド層として用いれば、パッドPとシールド層の間の距離を離すことができるため、VSSとの間の寄生容量を最小限に抑えることが可能になる。なお、シールド層は、最下層の金属層ALAには限定されず、ALAよりも上層の金属層で形成してもよい。或いは、シリサイド化された低抵抗のポリシリコンや拡散層によりシールド層を形成してもよい。また、パッドPの下方に、STI(Shallow Trench Isolation)を形成してもよい。即ち、パッドPの下方には、最上層金属層ALEの下層金属層ALD、ALC、ALB、ALAを形成せずに、基板PSUBの上にP型ウェルを形成し、このP型ウェル上にSTI構造の絶縁膜を形成する。例えばP側ウェル(基板)に溝を形成し、この溝にシリコン酸化膜を埋め込むことでSTIを形成する。
4.詳細な回路構成
図8に本実施形態の集積回路装置の詳細な構成例を示す。この集積回路装置は、受信回路30、送信回路40、変調用制御電圧生成回路44、発振回路46、PLL回路48、制御回路50、ベースバンド回路60を含む。また制御回路50はリンク層回路52、ホストI/F54を含み、ベースバンド回路60は復調回路62、変調回路64を含む。なおこれらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
受信回路30は、低ノイズアンプLNA、ミキサー部32、フィルター部34、検出回路36を含む。低ノイズアンプLNAは、アンテナANTから整合回路28を介して入力されるRFの受信信号を低ノイズで増幅する処理を行う。ミキサー部32は、増幅後の受信信号と、PLL回路48(局所周波数生成回路)の受信用VCOからのローカル信号(局所周波数信号)のミキシング(混合)処理を行って、ダウンコンバージョンを実行する。フィルター部34は、ダウンコンバージョン後の受信信号のフィルター処理を行う。具体的には、フィルター部34は、複素フィルターなどで実現されるバンドパスのフィルター処理を行い、イメージ除去を行いながらベースバンド信号を抽出する。検出回路36は、LNAのゲインを制御するために、所望波の信号強度を検出する。
ベースバンド回路60に設けられる復調回路62は、受信回路30からの信号に基づいて復調処理を行う。例えば送信側においてFSK(周波数シフトキーイング)で変調された信号の復調処理を行い、復調後の受信データを制御回路50に出力する。
ベースバンド回路60に設けられる変調回路64は、制御回路50からの送信データの変調処理を行う。例えば送信データをFSKで変調し、変調後の送信データを変調用制御電圧生成回路44に出力する。変調用制御電圧生成回路44は、変調後の送信データのA/D変換を行い、A/D変換により得られた変調用制御電圧をPLL回路48(送信信号生成回路)の送信用VCOの制御電圧入力端子に出力する。送信用VCOは、変調用制御電圧により変調された周波数の送信信号を送信回路40のプリアンプPREAに出力し、パワーアンプPAがプリアンプPREAの出力信号を増幅する。そして送信回路40は、パワーアンプPAにより増幅した送信信号をアンテナANTに対して出力する。
PLL回路48は、発振回路46からの発振クロック信号に基づいて、各種のクロック信号やミキサー部32へのローカル信号等を生成する。
制御回路50は、集積回路装置の全体の制御や、各種のデジタル処理などを行う。また制御回路50は、例えばリンク層回路52やホストI/F(インターフェース)54を有し、リンク層のプロトコル処理や、外部のホストとのインターフェース処理などを実行する。
5.詳細なレイアウト配置
図9に本実施形態の集積回路装置の詳細なレイアウト配置例を示す。図9では、パッドP1、P2と、静電保護素子ESD1、ESD2と、受信回路30を構成する低ノイズアンプLNA、ミキサー部32、フィルター部34と、送信回路40と、送信信号生成回路48(PLL回路)と、ベースバンド回路60と、インダクターLA1、LA2、LB1、LB2、LC1、LC2が、レイアウト配置されている。また、パッド配線LP1〜LP5と、ダミー配線LDMと、VDD、VSSの電源線LVD、LVSが、レイアウト配線されている。
図9では、受信回路30のダウンコンバージョン用のミキサー部32は、受信回路30の低ノイズアンプLNAのD3方向側の領域に配置される。例えば低ノイズアンプLNAとミキサー部32はD3方向に沿って隣接配置される。そして、ミキサー部32のD3方向側の領域にフィルター部34が配置され、フィルター部34のD3方向側の領域にベースバンド回路60が配置される。なお隣接配置とは、例えばその間に他の回路ブロックや回路素子が介在せずに配置されることである。
また送信信号(変調された搬送波周波数の信号)を生成する送信信号生成回路48は、送信回路40のD3方向側の領域に配置される。例えば送信回路40と送信信号生成回路48はD3方向に沿って隣接配置される。そして送信信号生成回路48のD3方向側の領域に、PLL回路用のインダクターLC1、LC2が配置され、インダクターLC1、LC2のD3方向側の領域に、ベースバンド回路60が配置される。
図9のレイアウト配置によれば、パッドP1、P2からの受信信号を低ノイズアンプLNAにより受信し、LNAからの増幅後の受信信号をミキサー部32においてミキシング処理を行い、ミキサー部32の出力信号をフィルター部34においてフィルター処理して、ベースバンド回路60の復調回路62に入力できる。即ち、受信系の回路での信号線を、ショートパスで前段の回路から後段の回路に接続することが可能になり、寄生容量や寄生抵抗が受信処理に与える悪影響を最小限に抑えることが可能になる。
また図9のレイアウト配置によれば、ベースバンド回路60の変調回路64からの変調信号を送信信号生成回路48に入力し、送信信号生成回路48からの送信信号を送信回路40に入力し、送信回路40からの増幅後の送信信号を、パッドP1、P2を介して外部のアンテナに出力できるようになる。即ち、送信系の回路での信号線をショートパスで前段の回路から後段の回路に接続することが可能になり、寄生容量や寄生抵抗が送信処理に与える悪影響を最小限に抑えることが可能になる。
このように図9では、受信系の回路では、パッドP1、P2からベースバンド回路60の方に向かって、D3方向に沿って信号が流れ、送信系の回路では、ベースバンド回路60から送信回路40の方に向かってD1方向に沿って信号が流れる。そして本実施形態では、前述のように、受信回路30(LNA)のD1方向にパッドP1、P2が配置され、パッドP1、P2のD2方向に送信回路40が配置される。即ち受信回路30、パッドP1、P2、送信回路40が90度にレイアウト配置される。従って、受信系の回路での信号の流れがD3方向であり、送信系の回路での信号の流れがD1方向である場合に、レイアウト面積を最小限に抑えることが可能になる。またパッドP1、P2からのパッド配線LP1、LP2をショートパスで受信回路30(LNA)に接続し、送信回路40からのパッド配線LP3、LP4をショートパスでパッドP1、P2に接続できる。従って、レイアウト面積の縮小化と、受信感度や送信パワーの向上等を両立して実現することが可能になる。
また図9では、静電保護素子(I/Oセル)に電源VDD、VSSを供給する電源線LVD、LVSが、パッドP1、P2のD1方向側の領域においてD2方向に沿って配線される。具体的には、電源線LVD、LVSは、静電保護素子ESD1、ESD2や、集積回路装置のチップの周縁部に配置される複数のI/Oセルに対して、VDD、VSSの電源を供給する。
即ち、通常は、このような電源線LVD、LVSは、I/Oセルや静電保護素子の配置領域の内周領域(内側領域)に環状に配線される。これに対して図9では、電源線LVD、LVSは、I/Oセルや静電保護素子の配置領域の外周領域(外側領域)に配線される。このようにすれば、パッド配線LP1、LP2等に交差するように、電源線LVD、LVSを配線しなくても済むようになる。従って、この電源線LVD、LVSの配線領域が原因となって、パッド配線LP1、LP2が長くなり、その寄生抵抗や寄生容量の増加により受信感度が低下してしまう事態を防止できる。また、パッドP1、P2のD1方向側に静電保護素子ESD1、ESD2を配置した場合に、これらの静電保護素子ESD1、ESD2に対してショートパスで電源VDD、VSSを供給できるようになる。
また本実施形態では図3(A)に示すように、受信回路30は、受信回路用のインダクターLA1、LA2を負荷とする低ノイズアンプLNAを含む。そして図9に示すように、受信回路用のインダクターLA1、LA2は、LNAのD4方向側の領域に配置される。
また図4(B)に示すように、送信回路40は、パッドP1、P2に接続されるパワーアンプPAと、パワーアンプPAに接続され、送信回路用のインダクターLB1、LB2を負荷とするプリアンプPREAを含む。そして図9に示すように、送信回路用のインダクターLB1、LB2は、送信回路40のD2方向側の領域に配置される。なお、これらのインダクターLA1、LA2、LB1、LB2等は、例えば最上層の金属層等で形成される金属配線を、例えば渦巻き状に配線することで形成できる。
このようにインダクターLA1、LA2、LB1、LB2を配置すれば、例えば受信系の信号の経路(D3方向に沿った経路)や、送信系の信号の経路(D1方向に沿った経路)の上に、インダクターLA1、LA2、LB1、LB2が配置されないようになる。従って、受信系の信号経路や送信系の信号経路をショートパスにすることができ、これらの経路での寄生抵抗や寄生容量が、受信処理や送信処理に及ぼす悪影響を最小限に抑えることが可能になる。
また図9では、パッドP1の寄生容量とパッドP2の寄生容量を同等にするためのダミー配線LDMが、パッド配線LP2に接続されている。即ち図9の90度のレイアウト配置では、パッドP1に接続される配線の方が長くなるため、パッドP1の寄生容量の方が、パッドP2の寄生容量よりも大きくなる。従って、これらのパッドP1、P2の寄生容量を同等にするために、寄生容量が少ない方のパッドP2のパッド配線LP2に対して、ダミー配線LDMを接続する。こうすることで、パッドP1、P2の寄生容量を同等にすることができ、バランスの良い差動信号の受信処理や送信処理を実現できるようになる。
なお、図9のレイアウト配置では、パッドP2の方がパッドP1よりも寄生容量が小さいため、P2のパッド配線PL2にダミー配線LDMを接続(付加)している。しかしながら、パッドP1の方がパッドP2よりも寄生容量が小さい場合には、P1のパッド配線PL1の方にダミー配線LDMを接続すればよい。
6.電子機器
図10に本実施形態の集積回路装置310を含む電子機器の構成例を示す。この電子機器は、アンテナANT、集積回路装置310、ホスト320、検出装置330、センサー340、電源部350を含む。なお本実施形態の電子機器は図10の構成に限定されず、その構成要素の一部(例えば検出装置、センサー、電源部等)を省略したり、他の構成要素(例えば操作部、出力部)を追加するなどの種々の変形実施が可能である。
集積回路装置310は、図1、図8のような回路構成で実現される無線回路装置であり、アンテナANTからの信号の受信処理や、アンテナANTへの信号の送信処理を行う。ホスト320は、電子機器の全体の制御を行ったり、集積回路装置310や検出装置330の制御を行う。検出装置330は、センサー340(物理量トランスデューサ)からのセンサー信号に基づいて種々の検出処理(物理量の検出処理)を行う。例えばセンサー信号から所望信号を検出する処理を行って、A/D変換後のデジタルデータをホスト320に出力する。センサー340は、例えば煙センサー、光センサー、人感センサー、圧力センサー、生体センサー、ジャイロセンサーなどである。電源部350は、集積回路装置310、ホスト320、検出装置330等に電源を供給するものであり、例えば乾電池(丸形乾電池等)やバッテリーなどにより電源を供給する。
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語(第1の電源ノード、第2の電源ノード等)と共に記載された用語(VSSノード、VDDノード等)は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また集積回路装置、電子機器の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
LNA 低ノイズアンプ、PA パワーアンプ、PREA プリアンプ
P、P1、P2、PVDD、PVSS パッド、
DN1、DN2、DN11、DN12、DN21、DN22 ダイオード、
ESD1、ESD2 静電保護素子、
CA、CA1、CA2 AC結合用のキャパシター、
LP、LP1〜LP5 パッド配線、
30 受信回路、32 ミキサー部、34 フィルター部、40 送信回路、
44 変調用制御電圧生成回路、46 発振回路、48 PLL回路、
50 制御回路、52 リンク層回路、54 ホストI/F、
60 ベースバンド回路、62 復調回路、64 変調回路、
310 集積回路装置、320 ホスト、330 検出装置、340 センサー、
350 電源部

Claims (13)

  1. 差動信号を構成する第1の信号用の第1のパッドと、
    前記差動信号を構成する第2の信号用の第2のパッドと、
    前記第1のパッド及び前記第2のパッドを介して信号を受信する受信回路と、
    前記第1のパッド及び前記第2のパッドを介して信号を送信する送信回路とを含み、
    第1の方向に直交する方向を第2の方向とした場合に、
    前記受信回路の第1の方向側の領域に、前記第1のパッド及び前記第2のパッドが配置され、前記第1のパッド及び前記第2のパッドの前記第2の方向側の領域に、前記送信回路が配置されることを特徴とする集積回路装置。
  2. 請求項1において、
    前記第1のパッドと前記受信回路を接続する第1のパッド配線と、前記第2のパッドと前記受信回路を接続する第2のパッド配線とが、最上層金属層で形成されることを特徴とする集積回路装置。
  3. 請求項2において、
    前記第1のパッドと前記送信回路を接続する第3のパッド配線と、前記第2のパッドと前記送信回路を接続する第4のパッド配線とが、前記最上層金属層で形成され、
    前記第2のパッド配線と前記第3のパッド配線が、平面視において交差しないように配線されることを特徴とする集積回路装置。
  4. 請求項3において、
    前記第3のパッド配線が、前記第1のパッド及び前記第2のパッドの前記第1の方向側の領域において前記第2の方向に沿って配線されることを特徴とする集積回路装置。
  5. 請求項1乃至4のいずれかにおいて、
    前記第1のパッドの前記第1の方向側の領域に、前記第1のパッド用の第1の静電保護素子が配置され、
    前記第2のパッドの前記第1の方向側の領域に、前記第2のパッド用の第2の静電保護素子が配置されることを特徴とする集積回路装置。
  6. 請求項1乃至5のいずれかにおいて、
    前記受信回路の前記第1の信号用の第1の信号入力ノードと前記第1のパッドとの間に設けられる第1のAC結合用キャパシターと、
    前記受信回路の前記第2の信号用の第2の信号入力ノードと前記第2のパッドとの間に設けられる第2のAC結合用キャパシターを含み、
    前記第1のキャパシター及び前記第2のキャパシターは、MIM(Metal-Insulator-Metal)構造のキャパシターであることを特徴とする集積回路装置。
  7. 請求項1乃至6のいずれかにおいて、
    前記第1の方向の反対方向を第3の方向とした場合に、前記受信回路のダウンコンバージョン用のミキサー部が、前記受信回路の低ノイズアンプの前記第3の方向側の領域に配置され、
    送信信号を生成する送信信号生成回路が、前記送信回路の前記第3の方向側の領域に配置されることを特徴とする集積回路装置。
  8. 請求項1乃至7のいずれかにおいて、
    静電保護素子に電源を供給する電源線が、前記第1のパッド及び前記第2のパッドの前記第1の方向側の領域において前記第2の方向に沿って配線されることを特徴とする集積回路装置。
  9. 請求項1乃至8のいずれかにおいて、
    前記受信回路は、受信回路用インダクターを負荷とする低ノイズアンプを含み、
    前記第2の方向の反対方向を第4の方向とした場合に、前記受信回路用インダクターは、前記低ノイズアンプの前記第4の方向側の領域に配置されることを特徴とする集積回路装置。
  10. 請求項1乃至9のいずれかにおいて、
    前記送信回路は、
    前記第1のパッド及び前記第2のパッドに接続されるパワーアンプと、
    前記パワーアンプに接続され、送信回路用インダクターを負荷とするプリアンプを含み、
    前記送信回路用インダクターは、前記送信回路の前記第2の方向側の領域に配置されることを特徴とする集積回路装置。
  11. 請求項1乃至10のいずれかにおいて、
    前記第1のパッドの寄生容量と前記第2のパッドの寄生容量を同等にするためのダミー配線が、前記第1のパッドと前記受信回路を接続する第1のパッド配線又は前記第2のパッドと前記受信回路を接続する第2のパッド配線に接続されていることを特徴とする集積回路装置。
  12. 差動信号を構成する第1の信号用の第1のパッドと、
    前記差動信号を構成する第2の信号用の第2のパッドと、
    前記第1のパッド及び前記第2のパッドを介して信号を受信する受信回路と、
    前記第1のパッド及び前記第2のパッドを介して信号を送信する送信回路とを含み、
    前記第1のパッドと前記受信回路を接続する第1のパッド配線と、前記第2のパッドと前記受信回路を接続する第2のパッド配線とが、最上層金属層で形成され、
    前記第1のパッドと前記送信回路を接続する第3のパッド配線と、前記第2のパッドと前記送信回路を接続する第4のパッド配線とが、前記最上層金属層で形成され、
    前記第2のパッド配線と前記第3のパッド配線が、平面視において交差しないように配線されることを特徴とする集積回路装置。
  13. 請求項1乃至12のいずれかに記載の集積回路装置を含むことを特徴とする電子機器。
JP2009299052A 2009-12-29 2009-12-29 集積回路装置及び電子機器 Withdrawn JP2011139383A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009299052A JP2011139383A (ja) 2009-12-29 2009-12-29 集積回路装置及び電子機器
US12/974,230 US8432039B2 (en) 2009-12-29 2010-12-21 Integrated circuit device and electronic instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009299052A JP2011139383A (ja) 2009-12-29 2009-12-29 集積回路装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2011139383A true JP2011139383A (ja) 2011-07-14

Family

ID=44186421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009299052A Withdrawn JP2011139383A (ja) 2009-12-29 2009-12-29 集積回路装置及び電子機器

Country Status (2)

Country Link
US (1) US8432039B2 (ja)
JP (1) JP2011139383A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016501501A (ja) * 2012-12-19 2016-01-18 クゥアルコム・インコーポレイテッドQualcomm Incorporated 増幅器カスケードデバイスの静電放電保護
JP2018064104A (ja) * 2017-11-21 2018-04-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2020156000A (ja) * 2019-03-22 2020-09-24 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
US20220077137A1 (en) * 2020-09-09 2022-03-10 Socionext Inc. Semiconductor device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111758B2 (en) * 2013-08-09 2015-08-18 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9048127B2 (en) * 2013-09-25 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional circuit including shielded inductor and method of forming same
US9577025B2 (en) * 2014-01-31 2017-02-21 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device
EP3007224A1 (en) * 2014-10-08 2016-04-13 Nxp B.V. Metallisation for semiconductor device
US10115719B2 (en) * 2014-10-30 2018-10-30 GlobalFoundries, Inc. Integrated circuits with resistor structures formed from MIM capacitor material and methods for fabricating same
JP6500522B2 (ja) * 2015-03-16 2019-04-17 セイコーエプソン株式会社 回路装置、物理量検出装置、電子機器及び移動体
KR20170045554A (ko) * 2015-10-19 2017-04-27 에스케이하이닉스 주식회사 반도체 칩 모듈 및 이를 갖는 반도체 패키지
US10692808B2 (en) * 2017-09-18 2020-06-23 Qualcomm Incorporated High performance cell design in a technology with high density metal routing
US10354948B2 (en) * 2017-11-03 2019-07-16 Qualcomm Incorporated Lossy MIM capacitor for on-die noise reduction
WO2021081728A1 (zh) * 2019-10-29 2021-05-06 华为技术有限公司 一种半导体器件及其制造方法
DE102021105450B4 (de) * 2020-05-28 2023-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte Schaltungsvorrichtung, System und Verfahren
CN112259526B (zh) * 2020-10-19 2022-08-02 海光信息技术股份有限公司 集成电路及电子设备
US11688680B2 (en) * 2020-11-05 2023-06-27 International Business Machines Corporation MIM capacitor structures
US20220254868A1 (en) * 2021-02-09 2022-08-11 Mediatek Inc. Asymmetric 8-shaped inductor and corresponding switched capacitor array
US20230069734A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4131234B2 (ja) * 2003-12-17 2008-08-13 セイコーエプソン株式会社 マクロセル、集積回路装置、及び電子機器
JP2006157866A (ja) 2004-10-27 2006-06-15 Matsushita Electric Ind Co Ltd 複素フィルタ回路および受信回路
JP4586664B2 (ja) * 2005-07-28 2010-11-24 セイコーエプソン株式会社 半導体装置及び電子機器
JP4254851B2 (ja) * 2006-12-06 2009-04-15 セイコーエプソン株式会社 表示装置、集積回路装置及び電子機器
JP2012023254A (ja) * 2010-07-16 2012-02-02 Toshiba Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016501501A (ja) * 2012-12-19 2016-01-18 クゥアルコム・インコーポレイテッドQualcomm Incorporated 増幅器カスケードデバイスの静電放電保護
JP2018064104A (ja) * 2017-11-21 2018-04-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2020156000A (ja) * 2019-03-22 2020-09-24 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JP7314553B2 (ja) 2019-03-22 2023-07-26 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
US20220077137A1 (en) * 2020-09-09 2022-03-10 Socionext Inc. Semiconductor device

Also Published As

Publication number Publication date
US8432039B2 (en) 2013-04-30
US20110156205A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
JP2011139383A (ja) 集積回路装置及び電子機器
JP6619698B2 (ja) 半導体装置、及び通信回路
US7265433B2 (en) On-pad broadband matching network
JP3973624B2 (ja) 高周波デバイス
JP5585366B2 (ja) 集積回路装置及び電子機器
JP2003243512A (ja) 静電破壊保護回路
US7425492B2 (en) Use of an internal on-chip inductor for electrostatic discharge protection of circuits which use bond wire inductance as their load
US20140036396A1 (en) Integrated passive device filter with fully on-chip esd protection
JP2010118916A (ja) Rf電力増幅器
JP2006013566A (ja) 高周波電力増幅用電子部品
US20140273825A1 (en) Semiconductor Chip Configuration with a Coupler
JP5167671B2 (ja) 半導体素子
JP5337395B2 (ja) ノイズフィルタ及びノイズフィルタ内蔵アンプ回路
TW201404032A (zh) 多重無線電標準的低雜訊放大器
US7291918B2 (en) Layout structure of electrostatic discharge protection circuit
JP2008244094A (ja) 高周波電力増幅器および携帯型無線端末
US20060043425A1 (en) Semiconductor integrated circuit device which restricts an increase in the area of a chip, an increase in the number of lead terminals of a package, and can reduce parasitic inductance
TW201818649A (zh) 無線接收器
JP2011171415A (ja) 半導体集積回路
US7956444B2 (en) Semiconductor device having electrode pad, and wireless circuit device including the semiconductor device
US10243522B2 (en) Fully integrated low-noise amplifier
US9960756B1 (en) Bypass techniques to protect noise sensitive circuits within integrated circuit chips
US20220302885A1 (en) High-frequency amplifier circuit
JP2009170626A (ja) 高周波esd保護回路
US7112838B2 (en) Multipurpose metal fill

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121225

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130325