JP6500522B2 - 回路装置、物理量検出装置、電子機器及び移動体 - Google Patents

Description

本発明は、回路装置、物理量検出装置、電子機器及び移動体等に関する。

従来より、物理量トランスデューサーからの検出信号に基づいて物理量を検出する回路装置が知られている。ジャイロセンサーを例にとれば、回路装置は物理量として角速度等を検出する。ジャイロセンサーは、例えばデジタルカメラ、スマートフォン等の電子機器や、車、飛行機等の移動体に組み込まれ、検出された角速度等の物理量を用いて、手振れ補正、姿勢制御、ＧＰＳ自律航法等が行われる。

このようなジャイロセンサーの回路装置においてＩ／Ｖ変換回路（Ｑ／Ｖ変換回路）を評価する従来技術が特許文献１に開示されている。

特開２００８−２９８７０９号公報

この従来技術では、物理量トランスデューサーが接続される検出用端子とは別に、検出回路の初段に設けられるＩ／Ｖ変換回路を評価するための評価用端子を回路装置に設ける。そして、回路装置の外部のテスターから、評価用端子を介して評価用の電圧信号をＩ／Ｖ変換回路に入力して、Ｉ／Ｖ変換回路の特性の評価を行う。例えばＩ／Ｖ変換回路のゲイン、周波数特性等が適正であるか否かを評価する。

しかしながら、この従来技術の手法は、回路装置の製造時や製造前においてＩ／Ｖ変換回路の特性を評価する手法であり、実動作時における回路装置の自己診断を実現する手法ではない。また、検出回路の中のＩ／Ｖ変換回路だけを個別に評価する手法であり、検出回路の全体を診断する手法ではない。例えばジャイロセンサー等の物理量検出装置が車等に組み込まれた場合には、電源投入ごとに、回路装置の検出回路が正常に動作しているか否かを自己的に診断できることが望まれるが、従来技術の手法では、このような自己診断を実現することができない。

本発明の幾つかの態様によれば、回路装置の検出回路が正常に動作しているか否かを適正に診断できる回路装置、物理量検出装置、電子機器及び移動体等を提供できる。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または態様として実現することが可能である。

本発明の一態様は、差動信号を構成する第１及び第２の検出信号が物理量トランスデューサーから入力される検出回路と、前記検出回路の診断回路と、を含み、前記検出回路は、前記第１の検出信号が入力される第１の電荷／電圧変換回路と、前記第２の検出信号が入力される第２の電荷／電圧変換回路と、を含み、前記診断回路は、前記第１の検出信号が入力される前記第１の電荷／電圧変換回路の第１の入力ノードと第１のノードとの間に設けられる第１のキャパシターと、前記第２の検出信号が入力される前記第２の電荷／電圧変換回路の第２の入力ノードと前記第１のノードとの間に設けられ、前記第１のキャパシターとは容量値が異なる第２のキャパシターと、を含み、診断モード時に、前記第１のノードに診断用信号が入力される回路装置に関係する。

本発明の一態様では、検出回路に設けられる第１、第２の電荷／電圧変換回路に対応して、第１、第２のキャパシターが診断回路に設けられる。具体的には、第１のキャパシターは、第１の電荷／電圧変換回路の入力ノードである第１の入力ノードと第１のノードとの間に設けられ、第２のキャパシターは、第２の電荷／電圧変換回路の入力ノードである第２の入力ノードと第１のノードとの間に設けられる。また第２のキャパシターの容量値は第１のキャパシターの容量値と異なっている。そして、第１、第２のキャパシターの他端側である第１のノードに対して、診断モード時に診断用信号が入力される。このようにすることで、診断モード時に、例えば診断用信号に基づく信号（診断用の擬似的な所望信号）を、検出回路に供給できるようになる。これにより、回路装置の検出回路が正常に動作しているか否かを、回路装置の診断モードにおいて適正に診断できるようになり、信頼性等の向上を図れるようになる。

また本発明の一態様では、前記第１の検出信号が入力される第１の端子と、前記第２の検出信号が入力される第２の端子と、を含み、前記診断回路は、前記第１のキャパシターの一端と前記第１の入力ノードとの間に設けられる第１のスイッチ素子と、前記第２のキャパシターの一端と前記第２の入力ノードとの間に設けられる第２のスイッチ素子と、前記第１の端子と前記第１の入力ノードとの間に設けられる第３のスイッチ素子と、前記第２の端子と前記第２の入力ノードとの間に設けられる第４のスイッチ素子と、を含んでもよい。

このようにすれば、診断用信号に基づく信号については、第１、第２のスイッチ素子を介して第１、第２の電荷／電圧変換回路の第１、第２の入力ノードに対して入力し、物理量トランスデューサーからの第１、第２の検出信号については、第３、第４のスイッチ素子を介して第１、第２の入力ノードに対して入力できるようになる。

また本発明の一態様では、前記診断モード時には、前記第１及び第２のスイッチ素子がオンになり、前記第３及び第４のスイッチ素子がオフになってもよい。

このようにすれば、診断モード時には、第１、第２のスイッチ素子がオンになることで、第１、第２のキャパシターの一端を、第１、第２の入力ノードに対して電気的に接続する一方で、第３、第４のスイッチ素子がオフになることで、第１、第２の検出信号の入力用の第１、第２の端子を、第１、第２の入力ノードから電気的に切断できるようになる。

また本発明の一態様では、前記検出回路が検出動作を行う通常動作期間においては、前記第１及び第２のスイッチ素子がオフになり、前記第３及び第４のスイッチ素子がオンになってもよい。

このようにすれば、通常動作期間においては、物理量トランスデューサーからの第１、第２の検出信号が、オンなった第３、第４のスイッチ素子を介して検出回路に入力されるようになり、第１、第２の検出信号に基づく検出回路の検出動作が可能になる。

また本発明の一態様では、電源投入後、前記検出回路が検出動作を行う通常動作期間の前において、前記第１及び第２のスイッチ素子がオンになってもよい。

このようにすれば、例えば回路装置の電源が投入されるごとに、診断用信号に基づく検出回路の診断を実行することが可能になり、信頼性等の向上を図れる。

また本発明の一態様では、スイッチ素子をオン又はオフにする制御を行う制御部を含み、前記診断回路は、前記第１のキャパシターの一端と前記第１の入力ノードとの間に設けられる第１のスイッチ素子と、前記第２のキャパシターの一端と前記第２の入力ノードとの間に設けられる第２のスイッチ素子と、を含み、前記制御部は、電源投入後、前記検出回路が検出動作を行う通常動作期間の前において、前記第１及び第２のスイッチ素子をオンにしてもよい。

このようにすれば、電源投入後、通常動作期間の前において、第１、第２のスイッチ素子がオンになることで、第１、第２のキャパシターの一端が第１、第２の電荷／電圧変換回路の第１、第２の入力ノードに電気的に接続されるようになり、例えば回路装置の電源が投入されるごとに、診断用信号に基づく検出回路の診断を実行できるようになる。

また本発明の一態様では、前記物理量トランスデューサーを駆動する駆動回路を含み、前記診断用信号として、前記駆動回路からの信号に基づく信号が前記第１のノードに入力されてもよい。

このようにすれば、駆動回路からの信号を利用して、診断用信号を第１、第２のキャパシターの他端側の第１のノードに入力し、検出回路の診断を行うことが可能になる。

また本発明の一態様では、前記診断用信号として、前記駆動回路からの信号の電圧レベルを変換した信号が前記第１のノードに入力されてもよい。

このようにすれば、診断用信号の電圧レベルを適正なレベルに変換することが可能になり、例えば検出回路が有する演算増幅器が飽和領域で動作するなどの事態を抑制できる。

また本発明の一態様では、前記検出回路は、前記駆動回路からの同期信号に基づいて同期検波を行う同期検波回路を含み、前記診断用信号は、前記同期信号と位相が同じ信号あってもよい。

このようにすれば、診断用信号に基づき検出回路に供給された信号（診断用の所望信号）を、同期検波回路による同期検波により抽出して、その検出結果を出力できるようになる。

また本発明の一態様では、前記検出回路は、前記第１及び第２の電荷／電圧変換回路の後段側に設けられ、前記第１及び第２の電荷／電圧変換回路から出力される信号の差動増幅を行う差動増幅回路を含んでもよい。

このようにすれば、第１、第２のキャパシターの容量値差に応じた差動成分を有する信号を、差動増幅回路から出力できるようになる。

また本発明の一態様では、前記診断モードにおける前記検出回路での検出結果を出力してもよい。

このようにすれば、診断モードでの検出回路での検出結果をモニターして、検出回路が正常に動作しているか否かを判断できるようになる。

また本発明の一態様では、前記検出結果を出力するためのレジスター部を含み、前記検出回路は、前記検出回路での検出結果信号をＡ／Ｄ変換するＡ／Ｄ変換回路を含み、前記レジスター部には、前記診断モードでの前記検出結果信号をＡ／Ｄ変換することで得られた診断結果データが、前記検出結果として設定されてもよい。

このようにすれば、診断モードでの検出結果を、デジタルデータの診断結果データとして、レジスター部を介して外部に伝えることが可能になる。

また本発明の他の態様は、上記に記載の回路装置と、前記物理量トランスデューサーと、を含む物理量検出装置に関係する。

また本発明の他の態様は、上記に記載の回路装置を含む電子機器に関係する。

また本発明の他の態様は、上記に記載の回路装置を含む移動体に関係する。

本実施形態の回路装置の基本構成例。 回路装置の詳細な構成例。 回路装置の動作を説明する信号波形図。 回路装置の全体的なシステム構成例。 診断回路の詳細な構成例。 回路装置の動作を説明する動作シーケンス図。 図７（Ａ）、図７（Ｂ）は診断モードでの検出結果の出力手法の説明図。 本実施形態の回路装置、電子機器、ジャイロセンサー（物理量検出装置）の構成例。 駆動回路、検出回路の詳細な構成例。 検出回路の更に詳細な構成例。 アナログコモン電圧生成回路の構成例。 図１２（Ａ）〜図１２（Ｄ）は本実施形態の回路装置が組み込まれる移動体、電子機器の例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．回路装置
図１に本実施形態の回路装置の基本的な構成例を示す。本実施形態の回路装置は、検出回路６０と診断回路１５０を含む。

検出回路６０には、差動信号を構成する第１、第２の検出信号ＩＱ１、ＩＱ２が物理量トランスデューサー１８から入力される。物理量トランスデューサー１８は、角速度、加速度、速度等の物理量を電気信号（電荷信号、電流信号等）に変換するデバイス（センサー）である。第１、第２の検出信号ＩＱ１、ＩＱ２は互いに逆相（逆位相）の信号であり、差動信号を構成する。そして検出回路６０は、第１、第２の検出信号ＩＱ１、ＩＱ２に基づいて所望信号（角速度信号、加速度信号、速度信号等）を検出する。例えば検出回路６０は、第１、第２の検出信号ＩＱ１、ＩＱ２に含まれる不要信号を除去しながら、所望信号を抽出する処理を行う。

検出回路６０は、第１の検出信号ＩＱ１が入力されるＱ／Ｖ変換回路６２（第１の電荷／電圧変換回路）と、第２の検出信号ＩＱ２が入力されるＱ／Ｖ変換回路６４（第２の電荷／電圧変換回路）を有する。Ｑ／Ｖ変換回路６２、６４（チャージアンプ）は、物理量トランスデューサー１８からの電荷信号（微少電荷信号、微少電流信号）を電圧信号に変換する回路であり、Ｉ／Ｖ変換回路の一種と考えることもできる。例えばＱ／Ｖ変換回路６２は、微少電荷信号である第１の検出信号ＩＱ１を第１の電圧信号に変換し、Ｑ／Ｖ変換回路６４は、微少電荷信号である第２の検出信号ＩＱ２を第２の電圧信号に変換する。変換後の第１、第２の電圧信号も互いに逆相の差動信号になる。これらのＱ／Ｖ変換回路６２、６４は例えば演算増幅器と帰還キャパシターを含む。またＱ／Ｖ変換回路６２、６４は帰還抵抗素子を含んでもよい。

診断回路１５０は、診断モード（診断期間）において検出回路６０（回路装置）を診断（自己診断）するための回路である。例えば診断回路１５０は、検出回路６０を診断するための疑似的な所望信号（疑似角速度信号等）を生成し、検出回路６０に供給するための動作を行う。

具体的には図１では、診断回路１５０は第１、第２のキャパシターＣ１、Ｃ２を有する。第１のキャパシターＣ１は、第１の検出信号ＩＱ１が入力されるＱ／Ｖ変換回路６２の第１の入力ノードＮＡ１と、第１のノードＮ１との間に設けられる。第２のキャパシターＣ２は、第２の検出信号ＩＱ２が入力されるＱ／Ｖ変換回路６４の第２の入力ノードＮＡ２と、第１のノードＮ１との間に設けられる。第１、第２の入力ノードＮＡ１、ＮＡ２は、第１、第２のキャパシターＣ１、Ｃ２の一端側のノードであり、第１のノードＮ１は、第１、第２のキャパシターＣ１、Ｃ２の他端側のノードである。

そして第２のキャパシターＣ２の容量値は第１のキャパシターＣ１の容量値とは異なっている。例えば第１のキャパシターＣ１の容量値をＣとした場合に、第２のキャパシターＣ２の容量値はＣ＋ΔＣとなっている。ここでΔＣは正の値の容量値であってもよいし、負の値の容量値であってもよい。容量値Ｃに対するΔＣ（ΔＣの絶対値）の割合は、例えば５％〜３０％程度に設定できる。

そして図１では、診断モード時（診断期間）に、第１のノードＮ１に診断用信号ＳＦＤが入力される。例えば電源投入後、通常動作期間の前において、第１のノードＮ１に診断用信号ＳＦＤが供給されて、検出回路６０（回路装置）の診断処理（自己診断）が実行される。この診断用信号ＳＦＤは、例えば、回路装置の外部から供給される信号ではなく、回路装置の内部で生成される信号である。例えば後述するように診断用信号ＳＦＤは、物理量トランスデューサー１８の駆動回路３０からの信号に基づき生成される信号である。具体的には駆動回路３０が出力する同期信号ＳＹＣ（参照信号）と位相が同じ（略同一を含む）の信号である。

このように、診断モードにおいて第１のノードＮ１に診断用信号ＳＦＤが入力されることで、Ｑ／Ｖ変換回路６２は、第１のキャパシターＣ１とＱ／Ｖ変換回路６２の帰還キャパシターとの第１の容量比に応じた第１の電圧振幅の第１の電圧信号を、出力することになる。またＱ／Ｖ変換回路６４は、第２のキャパシターＣ２とＱ／Ｖ変換回路６４の帰還キャパシターとの第２の容量比に応じた第２の電圧振幅の第２の電圧信号を、出力することになる。第１、第２のキャパシターＣ１、Ｃ２の容量値は異なっているため、第１、第２の容量比も異なった容量比となる。このため、Ｑ／Ｖ変換回路６２が出力する第１の電圧信号の第１の電圧振幅と、Ｑ／Ｖ変換回路６４が出力する第２の電圧信号の第２の電圧振幅も異なった電圧になる。従って、後段の差動増幅回路等で、第１、第２の電圧振幅の電圧差が差動増幅されることで、診断モードにおいて、擬似的な所望信号である診断用の所望信号を検出回路６０に供給することが可能になる。そして、この診断用の所望信号に対する検出回路６０の検出結果に基づいて、検出回路６０が正常に動作しているか否かの診断（自己診断、故障診断）が可能になる。

図２に本実施形態の回路装置の詳細な構成例を示す。なお、本実施形態の回路装置は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

回路装置は、第１の検出信号ＩＱ１が入力される第１の端子ＰＤ１と、第２の検出信号ＩＱ２が入力される第２の端子ＰＤ２を有する。第１、第２の端子ＰＤ１、ＰＤ２は、例えば回路装置（ＩＣ）のパッドであり、例えば回路装置のＩ／Ｏ領域に設けられる。

制御部１４０は各種の制御処理を行う。例えば制御部１４０は検出回路６０の制御処理や診断回路１５０の制御処理を行う。この制御部１４０は、例えばゲートアレイ等の自動配置配線手法で生成されたロジック回路や、或いはファームウェアー等に基づいて動作するプロセッサー等により実現できる。

レジスター部１４２は各種の情報が設定されるレジスターを有する。レジスター部１４２は例えばＳＲＡＭ等のメモリーやフリップフロップ回路等により実現できる。

診断回路１５０は、第１、第２のスイッチ素子ＳＷ１、ＳＷ２を含む。また第３、第４のスイッチ素子ＳＷ３、ＳＷ４を含むことができる。これらの第１〜第４のスイッチ素子ＳＷ１〜ＳＷ４は、例えばＭＯＳトランジスター（例えばＮＭＯＳ型トランジスター或いはトランスファーゲート）により構成できる。

第１のスイッチ素子ＳＷ１は、第１のキャパシターＣ１の一端と第１の入力ノードＮＡ１との間に設けられる。第２のスイッチ素子ＳＷ２は、第２のキャパシターＣ２の一端と第２の入力ノードＮＡ２との間に設けられる。第１、第２のキャパシターＣ１、Ｃ２の他端側の第１のノードＮ１には診断用信号ＳＦＤが供給される。なお、第１、第２のキャパシターＣ１、Ｃ２と第１、第２の入力ノードＮＡ１、ＮＡ２との間に、第１、第２のスイッチ素子ＳＷ１、ＳＷ２以外の回路素子（抵抗素子等）を設ける変形実施も可能である。

第３のスイッチ素子ＳＷ３は、回路装置の第１の端子ＰＤ１と第１の入力ノードＮＡ１との間に設けられる。第４のスイッチ素子ＳＷ４は、回路装置の第２の端子ＰＤ２と第２の入力ノードＮＡ２との間に設けられる。なお第１、第２の端子ＰＤ１、ＰＤ２と第３、第４のスイッチ素子ＳＷ３、ＳＷ４の間に他の回路素子（抵抗素子等）を設ける変形実施も可能である。

図２の回路装置では、診断モード時（診断期間）には、第１、第２のスイッチ素子ＳＷ１、ＳＷ２がオンになり、第３、第４のスイッチ素子ＳＷ３、ＳＷ４がオフになる。これにより、第１、第２の端子ＰＤ１、ＰＤ２側との電気的な接続を、オフになった第３、第４のスイッチ素子ＳＷ３、ＳＷ４により遮断しながら、オンになった第１、第２のスイッチ素子ＳＷ１、ＳＷ２を介して、診断用信号ＳＦＤを用いた診断用の所望信号（疑似所望信号）を検出回路６０に供給できる。

また通常動作期間においては、第１、第２のスイッチ素子ＳＷ１、ＳＷ２がオフになり、第３、第４のスイッチ素子ＳＷ３、ＳＷ４がオンになる。ここで通常動作期間は、検出回路６０が検出動作を行う期間である。即ち、検出回路６０が、第１、第２の検出信号ＩＱ１、ＩＱ２を用いて所望信号（角速度信号、加速度信号、速度信号等）の検出処理を行う期間である。このようにすることで、通常動作期間においては、第１、第２のキャパシターＣ１、Ｃ２側との電気的な接続を、オフになった第１、第２のスイッチ素子ＳＷ１、ＳＷ２により遮断しながら、オンになった第３、第４のスイッチ素子ＳＷ３、ＳＷ４を介して入力される第１、第２の検出信号ＩＱ１、ＩＱ２を用いた検出処理を実現できる。

更に具体的には、第１、第２のスイッチ素子ＳＷ１、ＳＷ２は、電源投入後、通常動作期間の前においてオンになる。即ち、電源投入後、通常動作期間の前において、例えば制御部１４０により、回路装置の動作モードが診断モード（初期診断モード、自己診断モード）に設定される。そして第１、第２のスイッチ素子ＳＷ１、ＳＷ２がオンになると共に、第３、第４のスイッチ素子ＳＷ３、ＳＷ４がオフになり、診断用信号ＳＦＤを用いた検出回路６０の診断処理が実行される。なお、通常動作期間の開始後、一旦、通常動作を停止し、その停止期間において動作モードを診断モードに設定して、第１、第２のスイッチ素子ＳＷ１、ＳＷ２をオンにして、診断処理を実行してもよい。

制御部１４０はスイッチ素子をオン又はオフにするオン・オフ制御を行う。例えば制御部１４０は、第１、第２のスイッチ素子ＳＷ１、ＳＷ２や第３、第４のスイッチ素子ＳＷ３、ＳＷ４のオン・オフ制御を行う。例えば制御部１４０は、診断モードでは、第１、第２のスイッチ素子ＳＷ１、ＳＷ２をオンにして、第３、第４のスイッチ素子ＳＷ３、ＳＷ４をオフにする制御を行う。具体的には電源投入後、通常動作期間の前において、第１、第２のスイッチ素子ＳＷ１、ＳＷ２をオンにして、第３、第４のスイッチ素子ＳＷ３、ＳＷ４をオフにする制御を行う。また制御部１４０は、検出回路６０が所望信号の検出動作を行う通常動作期間においては、第１、第２のスイッチ素子ＳＷ１、ＳＷ２をオフにして、第３、第４のスイッチ素子ＳＷ３、ＳＷ４をオンにする制御を行う。

検出回路６０は、第１、第２のＱ／Ｖ変換回路６２、６４と差動増幅回路７０を含む。なお、検出回路６０は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

Ｑ／Ｖ変換回路６２は、演算増幅器ＯＰＢ１、帰還キャパシターＣＢ１、帰還抵抗素子ＲＢ１を含む。演算増幅器ＯＰＢ１の非反転入力端子はアナログコモン電圧ＶＣＭ（アナロググランド）に設定される。帰還キャパシターＣＢ１は演算増幅器ＯＰＢ１の出力端子と反転入力端子との間に設けられる。帰還抵抗素子ＲＢ１も演算増幅器ＯＰＢ１の出力端子と反転入力端子との間に設けられる。帰還抵抗素子ＲＢ１は、演算増幅器ＯＰＢ１の出力信号のＤＣバイアス点を設定するためのものであり、帰還抵抗素子ＲＢ１を省略する構成としてもよい。

Ｑ／Ｖ変換回路６４は、演算増幅器ＯＰＢ２、帰還キャパシターＣＢ２、帰還抵抗素子ＲＢ２を含む。演算増幅器ＯＰＢ２の非反転入力端子はアナログコモン電圧ＶＣＭに設定される。帰還キャパシターＣＢ２は演算増幅器ＯＰＢ２の出力端子と反転入力端子との間に設けられる。帰還抵抗素子ＲＢ２も演算増幅器ＯＰＢ２の出力端子と反転入力端子との間に設けられる。帰還抵抗素子ＲＢ２は、演算増幅器ＯＰＢ２の出力信号のＤＣバイアス点を設定するためのものであり、帰還抵抗素子ＲＢ２を省略する構成としてもよい。

Ｑ／Ｖ変換回路６２、６４は、物理量トランスデューサー１８からの検出信号ＩＱ１、ＩＱ２である電荷信号の電荷を、帰還キャパシターＣＢ１、ＣＢ２に蓄積することで、電荷信号を電圧信号に変換する。Ｑ／Ｖ変換回路６２、６４は、ローパスフィルター特性を有し、例えば、そのカットオフ周波数が、物理量トランスデューサー１８の駆動周波数（共振周波数）よりも十分に低くなるように、帰還キャパシターＣＢ１、ＣＢ２の容量値等が設定される。

差動増幅回路７０はＱ／Ｖ変換回路６２、６４の後段側に設けられる。そして差動増幅回路７０は、Ｑ／Ｖ変換回路６２、６４から出力される信号ＱＢ１、ＱＢ２の差動増幅を行い、信号ＱＣ１、ＱＣ２を出力する。例えば差動増幅回路７０は、信号ＱＢ１、ＱＢ２の差動成分（差分）を増幅する差動増幅を行い、差動信号である信号ＱＣ１、ＱＣ２を出力する。このような差動増幅を行うことで、所望信号と位相が同相となる不要信号を除去できる。

図３は本実施形態の回路装置の動作を説明するための信号波形図である。図３では、電圧振幅がＶＢである診断用信号ＳＦＤが、図２の第１のノードＮ１に入力される。すると、Ｑ／Ｖ変換回路６２は、電圧振幅がＶＢ１である信号ＱＢ１を出力し、Ｑ／Ｖ変換回路６４は、電圧振幅がＶＢ２である信号ＱＢ２を出力する。なお図３では、診断用信号ＳＦＤは矩形波となっているが、正弦波等の周期信号であってもよい。

例えば、帰還キャパシターＣＢ１とＣＢ２の容量値は等しく、キャパシターＣ２の容量値はキャパシターＣ１の容量値よりも大きい。キャパシターＣＢ１、ＣＢ２の容量値は例えば０．５ｐＦ〜１．５ｐＦ程度であり、キャパシターＣ１の容量値Ｃは例えば２５０ｆＦ〜７５０ｆＦ程度である。キャパシターＣ１とＣ２の容量値の差ΔＣは例えば５０ｆＦ〜１５０ｆＦ程度である。なお、Ｃ１、Ｃ２、ＣＢ１、ＣＢ２は例えばポリシリコンによるキャパシター（ポリ２層キャパシター）やＭＩＭ（Metal-Insulator-Metal）によるキャパシターなどにより実現できる。

このように、キャパシターＣ１に比べて、キャパシターＣ２の方が容量値が大きい場合には、図３に示すように、Ｑ／Ｖ変換回路６２、６４は、ＶＢ１＜ＶＢ２の関係が成り立つ信号ＱＢ１、ＱＢ２を出力する。具体的には、Ｑ／Ｖ変換回路６２、６４は反転アンプである。従って図３に示すように、診断用信号ＳＦＤが正極性である場合には、Ｑ／Ｖ変換回路６２、６４は、アナログコモン電圧ＶＣＭを基準（中心）として負極性となり、且つ、電圧振幅についてＶＢ１＜ＶＢ２の関係が成り立つ信号ＱＢ１、ＱＢ２を出力する。

即ち、Ｑ／Ｖ変換回路６２、６４の演算増幅器ＯＰＢ１、ＯＰＢ２による仮想接地（バーチャルショート）により、入力ノードＮＡ１、ＮＡ２の電位は共にアナログコモン電圧ＶＣＭに設定される。そして、キャパシターＣ１に比べて、キャパシターＣ２の方が容量値が大きいため、電圧振幅がＶＢである診断用信号ＳＦＤがキャパシターＣ１、Ｃ２の他端に印加された場合に、キャパシターＣ１の蓄積電荷量よりもキャパシターＣ２の蓄積電荷量の方が大きくなる。そして、Ｑ／Ｖ変換回路６２、６４の帰還キャパシターＣＢ１、ＣＢ２の容量値は等しいため、信号ＱＢ１、ＱＢ２の電圧振幅については、ＶＢ１＜ＶＢ２の関係が成り立つ。即ち、信号ＱＢ１の電圧振幅ＶＢ１は、キャパシターＣ１と帰還キャパシターＣＢ１の容量比（Ｃ１／ＣＢ１）に応じた振幅に設定され、信号ＱＢ２の電圧振幅ＶＢ２は、キャパシターＣ２と帰還キャパシターＣＢ２の容量比（Ｃ２／ＣＢ２）に応じた振幅に設定される。そして、Ｃ１に比べてＣ２の方が容量値が大きいため、ＶＢ１＜ＶＢ２の関係が成り立つ。

差動増幅回路７０は、信号ＱＢ１、ＱＢ２の差動成分を増幅する。従って、図３に示すように、信号ＱＢ１、ＱＢ２の差分がゲイン倍され且つ反転された信号が、差動の信号ＱＣ１、ＱＣ２として出力される。例えば差動増幅回路７０の差動増幅のゲインをＧＣとした場合に、信号ＱＣ１と信号ＱＣ２との間の差分電圧はＶＤＦ＝ＧＣ×（ＶＢ２−ＶＢ１）と表すことができる。

このように、キャパシターＣ１の他端側のノードＮ１に診断用信号ＳＦＤを入力することで、信号ＱＣ１、ＱＣ２に示すような診断用の所望信号（疑似所望信号）を検出回路６０に供給できる。そして検出回路６０がこの診断用の所望信号の検出動作を行い、その検出結果をモニターすることで、検出回路６０が正常に動作している否かの診断（自己診断、故障診断）が可能になる。具体的には、図３の信号ＱＣ１、ＱＣ２の差分電圧ＶＤＦを検出することで、検出回路６０の診断が可能になる。

例えば、キャパシターＣ１、Ｃ２、ＣＢ１、ＣＢ２の容量値や診断用信号ＳＦＤの電圧振幅は既知であるため、信号ＱＣ１、ＱＣ２の差分電圧ＶＤＦも既知となる。従って、差分電圧ＶＤＦに対応する検出回路６０の検出結果が、期待値の範囲内であれば、検出回路６０が正常に動作していると診断できる。具体的には、例えば後述する同期検波回路８１により、不要信号を除去しながら、診断用の所望信号（ＱＣ１、ＱＣ２）を検出する同期検波が行われる。即ち、同期検波を行うことで、同期信号と位相が異なる不要信号（例えば９０度位相がずれた不要信号）が除去される一方で、同期信号と位相が同じ診断用の所望信号が抽出されるようになる。つまり、周波数スペクトルにおいてＤＣ等の周波数帯域に診断用の所望信号の成分が現れるようになる。従って、この診断用の所望信号のＤＣ成分の値（ＤＣ電圧値やＤＣ電圧のＡ／Ｄ変換値）が期待値の範囲内であれば、検出回路６０が正常に動作していると診断できる。

図４は本実施形態の回路装置の全体的なシステム構成例である。図４の回路装置では、検出回路６０、制御部１４０、レジスター部１４２、診断回路１５０の構成に加えて、駆動回路３０が更に設けられている。

駆動回路３０は、物理量トランスデューサー１８を駆動する。例えば物理量トランスデューサー１８からのフィードバック信号ＤＩを受け、フィードバック信号ＤＩに対応する駆動信号ＤＱを出力することで、物理量トランスデューサー１８を駆動する。例えば物理量トランスデューサー１８からの第１、第２の検出信号ＩＱ１、ＩＱ２は端子ＰＤ１、ＰＤ２（パッド）を介して回路装置の検出回路６０に入力される。また物理量トランスデューサー１８からのフィードバック信号ＤＩは端子ＰＤ３（パッド）を介して回路装置の駆動回路３０に入力され、駆動回路３０は端子ＰＤ４（パッド）を介して駆動信号ＤＱを物理量トランスデューサー１８に出力する。

検出回路６０は、Ｑ／Ｖ変換回路６２、６４や差動増幅回路７０等を有する増幅回路６１と、同期検波回路８１と、Ａ／Ｄ変換回路１００と、ＤＳＰ部１１０（デジタル信号処理部）を含む。これらの各回路の詳細については後述する。なお検出回路６０は図４の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。例えばＡ／Ｄ変換回路１００やＤＳＰ部１１０を設けずに、アナログの検出結果を出力するタイプの検出回路６０であってもよい。

図４では、同期検波回路８１は、駆動回路３０からの同期信号ＳＹＣに基づいて同期検波を行う。即ち増幅回路６１の出力信号に対して同期信号ＳＹＣに基づく同期検波を行い、不要信号を除去しながら、所望信号を抽出する同期検波を行う。そして、診断回路１５０のキャパシターＣ１、Ｃ２の他端側のノードＮ１には、駆動回路３０からの信号ＤＳＦＤに基づく信号ＳＦＤが入力される。例えば図２の信号ＳＦＤは、駆動回路３０からの信号ＤＳＦＤそのもの、或いは信号ＤＳＦＤの電圧レベルを変換した信号である。

具体的には、駆動回路３０は、同期信号ＳＹＣと位相が同じ（略同一を含む）である信号ＤＳＦＤを診断回路１５０に供給する。例えば図３において診断用信号ＳＦＤと同期信号ＳＹＣは同じ位相で同じ周波数の信号である。診断用信号ＳＦＤと同じ位相の同期信号ＳＹＣを用いて、信号ＱＣ１、ＱＣ２（或いはＱＣ１、ＱＣ２をゲイン増幅した信号）を同期検波すれば、その差分電圧ＶＤＦに対応する検出結果（ＤＣ電圧）を得ることができる。そして、この検出結果と期待値とを比較することで、検出回路６０の診断が可能になる。

図５に診断回路１５０の詳細な構成例を示す。図５では図２の構成に加えて、スイッチ素子ＳＷ５、ＳＷ６、抵抗素子ＲＡ１、ＲＡ２が更に設けられている。スイッチ素子ＳＷ６の一端には、図４に示すように駆動回路３０からの信号ＤＳＦＤが入力される。信号ＤＳＦＤは同期信号ＳＹＣと同じ位相の信号であり、例えば矩形波の信号である。

スイッチ素子ＳＷ６の他端とＶＳＳ（ＧＮＤ）との間には、直列接続された抵抗素子ＲＡ１、ＲＡ２が設けられる。抵抗素子ＲＡ１、ＲＡ２は、駆動回路３０からの信号である信号ＤＳＦＤの電圧レベルを変換するためのものである。即ち、信号ＤＳＦＤの電圧レベルは、抵抗素子ＲＡ１、ＲＡ２の抵抗値で決まる電圧分割比（ＲＡ１／（ＲＡ１＋ＲＡ２））で電圧分割され、電圧分割後の信号が抵抗素子ＲＡ１、ＲＡ２の接続ノードＮ２に生成される。接続ノードＮ２はスイッチ素子ＳＷ５を介してノードＮ１と接続される。例えば信号ＤＳＦＤの電圧レベルは、抵抗素子ＲＡ１、ＲＡ２により例えば１／２〜１／８程度（望ましくは１／４程度）に電圧分割されて、信号ＳＦＤが生成される。信号ＤＳＦＤは例えば電圧振幅が例えば２．０〜２．８Ｖ程度の電圧信号である。同期信号ＳＹＣは例えば２．９〜３．７Ｖ程度の電圧信号である。

診断モードでは、スイッチ素子ＳＷ３、ＳＷ４がオフになると共に、スイッチ素子ＳＷ１、ＳＷ２、ＳＷ５、ＳＷ６がオンになる。これにより駆動回路３０からの信号ＤＳＦＤの電圧レベルを変換した信号（例えば１／２〜１／８程度に電圧分割した信号）が、診断用信号ＳＦＤとしてキャパシターＣ１、Ｃ２の他端のノードＮ１に入力されるようになる。

図４に示すように検出回路６０には増幅回路６１が設けられており、増幅回路６１の各回路（Ｑ／Ｖ変換回路、差動増幅回路等）は演算増幅器により構成される。このため駆動回路３０からの信号ＤＳＦＤを、そのままキャパシターＣ１、Ｃ２の他端のノードＮ１に入力すると、これらの演算増幅器の動作が飽和してしまうおそれがある。即ち演算増幅器の出力電圧が電源電圧付近まで達する飽和領域での動作になってしまう。

この点、図５では、診断回路の抵抗素子ＲＡ１、ＲＡ２（広義には電圧分割回路）により、信号ＤＳＦＤの電圧レベルを変換することで、キャパシターのＣ１、Ｃ２の他端のノードＮ１に入力される診断用信号ＳＦＤの電圧振幅を小さくできる。従って、上記のように演算増幅器が飽和領域で動作してしまう事態を解消できるようになる。なお図５では、抵抗素子ＲＡ１、ＲＡ２を用いた電圧分割手法で信号ＤＳＦＤの電圧レベルを変換しているが、本実施形態の電圧レベル変換手法はこれに限定されず、種々の変形実施が可能である。

図６は本実施形態の回路装置の動作を説明する動作シーケンス図である。図６に示すように、回路装置に電源が投入されて、電源がオンになった後、回路装置が診断モードに設定されて、初期診断が行われる。即ち、検出回路６０が正常に動作しているか否かを検証する診断が行われる。この初期診断（診断モード）時には、診断回路１５０のスイッチ素子ＳＷ１、ＳＷ２、ＳＷ５、ＳＷ６はオンになる一方で、スイッチ素子ＳＷ３、ＳＷ４はオフになる。これにより物理量トランスデューサー１８からの検出信号ＩＱ１、ＩＱ２の入力は電気的に遮断され、駆動回路３０からの信号ＤＳＦＤを電圧レベル変換した信号が、診断用信号ＳＦＤとして、キャパシターＣ１、Ｃ２の他端のノードＮ１に入力されるようになる。これにより、図３で説明したように、診断用の擬似的な所望信号を検出回路６０に供給して、検出回路６０の各回路が正常に動作しているか否かを診断できるようになる。

一方、このような初期診断が終了して、所望信号を検出する通常動作期間になると、スイッチ素子ＳＷ３、ＳＷ４はオンになる一方で、スイッチ素子ＳＷ１、ＳＷ２、ＳＷ５、ＳＷ６がオフになる。これにより物理量トランスデューサー１８からの検出信号ＩＱ１、ＩＱ２が検出回路６０に入力されて、所望信号の検出処理が行われる。この際、スイッチ素子ＳＷ１、ＳＷ２等がオフになることで、例えば駆動回路３０からの信号ＤＳＦＤに基づくノイズ等が、検出回路６０の入力ノードＮＡ１、ＮＡ２に伝達してしまうなどの事態を抑制できる。

このように図６では、電源投入後、通常動作期間の前において、診断モードに設定される。この診断モードの設定は、例えば回路装置の外部のコントローラー等が診断モード（初期診断）を開始するためのコマンドを発行し、このコマンドが回路装置のインターフェースを介して受け付けられることで実現される。或いは、電源投入後に、自動的に回路装置の動作モードを診断モードに設定するようにしてもよい。

図６に示すように、初期診断の期間においては、スイッチ素子ＳＷ１、ＳＷ２、ＳＷ５、ＳＷ６がオンになることで、キャパシターＣ１、Ｃ２の他端のノードＮ１に信号ＳＦＤが入力されて、検出回路６０の自己診断を実現できる。一方、通常動作期間になると、スイッチ素子ＳＷ１、ＳＷ２、ＳＷ５、ＳＷ６がオフになると共に、スイッチ素子ＳＷ３、ＳＷ４がオンになる。これにより、物理量トランスデューサー１８からの検出信号ＩＱ１、ＩＱ２が入力されて、検出回路６０による所望信号の検出動作が可能になる。また、通常動作期間においても、後述するように、検出回路６０が正常に動作しているか否かを常時確認するための常時診断が行われている。

なお図６では、電源投入後、通常動作期間の前において、診断モードに設定する場合について説明したが、本実施形態はこれに限定されない。例えば通常動作の開始後に、一旦、通常動作を停止し、例えば回路装置の外部のコントローラーからのコマンドの発行等に基づいて、回路装置の診断処理を行ってもよい。そして、診断処理の終了後に、通常動作を再開すればよい。

図７（Ａ）、図７（Ｂ）は、診断モードにおける検出結果の出力手法について説明する図である。本実施形態では、回路装置は、診断モードにおける検出回路６０での検出結果を出力して、外部のコントローラー等に伝える。

例えば図７（Ａ）では、図３で説明した診断用所望信号の検出結果がＡ／Ｄ変換され、診断モードでの検出結果として出力される。

具体的には、回路装置は、検出結果を出力するためのレジスター部１４２を含む。外部のコントローラー等は、回路装置のインターフェースを介して、このレジスター部１４２にアクセスできる。そして検出回路６０は、検出回路６０での検出結果信号をＡ／Ｄ変換するＡ／Ｄ変換回路１００を含む。検出結果信号は例えば図４の同期検波回路８１の同期検波により得られた所望信号の検波信号である。

そしてレジスター部１４２には、診断モードでの検出結果信号をＡ／Ｄ変換することで得られた診断結果データが、検出結果として設定される。例えば診断用の所望信号（疑似所望信号）を同期検波することで得られた検波信号が、Ａ／Ｄ変換回路１００によりＡ／Ｄ変換される。そして、Ａ／Ｄ変換値に対して、ＤＳＰ部１１０によりデジタル信号処理（フィルター処理、補正処理等）が施される。これにより得られた診断結果データが、レジスター部１４２に設定される。そして外部のコントローラー等が、レジスター部１４２にアクセスして、この診断結果データを読み出すことで、診断モードにおける検出回路６０での検出結果が外部に出力されるようになる。なお、レジスター部１４２に設定される診断結果データは、診断モードでの検波信号のＡ／Ｄ変換値そのものであってもよい。或いは、検波信号のＡ／Ｄ変換値が、期待値の範囲内にあるか否かの判定を制御部１４０が行い、その判定結果を診断結果データとしてレジスター部１４２に設定してもよい。

診断モードにおける検出結果の出力手法としては種々の手法を想定できる。例えば図７（Ｂ）はアナログ回路を用いた検出結果の出力手法の例である。

図７（Ｂ）では、診断用の所望信号の検波信号ＳＤＩＧが、コンパレーターＣＰ１の反転入力端子とコンパレーターＣＰ２の非反転入力端子に入力される。コンパレーターＣＰ１の非反転入力端子には、高電位側の閾値電圧ＶＴＨが入力され、コンパレーターＣＰ２の反転入力端子には、低電位側の閾値電圧ＶＴＬが入力される。ここでＶＴＨ＞ＶＴＬの関係が成り立っている。そして、コンパレーターＣＰ１の出力信号とコンパレーターＣＰ２の出力信号がＮＡＮＤ回路ＮＡに入力され、検出結果信号ＤＤＥＴが出力される。

この図７（Ｂ）の回路を用いることで、診断用の所望信号の検波信号ＳＤＩＧの電圧レベルが、閾値電圧ＶＴＨとＶＴＬの間の電圧範囲内（期待値の電圧範囲内）にあるか否かを判定できる。

例えば検波信号ＳＤＩＧの電圧レベルが、ＶＴＨとＶＴＬの間の電圧範囲内にある場合には、検出結果信号ＤＤＥＴがローレベルになり、検出回路６０が正常に動作していると判定される。

一方、検波信号ＳＤＩＧの電圧レベルが、ＶＴＨとＶＴＬの間の電圧範囲外にある場合には、検出結果信号ＤＤＥＴがハイレベルになり、検出回路６０が正常に動作していないと判定される。即ち、故障が発生していると判定される。

この検出結果信号ＤＤＥＴは、診断モードにおける検出結果として、回路装置の端子から出力され、外部のコントローラー等は、この検出結果信号ＤＤＥＴをモニターすることで、回路装置の検出回路６０が正常に動作しているか否かを判断できる。なお、図７（Ｂ）のような判定処理を行わずに、検出結果としてアナログのＤＣ電圧（ＳＤＩＧの電圧）をそのまま出力するようにしてもよい。

以上のように本実施形態の回路装置によれば、異なる容量値のキャパシターＣ１、Ｃ２を有する診断回路１５０を設け、診断モードにおいて、このキャパシターＣ１、Ｃ２の他端側のノードＮ１に診断用信号ＳＦＤを入力することで、検出回路６０に対して擬似的な診断用の所望信号を供給している。そして、診断モードでの検出回路６０での検出結果をモニターすることで、検出回路６０が正常か否かを判断する。このようにすることで、電源投入後の回路装置の実動作時において、検出回路６０を診断することが可能になり、信頼性の向上等を図れるようになる。

例えば前述した従来技術の手法では、製造時や製造前での検出回路６０の性能を評価することは可能であるが、回路装置の実動作時での検出回路６０の診断（自己診断）を行うことはできない。即ち、従来技術の手法では、電子機器や移動体などの製品に回路装置が組み込まれた状態での検出回路６０の診断処理を実現することはできない。このため、回路装置が製品に組み込まれて、実動作を続けるうちに故障が発生した場合や、性能が劣化した場合に、これに対応することができない。

これに対して本実施形態の手法によれば、電源投入後の回路装置の実動作時での検出回路６０の診断を実現でき、回路装置が製品に組み込まれた状態での診断処理を実現できる。従って、回路装置が製品に組み込まれて、実動作を続けるうちに故障が発生した場合や、性能が劣化した場合に、これを診断モードにおいて検出し、外部のコントローラー等に知らせることが可能になる。従って、従来技術の手法に比べて、信頼性等を大幅に向上できる。

また本実施形態では図６に示すように、回路装置に電源が投入されるごとに、初期診断期間において、診断回路１５０を用いた自己診断が実施される。従って、例えば製造時に１回だけ診断する手法に比べて、経時変化による故障や性能劣化に対する信頼性を向上できる。

また本実施形態では、Ｑ／Ｖ変換回路６２、６４が帰還キャパシターＣＢ１、ＣＢ２を有することに着目して、容量値が異なるキャパシターＣ１、Ｃ２を診断回路１５０に設け、これらのキャパシターの容量比を利用して、診断用の所望信号を生成している。このようにすれば、帰還キャパシターＣＢ１、ＣＢ２の存在を有効活用して、診断用の所望信号を生成でき、簡素な構成の診断回路１５０で検出回路６０の診断を実現できるようになる。

また本実施形態では、図２に示すように検出信号ＩＱ１、ＩＱ２の信号経路にスイッチ素子ＳＷ３、ＳＷ４を設けている。例えば前述の従来技術で指摘されるように、検出信号ＩＱ１、ＩＱ２の信号経路に他の回路素子を介在させることは、実動作時での回路装置の検出性能の劣化を招くおそれがあり、望ましくない。

この点、本実施形態では、例えば車載用の回路装置等において強く要求される信頼性を重視し、端子ＰＤ１、ＰＤ２と入力ノードＮＡ１、ＮＡ２との間にスイッチ素子ＳＷ３、ＳＷ４を設けている。こうすることで、診断モードにおいてはスイッチ素子ＳＷ３、ＳＷ４をオフにして、物理量トランスデューサー１８側との電気的接続を遮断しながら、オンになったスイッチ素子ＳＷ１、ＳＷ２を介して、診断用の所望信号を検出回路６０に供給できる。そして、通常動作モードにおいては、スイッチ素子ＳＷ３、ＳＷ４をオンにして、物理量トランスデューサー１８からの検出信号ＩＱ１、ＩＱ２を検出回路６０に入力することで、通常動作における所望信号の検出が可能になる。

また本実施形態では、キャパシターＣ１、Ｃ２の他端に入力する診断用の信号ＳＦＤを、駆動回路３０からの信号に基づき生成しているため、外部から診断用の信号を入力することなく、自立的に検出回路６０を自己診断することが可能になる。また診断モードでは、診断用の信号ＳＦＤをキャパシターＣ１、Ｃ２の他端に入力するだけで、診断用の所望信号が生成されるため、診断モードでの処理も簡素化できる。特に、駆動回路３０からの信号として、同期信号ＳＹＣと同じ位相の信号ＤＳＦＤを用いれば、同期検波により除去されずに検波できる診断用の所望信号を生成できるようになり、同期検波回路８１を有する検出回路６０に最適な診断処理を実現できる。

２．電子機器、ジャイロセンサー、回路装置の詳細な構成
図８に、本実施形態の回路装置２０、この回路装置２０を含むジャイロセンサー５１０（広義には物理量検出装置）、このジャイロセンサー５１０を含む電子機器５００の詳細な構成例を示す。

なお回路装置２０、電子機器５００、ジャイロセンサー５１０は図８の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器５００としては、デジタルカメラ、ビデオカメラ、スマートフォン、携帯電話機、カーナビゲーションシステム、ロボット、生体情報検出装置、ゲーム機、時計、健康器具、或いは携帯型情報端末等の種々の機器を想定できる。また以下では、物理量トランスデューサーが圧電型の振動片（振動ジャイロ）であり、センサーがジャイロセンサーである場合を例にとり説明するが、本発明はこれに限定されない。例えばシリコン基板などから形成された静電容量検出方式の振動ジャイロや、角速度情報と等価な物理量や角速度情報以外の物理量を検出する物理量トランスデューサー等にも本発明は適用可能である。

電子機器５００は、ジャイロセンサー５１０と処理部５２０を含む。またメモリー５３０、操作部５４０、表示部５５０を含むことができる。ＣＰＵ、ＭＰＵ等で実現される処理部５２０（コントローラー）は、ジャイロセンサー５１０等の制御や電子機器５００の全体制御を行う。また処理部５２０は、ジャイロセンサー５１０により検出された角速度情報（広義には物理量）に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、ＧＰＳ自律航法などのための処理を行う。メモリー５３０（ＲＯＭ、ＲＡＭ等）は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部５４０はユーザーが電子機器５００を操作するためのものであり、表示部５５０は種々の情報をユーザーに表示する。

ジャイロセンサー５１０（物理量検出装置）は、振動片１０と回路装置２０を含む。振動片１０（広義には物理量トランスデューサー）は、水晶などの圧電材料の薄板から形成される圧電型振動片である。具体的には、振動片１０は、Ｚカットの水晶基板により形成されたダブルＴ字型の振動片である。

回路装置２０は、駆動回路３０、検出回路６０、制御部１４０、レジスター部１４２、診断回路１５０を含む。なお、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

駆動回路３０は、駆動信号ＤＱを出力して振動片１０を駆動する。例えば振動片１０からフィードバック信号ＤＩを受け、これに対応する駆動信号ＤＱを出力することで、振動片１０を励振させる。検出回路６０は、駆動信号ＤＱにより駆動される振動片１０から検出信号ＩＱ１、ＩＱ２（検出電流、電荷）を受け、検出信号ＩＱ１、ＩＱ２から、振動片１０に印加された物理量に応じた所望信号（コリオリ力信号）を検出（抽出）する。

振動片１０は、基部１と、連結腕２、３と、駆動腕４、５、６、７と、検出腕８、９を有する。矩形状の基部１に対して＋Ｙ軸方向、−Ｙ軸方向に検出腕８、９が延出している。また基部１に対して−Ｘ軸方向、＋Ｘ軸方向に連結腕２、３が延出している。そして連結腕２に対して＋Ｙ軸方向、−Ｙ軸方向に駆動腕４、５が延出しており、連結腕３に対して＋Ｙ軸方向、−Ｙ軸方向に駆動腕６、７が延出している。なおＸ軸、Ｙ軸、Ｚ軸は水晶の軸を示すものであり、各々、電気軸、機械軸、光学軸とも呼ばれる。

駆動回路３０からの駆動信号ＤＱは、駆動腕４、５の上面に設けられた駆動電極と、駆動腕６、７の側面に設けられた駆動電極に入力される。また駆動腕４、５の側面に設けられた駆動電極と、駆動腕６、７の上面に設けられた駆動電極からの信号が、フィードバック信号ＤＩとして駆動回路３０に入力される。また検出腕８、９の上面に設けられた検出電極からの信号が、検出信号ＩＱ１、ＩＱ２として検出回路６０に入力される。なお検出腕８、９の側面に設けられたコモン電極は例えば接地される。

駆動回路３０により交流の駆動信号ＤＱが印加されると、駆動腕４、５、６、７は、逆圧電効果により矢印Ａに示すような屈曲振動（励振振動）を行う。即ち、駆動腕４、６の先端が互いに接近と離間を繰り返し、駆動腕５、７の先端も互いに接近と離間を繰り返す屈曲振動を行う。このとき駆動腕４、５と駆動腕６、７とが、基部１の重心位置を通るＹ軸に対して線対称の振動を行っているので、基部１、連結腕２、３、検出腕８、９はほとんど振動しない。

この状態で、振動片１０に対してＺ軸を回転軸とした角速度が加わると（振動片１０がＺ軸回りで回転すると）、コリオリ力により駆動腕４、５、６、７は矢印Ｂに示すように振動する。即ち、矢印Ａの方向とＺ軸の方向とに直交する矢印Ｂの方向のコリオリ力が、駆動腕４、５、６、７に働くことで、矢印Ｂの方向の振動成分が発生する。この矢印Ｂの振動が連結腕２、３を介して基部１に伝わり、検出腕８、９が矢印Ｃの方向で屈曲振動を行う。この検出腕８、９の屈曲振動による圧電効果で発生した電荷信号が、検出信号ＩＱ１、ＩＱ２として検出回路６０に入力される。ここで、駆動腕４、５、６、７の矢印Ｂの振動は、基部１の重心位置に対して周方向の振動であり、検出腕８、９の振動は、矢印Ｂとは周方向で反対向きの矢印Ｃの方向での振動である。このため、検出信号ＩＱ１、ＩＱ２は、駆動信号ＤＱに対して位相が９０度だけずれた信号になる。

例えば、Ｚ軸回りでの振動片１０（ジャイロセンサー）の角速度をωとし、質量をｍとし、振動速度をｖとすると、コリオリ力はＦｃ＝２ｍ・ｖ・ωと表される。従って検出回路６０が、コリオリ力に応じた信号である所望信号を検出することで、角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部５２０は、手振れ補正、姿勢制御、或いはＧＰＳ自律航法等のための種々の処理を行うことができる。

なお図８では、振動片１０がダブルＴ字型である場合の例を示しているが、本実施形態の振動片１０はこのような構造に限定されない。例えば音叉型、Ｈ型等であってもよい。また振動片１０の圧電材料は、水晶以外のセラミックスやシリコン等の材料であってもよい。

図９に回路装置の駆動回路３０、検出回路６０の詳細な構成例を示す。

駆動回路３０は、振動片１０からのフィードバック信号ＤＩが入力される増幅回路３２と、自動ゲイン制御を行うゲイン制御回路４０と、駆動信号ＤＱを振動片１０に出力する駆動信号出力回路５０を含む。また同期信号ＳＹＣを検出回路６０に出力する同期信号出力回路５２を含む。なお、駆動回路３０の構成は図９に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

増幅回路３２（Ｉ／Ｖ変換回路）は、振動片１０からのフィードバック信号ＤＩを増幅する。例えば振動片１０からの電流の信号ＤＩを電圧の信号ＤＶに変換して出力する。この増幅回路３２は、演算増幅器、帰還抵抗素子、帰還キャパシターなどにより実現できる。

駆動信号出力回路５０は、増幅回路３２による増幅後の信号ＤＶに基づいて、駆動信号ＤＱを出力する。例えば駆動信号出力回路５０が、矩形波（又は正弦波）の駆動信号を出力する場合には、駆動信号出力回路５０はコンパレーター等により実現できる。

ゲイン制御回路４０（ＡＧＣ）は、駆動信号出力回路５０に制御電圧ＤＳを出力して、駆動信号ＤＱの振幅を制御する。具体的には、ゲイン制御回路４０は、信号ＤＶを監視して、発振ループのゲインを制御する。例えば駆動回路３０では、ジャイロセンサーの感度を一定に保つために、振動片１０（駆動用振動片）に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路４０が設けられる。ゲイン制御回路４０は、振動片１０からのフィードバック信号ＤＩの振幅（振動片の振動速度ｖ）が一定になるように、ゲインを可変に自動調整する。このゲイン制御回路４０は、増幅回路３２の出力信号ＤＶを全波整流する全波整流器や、全波整流器の出力信号の積分処理を行う積分器などにより実現できる。

同期信号出力回路５２は、増幅回路３２による増幅後の信号ＤＶを受け、同期信号ＳＹＣ（参照信号）を検出回路６０に出力する。この同期信号出力回路５２は、正弦波（交流）の信号ＤＶの２値化処理を行って矩形波の同期信号ＳＹＣを生成するコンパレーターや、同期信号ＳＹＣの位相調整を行う位相調整回路（移相器）などにより実現できる。

また同期信号出力回路５２は信号ＤＳＦＤを診断回路１５０に出力する。信号ＤＳＦＤは、同期信号ＳＹＣと位相が同じ信号であり、例えば正弦波の信号ＤＶの２値化処理を行うコンパレーターなどにより生成される。なお、同期信号ＳＹＣそのものを信号ＤＳＦＤとして診断回路１５０に出力してもよい。

検出回路６０は、増幅回路６１、同期検波回路８１、フィルター部９０、Ａ／Ｄ変換回路１００、ＤＳＰ部１１０を含む。増幅回路６１は、振動片１０からの第１、第２の検出信号ＩＱ１、ＩＱ２を受けて、電荷−電圧変換や差動の信号増幅やゲイン調整などを行う。同期検波回路８１は、駆動回路３０からの同期信号ＳＹＣに基づいて同期検波を行う。フィルター部９０（ローパスフィルター）は、Ａ／Ｄ変換回路１００の前置きフィルターとして機能する。またフィルター部９０は、同期検波によっては除去しきれなかった不要信号を減衰する回路としても機能する。Ａ／Ｄ変換回路１００は、同期検波後の信号のＡ／Ｄ変換を行う。ＤＳＰ部１１０はＡ／Ｄ変換回路１００からのデジタル信号に対してデジタルフィルター処理やデジタル補正処理などのデジタル信号処理を行う。

なお、例えば振動片１０からの電荷信号（電流信号）である検出信号ＩＱ１、ＩＱ２は、電圧信号である駆動信号ＤＱに対して位相が９０度遅れる。また増幅回路６１のＱ／Ｖ変換回路等において位相が９０度遅れる。このため、増幅回路６１の出力信号は駆動信号ＤＱに対して位相が１８０度遅れる。従って、例えば駆動信号ＤＱ（ＤＶ）と同相の同期信号ＳＹＣを用いて同期検波することで、駆動信号ＤＱに対して位相が９０度遅れた不要信号等を除去できるようになる。

制御部１４０は、回路装置２０の制御処理を行う。この制御部１４０は、ロジック回路（ゲートアレイ等）やプロセッサー等により実現できる。回路装置２０での各種のスイッチ制御やモード設定等はこの制御部１４０により行われる。

なお図９には、検出した角速度をデジタルデータで出力するデジタルジャイロの回路装置の構成例を示したが、本実施形態はこれに限定されず、検出した角速度をアナログ電圧（ＤＣ電圧）で出力するアナログジャイロの回路装置の構成であってもよい。

３．検出回路の詳細な回路構成例
図１０に検出回路６０の更に詳細な構成例を示す。なお、検出回路６０は図１０の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

診断回路１５０、Ｑ／Ｖ変換回路６２、６４の構成は、図２等で説明した通りであるため、説明を省略する。

差動増幅回路７０は、第１のアンプＡＭＣ１と第２のアンプＡＭＣ２を含む。第１のアンプＡＭＣ１は、差動入力・シングルエンド出力のアンプである。第２のアンプＡＭＣ２も、差動入力・シングルエンド出力のアンプである。

第１のアンプＡＭＣ１は、第１の演算増幅器ＯＰＣ１と第１〜第４の抵抗素子ＲＣ１〜ＲＣ４を有する。

第１の抵抗素子ＲＣ１は、第１のアンプＡＭＣ１の反転入力端子ＴＭ１（ノードＮＢ１）と、第１の演算増幅器ＯＰＣ１の反転入力端子（ノードＮＣ３）との間に設けられる。第２の抵抗素子ＲＣ２は、第１の演算増幅器ＯＰＣ１の反転入力端子と、第１の演算増幅器ＯＰＣ１の出力端子（第１のアンプＡＭＣ１の出力端子。ノードＮＣ１）との間に設けられる。即ち、第１、第２の抵抗素子ＲＣ１、ＲＣ２は、第１のアンプＡＭＣ１の反転入力端子ＴＭ１と第１の演算増幅器ＯＰＣ１の出力端子（ＮＣ１）との間に直列接続される。第１のアンプＡＭＣ１の反転入力端子ＴＭ１（−）には、前段のＱ／Ｖ変換回路６２からの信号ＱＢ１が入力される。

第３の抵抗素子Ｒ３は、第１のアンプＡＭＣ１の非反転入力端子ＴＰ１（ノードＮＢ２）と、第１の演算増幅器ＯＰＣ１の非反転入力端子（ノードＮＣ４）との間に設けられる。第４の抵抗素子ＲＣ４は、第１の演算増幅器ＯＰＣ１の非反転入力端子（ＮＣ４）と、アナログコモン電圧ＶＣＭのノードＮＣ７との間に設けられる。即ち、第３、第４の抵抗素子ＲＣ３、ＲＣ４は、第１のアンプＡＭＣ１の非反転入力端子ＴＰ１とノードＮＣ７との間に直列接続される。第１のアンプＡＭＣ１の非反転入力端子ＴＰ１（＋）には、前段のＱ／Ｖ変換回路６４からの信号ＱＢ２が入力される。

第２のアンプＡＭＣ２は、第２の演算増幅器ＯＰＣ２と第５〜第８の抵抗素子ＲＣ５〜ＲＣ８を有する。

第５の抵抗素子ＲＣ５は、第２のアンプＡＭＣ２の反転入力端子ＴＭ２（ノードＮＢ２）と、第２の演算増幅器ＯＰＣ２の反転入力端子（ノードＮＣ５）との間に設けられる。第６の抵抗素子ＲＣ６は、第２の演算増幅器ＯＰＣ２の反転入力端子（ＮＣ５）と、第２の演算増幅器ＯＰＣ２の出力端子（第２のアンプＡＭＣ２の出力端子。ノードＮＣ２）との間に設けられる。即ち、第５、第６の抵抗素子ＲＣ５、ＲＣ６は、第２のアンプＡＭＣ２の反転入力端子ＴＭ２と第２の演算増幅器ＯＰＣ２の出力端子（ＮＣ２）との間に直列接続される。第２のアンプＡＭＣ２の反転入力端子ＴＭ２（−）には、前段のＱ／Ｖ変換回路６４からの信号ＱＢ２が入力される。

第７の抵抗素子Ｒ７は、第２のアンプＡＭＣ２の非反転入力端子ＴＰ２（ノードＮＢ１）と、第２の演算増幅器ＯＰＣ２の非反転入力端子（ノードＮＣ６）との間に設けられる。第８の抵抗素子ＲＣ８は、第２の演算増幅器ＯＰＣ２の非反転入力端子（ＮＣ６）と、アナログコモン電圧ＶＣＭのノードＮＣ７との間に設けられる。即ち、第７、第８の抵抗素子ＲＣ７、ＲＣ８は、第２のアンプＡＭＣ２の非反転入力端子ＴＰ２とノードＮＣ７との間に直列接続される。第２のアンプＡＭＣ２の非反転入力端子ＴＰ２には、前段のＱ／Ｖ変換回路６２からの信号ＱＢ１が入力される。

このように図１０の差動増幅回路７０は、２つの差動入力・シングルエンド出力のアンプにより構成される。即ち、差動増幅回路７０は、差動信号を構成する信号ＱＢ１、ＱＢ２のうち信号ＱＢ１が反転入力端子ＴＭ１（−）に入力され、信号ＱＢ２が非反転入力端子ＴＰ１（＋）に入力される差動入力・シングルエンド出力の第１のアンプＡＭＣ１と、信号ＱＢ１が非反転入力端子ＴＰ２（＋）に入力され、信号ＱＢ２が反転入力端子ＴＭ２（−）に入力される差動入力・シングルエンド出力の第２のアンプＡＭＣ２とにより構成される。

このような構成にすることで、差動増幅回路７０からは、アナログコモン電圧ＶＣＭ（アナロググランド）を基準として正極側又は負極側に電圧が変化する差動の信号ＱＣ１、ＱＣ２が出力されるようになる。例えば信号ＱＣ１が、アナログコモン電圧ＶＣＭに対して正極性の電圧である場合に、信号ＱＣ２は、ＶＣＭに対して負極性の電圧となる。信号ＱＣ１が、ＶＣＭに対して負極性の電圧である場合に、信号ＱＣ２は、ＶＣＭに対して正極性の電圧となる。

例えば抵抗素子ＲＣ１、ＲＣ３、ＲＣ５、ＲＣ７の抵抗値をＲ１とし、抵抗素子ＲＣ２、ＲＣ４、ＲＣ６、ＲＣ８の抵抗値をＲ２とし、差動増幅回路７０の差動増幅のゲインをＧＣとすると、ＧＣ／２＝Ｒ２／Ｒ１の関係が成り立つ。そして差動増幅回路７０は、信号ＱＢ１、ＱＢ２が入力された場合に、下記の式に示すような信号ＱＣ１、ＱＣ２を出力する。

ＱＣ１＝ＶＣＭ−（ＧＣ／２）×（ＱＢ１−ＱＢ２）
ＱＣ２＝ＶＣＭ＋（ＧＣ／２）×（ＱＢ１−ＱＢ２）
ＱＣ１−ＱＣ２＝−ＧＣ×（ＱＢ１−ＱＢ２）
即ち、差動増幅回路７０は、差動成分（ＱＢ１−ＱＢ２）がゲインＧＣ倍され、且つ、アナログコモン電圧ＶＣＭを基準に極性が反転した差動の信号ＱＣ１、ＱＣ２を出力する。なお、通常タイプの差動入力・差動出力の全差動型アンプにより、差動増幅回路７０を構成してもよい。

図１０では、差動増幅回路７０の後段側にゲイン調整アンプ７６が設けられている。ゲイン調整アンプ７６は、差動の信号ＱＣ１、ＱＣ２が入力され、これらの信号を調整可能なゲインで増幅して、差動の信号ＱＤ１、ＱＤ２を出力する。

ゲイン調整アンプ７６は、第１、第２の演算増幅器ＯＰＤ１、ＯＰＤ２と第１〜第４の抵抗素子ＲＤ１〜ＲＤ４を含む。

第１の演算増幅器ＯＰＤ１は、差動信号を構成する信号ＱＣ１、ＱＣ２（第１、第２の信号）のうち信号ＱＣ１が、非反転入力端子（第１の入力端子）に入力される。第２の演算増幅器ＯＰＤ２は、信号ＱＣ１、ＱＣ２のうち信号ＱＣ２が、非反転入力端子（第１の入力端子）に入力される。

第１の抵抗素子ＲＤ１は、第１のノードＮＤ５と、第１の演算増幅器ＯＰＤ１の反転入力端子（第２の入力端子、ノードＮＤ３）との間に設けられる。第２の抵抗素子ＲＤ２は、第１の演算増幅器ＯＰＤ１の反転入力端子（ＮＤ３）と、第１の演算増幅器ＯＰＤ１の出力端子（ノードＮＤ１）との間に設けられる。

これらの第１、第２の抵抗素子ＲＤ１、ＲＤ２は、第１のノードＮＤ５の電圧（ＶＡ）と、第１の演算増幅器ＯＰＤ１の出力端子の電圧（出力信号ＱＤ１の電圧）を電圧分割し、電圧分割により得られた電圧ＶＤ１に、第１の演算増幅器ＯＰＤ１の反転入力端子を設定する第１の電圧分割回路として機能する。

第３の抵抗素子ＲＤ３は、第１のノードＮＤ５と、第２の演算増幅器ＯＰＤ２の反転入力端子（第２の入力端子。ノードＮＤ４）との間に設けられる。第４の抵抗素子ＲＤ４は、第２の演算増幅器ＯＰＤ２の反転入力端子（ＮＤ４）と、第２の演算増幅器ＯＰＤ２の出力端子（ノードＮＤ２）との間に設けられる。

これらの第３、第４の抵抗素子ＲＤ３、ＲＤ４は、第１のノードＮＤ５の電圧（ＶＡ）と、第２の演算増幅器ＯＰＤ２の出力端子の電圧（出力信号ＱＤ２の電圧）を電圧分割し、電圧分割により得られた電圧ＶＤ２に、第２の演算増幅器ＯＰＤ２の反転入力端子を設定する第２の電圧分割回路として機能する。

このように、ゲイン調整アンプ７６は、第１の演算増幅器ＯＰＤ１及び第１、第２の抵抗素子ＲＤ１、ＲＤ２を有する第１の計測アンプ（instrumentation amplifier）ＡＭＤ１と、第２の演算増幅器ＯＰＤ２及び第３、第４の抵抗素子ＲＤ３、ＲＤ４を有する第２の計測アンプＡＭＤ２とにより構成される。そして第１の計測アンプＡＭＤ１の抵抗素子ＲＤ１の一端と、第２の計測アンプＡＭＤ２の抵抗素子ＲＤ３の一端とが、ノードＮＤ５に共通接続される。

そして、このゲイン調整アンプ７６は、差動の信号ＱＣ１、ＱＣ２が入力され、差動の信号ＱＤ１、ＱＤ２をノードＮＤ１、ＮＤ２に出力する。

また、ＲＤ１〜ＲＤ４は抵抗値が可変の抵抗素子になっており、これらの抵抗素子の抵抗値を調整することで、ゲイン調整アンプ７６におけるゲインＧＤが調整される。例えば抵抗素子ＲＤ１、ＲＤ３の抵抗値をＲ１とし、抵抗素子ＲＤ２、ＲＤ４の抵抗値をＲ２とし、基準抵抗値をＲとすると、ゲインＧＤに設定するための抵抗値Ｒ１、Ｒ２は、Ｒ１＝Ｒ／ＧＤ、Ｒ２＝Ｒ×（１−１／ＧＤ）と表すことができる。そして差動増幅回路７０は、信号ＱＣ１、ＱＣ２が入力されると、下記の式に示すような信号ＱＤ１、ＱＤ２を出力する
ＱＤ１＝ＶＡ＋（ＧＤ／２）×（ＱＣ１−ＱＣ２）
ＱＤ２＝ＶＡ−（ＧＤ／２）×（ＱＣ１−ＱＣ２）
ＱＤ１−ＱＤ２＝ＧＤ×（ＱＣ１−ＱＣ２）
ここで、ＶＡはノードＮＤ５の電圧である。ＶＡは、信号ＱＤ１、ＱＤ２の電圧を、抵抗素子ＲＤ１及びＲＤ２と、抵抗素子ＲＤ３及びＲＤ４とで、電圧分割した電圧であり、信号ＱＤ１、ＱＤ２の電圧の中点電圧となる。このため、ＶＡ＝（ＱＤ１＋ＱＤ２）／２の関係が成り立つ。そして信号ＱＣ１、ＱＣ２が、アナログコモン電圧ＶＣＭを基準（中心電圧）とした差動信号であり、ＶＣＭ＝（ＱＣ１＋ＱＣ２）／２の関係が成り立つ場合には、ＶＡ＝ＶＣＭの関係が成り立つ。

なお差動増幅回路７０にゲイン調整の機能を設けることなどにより、ゲイン調整アンプ７６の構成を省略してもよい。

同期検波回路８１は、スイッチングミキサー８２とスイッチングミキサー８４を含む。スイッチングミキサー８２は所望信号（角速度）の抽出用（通常動作用）のミキサーである。即ち、スイッチングミキサー８２は、駆動回路３０からの同期信号ＳＹＣに基づいて差動の同期検波を行って、所望信号を検出する。スイッチングミキサー８４は不要信号の抽出用（診断用）のミキサーである。

例えば振動片１０に恣意的に振動漏れ信号を発生させ、スイッチングミキサー８４がこの振動漏れ信号を検波することで、検出回路６０の故障診断を行う。

例えば図８において、駆動腕４、５と駆動腕６、７とが屈曲振動を行うときの両者の振動エネルギーのバランスがとれていれば、振動片１０に角速度がかかっていない状態においては、検出腕８、９は屈曲振動を行わない。一方、両者の振動エネルギーのバランスが崩れていると、振動片１０に角速度がかかっていない状態においても、検出腕８、９の屈曲振動が発生する。この屈曲振動は漏れ振動と呼ばれ、コリオリ力に基づく振動と同様に矢印Ｃの方向の屈曲振動である。コリオリ力に基づく振動（検出信号ＩＱ１、ＩＱ２）は、駆動信号ＤＱに対して位相が９０度ずれた振動になるが、漏れ振動は駆動信号ＤＱと同位相の振動になる。なお、Ｑ／Ｖ変換回路６２、６４において位相が９０度ずれるため、同期検波の段階では、漏れ振動に基づく信号は同期信号ＳＹＣに対して位相が９０度ずれた信号になる。

そして本実施形態では、駆動腕４、５と駆動腕６、７の振動エネルギーのバランスがわずかに崩れるようにして、所望レベルの振動漏れ成分を積極的に発生させる。例えばレーザー加工等により、駆動腕４、５の先端の錘部と、駆動腕６、７の先端の錘部とで、質量に差をつけることで、振動エネルギーのバランスを崩し、恣意的な振動漏れを発生させる。この振動漏れのレベルは、既知の値となるため、スイッチングミキサー８４により、この振動漏れの信号を検波することで、検出回路６０の故障診断が可能になる。

スイッチングミキサー８２には、前段のゲイン調整アンプ７６からの信号ＱＤ１が、第１の入力ノードＮＤ１に入力され、信号ＱＤ２が、第２の入力ノードＮＤ２に入力される。そして駆動回路３０からの同期信号ＳＹＣ（ＣＫ０）により差動の同期検波を行って、差動の信号ＱＦ１、ＱＦ２を第１、第２の出力ノードＮＦ１、ＮＦ２に出力する。

スイッチングミキサー８２は、スイッチ素子ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４を有する。スイッチ素子ＳＦ１は、スイッチングミキサー８２の第１の入力ノードＮＤ１と、第１の出力ノードＮＦ１との間に設けられる。スイッチ素子ＳＦ２は、スイッチングミキサー８２の第２の入力ノードＮＤ２と、第２の出力ノードＮＦ２との間に設けられる。スイッチ素子ＳＦ３は、第２の入力ノードＮＤ２と、第１の出力ノードＮＦ１との間に設けられる。スイッチ素子ＳＦ４は、第１の入力ノードＮＤ１と、第２の出力ノードＮＦ２との間に設けられる。これらのスイッチ素子ＳＦ１〜ＳＦ４は、例えばＭＯＳトランジスター（例えばＮＭＯＳ型トランジスター或いはトランスファーゲート）により構成できる。

スイッチ素子ＳＦ１、ＳＦ２は、クロック信号ＣＫ０によりオン・オフし、スイッチ素子ＳＦ３、ＳＦ４は、クロック信号ＸＣＫ０によりオン・オフする。クロック信号ＣＫ０は前述の同期信号ＳＹＣに相当するものであり、クロック信号ＸＣＫ０は、クロック信号ＣＫ０の反転信号（位相が１８０度異なる信号）である。従って、スイッチ素子ＳＦ１とＳＦ３は排他的にオン・オフし、スイッチ素子ＳＦ２とＳＦ４は排他的にオン・オフする。例えばクロック信号ＣＫ０（ＳＹＣ）がＨレベル（広義には第１の電圧レベル）の場合に、スイッチ素子ＳＦ１、ＳＦ２がオンになり、スイッチ素子ＳＦ３、ＳＦ４がオフになる。クロック信号ＣＫ０がＬレベル（広義には第２の電圧レベル）の場合に、スイッチ素子ＳＦ１、ＳＦ２がオフになり、スイッチ素子ＳＦ３、ＳＦ４がオンになる。

これにより、ゲイン調整アンプ７６からの差動の信号ＱＤ１、ＱＤ２が、差動信号の状態で同期検波されて、同期検波後の信号が差動の信号ＱＦ１、ＱＦ２として出力されるようになる。このスイッチングミキサー８２により、前段の回路（Ｑ／Ｖ変換回路、差動増幅回路、ゲイン調整アンプ）が発生したノイズ（１／ｆノイズ）などの不要信号が高周波帯域に周波数変換される。また、コリオリ力に応じた信号である所望信号が直流信号に落とし込まれる。そして、スイッチングミキサー８２により高周波帯域に周波数変換された１／ｆノイズ等の不要信号は、後段に設けられたフィルター部９０（図９）により除去される。このフィルター部９０は、例えばパッシブ素子で構成されるパッシブフィルターである。即ち、フィルター部９０としては、演算増幅器を用いずに、抵抗素子やキャパシターなどのパッシブ素子で構成されるパッシブフィルターを採用できる。

スイッチングミキサー８４には、前段のゲイン調整アンプ７６からの信号ＱＤ１が、第１の入力ノードＮＤ１に入力され、信号ＱＤ２が、第２の入力ノードＮＤ２に入力される。そして差動の信号ＱＧ１、ＱＧ２を第１、第２の出力ノードＮＧ１、ＮＧ２に出力する。

スイッチングミキサー８４は、スイッチ素子ＳＧ１、ＳＧ２、ＳＧ３、ＳＧ４を有する。スイッチ素子ＳＧ１は、第１の入力ノードＮＤ１と、第１の出力ノードＮＧ１との間に設けられる。スイッチ素子ＳＧ２は、第２の入力ノードＮＤ２と、第２の出力ノードＮＧ２との間に設けられる。スイッチ素子ＳＧ３は、第２の入力ノードＮＤ２と、第１の出力ノードＮＧ１との間に設けられる。スイッチ素子ＳＧ４は、第１の入力ノードＮＤ１と、第２の出力ノードＮＧ２との間に設けられる。これらのスイッチ素子ＳＧ１〜ＳＧ４は、例えばＭＯＳトランジスター（例えばＮＭＯＳ型トランジスター或いはトランスファーゲート）により構成できる。

スイッチ素子ＳＧ１、ＳＧ２は、クロック信号ＣＫ９０によりオン・オフし、スイッチ素子ＳＧ３、ＳＧ４は、クロック信号ＸＣＫ９０によりオン・オフする。クロック信号ＣＫ９０は、クロック信号ＣＫ０（同期信号ＳＹＣ）に対して位相が９０度異なる信号である。クロック信号ＸＣＫ９０は、クロック信号ＣＫ９０の反転信号（位相が１８０度異なる信号）である。従って、スイッチ素子ＳＧ１とＳＧ３は排他的にオン・オフし、スイッチ素子ＳＧ２とＳＧ４は排他的にオン・オフする。例えばクロック信号ＣＫ９０がＨレベルの場合に、スイッチ素子ＳＧ１、ＳＧ２がオンになり、スイッチ素子ＳＧ３、ＳＧ４がオフになる。クロック信号ＣＫ９０がＬレベルの場合に、スイッチ素子ＳＧ１、ＳＧ２がオフになり、スイッチ素子ＳＧ３、ＳＧ４がオンになる。

振動片１０において恣意的に発生させる振動漏れの信号（広義には不要信号）は、同期信号ＳＹＣ（所望信号）とは位相が９０度異なる。従って、スイッチングミキサー８４が、同期信号ＳＹＣであるクロック信号ＣＫ０と位相が９０度異なるクロック信号ＣＫ９０に基づき、信号ＱＤ１、ＱＤ２を同期検波することで、恣意的に混入された振動漏れ信号を抽出できる。この場合の振動漏れ信号のレベルは既知となっているため、スイッチングミキサー８４による検出結果をＡ／Ｄ変換して、期待値と比較することで、期待する振動漏れ信号が信号ＱＤ１、ＱＤ２に混入されていることを検出できる。そして、期待する振動漏れ信号が検出された場合には、検出回路６０は正常に動作している判定できる。このスイッチミキサー８４を用いた診断処理は、図６に示す常時診断の期間において実行される。

図１１は、ＶＣＭを生成するアナログコモン電圧生成回路の構成例である。このアナログコモン電圧生成回路は、演算増幅器ＯＰＨ、抵抗素子ＲＨ１、ＲＨ２、ＲＨ３、キャパシターＣＨ１、ＣＨ２を有する。抵抗素子ＲＨ１、ＲＨ２は電源ＶＤＤ、ＶＳＳとの間に直列接続され、分割電圧をノードＮＨ３に生成する。分割電圧は例えばＶＤＤとＶＳＳの間の中心電圧である。この分割電圧は、抵抗素子ＲＨ３、キャパシターＣＨ２により構成されるノイズ低減用のローパスフィルターを介して、演算増幅器ＯＰＨの非反転入力端子のノードＮＨ２に供給される。演算増幅器ＯＰＨは、いわゆるボルテージフォロワー接続になっており、分割電圧に対応する電圧をアナログコモン電圧ＶＣＭとして、ノードＮＨ１に出力する。キャパシターＣＨ１は電位安定化用のキャパシターである。

４．移動体、電子機器
図１２（Ａ）に本実施形態の回路装置２０を含む移動体の例を示す。本実施形態の回路装置２０は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図１２（Ａ）は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、振動片１０と回路装置２０を有するジャイロセンサー５１０（センサー）が組み込まれている。ジャイロセンサー５１０は車体２０７の姿勢を検出することができる。ジャイロセンサー５１０の検出信号は車体姿勢制御装置２０８に供給される。車体姿勢制御装置２０８は例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪２０９のブレーキを制御したりすることができる。その他、こういった姿勢制御は二足歩行ロボットや航空機、ヘリコプター等の各種の移動体において利用されることができる。姿勢制御の実現にあたってジャイロセンサー５１０は組み込まれることができる。

図１２（Ｂ）、図１２（Ｃ）に示すように、本実施形態の回路装置はデジタルスチルカメラや生体情報検出装置（ウェアラブル健康機器。例えば脈拍計、歩数計、活動量計等）などの種々の電子機器に適用できる。例えばデジタルスチルカメラにおいてジャイロセンサーや加速度センサーを用いた手ぶれ補正等を行うことができる。また生体情報検出装置において、ジャイロセンサーや加速度センサーを用いて、ユーザーの体動を検出したり、運動状態を検出できる。また図１２（Ｄ）に示すように、本実施形態の回路装置はロボットの可動部（アーム、関節）や本体部にも適用できる。ロボットは、移動体（走行・歩行ロボット）、電子機器（非走行・非歩行ロボット）のいずれも想定できる。走行・歩行ロボットの場合には、例えば自律走行に本実施形態の回路装置を利用できる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（物理量検出装置、物理量トランスデューサー等）と共に記載された用語（ジャイロセンサー、振動片等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、回路装置や物理量検出装置や電子機器や移動体の構成、振動片の構造等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

Ｃ１、Ｃ２ 第１、第２のキャパシター、ＳＷ１〜ＳＷ４ 第１〜第４のスイッチ素子、ＰＤ１、ＰＤ２ 第１、第２の端子、ＳＦＤ 診断用信号、
１ 基部、２、３ 連結腕、４、５、６、７ 駆動腕、８、９ 検出腕、
１０ 振動片、１８ 物理量トランスデューサー、
２０ 回路装置、３０、駆動回路、３２ 増幅回路（Ｉ／Ｖ変換回路）、
４０ ゲイン制御回路、５０ 駆動信号出力回路、５２ 同期信号出力回路、
６０ 検出回路、６１ 増幅回路、６２、６４ Ｑ／Ｖ変換回路、
７０ 差動増幅回路、７６ ゲイン調整アンプ、
８１ 同期検波回路、８２、８４ スイッチングミキサー、
９０ フィルター部、１００ Ａ／Ｄ変換回路、１１０ ＤＳＰ部、
１４０ 制御部、１４２ レジスター部、１５０ 診断回路、
２０６ 移動体（自動車）、２０７ 車体、２０８ 車体姿勢制御装置、２０９ 車輪、５００ 電子機器、５１０ ジャイロセンサー、５２０ 処理部、５３０ メモリー、
５４０ 操作部、５５０ 表示部

Claims (15)

1. 差動信号を構成する第１及び第２の検出信号が物理量トランスデューサーから入力される検出回路と、
   前記検出回路の診断回路と、
   を含み、
   前記検出回路は、
   前記第１の検出信号が入力される第１の電荷／電圧変換回路と、
   前記第２の検出信号が入力される第２の電荷／電圧変換回路と、
   を含み、
   前記診断回路は、
   前記第１の検出信号が入力される前記第１の電荷／電圧変換回路の第１の入力ノードと第１のノードとの間に設けられる第１のキャパシターと、
   前記第２の検出信号が入力される前記第２の電荷／電圧変換回路の第２の入力ノードと前記第１のノードとの間に設けられ、前記第１のキャパシターとは容量値が異なる第２のキャパシターと、
   を含み、
   診断モード時に、前記第１のノードに診断用信号が入力されることを特徴とする回路装置。
2. 請求項１に記載の回路装置において、
   前記第１の検出信号が入力される第１の端子と、
   前記第２の検出信号が入力される第２の端子と、
   を含み、
   前記診断回路は、
   前記第１のキャパシターの一端と前記第１の入力ノードとの間に設けられる第１のスイッチ素子と、
   前記第２のキャパシターの一端と前記第２の入力ノードとの間に設けられる第２のスイッチ素子と、
   前記第１の端子と前記第１の入力ノードとの間に設けられる第３のスイッチ素子と、
   前記第２の端子と前記第２の入力ノードとの間に設けられる第４のスイッチ素子と、
   を含むことを特徴とする回路装置。
3. 請求項２に記載の回路装置において、
   前記診断モード時には、前記第１のスイッチ素子及び前記第２のスイッチ素子がオンになり、前記第３のスイッチ素子及び前記第４のスイッチ素子がオフになることを特徴とする回路装置。
4. 請求項３に記載の回路装置において、
   前記検出回路が検出動作を行う通常動作期間においては、前記第１のスイッチ素子及び前記第２のスイッチ素子がオフになり、前記第３のスイッチ素子及び前記第４のスイッチ素子がオンになることを特徴とする回路装置。
5. 請求項２乃至４のいずれか一項に記載の回路装置において、
   電源投入後、前記検出回路が検出動作を行う通常動作期間の前において、前記第１のスイッチ素子及び前記第２のスイッチ素子がオンになることを特徴とする回路装置。
6. 請求項１に記載の回路装置において、
   スイッチ素子をオン又はオフにする制御を行う制御部を含み、
   前記診断回路は、
   前記第１のキャパシターの一端と前記第１の入力ノードとの間に設けられる第１のスイッチ素子と、
   前記第２のキャパシターの一端と前記第２の入力ノードとの間に設けられる第２のスイッチ素子と、
   を含み、
   前記制御部は、
   電源投入後、前記検出回路が検出動作を行う通常動作期間の前において、前記第１のスイッチ素子及び前記第２のスイッチ素子をオンにすることを特徴とする回路装置。
7. 請求項１乃至６のいずれか一項に記載の回路装置において、
   前記物理量トランスデューサーを駆動する駆動回路を含み、
   前記診断用信号として、前記駆動回路からの信号に基づく信号が前記第１のノードに入力されることを特徴とする回路装置。
8. 請求項７に記載の回路装置において、
   前記診断用信号として、前記駆動回路からの信号の電圧レベルを変換した信号が前記第１のノードに入力されることを特徴とする回路装置。
9. 請求項７又は８に記載の回路装置において、
   前記検出回路は、
   前記駆動回路からの同期信号に基づいて同期検波を行う同期検波回路を含み、
   前記診断用信号は、前記同期信号と位相が同じ信号であることを特徴とする回路装置。
10. 請求項７乃至９のいずれか一項に記載の回路装置において、
    前記検出回路は、
    前記第１の電荷／電圧変換回路及び前記第２の電荷／電圧変換回路の後段側に設けられ、前記第１の電荷／電圧変換回路及び前記第２の電荷／電圧変換回路から出力される信号の差動増幅を行う差動増幅回路を含むことを特徴とする回路装置。
11. 請求項１乃至１０のいずれか一項に記載の回路装置において、
    前記診断モードにおける前記検出回路での検出結果を出力することを特徴とする回路装置。
12. 請求項１１に記載の回路装置において、
    前記検出結果を出力するためのレジスター部を含み、
    前記検出回路は、
    前記検出回路での検出結果信号をＡ／Ｄ変換するＡ／Ｄ変換回路を含み、
    前記レジスター部には、
    前記診断モードでの前記検出結果信号をＡ／Ｄ変換することで得られた診断結果データが、前記検出結果として設定されることを特徴とする回路装置。
13. 請求項１乃至１２のいずれか一項に記載の回路装置と、
    前記物理量トランスデューサーと、
    を含むことを特徴とする物理量検出装置。
14. 請求項１乃至１２のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
15. 請求項１乃至１２のいずれか一項に記載の回路装置を含むことを特徴とする移動体。
    

Images