JP6492949B2 - 回路装置、物理量検出装置、電子機器及び移動体 - Google Patents

Description

本発明は、回路装置、物理量検出装置、電子機器及び移動体等に関する。

従来より、物理量トランスデューサーからの検出信号に基づいて物理量を検出する回路装置が知られている。ジャイロセンサーを例にとれば、回路装置は物理量として角速度等を検出する。ジャイロセンサーは、例えばデジタルカメラ、スマートフォン等の電子機器や、車、飛行機等の移動体に組み込まれ、検出された角速度等の物理量を用いて、手振れ補正、姿勢制御、ＧＰＳ自律航法等が行われる。

このようなジャイロセンサーの回路装置の従来技術としては、例えば特許文献１、２に開示される技術がある。これらの特許文献１、２では、同期検波回路として、物理量信号用の検波回路と不要信号用の検波回路というように、２つの検波回路が設けられている。そして不要信号用の検波回路は回路装置の故障検出に用いられる。

特開２０１４−１９７０１０号公報 特開２０１２−０５８０１０号公報

しかしながら、特許文献１、２の従来技術では、物理量信号用の検波回路の出力信号は、任意の信号レベルに変化する。従って、物理量信号用の検波回路の出力信号を用いても、その検波回路を通る経路にある回路については、その故障を検出することが難しいという課題がある。例えば同期検波回路の後段側にフィルター部を設けた場合に、そのフィルター部の故障を検出することは困難である。

本発明の幾つかの態様によれば、より適切な故障検出を実現できる回路装置、物理量検出装置、電子機器及び移動体等を提供できる。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または態様として実現することが可能である。

本発明の一態様は、物理量信号と不要信号を含む入力信号が入力され、前記入力信号から前記物理量信号を同期検波して出力する同期検波回路と、前記同期検波回路の後段側に設けられるフィルター部と、を含み、前記同期検波回路は、前記入力信号が入力される第１の検波回路と、前記入力信号が入力される第２の検波回路と、を含み、前記フィルター部は、第１のフィルターと、第２のフィルターと、を含み、前記第１の検波回路は、第１のクロック信号に基づいて、前記入力信号から前記物理量信号を同期検波して、前記物理量信号を出力し、前記第２の検波回路は、前記第１のクロック信号とは位相が異なる第２のクロック信号に基づいて、前記入力信号から前記不要信号を同期検波して、前記不要信号を出力し、第１のモードでは、前記第１の検波回路からの前記物理量信号が、前記第１のフィルターに入力され、前記第２の検波回路からの前記不要信号が、前記第２のフィルターに入力され、第２のモードでは、前記第１の検波回路からの前記物理量信号が、前記第１のフィルター及び前記第２のフィルターに入力される回路装置に関係する。

本発明の一態様によれば、同期検波回路が第１、第２の検波回路を含み、第１の検波回路は、物理量信号を同期検波して出力し、第２の検波回路は、不要信号を同期検波して出力する。また同期検波回路の後段側にはフィルター部が設けられ、フィルター部は第１、第２のフィルターを含む。そして第１のモードでは、第１の検波回路からの物理量信号が第１のフィルターに入力され、第２の検波回路からの故障検出用の不要信号が第２のフィルターに入力される一方で、第２のモードでは、第１の検波回路からの物理量信号が、第１のフィルター及び第２のフィルターに入力される。従って、例えば第１、第２の検波回路の出力信号の信号レベルの一致・不一致判定等を行うことで、第１、第２のフィルターの故障を検出できるようになる。従って、より適切な故障検出を実現でき、信頼性等の向上を図れる。

また本発明の一態様では、前記同期検波回路と前記フィルター部の間に設けられる信号選択回路を含み、前記信号選択回路は、前記第１のモードでは、前記第１の検波回路からの前記物理量信号を、前記第１のフィルターに出力し、前記第２の検波回路からの前記不要信号を、前記第２のフィルターに出力し、前記第２のモードでは、前記第１の検波回路からの前記物理量信号を、前記第１のフィルター及び前記第２のフィルターに出力してもよい。

このような信号選択回路を設ければ、第１のモードでは、第１、第２の検波回路からの物理量信号、不要信号を、各々、第１、第２のフィルターに入力し、第２のモードでは、第１の検波回路からの物理量信号を、第１、第２のフィルターに入力できるようになる。

また本発明の一態様では、前記回路装置の起動後の常時診断期間において、前記第１のモードに設定される第１の期間と、前記第２のモードに設定される第２の期間とにより構成される期間が、繰り返されてもよい。

このようにすれば、回路装置の起動後、常時診断期間において、フィルター部の第１、第２のフィルター等の故障を検出できるようになるため、信頼性等を向上できる。

また本発明の一態様では、前記第１のモード及び前記第２のモードでは、前記第１の検波回路が、前記第１のクロック信号に基づいて、前記入力信号から前記物理量信号を同期検波して、前記物理量信号を出力し、前記第２の検波回路が、前記第２のクロック信号に基づいて、前記入力信号から前記不要信号を同期検波して、前記不要信号を出力し、第３のモード及び第４のモードでは、前記第１の検波回路が、前記第２のクロック信号に基づいて、前記入力信号から前記不要信号を同期検波して、前記不要信号を出力し、前記第２の検波回路が、前記第１のクロック信号に基づいて、前記入力信号から前記物理量信号を同期検波して、前記物理量信号を出力し、前記第３のモードでは、前記第１の検波回路からの前記不要信号が、前記第２のフィルターに入力され、前記第２の検波回路からの前記物理量信号が、前記第１のフィルターに入力され、前記第４のモードでは、前記第２の検波回路からの前記物理量信号が、前記第１のフィルター及び前記第２のフィルターに入力されてもよい。

このようにすれば、第１、第２のモードでは、第２の検波回路から例えば故障検出用の不要信号が出力されるため、この不要信号に基づく故障判定を行うことで、第２の検波回路等の故障を検出できるようになる。一方、第３、第４のモードにでは、第１の検波回路から故障検出用の不要信号が出力されるため、この不要信号に基づく故障判定を行うことで、第１の検波回路等の故障を検出できるようになる。従って、より適切な故障検出を実現でき、信頼性等の向上を図れる。

また本発明の一態様では、前記同期検波回路と前記フィルター部の間に設けられる信号選択回路を含み、前記信号選択回路は、前記第１のモードでは、前記第１の検波回路からの前記物理量信号を、前記第１のフィルターに出力し、前記第２の検波回路からの前記不要信号を、前記第２のフィルターに出力し、前記第２のモードでは、前記第１の検波回路からの前記物理量信号を、前記第１のフィルター及び前記第２のフィルターに出力し、前記第３のモードでは、前記第１の検波回路からの前記不要信号を、前記第２のフィルターに出力し、前記第２の検波回路からの前記物理量信号を、前記第１のフィルターに出力し、前記第４のモードでは、前記第２の検波回路からの前記物理量信号を、前記第１のフィルター及び前記第２のフィルターに出力してもよい。

このような信号選択回路を設ければ、第１のモードでは、第１、第２の検波回路からの物理量信号、不要信号を、各々、第１、第２のフィルターに入力し、第２のモードでは、第１の検波回路からの物理量信号を、第１、第２のフィルターに入力できるようになる。また第３のモードでは、第１、第２の検波回路からの不要信号、物理量信号を、各々、第２、第１のフィルターに入力し、第４のモードでは、第２の検波回路からの物理量信号を、第１、第２のフィルターに入力できるようになる。

また本発明の一態様では、前記第１の検波回路は、前記入力信号として、正極側入力信号及び負極側入力信号により構成される差動入力信号が入力されて、第１の正極側出力信号及び第１の負極側出力信号により構成される第１の差動出力信号を出力し、前記第２の検波回路は、前記入力信号として、前記差動入力信号が入力されて、第２の正極側出力信号及び第２の負極側出力信号により構成される第２の差動出力信号を出力し、前記第１のモード及び前記第２のモードでは、前記第１の検波回路が、前記第１の差動出力信号として前記物理量信号を出力し、前記第２の検波回路が、前記第２の差動出力信号として前記不要信号を出力し、前記第３のモード及び前記第４のモードでは、前記第１の検波回路が、前記第１の差動出力信号として前記不要信号を出力し、前記第２の検波回路が、前記第２の差動出力信号として前記物理量信号を出力してもよい。

このようにすれば、差動信号が入力されて、差動信号を出力するタイプの第１、第２の検波回路を用いた場合にも、第１、第２の検波回路や第１、第２のフィルター等についての、より適切な故障検出を実現できるようになる。

また本発明の一態様では、前記第１の検波回路は、前記差動入力信号を構成する前記正極側入力信号の正極側入力ノードと、前記第１の差動出力信号を構成する前記第１の正極側出力信号の第１の正極側出力ノードとの間に設けられ、前記第１のモード及び前記第２のモードでは前記第１のクロック信号に基づきオン又はオフにされ、前記第３のモード及び前記第４のモードでは前記第２のクロック信号に基づきオン又はオフにされる第１のスイッチ素子と、前記差動入力信号を構成する前記負極側入力信号の負極側入力ノードと、前記第１の差動出力信号を構成する前記第１の負極側出力信号の第１の負極側出力ノードとの間に設けられ、前記第１のモード及び前記第２のモードでは前記第１のクロック信号に基づきオン又はオフにされ、前記第３のモード及び第４のモードでは前記第２のクロック信号に基づきオン又はオフにされる第２のスイッチ素子と、前記負極側入力ノードと、前記第１の正極側出力ノードとの間に設けられ、前記第１のモード及び前記第２のモードでは前記第１のクロック信号の反転信号である第１の反転クロック信号に基づきオン又はオフにされ、前記第３のモード及び前記第４のモードでは前記第２のクロック信号の反転信号である第２の反転クロック信号に基づきオン又はオフにされる第３のスイッチ素子と、前記正極側入力ノードと、前記第１の負極側出力ノードとの間に設けられ、前記第１のモード及び前記第２のモードでは前記第１の反転クロック信号に基づきオン又はオフにされ、前記第３のモード及び前記第４のモードでは前記第２の反転クロック信号に基づきオン又はオフにされる第４のスイッチ素子と、を含み、前記第２の検波回路は、前記正極側入力ノードと、前記第２の差動出力信号を構成する前記第２の正極側出力信号の第２の正極側出力ノードとの間に設けられ、前記第１のモード及び前記第２のモードでは前記第２のクロック信号に基づきオン又はオフにされ、前記第３のモード及び前記第４のモードでは前記第１のクロック信号に基づきオン又はオフにされる第５のスイッチ素子と、前記負極側入力ノードと、前記第２の差動出力信号を構成する前記第２の負極側出力信号の第２の負極側出力ノードとの間に設けられ、前記第１のモード及び前記第２のモードでは前記第２のクロック信号に基づきオン又はオフにされ、前記第３のモード及び前記第４のモードでは前記第１のクロック信号に基づきオン又はオフにされる第６のスイッチ素子と、前記負極側入力ノードと、前記第２の正極側出力ノードとの間に設けられ、前記第１のモード及び前記第２のモードでは前記第２の反転クロック信号に基づきオン又はオフにされ、前記第３のモード及び前記第４のモードでは前記第１の反転クロック信号に基づきオン又はオフにされる第７のスイッチ素子と、前記正極側入力ノードと、前記第２の負極側出力ノードとの間に設けられ、前記第１のモード及び前記第２のモードでは前記第２の反転クロック信号に基づきオン又はオフにされ、前記第３のモード及び前記第４のモードでは前記第１の反転クロック信号に基づきオン又はオフにされる第８のスイッチ素子と、を含んでもよい。

このようにすれば、差動信号が入力されて、差動信号を出力する検波回路であって、スイッチングミキサー型の第１、第２の検波回路を用いた場合にも、第１、第２の検波回路や第１、第２のフィルター等についての、より適切な故障検出を実現できるようになる。またスイッチングミキサー型の第１、第２の検波回路を用いることで、低ノイズでの同期検波の実現等も可能になる。

また本発明の一態様では、前記回路装置の起動後の常時診断期間において、前記第１のモードに設定される第１の期間と、前記第２のモードに設定される第２の期間と、前記第３のモードに設定される第３の期間と、前記第４のモードに設定される第４の期間とにより構成される期間が、繰り返されてもよい。

このようにすれば、回路装置の起動後、常時診断期間において、同期検波回路の第１、第２の検波回路やフィルター部の第１、第２のフィルター等の故障を検出できるようになるため、信頼性等を更に向上できる。

また本発明の一態様は、上記に記載の回路装置において、前記同期検波回路の前段側に設けられる増幅回路と、前記同期検波回路の後段側に設けられるＡ／Ｄ変換回路と、を含んでもよい。

このようにすれば、同期検波回路の入力信号の信号レベルを、前段側の増幅回路により増幅できるようになる。また、第１、第２の検波回路の出力信号を、後段側のＡ／Ｄ変換回路によりＡ／Ｄ変換することが可能になる。従って、得られたＡ／Ｄ変換値を用いて、物理量信号に基づく各種の処理や、不要信号に基づく故障検出判定等を行うことが可能になる。

また本発明の一態様では、物理量トランスデューサーを駆動する駆動回路と、前記物理量トランスデューサーから出力される物理量に応じた検出信号が入力され、前記同期検波回路を有する検出回路と、を含んでもよい。

このようにすれば、例えば物理量トランスデューサーにより恣意的に発生させた不要信号を利用して、検出回路の同期検波回路等についての故障検出を実現できるようになる。

また本発明の他の態様は、上記に記載の回路装置と、前記物理量トランスデューサーと、を含む物理量検出装置に関係する。

また本発明の他の態様は、上記に記載の回路装置を含む電子機器に関係する。

また本発明の他の態様は、上記に記載の回路装置を含む移動体に関係する。

本実施形態の回路装置の構成例。 本実施形態の回路装置の動作を説明する信号波形図。 本実施形態の回路装置の第２の構成例。 第２の構成例の回路装置の動作を説明する信号波形図。 図５（Ａ）、図５（Ｂ）は同期検波回路の詳細な構成例。 回路装置の全体的なシステム構成例。 本実施形態の回路装置、電子機器、ジャイロセンサー（物理量検出装置）の構成例。 駆動回路、検出回路の詳細な構成例。 検出回路の更に詳細な構成例。 アナログコモン電圧生成回路の構成例。 診断回路による自己診断について説明する信号波形図。 回路装置の動作を説明する動作シーケンス図。 図１３（Ａ）〜図１３（Ｄ）は本実施形態の回路装置が組み込まれる移動体、電子機器の例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．回路装置
図１に本実施形態の回路装置の構成例を示す。図１に示すように本実施形態の回路装置は、同期検波回路８１と、同期検波回路８１の後段側に設けられるフィルター部９０を含む。また同期検波回路８１とフィルター部９０の間に設けられる信号選択回路８８を含むことができる。

同期検波回路８１は、物理量信号と不要信号を含む入力信号ＩＮが入力され、入力信号ＩＮから物理量信号等を同期検波して出力する回路である。

フィルター部９０は、例えばフィルター部９０の後段側に設けられたＡ／Ｄ変換回路１００（図６参照）の前置きフィルターや、同期検波等では除去しきれなかった不要信号を減衰させるフィルターとして機能する。

同期検波回路８１は、入力信号ＩＮが入力される第１の検波回路８２（第１の同期検波部）と、入力信号ＩＮが入力される第２の検波回路８４（第２の同期検波部）を含む。これらの第１、第２の検波回路８２、８４は、クロック信号に基づいて同期検波を行う回路であり、一例としては複数のスイッチ素子で構成されるスイッチングミキサーなどにより実現できる。

具体的には、第１の検波回路８２は、入力信号ＩＮが入力され、クロック信号ＣＫ０に基づいて、入力信号ＩＮから物理量信号を同期検波して出力する。第２の検波回路８４は、入力信号ＩＮが入力され、ＣＫ０とは位相が異なるクロック信号ＣＫ９０に基づいて、入力信号ＩＮから不要信号を同期検波して出力する。

ここで物理量信号は、ジャイロセンサーを例にとれば角速度の検出信号である。但し、物理量信号は、例えば加速度、速度、角加速度などの他の物理量の検出信号であってもよい。不要信号は漏れ信号である。具体的には不要信号は例えば機械振動漏れ信号である。この機械振動漏れ信号は、所望信号である物理量信号に対して例えば９０度の位相差がある不要信号である。また第２のクロック信号ＣＫ９０は、第１のクロック信号ＣＫ０に対して、例えば位相が９０度ずれた信号である。入力信号ＩＮは、例えば前段側の増幅回路からの信号である。増幅回路は、例えば物理量トランスデューサーから出力された物理量（角速度等）に応じた信号を増幅し、増幅後の信号を入力信号ＩＮとして同期検波回路８１に出力する。

例えば、検波回路８２は、クロック信号ＣＫ０に基づき入力信号ＩＮを同期検波して、角速度信号等の物理量信号を出力する。即ち、クロック信号ＣＫ０と同位相となる物理量信号（所望信号）が検波され、クロック信号ＣＫ０に対して９０度の位相差がある不要信号が除去される。

また検波回路８４は、クロック信号ＣＫ０に対して位相が９０度ずれたクロック信号ＣＫ９０に基づき信号ＩＮを同期検波することで、物理量信号に対して位相が９０度ずれた不要信号を同期検波して、出力する。即ち、クロック信号ＣＫ９０と同位相となる不要信号が検波され、クロック信号ＣＫ９０に対して９０度の位相差がある物理量信号が除去される。

検波回路８４からの不要信号を、例えば後段のＡ／Ｄ変換回路１００（図６）によりＡ／Ｄ変換して、そのＡ／Ｄ変換値を解析することで、故障検出が可能になる。例えば物理量トランスデューサー（振動片）に恣意的に漏れ信号を発生させ、検波回路８４が、クロック信号ＣＫ９０に基づき、この漏れ信号を含む入力信号を検波することで、回路装置（検出回路）の故障検出（故障診断）が可能になる。

フィルター部９０は、第１のフィルター９２と第２のフィルター９４を含む。図１では、フィルター９２は、キャパシターＣＦ１と抵抗ＲＦ１で構成されるパッシブ型のローパスフィルターであり、フィルター９４も、キャパシターＣＦ２と抵抗ＲＦ２で構成されるパッシブ型のローパスフィルターである。

なお、フィルター部９０は図１の構成に限定されず、種々の変形実施が可能である。例えば図１ではフィルター部９０は、１次のフィルター（ローパスフィルター）で構成されているが、２次以上のフィルター（ローパスフィルター）で構成してもよい。また図１ではフィルター部９０は、パッシブ型のフィルターで構成されているが、例えばＳＣＦ（スイッチトキャパシターフィルター）などのアクティブ型のフィルターで構成してもよい。

そして図１では、第１のモードでは（回路装置の動作モードが第１のモードに設定された場合には）、検波回路８２からの物理量信号（出力信号Ｑ１、所望信号）が、フィルター９２に入力され、検波回路８４からの不要信号（出力信号Ｑ２）が、フィルター９４に入力される。一方、第２のモードでは（回路装置の動作モードが第２のモードに設定された場合には）、検波回路８２からの物理量信号（Ｑ１）が、フィルター９２及びフィルター９４に入力される。

例えば、同期検波回路８１とフィルター部９０の間には信号選択回路８８が設けられている。そして信号選択回路８８は、第１のモードでは、検波回路８２からの物理量信号を、フィルター９２に出力し、検波回路８４からの不要信号を、フィルター９４に出力する。一方、第２のモードでは、検波回路８２からの前記物理量信号を、フィルター９２及びフィルター９４に出力する。

この信号選択回路８８はスイッチ素子Ｓ５、Ｓ６を有する。これらのスイッチ素子Ｓ５、Ｓ６は例えばＮ型のトランジスターやトランスファーゲートなどにより実現される。

スイッチ素子Ｓ５は、検波回路８２の出力ノードＮ１と、フィルター９４の入力ノードＮ３の間に設けられる。スイッチ素子Ｓ６は、検波回路８４の出力ノードＮ２と、フィルター９４の入力ノードＮ３の間に設けられる。スイッチ素子Ｓ５はスイッチ信号ＸφＦによりオン又はオフに制御され、スイッチ素子Ｓ６はスイッチ信号φＦによりオン又はオフに制御される。

そして、回路装置の動作モードが第１のモードに設定された場合には、スイッチ素子Ｓ５がオフになり、スイッチ素子Ｓ６がオンになる。これにより、検波回路８２からの物理量信号（Ｑ１）がフィルター９２に入力され、検波回路８４からの不要信号（Ｑ２）がフィルター９４に入力される。この結果、フィルター９２により物理量信号に対するフィルター処理（ローパスフィルター処理）が行われ、フィルター９４により不要信号に対するフィルター処理（ローパスフィルター処理）が行われるようになる。そして、フィルター９２、９４からのフィルター処理後の出力信号ＱＡ１、ＱＡ２が、後段のＡ／Ｄ変換回路１００（図６）に出力されるようになる。

一方、回路装置の動作モードが第２のモードに設定された場合には、スイッチ素子Ｓ５がオンになり、スイッチ素子Ｓ６がオフになる。スイッチ素子Ｓ６がオフになることにより、検波回路８４からの不要信号（Ｑ２）はフィルター９４には入力されないようになる。一方、スイッチ素子Ｓ５がオンになることで、検波回路８２からの物理量信号（Ｑ１）がフィルター９２及びフィルター９４の両方に入力されるようになる。そして、フィルター９２、９４からのフィルター処理後の出力信号ＱＡ１、ＱＡ２が、後段のＡ／Ｄ変換回路１００に出力されるようになる。

以上のように第１、第２のモードで動作させることで、フィルター部９０のフィルター９２、９４の故障検出を実現できる。

図２は図１の回路装置の動作を説明する信号波形図である。図２に示すようにスイッチ信号φＦがＨレベルになり、信号ＸφＦがＬレベルになると、図１のスイッチ素子Ｓ６がオンになり、スイッチ素子Ｓ５がオフになり、回路装置の動作モードが第１のモードＭ１に設定される。これにより検波回路８２からの物理量信号（Ｑ１）が、フィルター９２に入力されると共に、検波回路８４からの不要信号（Ｑ２）が、オンになったスイッチ素子Ｓ６を介してフィルター９４に入力されるようになる。

一方、スイッチ信号φＦがＬレベルになり、信号ＸφＦがＨレベルになると、スイッチ素子Ｓ６がオフになり、スイッチ素子Ｓ５がオンになり、回路装置の動作モードが第２のモードＭ２に設定される。これにより検波回路８４からの不要信号（Ｑ２）は、スイッチ素子Ｓ６がオフになることで、フィルター９４に入力されなくなる。また検波回路８２からの物理量信号（Ｑ１）は、フィルター９２に入力されると共に、オンになったスイッチ素子Ｓ５を介してフィルター９４にも入力されるようになる。

図２では、スイッチ信号φＦがＨレベルになり、動作モードが第１のモードＭ１に設定された期間が、第１の期間Ｔ１になる。また、スイッチ信号ＸφＦがＨレベルになり、動作モードが第２のモードＭ２に設定された期間が、第２の期間Ｔ２になっている。

本実施形態では、図２に示すように、第１のモードＭ１に設定される第１の期間Ｔ１と、第２のモードＭ２に設定される第２の期間Ｔ２とにより構成される期間が、繰り返される。例えばＴ１の後にＴ２になり、Ｔ２の後にＴ１になり、Ｔ１の後にＴ２になり、Ｔ２の後にＴ１になるというように、Ｔ１、Ｔ２からなる期間が繰り返される。具体的には後述する図１２に示すように、回路装置の起動後（電源投入後等）の常時診断期間（故障検出期間）において、第１のモードＭ１に設定される第１の期間Ｔ１と、第２のモードＭ２に設定される第２の期間Ｔ２とにより構成される期間が繰り返される。こうすることで、回路装置の常時の故障診断が可能になる。

なお、スイッチ信号φＦ、ＸφＦのパルス幅（Ｈレベル期間）の長さは、フィルター部９０のローパスのフィルター処理による遅れよりも、十分に長ければよい。

例えば物理量信号の信号レベルが０レベルであると想定する。すると図２のＢ１では、第１のモードＭ１に設定されることで、検波回路８２からの物理量信号（Ｑ１）がフィルター９２に入力され、フィルター９２の出力信号ＱＡ１は、フィルター処理後の物理量信号になっており、その信号レベルが０レベルになっている。

また、本実施形態では、物理量トランスデューサー１８（図６）に恣意的に漏れ信号を発生させており、この漏れ信号である不要信号の信号レベルの期待値ＴＧ（漏れ期待値、ターゲットレベル）とする。すると図２のＢ２では、第１のモードＭ１に設定されることで、検波回路８４からの不要信号（Ｑ２）がフィルター９４に入力されており、故障等が無ければ、フィルター９４の出力信号ＱＡ２の信号レベルが期待値ＴＧとほぼ一致する。

従って、例えば後段の制御部１４０（図６）が、図２のＢ２において、フィルター９４の出力信号ＱＡ２の信号レベル（Ａ／Ｄ変換値）が、期待値ＴＧを含む所与の判定範囲内（誤差範囲内）にあるかを検出することで、フィルター９４の故障を検出できる。またフィルター９４を通る経路にある回路での故障も検出できるようになる。例えばフィルター９４及び同期検波回路８１（検波回路８４）での故障を検出できるようになる。

また図２のＢ３では、第２のモードＭ２に設定されることで、検波回路８２からの物理量信号（Ｑ１）が、フィルター９２、９４の両方に入力されている。このため、故障等が無ければ、Ｂ３において、フィルター９２の出力信号ＱＡ１とフィルター９４の出力信号ＱＡ２は、その信号レベルが一致するはずである。例えば物理量信号の信号レベルが０レベルであるとすると、出力信号ＱＡ１及びＱＡ２の信号レベルは０レベルで一致する。従って、後段の制御部１４０は、出力信号ＱＡ１、ＱＡ２の信号レベルが一致していない場合（異なった値になっている場合）には、フィルター９２とフィルター９４のいずれか一方が故障していると判定できる。この一致・不一致判定は、所与の誤差範囲内での一致・不一致を判定することで実現できる。例えば制御部１４０は、例えば出力信号ＱＡ１の信号レベルを基準とした所与の判定範囲内（誤差範囲内）に出力信号ＱＡ２の信号レベルがない場合に、信号レベルが不一致であると判定し、フィルター９２又はフィルター９４が故障していると判定できる。

以上のように図１の構成例によれば、同期検波回路８１の後段のフィルター部９０のフィルター９２、９４の故障を検出できるようになる。そして第１のモードＭ１に設定される第１の期間Ｔ１と、第２のモードＭ２に設定される第２の期間Ｔ２からなる期間を繰り返すことで、フィルター９２、９４の常時の故障診断を実現できる。

また、検波回路８２からの物理量信号（Ｑ１）は、第１の期間Ｔ１及び第２の期間Ｔ２のいずれの場合も、フィルター９２を介してＡ／Ｄ変換回路１００に出力され、制御部１４０は、物理量信号のＡ／Ｄ変換値を取り込むことができる。従って、フィルター９２、９４の常時の故障診断を実現しながら、制御部１４０（ＤＳＰ部１１０）は、物理量信号についても絶え間なく取り込んで処理を行うことが可能になる。この結果、信頼性の高い常時の故障診断と、物理量信号の常時の取り込みとを両立して実現することが可能になる。

２．第２の構成例
図３に本実施形態の回路装置の第２の構成例を示す。図３の回路装置は、同期検波回路８１とフィルター部９０を含む。そして図３では、同期検波回路８１の検波回路８２、８４に入力されるクロック信号ＣＫ０、ＣＫ９０が交互に入れ替わる。

この第２の構成例では、動作モードとして第１、第２、第３、第４のモードが用意されている。

そして、第１及び第２のモードでは、検波回路８２、８４は図１の構成例と同様の動作を行う。即ち、検波回路８２がクロック信号ＣＫ０に基づいて物理量信号を同期検波して出力し、検波回路８４がクロック信号ＣＫ９０に基づいて不要信号を同期検波する。

これに対して、第３、第４のモードでは、検波回路８２、８４の役割が入れ替わる。即ち、第３、第４のモードでは、検波回路８２がクロック信号ＣＫ９０に基づいて不要信号を同期検波して出力し、検波回路８４がクロック信号ＣＫ０に基づいて物理量信号を同期検波して出力する。
（１）具体的には、第１のモードでは、検波回路８２からの物理量信号が、フィルター９２に入力され、検波回路８４からの不要信号が、フィルター９４に入力される。

即ち、第１のモードでは、検波回路８２は出力信号Ｑ１として物理量信号を出力し、検波回路８４は出力信号Ｑ２として不要信号を出力する。また第１のモードでは、検波回路８２からの出力信号Ｑ１がフィルター９２に入力され、検波回路８４からの出力信号Ｑ２がフィルター９４に入力される。従って、検波回路８２からの出力信号Ｑ１である物理量信号が、フィルター９２に入力され、検波回路８４の出力信号Ｑ２である不要信号が、フィルター９４に入力されるようになる。
（２）また第２のモードでは、検波回路８２からの物理量信号がフィルター９２及び９４に入力される。

即ち、第２のモードでは、検波回路８２は出力信号Ｑ１として物理量信号を出力し、検波回路８４は出力信号Ｑ２として不要信号を出力する。また第２のモードでは、検波回路８２からの出力信号Ｑ１がフィルター９２及び９４に入力される。従って、検波回路８２の出力信号Ｑ１である物理量信号が、フィルター９２及び９４に入力されるようになる。
（３）また第３のモードでは、検波回路８２からの不要信号が、フィルター９４に入力され、検波回路８４からの物理量信号が、フィルター９２に入力される。

即ち、第３のモードでは、検波回路８２は出力信号Ｑ１として不要信号を出力し、検波回路８４は出力信号Ｑ２として物理量信号を出力する。また第３のモードでは、検波回路８２からの出力信号Ｑ１がフィルター９４に入力され、検波回路８４からの出力信号Ｑ２がフィルター９２に入力される。従って、検波回路８２の出力信号Ｑ１である不要信号がフィルター９４に入力され、検波回路８４の出力信号Ｑ２である物理量信号がフィルター９２に入力されるようになる。
（４）また第４のモードでは、検波回路８４からの物理量信号が、フィルター９２及び９４に入力される。

即ち、第４のモードでは、検波回路８２は出力信号Ｑ１として不要信号を出力し、検波回路８４は出力信号Ｑ２として物理量信号を出力する。また第４のモードでは、検波回路８４からの出力信号Ｑ２がフィルター９２及び９４に入力される。従って、検波回路８４からの物理量信号がフィルター９２及び９４に入力されるようになる。

具体的には図３では、同期検波回路８１とフィルター９０の間に設けられる信号選択回路８８には、図１で説明したスイッチ素子Ｓ５、Ｓ６に加えて、スイッチ素子Ｓ７、Ｓ８、Ｓ９、Ｓ１０が設けられている。なおスイッチ素子Ｓ５、Ｓ６の接続構成及び動作は図１と同様であるため、詳細な説明は省略する。

スイッチ素子Ｓ７は、検波回路８２の出力ノードＮ１とノードＮ４の間に設けられ、スイッチ信号φＤによりオン又はオフにされる。スイッチ素子Ｓ８は、検波回路８４の出力ノードＮ２とノードＮ５の間に設けられ、スイッチ信号φＤによりオン又はオフにされる。スイッチ素子Ｓ９は、検波回路８２の出力ノードＮ１とノードＮ５の間に設けられ、スイッチ信号ＸφＤによりオン又はオフにされる。スイッチ素子Ｓ１０は、検波回路８４の出力ノードＮ２とノードＮ４の間に設けられ、スイッチ信号ＸφＤによりオン又はオフにされる。

ここでノードＮ４は、フィルター９２の入力ノードとなる。またノードＮ４とフィルター９４の入力ノードＮ３との間にはスイッチ素子Ｓ５が設けられる。ノードＮ５とフィルター９４の入力ノードＮ３との間にはスイッチ素子Ｓ６が設けられる。

そして、第１のモードでは、スイッチ信号φＤ及びφＦがＨレベル（アクティブレベル）になることでスイッチ素子Ｓ７、Ｓ８、Ｓ６がオンになり、スイッチ信号ＸφＤ及びＸφＦがＬレベル（非アクティブレベル）になることでスイッチ素子Ｓ９、Ｓ１０、Ｓ５がオフになる。これにより信号選択回路８８は、第１のモードでは、検波回路８２からの物理量信号（Ｑ１）を、フィルター９２に出力し、検波回路８４からの不要信号（Ｑ２）を、フィルター９４に出力する。

第２のモードでは、スイッチ信号φＤ及びＸφＦがＨレベルになることでスイッチ素子Ｓ７、Ｓ８、Ｓ５がオンになり、スイッチ信号ＸφＤ及びφＦがＬレベルになることでスイッチ素子Ｓ９、Ｓ１０、Ｓ６がオフになる。これにより信号選択回路８８は、検波回路８２からの物理量信号（Ｑ１）を、フィルター９２及びフィルター９４に出力する。

第３のモードでは、スイッチ信号ＸφＤ及びφＦがＨレベルになることでスイッチ素子Ｓ９、Ｓ１０、Ｓ６がオンになり、スイッチ信号φＤ及びＸφＦがＬレベルになることでスイッチ素子Ｓ７、Ｓ８、Ｓ５がオフになる。これにより信号選択回路８８は、検波回路８２からの不要信号（Ｑ１）を、フィルター９４に出力し、検波回路８４からの物理量信号（Ｑ２）を、フィルター９２に出力する。

第４のモードでは、スイッチ信号ＸφＤ及びＸφＦがＨレベルになることでスイッチ素子Ｓ９、Ｓ１０、Ｓ５がオンになり、スイッチ信号φＤ及びφＦがＬレベルになることでスイッチ素子Ｓ７、Ｓ８、Ｓ６がオフになる。これにより信号選択回路８８は、第４のモードでは、検波回路８４からの物理量信号（Ｑ２）を、フィルター９２及びフィルター９４に出力する。

また図３では、選択回路８６が回路装置に設けられている。選択回路８６は、クロック信号ＣＫ０、ＣＫ９０が入力され、同期信号ＳＹ１、ＳＹ２を検波回路８２、８４に出力する。例えば第１、第２のモードでは、選択回路８６は、クロック信号ＣＫ０、ＣＫ９０を、各々、同期信号ＳＹ１、ＳＹ２として検波回路８２、８４に出力する。一方、第３、第４のモードでは、選択回路８６は、クロック信号ＣＫ９０、ＣＫ０を、各々、同期信号ＳＹ１、ＳＹ２として検波回路８２、８４に出力する。

具体的には選択回路８６は、スイッチ素子Ｓ１、Ｓ２、Ｓ３、Ｓ４を有する。これらのスイッチ素子Ｓ１〜Ｓ４は例えばＮ型のトランジスターやトランスファーゲートなどにより実現される。

スイッチ素子Ｓ１は、クロック信号ＣＫ０の入力ノードＮＫ１と、同期信号ＳＹ１の出力ノードＮＫ３の間に設けられる。スイッチ素子Ｓ２は、クロック信号ＣＫ９０の入力ノードＮＫ２と、同期信号ＳＹ２の出力ノードＮＫ４の間に設けられる。スイッチ素子Ｓ３は、ＣＫ０の入力ノードＮＫ１とＳＹ２の出力ノードＮＫ４の間に設けられる。スイッチ素子Ｓ４はＣＫ９０の入力ノードＮＫ２とＳＹ１の出力ノードＮＫ３の間に設けられる。

第１のモード及び第２のモードでは、スイッチ信号φＤがＨレベル（アクティブレベル）になることで、スイッチ素子Ｓ１、Ｓ２がオンになり、スイッチ信号ＸφＤがＬレベル（非アクティブレベル）になることで、スイッチ素子Ｓ３、Ｓ４がオフになる。これにより、クロック信号ＣＫ０、ＣＫ９０が、各々、同期信号ＳＹ１、ＳＹ２として検波回路８２、８４に入力されるようになる。

一方、第３のモード及び第４のモードでは、スイッチ信号ＸφＤがＨレベルになることで、スイッチ素子Ｓ３、Ｓ４がオンになり、スイッチ信号φＤがＬレベルになることで、スイッチ素子Ｓ１、Ｓ２がオフになる。これにより、クロック信号ＣＫ９０、ＣＫ０が、各々、同期信号ＳＹ１、ＳＹ２として検波回路８２、８４に入力されるようになる。即ち、第１及び第２のモードと、第３及び第４のモードとでは、同期検波回路８１に入力されるクロック信号ＣＫ０、ＣＫ９０が入れ替わる。

図４は図３の回路装置の動作を説明する信号波形図である。
（１）図４の第１の期間Ｔ１では、スイッチ信号φＤ及びφＦがＨレベルなることで、動作モードが第１のモードＭ１に設定される。

即ち、スイッチ信号φＤがＨレベルになると、図３のスイッチ素子Ｓ１、Ｓ２がオンになることで、検波回路８２、８４にクロック信号ＣＫ０、ＣＫ９０が供給される。これにより検波回路８２は物理量信号を出力し、検波回路８４は不要信号を出力する。そしてスイッチ信号φＤ及びφＦがＨレベルになると、スイッチ素子Ｓ７、Ｓ８、Ｓ６がオンになる。従って、検波回路８２からの物理量信号（Ｑ１）が、スイッチ素子Ｓ７を介して、フィルター９２に入力され、検波回路８４からの不要信号（Ｑ２）が、スイッチ素子Ｓ８、Ｓ６を介して、フィルター９４に入力されるようになる。
（２）第２の期間Ｔ２では、スイッチ信号φＤ及びＸφＦがＨレベルになることで、動作モードが第２のモードＭ２に設定される。

即ち、スイッチ信号φＤがＨレベルになると、スイッチ素子Ｓ１、Ｓ２がオンになることで、検波回路８２は物理量信号を出力し、検波回路８４は不要信号を出力する。そしてスイッチ信号φＤ及びＸφＦがＨレベルになると、スイッチ素子Ｓ７、Ｓ８、Ｓ５がオンになる。従って、検波回路８２からの物理量信号（Ｑ１）が、フィルター９２及び９４に入力されるようになる。
（３）第３の期間Ｔ３では、スイッチ信号ＸφＤ及びφＦがＨレベルなることで、動作モードが第３のモードＭ３に設定される。

即ち、スイッチ信号ＸφＤがＨレベルになると、スイッチ素子Ｓ３、Ｓ４がオンになることで、検波回路８２、８４にクロック信号ＣＫ９０、ＣＫ０が供給される。これにより検波回路８２は不要信号を出力し、検波回路８４は物理量信号を出力する。そしてスイッチ信号ＸφＤ及びφＦがＨレベルになると、スイッチ素子Ｓ９、Ｓ１０、Ｓ６がオンになる。従って、検波回路８２からの不要信号（Ｑ１）がスイッチ素子Ｓ９、Ｓ６を介して、フィルター９４に入力され、検波回路８４からの物理量信号（Ｑ２）が、スイッチ素子Ｓ１０を介して、フィルター９２に入力されるようになる。
（４）第４の期間Ｔ４では、スイッチ信号ＸφＤ及びＸφＦがＨレベルになることで、動作モードが第４のモードＭ４に設定される。

即ち、スイッチ信号ＸφＤがＨレベルになると、スイッチ素子Ｓ３、Ｓ４がオンになることで、検波回路８２は不要信号を出力し、検波回路８４は物理量信号を出力する。そしてスイッチ信号ＸφＤ及びＸφＦがＨレベルになると、スイッチ素子Ｓ９、Ｓ１０、Ｓ５がオンになる。従って、検波回路８４からの物理量信号（Ｑ２）がフィルター９２及び９４に入力されるようになる。

図４では、スイッチ信号φＤ及びφＦがＨレベルになり、第１のモードＭ１に設定された期間が、第１の期間Ｔ１になる。スイッチ信号φＤ及びＸφＦがＨレベルになり、第２のモードＭ２に設定された期間が、第２の期間Ｔ２になる。スイッチ信号ＸφＤ及びφＦがＨレベルになり、第３のモードＭ３に設定された期間が、第３の期間Ｔ３になる。スイッチ信号ＸφＤ及びＸφＦがＨレベルになり、第４のモードＭ４に設定された期間が、第４の期間Ｔ４になる。

そして本実施形態では、図４に示すように、第１の期間Ｔ１と第２の期間Ｔ２と第３の期間Ｔ３と第４の期間Ｔ４とにより構成される期間が、繰り返される。例えばＴ１の後にＴ２になり、Ｔ２の後にＴ３になり、Ｔ３の後にＴ４になり、Ｔ４の後にＴ１になり、Ｔ１の後にＴ２になるというように、Ｔ１、Ｔ２、Ｔ３、Ｔ４からなる期間が繰り返される。具体的には後述する図１２に示すように、回路装置の起動後の常時診断期間において、Ｔ１、Ｔ２、Ｔ３、Ｔ４とにより構成される期間が繰り返される。こうすることで、回路装置の常時の故障診断が可能になる。

なお、スイッチ信号φＦ、ＸφＦのパルス幅（Ｈレベル期間）の長さは、フィルター部９０のローパスのフィルター処理による遅れよりも、十分に長ければよい。またスイッチ信号φＤ、ＸφＤは、例えばスイッチ信号φＦ、ＸφＦを分周等することで生成でき、その分周比に制限はない。

例えば物理量信号の信号レベルが０レベルであると想定する。すると図４のＥ１では、第１のモードＭ１に設定されることで、検波回路８２からの物理量信号（Ｑ１）がフィルター９２に入力される。そしてフィルター９２の出力信号ＱＡ１は、フィルター処理後の物理量信号となっており、その信号レベルは０レベルになっている。

また図４のＥ２では、第１のモードＭ１に設定されることで、検波回路８４からの不要信号（Ｑ２）がフィルター９４に入力されており、故障等が無ければ、フィルター９４の出力信号ＱＡ２の信号レベルが期待値ＴＧとほぼ一致する。

従って、後段の制御部１４０が、フィルター９４の出力信号ＱＡ２の信号レベルが、期待値ＴＧを含む所与の判定範囲内にあるかを検出することで、フィルター９４やフィルター９４を通る経路にある回路（検波回路８４等）での故障を検出できるようになる。

また図４のＥ３では、第２のモードＭ２に設定されることで、検波回路８２からの物理量信号（Ｑ１）が、フィルター９２及び９４の両方に入力されている。そして、故障等が無ければ、Ｅ３において、フィルター９２の出力信号ＱＡ１とフィルター９４の出力信号ＱＡ２は、その信号レベルが一致するはずである。例えば物理量信号の信号レベルが０レベルであるとすると、出力信号ＱＡ１及びＱＡ２の信号レベルは０レベルで一致する。従って、後段の制御部１４０は、出力信号ＱＡ１、ＱＡ２の信号レベルが一致していない場合に、フィルター９２とフィルター９４のいずれか一方が故障していると判定できる。この一致・不一致判定は、前述のように所与の誤差範囲内での一致・不一致を判定することで実現できる。

図４のＥ４では、Ｅ２に対して、不要信号を同期検波する回路が入れ替わっている。例えばＥ２では、第１のモードＭ１に設定されているため、検波回路８４が不要信号を出力しているが、Ｅ４では、第３のモードＭ３に設定されているため、検波回路８２が不要信号を出力している。そして検波回路８２からの不要信号をフィルター処理した信号が、出力信号ＱＡ２としてフィルター９４から出力される。このため、検波回路８２に故障が無ければ、出力信号ＱＡ２の信号レベルが期待値ＴＧとほぼ一致する。

従って、後段の制御部１４０は、第３の期間Ｔ３での出力信号ＱＡ２の信号レベルが、期待値ＴＧを含む所与の判定範囲内に無い場合には、検波回路８２が故障していると判定できる。或いはＥ２での出力信号ＱＡ２の信号レベルとＥ４での出力信号ＱＡ２の信号レベルの一致・不一致を判定することで、検波回路８２、８４の故障を検出することもできる。

以上のように図３の第２の構成例によれば、検波回路８２、８４とフィルター９２、９４の両方について、常時の故障検出が可能になる。また、フィルター９２からは、フィルター処理後の物理量信号が、出力信号ＱＡ１として、常時に出力されるため、制御部１４０（ＤＳＰ部１１０）は、物理量信号についても絶え間なく取り込んで処理を行うことが可能になる。

例えば図１の構成例や従来の回路では、検波回路８２は、故障検出用の不要信号を出力するモードにならないため、検波回路８２の個別の故障検出が難しいという問題がある。例えば信号Ｑ２の信号レベルが期待値ＴＧを含む所与の判定範囲内にあるかを検出することで、検波回路８４の故障を検出することは可能であるが、検波回路８２に故障があった場合に、それを検出できないという問題がある。

この点、図３の第２の構成例では、図４のＥ２とＥ４で、不要信号を検波する回路が入れ替わる。例えば第１の期間Ｔ１であるＥ２では、検波回路８４が故障検出用の不要信号を出力するモードになる。従って、この不要信号が、期待値ＴＧを含む判定範囲内にある否かを判定することで、検波回路８４の故障を検出できる。また第３の期間Ｔ３であるＥ４では、検波回路８２が故障検出用の不要信号を出力するモードになる。従って、この不要信号が、期待値ＴＧを含む判定範囲内にある否かを判定することで、検波回路８２の故障を検出できる。従って、検波回路８２、８４（及びその経路の回路）の両方についての故障検出を実現できるようになるという利点がある。

例えば、車載用などのアプリケーションでは、高い信頼性が要求されると共に、物理量信号についても絶え間なく取り込んで、種々の判定処理（例えば姿勢判定）を行う必要がある。このために、信頼性の高い常時の故障診断が要求されると共に、同期検波回路８１は絶え間なく同期検波して物理量信号を出力する必要がある。

この点、本実施形態の回路装置では、第１、第２のモードＭ１、Ｍ２の第１、第２の期間Ｔ１、Ｔ２では、検波回路８２が出力する物理量信号を取り込むことができると共に、検波回路８４が出力する不要信号に基づいて、検波回路８４の故障検出が可能になる。またフィルター部９０のフィルター９２、９４の故障検出も可能になる。

また、第３、４のモードＭ３、Ｍ４の第３、第４の期間Ｔ３、Ｔ４では、検波回路８４が出力する物理量信号を取り込むことができると共に、検波回路８２が出力する不要信号に基づいて、検波回路８２の故障検出が可能になる。またフィルター部９０のフィルター９２、９４の故障検出も可能になる。

従って、図４に示すように第１、第２、第３、第４の期間Ｔ１、Ｔ２、Ｔ３、Ｔ４からなる期間を繰り返すことで、信頼性の高い常時の故障診断と、物理量信号の常時の取り込みとを両立して実現できるようになる。

以上のように図３の第２の構成例によれば、検波回路８２、８４及びフィルター９２、９４の常時の故障診断を実現しながら、制御部１４０（ＤＳＰ部１１０）が物理量信号を絶え間なく取り込むことができる。従って、信頼性の高い常時の故障診断と、物理量信号の常時の取り込みとを両立して実現できる。

図５（Ａ）、図５（Ｂ）に、同期検波回路８１の検波回路８２、８４の詳細な構成例を示す。図５（Ａ）は第１、第２のモードＭ１、Ｍ２に設定されたときの状態を示しており、図５（Ｂ）は第３、第４のモードＭ３、Ｍ４に設定されたときの状態を示している。

図５（Ａ）、図５（Ｂ）では、検波回路８２は、入力信号ＩＮとして、正極側入力信号ＩＰ及び負極側入力信号ＩＭにより構成される差動入力信号が入力される。そして第１の正極側出力信号ＱＰ１及び第１の負極側出力信号ＱＭ１により構成される第１の差動出力信号を出力する。

また検波回路８４は、入力信号ＩＮとして、ＩＰ、ＩＭにより構成される差動入力信号が入力される。そして、第２の正極側出力信号ＱＰ２及び第２の負極側出力信号ＱＭ２により構成される第２の差動出力信号を出力する。

そして第１、第２のモードＭ１、Ｍ２に設定された場合には、検波回路８２が、第１の差動出力信号（ＱＰ１、ＱＭ１）として物理量信号を出力し、検波回路８４が、第２の差動出力信号（ＱＰ２、ＱＭ２）として不要信号を出力する。一方、第３、第４のモードＭ３、Ｍ４に設定された場合には、検波回路８２が、第１の差動出力信号（ＱＰ１、ＱＭ１）として不要信号を出力し、検波回路８４が、第２の差動出力信号（ＱＰ２、ＱＭ２）として物理量信号を出力する。

具体的には、図５（Ａ）、図５（Ｂ）に示すように、検波回路８２は、第１、第２、第３、第４のスイッチ素子ＳＤ１、ＳＤ２、ＳＤ３、ＳＤ４を含む。これらのスイッチ素子ＳＤ１〜ＳＤ４はＮ型のトランジスターやトランスファーゲートなどにより実現される。

スイッチ素子ＳＤ１は、正極側入力信号ＩＰの正極側入力ノードＮＩＰと、正極側出力信号ＱＰ１の正極側出力ノードＮＱＰ１との間に設けられる。そして図５（Ａ）の第１、第２のモードＭ１、Ｍ２ではクロック信号ＣＫ０に基づきオン又はオフにされ、図５（Ｂ）の第３、第４のモードＭ３、Ｍ４ではクロック信号ＣＫ９０に基づきオン又はオフにされる。

スイッチ素子ＳＤ２は、負極側入力信号ＩＭの負極側入力ノードＮＩＭと、負極側出力信号ＱＭ１の負極側出力ノードＮＱＭ１との間に設けられる。そして図５（Ａ）の第１、第２のモードＭ１、Ｍ２ではクロック信号ＣＫ０に基づきオン又はオフにされ、図５（Ｂ）の第３、第４のモードＭ３、Ｍ４ではクロック信号ＣＫ９０に基づきオン又はオフにされる。

スイッチ素子ＳＤ３は、負極側入力ノードＮＩＭと、正極側出力ノードＮＱＰ１との間に設けられ、図５（Ａ）の第１、第２のモードＭ１、Ｍ２ではクロック信号ＣＫ０の反転信号である反転クロック信号ＸＣＫ０に基づきオン又はオフにされる。図５（Ｂ）の第３、第４のモードＭ３、Ｍ４ではクロック信号ＣＫ９０の反転信号である反転クロック信号ＸＣＫ９０に基づきオン又はオフにされる。

スイッチ素子ＳＤ４は、正極側入力ノードＮＩＰと、負極側出力ノードＮＱＭ１との間に設けられ、第１、第２のモードＭ１、Ｍ２では反転クロック信号ＸＣＫ０に基づきオン又はオフにされ、第３、第４のモードＭ３、Ｍ４では反転クロック信号ＸＣＫ９０に基づきオン又はオフにされる。

検波回路８４は、第５、第６、第７、第８のスイッチ素子ＳＤ５、ＳＤ６、ＳＤ７、ＳＤ８を含む。これらのスイッチ素子ＳＤ５〜ＳＤ８はＮ型のトランジスターやトランスファーゲートなどにより実現される。

スイッチ素子ＳＤ５は、正極側入力ノードＮＩＰと、正極側出力信号ＱＰ２の正極側出力ノードＮＱＰ２との間に設けられ、第１、第２のモードＭ１、Ｍ２ではクロック信号ＣＫ９０に基づきオン又はオフにされ、第３、第４のモードＭ３、Ｍ４ではクロック信号ＣＫ０に基づきオン又はオフにされる。

スイッチ素子ＳＤ６は、負極側入力ノードＮＩＭと、負極側出力信号ＱＭ２の負極側出力ノードＮＱＭ２との間に設けられ、第１、第２のモードＭ１、Ｍ２ではクロック信号ＣＫ９０に基づきオン又はオフにされ、第３、第４のモードＭ３、Ｍ４ではクロック信号ＣＫ０に基づきオン又はオフにされる。

スイッチ素子ＳＤ７は、負極側入力ノードＮＩＭと、正極側出力ノードＮＱＰ２との間に設けられ、第１、第２のモードＭ１、Ｍ２では反転クロック信号ＸＣＫ９０に基づきオン又はオフにされ、第３、第４のモードＭ３、Ｍ４では反転クロック信号ＸＣＫ０に基づきオン又はオフにされる。

スイッチ素子ＳＤ８は、正極側入力ノードＮＩＰと、負極側出力ノードＮＱＭ２との間に設けられ、第１、第２のモードＭ１、Ｍ２では反転クロック信号ＸＣＫ９０に基づきオン又はオフにされ、第３、第４のモードＭ３、Ｍ４では反転クロック信号ＸＣＫ０に基づきオン又はオフにされる。

以上の図５（Ａ）、図５（Ｂ）の構成の同期検波回路８１においては、差動信号での同期検波が可能になると共に、常時の故障検出と常時の物理量信号の取り込みとが可能になる。

３．全体システム構成例
図６は本実施形態の回路装置の全体的なシステム構成例である。図６の回路装置は、駆動回路３０、検出回路６０、制御部１４０を含む。

駆動回路３０は、物理量トランスデューサー１８を駆動する。例えば物理量トランスデューサー１８からのフィードバック信号ＤＩを受け、フィードバック信号ＤＩに対応する駆動信号ＤＱを出力することで、物理量トランスデューサー１８を駆動する。例えば物理量トランスデューサー１８からの第１、第２の検出信号ＩＱ１、ＩＱ２は端子ＰＤ１、ＰＤ２（パッド）を介して回路装置の検出回路６０に入力される。また物理量トランスデューサー１８からのフィードバック信号ＤＩは端子ＰＤ３（パッド）を介して回路装置の駆動回路３０に入力され、駆動回路３０は端子ＰＤ４（パッド）を介して駆動信号ＤＱを物理量トランスデューサー１８に出力する。

検出回路６０は、増幅回路６１と、同期検波回路８１と、フィルター部９０と、Ａ／Ｄ変換回路１００と、ＤＳＰ部１１０（デジタル信号処理部）を含む。同期検波回路８１、フィルター部９０の構成、動作については、図１〜図５（Ｂ）で説明した通りである。増幅回路６１、Ａ／Ｄ変換回路１００、ＤＳＰ部１１０の詳細については後述する。

なお検出回路６０は図６の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。例えばＡ／Ｄ変換回路１００やＤＳＰ部１１０を設けずに、アナログの検出結果を出力するタイプの検出回路６０であってもよい。

制御部１４０は各種の制御処理を行う。例えば制御部１４０は駆動回路３０の制御処理や検出回路６０の制御処理を行う。また制御部１４０は、前述の第１〜第４のモード等の動作モードの設定処理を行う。また、同期検波回路８１やフィルター部９０の故障判定の処理も行う。この制御部１４０は、例えばゲートアレイ等の自動配置配線手法で生成されたロジック回路や、或いはファームウェアー等に基づいて動作するプロセッサー等により実現できる。

４．電子機器、ジャイロセンサー、回路装置の詳細な構成
図７に、本実施形態の回路装置２０、この回路装置２０を含むジャイロセンサー５１０（広義には物理量検出装置）、このジャイロセンサー５１０を含む電子機器５００の詳細な構成例を示す。

なお回路装置２０、電子機器５００、ジャイロセンサー５１０は図７の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器５００としては、デジタルカメラ、ビデオカメラ、スマートフォン、携帯電話機、カーナビゲーションシステム、ロボット、生体情報検出装置、ゲーム機、時計、健康器具、或いは携帯型情報端末等の種々の機器を想定できる。また以下では、物理量トランスデューサーが圧電型の振動片（振動ジャイロ）であり、センサーがジャイロセンサーである場合を例にとり説明するが、本発明はこれに限定されない。例えばシリコン基板などから形成された静電容量検出方式の振動ジャイロや、角速度情報と等価な物理量や角速度情報以外の物理量を検出する物理量トランスデューサー等にも本発明は適用可能である。

電子機器５００は、ジャイロセンサー５１０と処理部５２０を含む。またメモリー５３０、操作部５４０、表示部５５０を含むことができる。ＣＰＵ、ＭＰＵ等で実現される処理部５２０（コントローラー）は、ジャイロセンサー５１０等の制御や電子機器５００の全体制御を行う。また処理部５２０は、ジャイロセンサー５１０により検出された角速度情報（広義には物理量）に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、ＧＰＳ自律航法などのための処理を行う。メモリー５３０（ＲＯＭ、ＲＡＭ等）は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部５４０はユーザーが電子機器５００を操作するためのものであり、表示部５５０は種々の情報をユーザーに表示する。

ジャイロセンサー５１０（物理量検出装置）は、振動片１０と回路装置２０を含む。振動片１０（広義には物理量トランスデューサー）は、水晶などの圧電材料の薄板から形成される圧電型振動片である。具体的には、振動片１０は、Ｚカットの水晶基板により形成されたダブルＴ字型の振動片である。

回路装置２０は、駆動回路３０、検出回路６０、制御部１４０、レジスター部１４２、診断回路１５０を含む。なお、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

駆動回路３０は、駆動信号ＤＱを出力して振動片１０を駆動する。例えば振動片１０からフィードバック信号ＤＩを受け、これに対応する駆動信号ＤＱを出力することで、振動片１０を励振させる。検出回路６０は、駆動信号ＤＱにより駆動される振動片１０から検出信号ＩＱ１、ＩＱ２（検出電流、電荷）を受け、検出信号ＩＱ１、ＩＱ２から、振動片１０に印加された物理量に応じた所望信号（コリオリ力信号）を検出（抽出）する。

診断回路１５０は、診断モード（診断期間）において検出回路６０（回路装置）を診断（自己診断）するための回路である。例えば診断回路１５０は、検出回路６０を診断するための疑似的な所望信号（疑似角速度信号等）を生成し、検出回路６０に供給するための動作を行う。そして、この疑似的な所望信号の検出結果に基づいて、検出回路６０等が正常に動作しているか否かを判断する診断が行われる。なお、診断回路１５０の詳細については後述する。

振動片１０は、基部１と、連結腕２、３と、駆動腕４、５、６、７と、検出腕８、９を有する。矩形状の基部１に対して＋Ｙ軸方向、−Ｙ軸方向に検出腕８、９が延出している。また基部１に対して−Ｘ軸方向、＋Ｘ軸方向に連結腕２、３が延出している。そして連結腕２に対して＋Ｙ軸方向、−Ｙ軸方向に駆動腕４、５が延出しており、連結腕３に対して＋Ｙ軸方向、−Ｙ軸方向に駆動腕６、７が延出している。なおＸ軸、Ｙ軸、Ｚ軸は水晶の軸を示すものであり、各々、電気軸、機械軸、光学軸とも呼ばれる。

駆動回路３０からの駆動信号ＤＱは、駆動腕４、５の上面に設けられた駆動電極と、駆動腕６、７の側面に設けられた駆動電極に入力される。また駆動腕４、５の側面に設けられた駆動電極と、駆動腕６、７の上面に設けられた駆動電極からの信号が、フィードバック信号ＤＩとして駆動回路３０に入力される。また検出腕８、９の上面に設けられた検出電極からの信号が、検出信号ＩＱ１、ＩＱ２として検出回路６０に入力される。なお検出腕８、９の側面に設けられたコモン電極は例えば接地される。

駆動回路３０により交流の駆動信号ＤＱが印加されると、駆動腕４、５、６、７は、逆圧電効果により矢印Ａに示すような屈曲振動（励振振動）を行う。即ち、駆動腕４、６の先端が互いに接近と離間を繰り返し、駆動腕５、７の先端も互いに接近と離間を繰り返す屈曲振動を行う。このとき駆動腕４、５と駆動腕６、７とが、基部１の重心位置を通るＹ軸に対して線対称の振動を行っているので、基部１、連結腕２、３、検出腕８、９はほとんど振動しない。

この状態で、振動片１０に対してＺ軸を回転軸とした角速度が加わると（振動片１０がＺ軸回りで回転すると）、コリオリ力により駆動腕４、５、６、７は矢印Ｂに示すように振動する。即ち、矢印Ａの方向とＺ軸の方向とに直交する矢印Ｂの方向のコリオリ力が、駆動腕４、５、６、７に働くことで、矢印Ｂの方向の振動成分が発生する。この矢印Ｂの振動が連結腕２、３を介して基部１に伝わり、検出腕８、９が矢印Ｃの方向で屈曲振動を行う。この検出腕８、９の屈曲振動による圧電効果で発生した電荷信号が、検出信号ＩＱ１、ＩＱ２として検出回路６０に入力される。ここで、駆動腕４、５、６、７の矢印Ｂの振動は、基部１の重心位置に対して周方向の振動であり、検出腕８、９の振動は、矢印Ｂとは周方向で反対向きの矢印Ｃの方向での振動である。このため、検出信号ＩＱ１、ＩＱ２は、駆動信号ＤＱに対して位相が９０度だけずれた信号になる。

例えば、Ｚ軸回りでの振動片１０（ジャイロセンサー）の角速度をωとし、質量をｍとし、振動速度をｖとすると、コリオリ力はＦｃ＝２ｍ・ｖ・ωと表される。従って検出回路６０が、コリオリ力に応じた信号である所望信号を検出することで、角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部５２０は、手振れ補正、姿勢制御、或いはＧＰＳ自律航法等のための種々の処理を行うことができる。

なお図７では、振動片１０がダブルＴ字型である場合の例を示しているが、本実施形態の振動片１０はこのような構造に限定されない。例えば音叉型、Ｈ型等であってもよい。また振動片１０の圧電材料は、水晶以外のセラミックスやシリコン等の材料であってもよい。

図８に回路装置の駆動回路３０、検出回路６０の詳細な構成例を示す。

駆動回路３０は、振動片１０からのフィードバック信号ＤＩが入力される増幅回路３２と、自動ゲイン制御を行うゲイン制御回路４０と、駆動信号ＤＱを振動片１０に出力する駆動信号出力回路５０を含む。また同期信号ＳＹＣを検出回路６０に出力する同期信号出力回路５２を含む。なお、駆動回路３０の構成は図８に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

増幅回路３２（Ｉ／Ｖ変換回路）は、振動片１０からのフィードバック信号ＤＩを増幅する。例えば振動片１０からの電流の信号ＤＩを電圧の信号ＤＶに変換して出力する。この増幅回路３２は、演算増幅器、帰還抵抗素子、帰還キャパシターなどにより実現できる。

駆動信号出力回路５０は、増幅回路３２による増幅後の信号ＤＶに基づいて、駆動信号ＤＱを出力する。例えば駆動信号出力回路５０が、矩形波（又は正弦波）の駆動信号を出力する場合には、駆動信号出力回路５０はコンパレーター等により実現できる。

ゲイン制御回路４０（ＡＧＣ）は、駆動信号出力回路５０に制御電圧ＤＳを出力して、駆動信号ＤＱの振幅を制御する。具体的には、ゲイン制御回路４０は、信号ＤＶを監視して、発振ループのゲインを制御する。例えば駆動回路３０では、ジャイロセンサー５１０の感度を一定に保つために、振動片１０（駆動用振動片）に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路４０が設けられる。ゲイン制御回路４０は、振動片１０からのフィードバック信号ＤＩの振幅（振動片の振動速度ｖ）が一定になるように、ゲインを可変に自動調整する。このゲイン制御回路４０は、増幅回路３２の出力信号ＤＶを全波整流する全波整流器や、全波整流器の出力信号の積分処理を行う積分器などにより実現できる。

同期信号出力回路５２は、増幅回路３２による増幅後の信号ＤＶを受け、同期信号ＳＹＣ（参照信号）を検出回路６０に出力する。この同期信号出力回路５２は、正弦波（交流）の信号ＤＶの２値化処理を行って矩形波の同期信号ＳＹＣを生成するコンパレーターや、同期信号ＳＹＣの位相調整を行う位相調整回路（移相器）などにより実現できる。

また同期信号出力回路５２は信号ＤＳＦＤを診断回路１５０に出力する。信号ＤＳＦＤは、同期信号ＳＹＣと位相が同じ信号であり、例えば正弦波の信号ＤＶの２値化処理を行うコンパレーターなどにより生成される。なお、同期信号ＳＹＣそのものを信号ＤＳＦＤとして診断回路１５０に出力してもよい。

検出回路６０は、増幅回路６１、同期検波回路８１、フィルター部９０、Ａ／Ｄ変換回路１００、ＤＳＰ部１１０を含む。増幅回路６１は、振動片１０からの第１、第２の検出信号ＩＱ１、ＩＱ２を受けて、電荷−電圧変換や差動の信号増幅やゲイン調整などを行う。同期検波回路８１は、駆動回路３０からの同期信号ＳＹＣに基づいて同期検波を行う。フィルター部９０（ローパスフィルター）は、Ａ／Ｄ変換回路１００の前置きフィルターとして機能する。またフィルター部９０は、同期検波によっては除去しきれなかった不要信号を減衰する回路としても機能する。Ａ／Ｄ変換回路１００は、同期検波後の信号のＡ／Ｄ変換を行う。ＤＳＰ部１１０はＡ／Ｄ変換回路１００からのデジタル信号に対してデジタルフィルター処理やデジタル補正処理などのデジタル信号処理を行う。

なお、例えば振動片１０からの電荷信号（電流信号）である検出信号ＩＱ１、ＩＱ２は、電圧信号である駆動信号ＤＱに対して位相が９０度遅れる。また増幅回路６１のＱ／Ｖ変換回路等において位相が９０度遅れる。このため、増幅回路６１の出力信号は駆動信号ＤＱに対して位相が１８０度遅れる。従って、例えば駆動信号ＤＱ（ＤＶ）と同相の同期信号ＳＹＣを用いて同期検波することで、駆動信号ＤＱに対して位相が９０度遅れた不要信号等を除去できるようになる。

制御部１４０は、回路装置２０の制御処理を行う。この制御部１４０は、ロジック回路（ゲートアレイ等）やプロセッサー等により実現できる。回路装置２０での各種のスイッチ制御やモード設定等はこの制御部１４０により行われる。

レジスター部１４２は各種の情報が設定されるレジスターを有する。レジスター部１４２は例えばＳＲＡＭ等のメモリーやフリップフロップ回路等により実現できる。例えば、制御部１４０での故障判定の結果情報は、このレジスター部１４２に記憶される。そして、外部のコントローラー等は、このレジスター部１４２にアクセスすることで、故障判定の結果情報を読み出すことができる。

なお図８には、検出した角速度をデジタルデータで出力するデジタルジャイロの回路装置の構成例を示したが、本実施形態はこれに限定されず、検出した角速度をアナログ電圧（ＤＣ電圧）で出力するアナログジャイロの回路装置の構成であってもよい。

５．検出回路の詳細な回路構成例
図９に検出回路６０の更に詳細な構成例を示す。なお、検出回路６０は図９の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

診断回路１５０は第１、第２のキャパシターＣ１、Ｃ２を有する。第１のキャパシターＣ１は、検出信号ＩＱ１が入力されるＱ／Ｖ変換回路６２の入力ノードＮＡ１と、第１のノードＮ１との間に設けられる。第２のキャパシターＣ２は、検出信号ＩＱ２が入力されるＱ／Ｖ変換回路６４の入力ノードＮＡ２と、第１のノードＮ１との間に設けられる。入力ノードＮＡ１、ＮＡ２は、第１、第２のキャパシターＣ１、Ｃ２の一端側のノードであり、第１のノードＮ１は、第１、第２のキャパシターＣ１、Ｃ２の他端側のノードである。

そして第２のキャパシターＣ２の容量値は第１のキャパシターＣ１の容量値とは異なっている。例えば第１のキャパシターＣ１の容量値をＣとした場合に、第２のキャパシターＣ２の容量値はＣ＋ΔＣとなっている。ここでΔＣは正の値の容量値であってもよいし、負の値の容量値であってもよい。容量値Ｃに対するΔＣ（ΔＣの絶対値）の割合は、例えば５％〜３０％程度に設定できる。

診断モード時（診断期間）には、第１のノードＮ１に診断用信号ＳＦＤが入力される。例えば電源投入後、通常動作期間の前において、第１のノードＮ１に診断用信号ＳＦＤが供給されて、検出回路６０（回路装置）の診断処理（自己診断）が実行される。この診断用信号ＳＦＤは、例えば、回路装置の外部から供給される信号ではなく、回路装置の内部で生成される信号である。例えば図８に示すように、診断用信号ＳＦＤは、駆動回路３０からの信号ＤＳＦＤに基づき生成される信号である。具体的には駆動回路３０が出力する同期信号ＳＹＣ（参照信号）と位相が同じ（略同一を含む）の信号である。

このように、診断モードにおいて第１のノードＮ１に診断用信号ＳＦＤが入力されることで、Ｑ／Ｖ変換回路６２は、第１のキャパシターＣ１とＱ／Ｖ変換回路６２の帰還キャパシターとの第１の容量比に応じた第１の電圧振幅の信号ＱＢ１を、出力することになる。またＱ／Ｖ変換回路６４は、第２のキャパシターＣ２とＱ／Ｖ変換回路６４の帰還キャパシターとの第２の容量比に応じた第２の電圧振幅の信号ＱＢ２を、出力することになる。第１、第２のキャパシターＣ１、Ｃ２の容量値は異なっているため、第１、第２の容量比も異なった容量比となる。このため、Ｑ／Ｖ変換回路６２が出力する信号ＱＢ１の第１の電圧振幅と、Ｑ／Ｖ変換回路６４が出力する信号ＱＢ２の第２の電圧振幅も異なった電圧になる。従って、後段の差動増幅回路７０等で、第１、第２の電圧振幅の電圧差が差動増幅されることで、診断モードにおいて、擬似的な所望信号である診断用の所望信号を検出回路６０に供給することが可能になる。そして、この診断用の所望信号に対する検出回路６０の検出結果に基づいて、検出回路６０が正常に動作しているか否かの診断が可能になる。

また診断回路１５０は、第１、第２、第３、第４のスイッチ素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４を有する。また診断用信号ＳＦＤを第１のノードＮ１に入力するための第５のスイッチ素子ＳＷ５を有する。第１のスイッチ素子ＳＷ１は、第１のキャパシターＣ１の一端と入力ノードＮＡ１との間に設けられる。第２のスイッチ素子ＳＷ２は、第２のキャパシターＣ２の一端と入力ノードＮＡ２との間に設けられる。

第３のスイッチ素子ＳＷ３は、回路装置の端子ＰＤ１（図６）と入力ノードＮＡ１との間に設けられる。第４のスイッチ素子ＳＷ４は、端子ＰＤ２と入力ノードＮＡ２との間に設けられる。

診断モード時（診断期間）には、第１、第２のスイッチ素子ＳＷ１、ＳＷ２がオンになり、第３、第４のスイッチ素子ＳＷ３、ＳＷ４がオフになる。これにより、第１、第２の端子ＰＤ１、ＰＤ２側との電気的な接続を、オフになった第３、第４のスイッチ素子ＳＷ３、ＳＷ４により遮断しながら、オンになった第１、第２のスイッチ素子ＳＷ１、ＳＷ２を介して、診断用信号ＳＦＤを用いた診断用の所望信号（疑似所望信号）を検出回路６０に供給できる。

また通常動作期間においては、第１、第２のスイッチ素子ＳＷ１、ＳＷ２がオフになり、第３、第４のスイッチ素子ＳＷ３、ＳＷ４がオンになる。ここで通常動作期間は、検出回路６０が検出動作を行う期間である。即ち、検出回路６０が、検出信号ＩＱ１、ＩＱ２を用いて所望信号の検出処理を行う期間である。このようにすることで、通常動作期間においては、第１、第２のキャパシターＣ１、Ｃ２側との電気的な接続を、オフになった第１、第２のスイッチ素子ＳＷ１、ＳＷ２により遮断しながら、オンになった第３、第４のスイッチ素子ＳＷ３、ＳＷ４を介して入力される第１、第２の検出信号ＩＱ１、ＩＱ２を用いた検出処理を実現できる。

Ｑ／Ｖ変換回路６２は、演算増幅器ＯＰＢ１、帰還キャパシターＣＢ１、帰還抵抗素子ＲＢ１を含む。演算増幅器ＯＰＢ１の非反転入力端子はアナログコモン電圧ＶＣＭに設定される。帰還キャパシターＣＢ１は演算増幅器ＯＰＢ１の出力端子と反転入力端子との間に設けられる。帰還抵抗素子ＲＢ１も演算増幅器ＯＰＢ１の出力端子と反転入力端子との間に設けられる。帰還抵抗素子ＲＢ１は、演算増幅器ＯＰＢ１の出力信号のＤＣバイアス点を設定するためのものであり、帰還抵抗素子ＲＢ１を省略する構成としてもよい。

Ｑ／Ｖ変換回路６４は、演算増幅器ＯＰＢ２、帰還キャパシターＣＢ２、帰還抵抗素子ＲＢ２を含む。演算増幅器ＯＰＢ２の非反転入力端子はアナログコモン電圧ＶＣＭに設定される。帰還キャパシターＣＢ２は演算増幅器ＯＰＢ２の出力端子と反転入力端子との間に設けられる。帰還抵抗素子ＲＢ２も演算増幅器ＯＰＢ２の出力端子と反転入力端子との間に設けられる。帰還抵抗素子ＲＢ２は、演算増幅器ＯＰＢ２の出力信号のＤＣバイアス点を設定するためのものであり、帰還抵抗素子ＲＢ２を省略する構成としてもよい。

Ｑ／Ｖ変換回路６２、６４は、振動片１０からの検出信号ＩＱ１、ＩＱ２である電荷信号の電荷を、帰還キャパシターＣＢ１、ＣＢ２に蓄積することで、電荷信号を電圧信号に変換する。Ｑ／Ｖ変換回路６２、６４は、ローパスフィルター特性を有し、例えば、そのカットオフ周波数が、物理量トランスデューサー１８の駆動周波数（共振周波数）よりも十分に低くなるように、帰還キャパシターＣＢ１、ＣＢ２の容量値等が設定される。

差動増幅回路７０は、第１のアンプＡＭＣ１と第２のアンプＡＭＣ２を含む。第１のアンプＡＭＣ１は、差動入力・シングルエンド出力のアンプである。第２のアンプＡＭＣ２も、差動入力・シングルエンド出力のアンプである。

第１のアンプＡＭＣ１は、第１の演算増幅器ＯＰＣ１と第１〜第４の抵抗素子ＲＣ１〜ＲＣ４を有する。

第１の抵抗素子ＲＣ１は、第１のアンプＡＭＣ１の反転入力端子ＴＭ１（ノードＮＢ１）と、第１の演算増幅器ＯＰＣ１の反転入力端子（ノードＮＣ３）との間に設けられる。第２の抵抗素子ＲＣ２は、第１の演算増幅器ＯＰＣ１の反転入力端子と、第１の演算増幅器ＯＰＣ１の出力端子（第１のアンプＡＭＣ１の出力端子。ノードＮＣ１）との間に設けられる。即ち、第１、第２の抵抗素子ＲＣ１、ＲＣ２は、第１のアンプＡＭＣ１の反転入力端子ＴＭ１と第１の演算増幅器ＯＰＣ１の出力端子（ＮＣ１）との間に直列接続される。第１のアンプＡＭＣ１の反転入力端子ＴＭ１（−）には、前段のＱ／Ｖ変換回路６２からの信号ＱＢ１が入力される。

第３の抵抗素子Ｒ３は、第１のアンプＡＭＣ１の非反転入力端子ＴＰ１（ノードＮＢ２）と、第１の演算増幅器ＯＰＣ１の非反転入力端子（ノードＮＣ４）との間に設けられる。第４の抵抗素子ＲＣ４は、第１の演算増幅器ＯＰＣ１の非反転入力端子（ＮＣ４）と、アナログコモン電圧ＶＣＭのノードＮＣ７との間に設けられる。即ち、第３、第４の抵抗素子ＲＣ３、ＲＣ４は、第１のアンプＡＭＣ１の非反転入力端子ＴＰ１とノードＮＣ７との間に直列接続される。第１のアンプＡＭＣ１の非反転入力端子ＴＰ１（＋）には、前段のＱ／Ｖ変換回路６４からの信号ＱＢ２が入力される。

第２のアンプＡＭＣ２は、第２の演算増幅器ＯＰＣ２と第５〜第８の抵抗素子ＲＣ５〜ＲＣ８を有する。

第５の抵抗素子ＲＣ５は、第２のアンプＡＭＣ２の反転入力端子ＴＭ２（ノードＮＢ２）と、第２の演算増幅器ＯＰＣ２の反転入力端子（ノードＮＣ５）との間に設けられる。第６の抵抗素子ＲＣ６は、第２の演算増幅器ＯＰＣ２の反転入力端子（ＮＣ５）と、第２の演算増幅器ＯＰＣ２の出力端子（第２のアンプＡＭＣ２の出力端子。ノードＮＣ２）との間に設けられる。即ち、第５、第６の抵抗素子ＲＣ５、ＲＣ６は、第２のアンプＡＭＣ２の反転入力端子ＴＭ２と第２の演算増幅器ＯＰＣ２の出力端子（ＮＣ２）との間に直列接続される。第２のアンプＡＭＣ２の反転入力端子ＴＭ２（−）には、前段のＱ／Ｖ変換回路６４からの信号ＱＢ２が入力される。

第７の抵抗素子Ｒ７は、第２のアンプＡＭＣ２の非反転入力端子ＴＰ２（ノードＮＢ１）と、第２の演算増幅器ＯＰＣ２の非反転入力端子（ノードＮＣ６）との間に設けられる。第８の抵抗素子ＲＣ８は、第２の演算増幅器ＯＰＣ２の非反転入力端子（ＮＣ６）と、アナログコモン電圧ＶＣＭのノードＮＣ７との間に設けられる。即ち、第７、第８の抵抗素子ＲＣ７、ＲＣ８は、第２のアンプＡＭＣ２の非反転入力端子ＴＰ２とノードＮＣ７との間に直列接続される。第２のアンプＡＭＣ２の非反転入力端子ＴＰ２には、前段のＱ／Ｖ変換回路６２からの信号ＱＢ１が入力される。

このように図９の差動増幅回路７０は、２つの差動入力・シングルエンド出力のアンプにより構成される。即ち、差動増幅回路７０は、差動信号を構成する信号ＱＢ１、ＱＢ２のうち信号ＱＢ１が反転入力端子ＴＭ１（−）に入力され、信号ＱＢ２が非反転入力端子ＴＰ１（＋）に入力される差動入力・シングルエンド出力の第１のアンプＡＭＣ１と、信号ＱＢ１が非反転入力端子ＴＰ２（＋）に入力され、信号ＱＢ２が反転入力端子ＴＭ２（−）に入力される差動入力・シングルエンド出力の第２のアンプＡＭＣ２とにより構成される。

このような構成にすることで、差動増幅回路７０からは、アナログコモン電圧ＶＣＭ（アナロググランド）を基準として正極側又は負極側に電圧が変化する差動の信号ＱＣ１、ＱＣ２が出力されるようになる。例えば信号ＱＣ１が、アナログコモン電圧ＶＣＭに対して正極性の電圧である場合に、信号ＱＣ２は、ＶＣＭに対して負極性の電圧となる。信号ＱＣ１が、ＶＣＭに対して負極性の電圧である場合に、信号ＱＣ２は、ＶＣＭに対して正極性の電圧となる。

例えば抵抗素子ＲＣ１、ＲＣ３、ＲＣ５、ＲＣ７の抵抗値をＲ１とし、抵抗素子ＲＣ２、ＲＣ４、ＲＣ６、ＲＣ８の抵抗値をＲ２とし、差動増幅回路７０の差動増幅のゲインをＧＣとすると、ＧＣ／２＝Ｒ２／Ｒ１の関係が成り立つ。そして差動増幅回路７０は、信号ＱＢ１、ＱＢ２が入力された場合に、下記の式に示すような信号ＱＣ１、ＱＣ２を出力する。

ＱＣ１＝ＶＣＭ−（ＧＣ／２）×（ＱＢ１−ＱＢ２）
ＱＣ２＝ＶＣＭ＋（ＧＣ／２）×（ＱＢ１−ＱＢ２）
ＱＣ１−ＱＣ２＝−ＧＣ×（ＱＢ１−ＱＢ２）
即ち、差動増幅回路７０は、差動成分（ＱＢ１−ＱＢ２）がゲインＧＣ倍され、且つ、アナログコモン電圧ＶＣＭを基準に極性が反転した差動の信号ＱＣ１、ＱＣ２を出力する。なお、通常タイプの差動入力・差動出力の全差動型アンプにより、差動増幅回路７０を構成してもよい。

図９では、差動増幅回路７０の後段側にゲイン調整アンプ７６が設けられている。ゲイン調整アンプ７６は、差動の信号ＱＣ１、ＱＣ２が入力され、これらの信号を調整可能なゲインで増幅して、差動の信号ＱＤ１、ＱＤ２を出力する。

ゲイン調整アンプ７６は、第１、第２の演算増幅器ＯＰＤ１、ＯＰＤ２と第１〜第４の抵抗素子ＲＤ１〜ＲＤ４を含む。

第１の演算増幅器ＯＰＤ１は、差動信号を構成する信号ＱＣ１、ＱＣ２（第１、第２の信号）のうち信号ＱＣ１が、非反転入力端子（第１の入力端子）に入力される。第２の演算増幅器ＯＰＤ２は、信号ＱＣ１、ＱＣ２のうち信号ＱＣ２が、非反転入力端子（第１の入力端子）に入力される。

第１の抵抗素子ＲＤ１は、第１のノードＮＤ５と、第１の演算増幅器ＯＰＤ１の反転入力端子（第２の入力端子、ノードＮＤ３）との間に設けられる。第２の抵抗素子ＲＤ２は、第１の演算増幅器ＯＰＤ１の反転入力端子（ＮＤ３）と、第１の演算増幅器ＯＰＤ１の出力端子（ノードＮＤ１）との間に設けられる。

これらの第１、第２の抵抗素子ＲＤ１、ＲＤ２は、第１のノードＮＤ５の電圧（ＶＡ）と、第１の演算増幅器ＯＰＤ１の出力端子の電圧（出力信号ＱＤ１の電圧）を電圧分割し、電圧分割により得られた電圧ＶＤ１に、第１の演算増幅器ＯＰＤ１の反転入力端子を設定する第１の電圧分割回路として機能する。

第３の抵抗素子ＲＤ３は、第１のノードＮＤ５と、第２の演算増幅器ＯＰＤ２の反転入力端子（第２の入力端子。ノードＮＤ４）との間に設けられる。第４の抵抗素子ＲＤ４は、第２の演算増幅器ＯＰＤ２の反転入力端子（ＮＤ４）と、第２の演算増幅器ＯＰＤ２の出力端子（ノードＮＤ２）との間に設けられる。

これらの第３、第４の抵抗素子ＲＤ３、ＲＤ４は、第１のノードＮＤ５の電圧（ＶＡ）と、第２の演算増幅器ＯＰＤ２の出力端子の電圧（出力信号ＱＤ２の電圧）を電圧分割し、電圧分割により得られた電圧ＶＤ２に、第２の演算増幅器ＯＰＤ２の反転入力端子を設定する第２の電圧分割回路として機能する。

このように、ゲイン調整アンプ７６は、第１の演算増幅器ＯＰＤ１及び第１、第２の抵抗素子ＲＤ１、ＲＤ２を有する第１のアンプＡＭＤ１と、第２の演算増幅器ＯＰＤ２及び第３、第４の抵抗素子ＲＤ３、ＲＤ４を有する第２のアンプＡＭＤ２とにより構成される。そして第１のアンプＡＭＤ１の抵抗素子ＲＤ１の一端と、第２のアンプＡＭＤ２の抵抗素子ＲＤ３の一端とが、ノードＮＤ５に共通接続される。このようにして、これらの第１のアンプＡＭＤ１と第２のアンプＡＭＤ２により、計測アンプ（instrumentation amplifier）が構成されることになる。

そして、このゲイン調整アンプ７６は、差動の信号ＱＣ１、ＱＣ２が入力され、差動の信号ＱＤ１、ＱＤ２をノードＮＤ１、ＮＤ２に出力する。

また、ＲＤ１〜ＲＤ４は抵抗値が可変の抵抗素子になっており、これらの抵抗素子の抵抗値を調整することで、ゲイン調整アンプ７６におけるゲインＧＤが調整される。例えば抵抗素子ＲＤ１、ＲＤ３の抵抗値をＲ１とし、抵抗素子ＲＤ２、ＲＤ４の抵抗値をＲ２とし、基準抵抗値をＲとすると、ゲインＧＤに設定するための抵抗値Ｒ１、Ｒ２は、Ｒ１＝Ｒ／ＧＤ、Ｒ２＝Ｒ×（１−１／ＧＤ）と表すことができる。そしてゲイン調整アンプ７６は、信号ＱＣ１、ＱＣ２が入力されると、下記の式に示すような信号ＱＤ１、ＱＤ２を出力する。

ＱＤ１＝ＶＡ＋（ＧＤ／２）×（ＱＣ１−ＱＣ２）
ＱＤ２＝ＶＡ−（ＧＤ／２）×（ＱＣ１−ＱＣ２）
ＱＤ１−ＱＤ２＝ＧＤ×（ＱＣ１−ＱＣ２）
ここで、ＶＡはノードＮＤ５の電圧である。ＶＡは、信号ＱＤ１、ＱＤ２の電圧を、抵抗素子ＲＤ１及びＲＤ２と、抵抗素子ＲＤ３及びＲＤ４とで、電圧分割した電圧であり、信号ＱＤ１、ＱＤ２の電圧の中点電圧となる。このため、ＶＡ＝（ＱＤ１＋ＱＤ２）／２の関係が成り立つ。そして信号ＱＣ１、ＱＣ２が、アナログコモン電圧ＶＣＭを基準（中心電圧）とした差動信号であり、ＶＣＭ＝（ＱＣ１＋ＱＣ２）／２の関係が成り立つ場合には、ＶＡ＝ＶＣＭの関係が成り立つ。

なお差動増幅回路７０にゲイン調整の機能を設けることなどにより、ゲイン調整アンプ７６の構成を省略してもよい。

また差動増幅回路７０の故障検出は、例えば差動増幅回路７０の出力信号ＱＣ１、ＱＣ２の電圧を監視することで実現できる。例えば出力信号ＱＣ１の第１の電圧と出力信号ＱＣ２の第２の電圧とに基づく監視電圧（例えば第１の電圧と第２の電圧の中点電圧）が、判定電圧範囲内（高電位側閾値電圧と低電位側閾値電圧の間の範囲）にあるか否かを判定することで、差動増幅回路７０の個別の故障を検出し、常時の故障検出を実現できるようになる。

またゲイン調整アンプ７６の故障検出は、例えばアンプＡＭＤ１、ＡＭＤ２により構成される計装アンプのノードＮＤ５の電圧ＶＡを監視電圧として監視することで実現できる。例えば監視電圧ＶＡが、判定電圧範囲内にあるか否かを判定することで、ゲイン調整アンプ７６の個別の故障を検出し、常時の故障検出を実現できるようになる。

同期検波回路８１は、検波回路８２と検波回路８４を含み、差動の同期検波を行う。同期検波回路８１の構成・動作は図５（Ａ）、図５（Ｂ）で説明した通りである。例えば図５（Ａ）、図５（Ｂ）のスイッチ素子ＳＤ１〜ＳＤ４が図９のスイッチ素子ＳＦ１〜ＳＦ４に相当し、スイッチ素子ＳＤ５〜ＳＤ８がスイッチ素子ＳＧ１〜ＳＧ４に相当する。

例えば振動片１０に恣意的に振動漏れ信号を発生させ、検波回路８４（スイッチングミキサー）がこの振動漏れ信号を検波することで、検出回路６０の故障診断を行う。

例えば図７において、駆動腕４、５と駆動腕６、７とが屈曲振動を行うときの両者の振動エネルギーのバランスがとれていれば、振動片１０に角速度がかかっていない状態においては、検出腕８、９は屈曲振動を行わない。一方、両者の振動エネルギーのバランスが崩れていると、振動片１０に角速度がかかっていない状態においても、検出腕８、９の屈曲振動が発生する。この屈曲振動は漏れ振動と呼ばれ、コリオリ力に基づく振動と同様に矢印Ｃの方向の屈曲振動である。コリオリ力に基づく振動（検出信号ＩＱ１、ＩＱ２）は、駆動信号ＤＱに対して位相が９０度ずれた振動になるが、漏れ振動は駆動信号ＤＱと同位相の振動になる。なお、Ｑ／Ｖ変換回路６２、６４において位相が９０度ずれるため、同期検波の段階では、漏れ振動に基づく信号は同期信号ＳＹＣに対して位相が９０度ずれた信号になる。

そして本実施形態では、駆動腕４、５と駆動腕６、７の振動エネルギーのバランスがわずかに崩れるようにして、所望レベルの振動漏れ成分を積極的に発生させる。例えばレーザー加工等により、駆動腕４、５の先端の錘部と、駆動腕６、７の先端の錘部とで、質量に差をつけることで、振動エネルギーのバランスを崩し、恣意的な振動漏れを発生させる。この振動漏れのレベルは、既知の値となるため、検波回路８４により、この振動漏れの信号を検波することで、検出回路６０の故障診断が可能になる。

検波回路８２には、前段のゲイン調整アンプ７６からの信号ＱＤ１が、第１の入力ノードＮＤ１に入力され、信号ＱＤ２が、第２の入力ノードＮＤ２に入力される。そして駆動回路３０からの同期信号ＳＹＣ（例えばＣＫ０）により差動の同期検波を行って、差動の信号ＱＦ１、ＱＦ２を第１、第２の出力ノードＮＦ１、ＮＦ２に出力する。

これにより、ゲイン調整アンプ７６からの差動の信号ＱＤ１、ＱＤ２が、差動信号の状態で同期検波されて、同期検波後の信号が差動の信号ＱＦ１、ＱＦ２として出力されるようになる。この検波回路８２により、前段の回路（Ｑ／Ｖ変換回路、差動増幅回路、ゲイン調整アンプ）が発生したノイズ（１／ｆノイズ）などの不要信号が高周波帯域に周波数変換される。また、コリオリ力に応じた信号である所望信号が直流信号に落とし込まれる。そして、検波回路８２により高周波帯域に周波数変換された１／ｆノイズ等の不要信号は、後段に設けられたフィルター部９０により除去される。このフィルター部９０は、例えばパッシブ素子で構成されるパッシブフィルターである。即ち、フィルター部９０としては、演算増幅器を用いずに、抵抗素子やキャパシターなどのパッシブ素子で構成されるパッシブフィルターを採用できる。

一方、検波回路８４（スイッチングミキサー）には、前段のゲイン調整アンプ７６からの信号ＱＤ１が、第１の入力ノードＮＤ１に入力され、信号ＱＤ２が、第２の入力ノードＮＤ２に入力される。そして差動の信号ＱＧ１、ＱＧ２を第１、第２の出力ノードＮＧ１、ＮＧ２に出力する。

振動片１０において恣意的に発生させる振動漏れの信号（広義には不要信号）は、同期信号ＳＹＣ（所望信号）とは位相が９０度異なる。従って、検波回路８４が、同期信号ＳＹＣであるクロック信号ＣＫ０と位相が９０度異なるクロック信号ＣＫ９０に基づき、信号ＱＤ１、ＱＤ２を同期検波することで、恣意的に混入された振動漏れ信号を抽出できる。この場合の振動漏れ信号のレベルは既知となっているため、検波回路８４による検出結果をＡ／Ｄ変換して、期待値と比較することで、期待する振動漏れ信号が信号ＱＤ１、ＱＤ２に混入されていることを検出できる。そして、期待する振動漏れ信号が検出された場合には、検出回路６０は正常に動作している判定できる。この検波回路８４を用いた診断処理は、図１２に示す常時診断の期間において実行される。

なお、以上では、検波回路８２が角速度信号等の物理量信号を検波し、検波回路８４が不要信号を検波する場合を例にとり説明したが、図３等で説明したように、本実施形態では、動作モードの切り替えにより、物理量信号、不要信号を検波する回路が入れ替えられる。

図１０は、ＶＣＭを生成するアナログコモン電圧生成回路の構成例である。このアナログコモン電圧生成回路は、演算増幅器ＯＰＨ、抵抗素子ＲＨ１、ＲＨ２、ＲＨ３、キャパシターＣＨ１、ＣＨ２を有する。抵抗素子ＲＨ１、ＲＨ２は電源ＶＤＤ、ＶＳＳとの間に直列接続され、分割電圧をノードＮＨ３に生成する。分割電圧は例えばＶＤＤとＶＳＳの間の中点電圧である。この分割電圧は、抵抗素子ＲＨ３、キャパシターＣＨ２により構成されるノイズ低減用のローパスフィルターを介して、演算増幅器ＯＰＨの非反転入力端子のノードＮＨ２に供給される。演算増幅器ＯＰＨは、いわゆるボルテージフォロワー接続になっており、分割電圧に対応する電圧をアナログコモン電圧ＶＣＭとして、ノードＮＨ１に出力する。キャパシターＣＨ１は電位安定化用のキャパシターである。

図１１は診断回路１５０による自己診断について説明するための信号波形図である。図１１では、電圧振幅がＶＢである診断用信号ＳＦＤが、図９の第１のノードＮ１に入力される。すると、Ｑ／Ｖ変換回路６２は、電圧振幅がＶＢ１である信号ＱＢ１を出力し、Ｑ／Ｖ変換回路６４は、電圧振幅がＶＢ２である信号ＱＢ２を出力する。なお図１１では、診断用信号ＳＦＤは矩形波となっているが、正弦波等の周期信号であってもよい。

例えば、帰還キャパシターＣＢ１とＣＢ２の容量値は等しく、キャパシターＣ２の容量値はキャパシターＣ１の容量値よりも大きい。キャパシターＣＢ１、ＣＢ２の容量値は例えば０．５ｐＦ〜１．５ｐＦ程度であり、キャパシターＣ１の容量値Ｃは例えば２５０ｆＦ〜７５０ｆＦ程度である。キャパシターＣ１とＣ２の容量値の差ΔＣは例えば５０ｆＦ〜１５０ｆＦ程度である。なお、Ｃ１、Ｃ２、ＣＢ１、ＣＢ２は例えばポリシリコンによるキャパシター（ポリ２層キャパシター）やＭＩＭ（Metal-Insulator-Metal）によるキャパシターなどにより実現できる。

このように、キャパシターＣ１に比べて、キャパシターＣ２の方が容量値が大きい場合には、図１１に示すように、Ｑ／Ｖ変換回路６２、６４は、ＶＢ１＜ＶＢ２の関係が成り立つ信号ＱＢ１、ＱＢ２を出力する。具体的には、Ｑ／Ｖ変換回路６２、６４は反転アンプである。従って図１１に示すように、診断用信号ＳＦＤが正極性である場合には、Ｑ／Ｖ変換回路６２、６４は、アナログコモン電圧ＶＣＭを基準（中心）として負極性となり、且つ、電圧振幅についてＶＢ１＜ＶＢ２の関係が成り立つ信号ＱＢ１、ＱＢ２を出力する。

即ち、Ｑ／Ｖ変換回路６２、６４の演算増幅器ＯＰＢ１、ＯＰＢ２による仮想接地（バーチャルショート）により、入力ノードＮＡ１、ＮＡ２の電位は共にアナログコモン電圧ＶＣＭに設定される。そして、キャパシターＣ１に比べて、キャパシターＣ２の方が容量値が大きいため、電圧振幅がＶＢである診断用信号ＳＦＤがキャパシターＣ１、Ｃ２の他端に印加された場合に、キャパシターＣ１の蓄積電荷量よりもキャパシターＣ２の蓄積電荷量の方が大きくなる。そして、Ｑ／Ｖ変換回路６２、６４の帰還キャパシターＣＢ１、ＣＢ２の容量値は等しいため、信号ＱＢ１、ＱＢ２の電圧振幅については、ＶＢ１＜ＶＢ２の関係が成り立つ。即ち、信号ＱＢ１の電圧振幅ＶＢ１は、キャパシターＣ１と帰還キャパシターＣＢ１の容量比（Ｃ１／ＣＢ１）に応じた振幅に設定され、信号ＱＢ２の電圧振幅ＶＢ２は、キャパシターＣ２と帰還キャパシターＣＢ２の容量比（Ｃ２／ＣＢ２）に応じた振幅に設定される。そして、キャパシターＣ１に比べてキャパシターＣ２の方が容量値が大きいため、ＶＢ１＜ＶＢ２の関係が成り立つ。

差動増幅回路７０は、信号ＱＢ１、ＱＢ２の差動成分を増幅する。従って、図１１に示すように、信号ＱＢ１、ＱＢ２の差分がゲイン倍され且つ反転された信号が、差動の信号ＱＣ１、ＱＣ２として出力される。例えば差動増幅回路７０の差動増幅のゲインをＧＣとした場合に、信号ＱＣ１と信号ＱＣ２との間の差分電圧はＶＤＦ＝ＧＣ×（ＶＢ２−ＶＢ１）と表すことができる。

このように、キャパシターＣ１の他端側のノードＮ１に診断用信号ＳＦＤを入力することで、信号ＱＣ１、ＱＣ２に示すような診断用の所望信号（疑似所望信号）を検出回路６０に供給できる。そして検出回路６０がこの診断用の所望信号の検出動作を行い、その検出結果をモニターすることで、検出回路６０が正常に動作している否かの診断（自己診断、故障診断）が可能になる。具体的には、図１１の信号ＱＣ１、ＱＣ２の差分電圧ＶＤＦを検出することで、検出回路６０の診断が可能になる。

例えば、キャパシターＣ１、Ｃ２、ＣＢ１、ＣＢ２の容量値や診断用信号ＳＦＤの電圧振幅は既知であるため、信号ＱＣ１、ＱＣ２の差分電圧ＶＤＦも既知となる。従って、差分電圧ＶＤＦに対応する検出回路６０の検出結果が、期待値の範囲内であれば、検出回路６０が正常に動作していると診断できる。具体的には、例えば同期検波回路８１の同期検波により、同期信号ＳＹＣと位相が異なる不要信号（例えば９０度位相がずれた不要信号）が除去される一方で、同期信号ＳＹＣと位相が同じ診断用の所望信号が抽出されるようになる。つまり、周波数スペクトルにおいてＤＣ等の周波数帯域に診断用の所望信号の成分が現れるようになる。従って、この診断用の所望信号のＤＣ成分の値（ＤＣ電圧値やＤＣ電圧のＡ／Ｄ変換値）が期待値の範囲内であれば、検出回路６０が正常に動作していると診断できる。

図１２は本実施形態の回路装置の動作を説明する動作シーケンス図である。図１２に示すように、回路装置に電源が投入されて、電源がオンになった後、回路装置が診断モードに設定されて、初期診断が行われる。即ち、検出回路６０が正常に動作しているか否かを検証する診断が行われる。この初期診断（診断モード）時には、診断回路１５０のスイッチ素子ＳＷ１、ＳＷ２はオンになる一方で、スイッチ素子ＳＷ３、ＳＷ４はオフになる。これにより振動片１０からの検出信号ＩＱ１、ＩＱ２の入力は電気的に遮断され、駆動回路３０からの信号を電圧レベル変換した信号が、診断用信号ＳＦＤとして、キャパシターＣ１、Ｃ２の他端のノードＮ１に入力されるようになる。これにより、図１１で説明したように、診断用の擬似的な所望信号を検出回路６０に供給して、検出回路６０の各回路が正常に動作しているか否かを診断できるようになる。

一方、このような初期診断が終了して、所望信号を検出する通常動作期間になると、スイッチ素子ＳＷ３、ＳＷ４はオンになる一方で、スイッチ素子ＳＷ１、ＳＷ２がオフになる。これにより振動片１０からの検出信号ＩＱ１、ＩＱ２が検出回路６０に入力されて、所望信号の検出処理が行われる。この際、スイッチ素子ＳＷ１、ＳＷ２がオフになることで、例えば駆動回路３０からの信号に基づくノイズ等が、検出回路６０の入力ノードＮＡ１、ＮＡ２に伝達してしまうなどの事態を抑制できる。

このように図１２では、電源投入後、通常動作期間の前において、診断モードに設定される。この診断モードの設定は、例えば回路装置の外部のコントローラー等が診断モード（初期診断）を開始するためのコマンドを発行し、このコマンドが回路装置のインタフェースを介して受け付けられることで実現される。或いは、電源投入後に、自動的に回路装置の動作モードを診断モードに設定するようにしてもよい。なお、通常動作の開始後に、一旦、通常動作を停止し、例えば回路装置の外部のコントローラーからのコマンドの発行等に基づいて、回路装置の診断処理を行ってもよい。

また図１２に示すように、通常動作期間においては、検出回路６０が正常に動作しているか否かを常時確認するための常時診断が行われている。

この常時診断においては、図１〜図５（Ｂ）で説明した同期検波回路８１やフィルター部９０の常時の故障検出が行われる。また図９の差動増幅回路７０やゲイン調整アンプ７６の常時の故障検出も行われる。例えば、制御部１４０が、この常時診断期間において図１〜図５（Ｂ）等で説明した動作モードの設定や故障判定処理を行うことで、常時の故障診断を実現する。

以上のように本実施形態では、同期検波による物理量信号（所望信号）の抽出処理を行いながら、これと並行して、検出回路６０の故障診断を実行することができ、回路装置の実動作中の常時診断を実現できる。従って、経時変化による故障や性能劣化に対する信頼性を、大幅に向上することが可能になる。

６．移動体、電子機器
図１３（Ａ）に本実施形態の回路装置２０を含む移動体の例を示す。本実施形態の回路装置２０は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図１３（Ａ）は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、振動片１０と回路装置２０を有するジャイロセンサー５１０（センサー）が組み込まれている。ジャイロセンサー５１０は車体２０７の姿勢を検出することができる。ジャイロセンサー５１０の検出信号は車体姿勢制御装置２０８に供給される。車体姿勢制御装置２０８は例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪２０９のブレーキを制御したりすることができる。その他、こういった姿勢制御は二足歩行ロボットや航空機、ヘリコプター等の各種の移動体において利用されることができる。姿勢制御の実現にあたってジャイロセンサー５１０は組み込まれることができる。

図１３（Ｂ）、図１３（Ｃ）に示すように、本実施形態の回路装置はデジタルスチルカメラや生体情報検出装置（ウェアラブル健康機器。例えば脈拍計、歩数計、活動量計等）などの種々の電子機器に適用できる。例えばデジタルスチルカメラにおいてジャイロセンサーや加速度センサーを用いた手ぶれ補正等を行うことができる。また生体情報検出装置において、ジャイロセンサーや加速度センサーを用いて、ユーザーの体動を検出したり、運動状態を検出できる。また図１３（Ｄ）に示すように、本実施形態の回路装置はロボットの可動部（アーム、関節）や本体部にも適用できる。ロボットは、移動体（走行・歩行ロボット）、電子機器（非走行・非歩行ロボット）のいずれも想定できる。走行・歩行ロボットの場合には、例えば自律走行に本実施形態の回路装置を利用できる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（物理量検出装置、物理量トランスデューサー等）と共に記載された用語（ジャイロセンサー、振動片等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、回路装置や物理量検出装置や電子機器や移動体の構成、振動片の構造等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

Ｓ１〜Ｓ１０、ＳＤ１〜ＳＤ８ スイッチ素子、
Ｔ１〜Ｔ４ 第１〜第４の期間、Ｍ１〜Ｍ４ 第１〜第４のモード、
ＣＫ０ 第１のクロック信号、ＣＫ９０ 第２のクロック信号、
ＲＦ１、ＲＦ２ 抵抗素子、ＣＦ１、ＣＦ２ キャパシター、
１ 基部、２、３ 連結腕、４、５、６、７ 駆動腕、８、９ 検出腕、
１０ 振動片、１８ 物理量トランスデューサー、
２０ 回路装置、３０ 駆動回路、３２ 増幅回路（Ｉ／Ｖ変換回路）、
４０ ゲイン制御回路、５０ 駆動信号出力回路、５２ 同期信号出力回路、
６０ 検出回路、６１ 増幅回路、６２、６４ Ｑ／Ｖ変換回路、
７０ 差動増幅回路、７６ ゲイン調整アンプ、
８１ 同期検波回路、８２、８４ 第１、第２の検波回路（スイッチングミキサー）、
８６ 選択回路、８８ 信号選択回路、９０ フィルター部、
９２、９４ 第１、第２のフィルター、１００ Ａ／Ｄ変換回路、
１１０ ＤＳＰ部、１４０ 制御部、１４２ レジスター部、１５０ 診断回路、
２０６ 移動体（自動車）、２０７ 車体、２０８ 車体姿勢制御装置、２０９ 車輪、
５００ 電子機器、５１０ ジャイロセンサー、５２０ 処理部、５３０ メモリー、
５４０ 操作部、５５０ 表示部

Claims (13)

1. 物理量信号と不要信号を含む入力信号が入力され、前記入力信号から前記物理量信号を同期検波して出力する同期検波回路と、
   前記同期検波回路の後段側に設けられるフィルター部と、
   を含み、
   前記同期検波回路は、
   前記入力信号が入力される第１の検波回路と、
   前記入力信号が入力される第２の検波回路と、
   を含み、
   前記フィルター部は、
   第１のフィルターと、
   第２のフィルターと、
   を含み、
   前記第１の検波回路は、
   第１のクロック信号に基づいて、前記入力信号から前記物理量信号を同期検波して、前記物理量信号を出力し、
   前記第２の検波回路は、
   前記第１のクロック信号とは位相が異なる第２のクロック信号に基づいて、前記入力信号から前記不要信号を同期検波して、前記不要信号を出力し、
   第１のモードでは、
   前記第１の検波回路からの前記物理量信号が、前記第１のフィルターに入力され、
   前記第２の検波回路からの前記不要信号が、前記第２のフィルターに入力され、
   第２のモードでは、
   前記第１の検波回路からの前記物理量信号が、前記第１のフィルター及び前記第２のフィルターに入力されることを特徴とする回路装置。
2. 請求項１に記載の回路装置において、
   前記同期検波回路と前記フィルター部の間に設けられる信号選択回路を含み、
   前記信号選択回路は、
   前記第１のモードでは、前記第１の検波回路からの前記物理量信号を、前記第１のフィルターに出力し、前記第２の検波回路からの前記不要信号を、前記第２のフィルターに出力し、
   前記第２のモードでは、前記第１の検波回路からの前記物理量信号を、前記第１のフィルター及び前記第２のフィルターに出力することを特徴とする回路装置。
3. 請求項１又は２に記載の回路装置において、
   前記回路装置の起動後の常時診断期間において、前記第１のモードに設定される第１の期間と、前記第２のモードに設定される第２の期間とにより構成される期間が、繰り返されることを特徴とする回路装置。
4. 請求項１に記載の回路装置において、
   前記第１のモード及び前記第２のモードでは、
   前記第１の検波回路が、前記第１のクロック信号に基づいて、前記入力信号から前記物理量信号を同期検波して、前記物理量信号を出力し、前記第２の検波回路が、前記第２のクロック信号に基づいて、前記入力信号から前記不要信号を同期検波して、前記不要信号を出力し、
   第３のモード及び第４のモードでは、
   前記第１の検波回路が、前記第２のクロック信号に基づいて、前記入力信号から前記不要信号を同期検波して、前記不要信号を出力し、前記第２の検波回路が、前記第１のクロック信号に基づいて、前記入力信号から前記物理量信号を同期検波して、前記物理量信号を出力し、
   前記第３のモードでは、
   前記第１の検波回路からの前記不要信号が、前記第２のフィルターに入力され、
   前記第２の検波回路からの前記物理量信号が、前記第１のフィルターに入力され、
   前記第４のモードでは、
   前記第２の検波回路からの前記物理量信号が、前記第１のフィルター及び前記第２のフィルターに入力されることを特徴とする回路装置。
5. 請求項４に記載の回路装置において、
   前記同期検波回路と前記フィルター部の間に設けられる信号選択回路を含み、
   前記信号選択回路は、
   前記第１のモードでは、前記第１の検波回路からの前記物理量信号を、前記第１のフィルターに出力し、前記第２の検波回路からの前記不要信号を、前記第２のフィルターに出力し、
   前記第２のモードでは、前記第１の検波回路からの前記物理量信号を、前記第１のフィルター及び前記第２のフィルターに出力し、
   前記第３のモードでは、前記第１の検波回路からの前記不要信号を、前記第２のフィルターに出力し、前記第２の検波回路からの前記物理量信号を、前記第１のフィルターに出力し、
   前記第４のモードでは、前記第２の検波回路からの前記物理量信号を、前記第１のフィルター及び前記第２のフィルターに出力することを特徴とする回路装置。
6. 請求項４又は５に記載の回路装置において、
   前記第１の検波回路は、
   前記入力信号として、正極側入力信号及び負極側入力信号により構成される差動入力信号が入力されて、第１の正極側出力信号及び第１の負極側出力信号により構成される第１の差動出力信号を出力し、
   前記第２の検波回路は、
   前記入力信号として、前記差動入力信号が入力されて、第２の正極側出力信号及び第２の負極側出力信号により構成される第２の差動出力信号を出力し、
   前記第１のモード及び前記第２のモードでは、
   前記第１の検波回路が、前記第１の差動出力信号として前記物理量信号を出力し、
   前記第２の検波回路が、前記第２の差動出力信号として前記不要信号を出力し、
   前記第３のモード及び前記第４のモードでは、
   前記第１の検波回路が、前記第１の差動出力信号として前記不要信号を出力し、
   前記第２の検波回路が、前記第２の差動出力信号として前記物理量信号を出力することを特徴とする回路装置。
7. 請求項６に記載の回路装置において、
   前記第１の検波回路は、
   前記差動入力信号を構成する前記正極側入力信号の正極側入力ノードと、前記第１の差動出力信号を構成する前記第１の正極側出力信号の第１の正極側出力ノードとの間に設けられ、前記第１のモード及び前記第２のモードでは前記第１のクロック信号に基づきオン又はオフにされ、前記第３のモード及び前記第４のモードでは前記第２のクロック信号に基づきオン又はオフにされる第１のスイッチ素子と、
   前記差動入力信号を構成する前記負極側入力信号の負極側入力ノードと、前記第１の差動出力信号を構成する前記第１の負極側出力信号の第１の負極側出力ノードとの間に設けられ、前記第１のモード及び前記第２のモードでは前記第１のクロック信号に基づきオン又はオフにされ、前記第３のモード及び第４のモードでは前記第２のクロック信号に基づきオン又はオフにされる第２のスイッチ素子と、
   前記負極側入力ノードと、前記第１の正極側出力ノードとの間に設けられ、前記第１のモード及び前記第２のモードでは前記第１のクロック信号の反転信号である第１の反転クロック信号に基づきオン又はオフにされ、前記第３のモード及び前記第４のモードでは前記第２のクロック信号の反転信号である第２の反転クロック信号に基づきオン又はオフにされる第３のスイッチ素子と、
   前記正極側入力ノードと、前記第１の負極側出力ノードとの間に設けられ、前記第１のモード及び前記第２のモードでは前記第１の反転クロック信号に基づきオン又はオフにされ、前記第３のモード及び前記第４のモードでは前記第２の反転クロック信号に基づきオン又はオフにされる第４のスイッチ素子と、
   を含み、
   前記第２の検波回路は、
   前記正極側入力ノードと、前記第２の差動出力信号を構成する前記第２の正極側出力信号の第２の正極側出力ノードとの間に設けられ、前記第１のモード及び前記第２のモードでは前記第２のクロック信号に基づきオン又はオフにされ、前記第３のモード及び前記第４のモードでは前記第１のクロック信号に基づきオン又はオフにされる第５のスイッチ素子と、
   前記負極側入力ノードと、前記第２の差動出力信号を構成する前記第２の負極側出力信号の第２の負極側出力ノードとの間に設けられ、前記第１のモード及び前記第２のモードでは前記第２のクロック信号に基づきオン又はオフにされ、前記第３のモード及び前記第４のモードでは前記第１のクロック信号に基づきオン又はオフにされる第６のスイッチ素子と、
   前記負極側入力ノードと、前記第２の正極側出力ノードとの間に設けられ、前記第１のモード及び前記第２のモードでは前記第２の反転クロック信号に基づきオン又はオフにされ、前記第３のモード及び前記第４のモードでは前記第１の反転クロック信号に基づきオン又はオフにされる第７のスイッチ素子と、
   前記正極側入力ノードと、前記第２の負極側出力ノードとの間に設けられ、前記第１のモード及び前記第２のモードでは前記第２の反転クロック信号に基づきオン又はオフにされ、前記第３のモード及び前記第４のモードでは前記第１の反転クロック信号に基づきオン又はオフにされる第８のスイッチ素子と、
   を含むことを特徴とする回路装置。
8. 請求項４乃至７のいずれか一項に記載の回路装置において、
   前記回路装置の起動後の常時診断期間において、前記第１のモードに設定される第１の期間と、前記第２のモードに設定される第２の期間と、前記第３のモードに設定される第３の期間と、前記第４のモードに設定される第４の期間とにより構成される期間が、繰り返されることを特徴とする回路装置。
9. 請求項１乃至８のいずれか一項に記載の回路装置において、
   前記同期検波回路の前段側に設けられる増幅回路と、
   前記同期検波回路の後段側に設けられるＡ／Ｄ変換回路と、
   を含むことを特徴とする回路装置。
10. 請求項１乃至９のいずれか一項に記載の回路装置において、
    物理量トランスデューサーを駆動する駆動回路と、
    前記物理量トランスデューサーから出力される物理量に応じた検出信号が入力され、前記同期検波回路を有する検出回路と、
    を含むことを特徴とする回路装置。
11. 請求項１０に記載の回路装置と、
    前記物理量トランスデューサーと、
    を含むことを特徴とする物理量検出装置。
12. 請求項１乃至１０のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
13. 請求項１乃至１０のいずれか一項に記載の回路装置を含むことを特徴とする移動体。

Images