JP2008070229A - 検出装置、センサ及び電子機器 - Google Patents

Abstract

【課題】オフセット変動が少ないオフセット調整を実現できる検出装置等の提供。
【解決手段】検出装置３０は、駆動回路４０と検出回路６０とオフセット調整回路２０を含む。駆動回路４０は、物理量トランスデューサからのフィードバック信号を増幅する駆動側増幅回路４２を含み、検出回路６０は、物理量トランスデューサからの検出信号を増幅する検出側増幅回路７０を含む。オフセット調整回路２０は、駆動側増幅回路４２により増幅された後の信号である駆動側増幅信号ＶＤ２を駆動回路４０から受け、駆動側増幅信号ＶＤ２と周波数が同一のオフセット調整信号ＶＯＦを、検出側増幅回路７０により増幅された後の信号である検出側増幅信号ＶＳ３に対して合成する。
【選択図】図１

Description

本発明は、検出装置、センサ及び電子機器に関する。

デジタルカメラ、ビデオカメラ、携帯電話機、カーナビゲーションシステム等の電子機器には、外的な要因で変化する物理量を検出するためのジャイロセンサが組み込まれている。このようなジャイロセンサは、角速度等の物理量を検出し、いわゆる手振れ補正、姿勢制御、ＧＰＳ自律航法などに用いられる。

そして近年、ジャイロセンサの１つとして圧電型の振動ジャイロセンサが注目されている。そのなかでも、圧電材料として水晶が用いられる水晶圧電振動ジャイロセンサは、多くの装置への組み込み向けに最適なセンサとして期待が寄せられている。この振動ジャイロセンサの検出装置では、ジャイロセンサの回転によって発生するコリオリ力に応じた信号である所望信号を検出し、回転角速度を求めている。

この場合、所望信号以外の不要信号（漏れ信号）が検出装置に入力されると、オフセット電圧が発生する。このため振動ジャイロセンサの検出装置の中には、このようなオフセット電圧を除去するためのオフセット調整回路が設けられているものがある。

しかしながら、従来の検出装置では、オフセット調整回路が同期検波回路及びローパスフィルタの後段側に設けられていた。このため、不要信号のレベルが変動した場合にオフセット変動が発生したり、オフセット調整回路のオペアンプがノイズ源となってＳＮＲ（Signal-to-Nose Ratio）が劣化するなどの課題があった。
特開平３−２２６６２０号公報

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、オフセット変動が少ないオフセット調整を実現できる検出装置、センサ及び電子機器を提供することにある。

本発明は、駆動信号を出力して物理量トランスデューサを駆動し、前記物理量トランスデューサからフィードバック信号を受ける駆動回路と、前記物理量トランスデューサから検出信号を受け、前記検出信号から所望信号を検出する検出回路と、オフセットの調整処理を行うオフセット調整回路とを含み、前記駆動回路は、前記物理量トランスデューサからの前記フィードバック信号を増幅する駆動側増幅回路を含み、前記検出回路は、前記物理量トランスデューサからの前記検出信号を増幅する検出側増幅回路を含み、前記オフセット調整回路は、前記駆動側増幅回路により増幅された後の信号である駆動側増幅信号を前記駆動回路から受け、前記駆動側増幅信号と周波数が同一のオフセット調整信号を、前記検出側増幅回路により増幅された後の信号である検出側増幅信号に対して合成する検出装置に関係する。

本発明によれば、オフセット調整回路は、駆動回路から駆動側増幅信号を受ける。そして、この駆動側増幅信号と周波数が同一のオフセット調整信号を、検出側増幅信号に対して合成する。このようにすれば、駆動側増幅信号に応じたオフセット調整信号を用いて、検出側増幅信号に含まれる不要信号を除去できる。従って、不要信号のレベルが変動した場合等にも、オフセット変動を最小限に抑えることができ、オフセット変動が少ないオフセット調整を実現できる
また本発明では、前記駆動回路の前記駆動側増幅回路は、前記物理量トランスデューサからの前記フィードバック信号の増幅を行うための電流／電圧変換回路を含み、前記検出回路の前記検出側増幅回路は、前記物理量トランスデューサからの前記検出信号の増幅を行うための電荷／電圧変換回路を含み、前記オフセット調整回路は、前記電流／電圧変換回路により第１の角度だけ移相された前記駆動側増幅信号を受け、前記電荷／電圧変換回路により第２の角度だけ移相された前記検出側増幅信号に対して前記オフセット調整信号を合成するようにしてもよい。

このようにすれば、電流／電圧変換回路と電荷／電圧変換回路とにより第１の角度と第２の角度の差に応じた位相差を実現できる。これにより、オフセット調整回路に、抵抗やキャパシタで構成されるパッシブの移相回路を設けなくても済むようになり、温度変動等によるオフセット変動を低減できる。

また本発明では、前記駆動信号の電流ベクトルの方向を実軸の正方向とする複素数平面において、前記検出信号に含まれる不要信号の電圧ベクトルを、前記駆動側増幅信号の電圧ベクトルに平行な軸に投影した成分をオフセット信号の電圧とした場合に、前記オフセット調整回路は、前記オフセット信号の電圧に応じた前記オフセット調整信号を前記検出側増幅信号に対して合成するようにしてもよい。

このようにすれば、オフセット信号をオフセット調整信号で相殺できる適正なオフセット調整を実現できる。

また本発明では、前記オフセット調整回路は、前記オフセット信号の電圧が正の電圧レベルである場合には、負の電圧レベルの前記オフセット調整信号を前記検出側増幅信号に対して合成し、前記オフセット信号の電圧が負の電圧レベルである場合には、正の電圧レベルの前記オフセット調整信号を前記検出側増幅信号に対して合成するようにしてもよい。

このようにすれば、オフセット信号が正の電圧レベルになった場合にも、負の電圧レベルになった場合にも、それに応じたオフセット調整信号を生成して適正なオフセット調整を実現できる。

また本発明では、前記オフセット調整回路は、オフセットの調整データに基づいて、前記駆動側増幅信号に対する前記オフセット調整信号のゲインを制御するゲイン制御回路を含むようにしてもよい。

このようにすれば、例えば検出装置の出力電圧をモニタして、出力電圧を基準値に設定するようなオフセット調整データによりゲインを調整するだけで、オフセット調整が可能になる。

また本発明では、前記オフセット調整回路は、前記オフセット調整信号の位相の反転、非反転を切り替える位相反転切替回路を含むようにしてもよい。

このような位相反転回路を設ければ、オフセット信号の電圧が正か負かであるかに応じて、位相の反転、非反転を切り替えて、オフセット調整を実現できる。

また本発明では、前記オフセット調整回路は、離散時間型フィルタにより構成され、前記オフセット調整信号の位相を変化させる移相回路を含むようにしてもよい。

このようにすれば、温度変動等の影響を受けにくい移相回路を実現できる。

また本発明では、前記検出回路は、前記駆動回路からの同期信号に基づいて同期検波を行う同期検波回路を含み、前記検出側増幅信号は、前記同期検波回路による同期検波前の信号であり、前記オフセット調整回路は、同期検波前の前記検出側増幅信号に対して前記オフセット調整信号を合成するようにしてもよい。

このようにすれば、同期検波回路に入力される信号の不要信号を除去することが可能になり、所望信号の検出範囲の向上を図れる。

また本発明では、前記同期検波回路は、前記同期信号に基づいて、ダブルバランス・ミキサ方式で同期検波を行うようにしてもよい。

このようにすれば、例えばシングルバランス・ミキサ方式で同期検波を行う場合に比べて、ミキサ・ゲインを大きくすることができる。これにより、同期検波回路の後段の回路を小さなゲインに設定することなどが可能になり、低ノイズでの検出処理を実現できる。

また本発明では、前記同期検波回路は、前記同期信号が第１の電圧レベルとなる第１の期間では、前記増幅回路により増幅された第１の信号に対応する信号を、第１の出力信号として出力し、前記第１の信号の反転信号となる第２の信号に対応する信号を、第２の出力信号として出力し、前記同期信号が第２の電圧レベルとなる第２の期間では、前記第２の信号に対応する信号を、前記第１の出力信号として出力し、前記第１の信号に対応する信号を、前記第２の出力信号として出力するようにしてもよい。

このようにすれば、ミキサ・ゲインを大きくできる第１、第２の出力信号の出力が可能になる。

また本発明では、前記同期検波回路の後段側に設けられるフィルタ部を含み、前記フィルタ部は、前記同期検波回路からの第１、第２の出力信号が、第１、第２の差動入力信号として入力される差動増幅回路を含むようにしてもよい。

このようにすれば、第１、第２の出力信号を差動増幅することで、ゲインの大きな信号を得ることが可能になる。

また本発明では、前記差動増幅回路は、前記第１、第２の差動入力信号の差動増幅を行う差動アンプとして動作すると共にローパスフィルタとして動作するようにしてもよい。

このようにすれば、ローバスフィルタを別個に設ける手法に比べて、回路の構成要素数を少なくでき、ノイズ源の数を少なくできるため、ＳＮＲを向上できる。

また本発明では、前記検出回路は、前記同期検波回路の前段側に設けられ、ゲインを可変に制御して感度調整を行う感度調整回路を含み、前記検出側増幅信号は、前記感度調整回路による感度調整前の信号であり、前記オフセット調整回路は、感度調整前の前記検出側増幅信号に対して前記オフセット調整信号を合成するようにしてもよい。

このように感度調整回路を、同期検波回路の前段側に設ければ、ＤＣではない所与の周波数の信号の状態で感度調整が行われるようになるため、フリッカノイズを低減できる。また感度調整回路の前段側の回路ブロックの数が減るため、これらの回路ブロックのノイズを感度調整回路が増幅することによるＳＮＲの劣化を、最小限に抑えることができる。また感度調整前の検出側増幅信号に対してオフセット調整信号を合成すれば、感度調整回路には、不要信号が除去された信号を入力できるようになり、感度調整回路が飽和動作状態になるなどの事態を防止できる。

また本発明では、前記物理量トランスデューサは振動ジャイロであってもよい。

また本発明は、上記のいずれかに記載の検出装置と、前記物理量トランスデューサとを含むセンサに関係する。

また本発明は、上記に記載のセンサと、前記センサの検出情報に基づいて処理を行う処理部とを含む電子機器に関係する。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。例えば以下では、物理量トランスデューサが圧電振動子（振動ジャイロ）であり、センサがジャイロセンサである場合を例にとり説明するが、本発明はこれに限定されない。

１．検出装置の構成
図１に本実施形態の検出装置３０の構成例を示す。この検出装置３０は駆動回路４０と検出回路６０を含む。なお検出装置３０は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

物理量トランスデューサである振動子１０（振動ジャイロ）は、例えば水晶などの圧電材料により形成される圧電振動子である。図２（Ａ）に、振動子１０の一例として音叉型圧電振動子を示す。この振動子１０は、駆動用振動子１１、１２と検出用振動子１６、１７を含む。駆動用振動子１１、１２には駆動端子２、４が設けられ、検出用振動子１６、１７には検出端子６、８が設けられている。なお図２（Ａ）では、振動子１０が音叉型である場合の例を示しているが、本実施形態の振動子１０はこのような構造に限定されない。例えばＴ字型やダブルＴ字型等であってもよい。また振動子１０の圧電材料は水晶以外であってもよい。また物理量トランスデューサである振動子１０は、静電容量による駆動・検出動作を同様に行う静電型ＭＥＭＳ（Micro Electro Mechanical Systems）であってもよい。また物理量トランスデューサとは物理量（物の性質の度合いを表す量であり、その単位が定義されているもの）を他の物理量に変換するための素子である。変換対象となる物理量としては、コリオリ力以外にも重力などの力や、加速度、質量などが考えられる。また変換により得られる物理量としては、電流（電荷）以外にも電圧等であってもよい。

駆動回路４０は、駆動信号（駆動電圧）ＶＤを出力して振動子１０（広義には物理量トランスデューサ）を駆動し、振動子１０からフィードバック信号ＶＦを受ける。これにより振動子１０を励振させる。検出回路６０は、駆動信号ＶＤにより駆動される振動子１０から検出信号（検出電流、電荷）ＩＳＰ、ＩＳＭを受け、検出信号から所望信号（コリオリ力信号）を検出（抽出）する。

具体的には、駆動回路４０からの交流の駆動信号（駆動電圧）ＶＤが図２（Ａ）の駆動用振動子１１の駆動端子２に印加される。すると逆電圧効果によって駆動用振動子１１が振動を開始し、音叉振動により駆動用振動子１２も振動を開始する。この時、駆動用振動子１２の圧電効果によって発生する電流（電荷）が、駆動端子４からフィードバック信号ＶＦとして駆動回路４０にフィードバックされる。これにより振動子１０を含む発振ループが形成される。

駆動用振動子１１、１２が振動すると、検出用振動子１６、１７が図２（Ａ）に示す方向に振動速度ｖで振動する。すると、検出用振動子１６、１７の圧電効果によって発生する電流（電荷）が、検出信号ＩＳＰ、ＩＳＭとして検出端子６、８から出力される。すると、検出回路６０は、この振動子１０からの検出信号ＩＳＰ、ＩＳＭを受け、コリオリ力に応じた信号である所望信号（所望波）を検出する。

即ち、図２（Ａ）の検出軸１９を中心に振動子１０（ジャイロセンサ）が回転すると、振動速度ｖの振動方向と直交する方向にコリオリ力Ｆｃが発生する。例えば図２（Ｂ）に、図２（Ａ）の検出軸１９を上側から見た図を模式的に示す。図２（Ｂ）において、検出軸１９を中心に回転したときの角速度をωとし、振動子の質量をｍとし、振動子の振動速度をｖとすると、コリオリ力はＦｃ＝２ｍ・ｖ・ωと表される。従って検出回路６０が、コリオリ力に応じた信号である所望信号を検出（抽出）することで、ジャイロセンサ（振動子）の回転角速度ωを求めることができる。

なお振動子１０には、駆動側共振周波数ｆｄと検出側共振周波数ｆｓがある。具体的には、駆動用振動子１１、１２の固有共振周波数（駆動振動モードの固有共振周波数）がｆｄであり、検出用振動子１６、１７の固有共振周波数（検出振動モードの固有共振周波数）がｆｓである。この場合に、駆動用振動子１１、１２と検出用振動子１６、１７とが検出動作可能で、且つ、不要な共振結合を起こさない適度なモード間結合を持つ範囲で、ｆｄとｆｓの間に一定の周波数差を持たせている。この周波数差である離調周波数Δｆ＝｜ｆｄ−ｆｓ｜は、ｆｄ、ｆｓに比べて十分に小さな周波数に設定されている。

駆動回路（発振回路）４０は、電流を電圧に変換する駆動側の増幅回路（Ｉ／Ｖ変換回路）４２と、自動ゲイン制御を行うＡＧＣ（Automatic Gain Control）回路４４と、２値化回路（コンパレータ）４６を含む。駆動回路４０では、ジャイロセンサの感度を一定に保つために、振動子１０（駆動用振動子）に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのＡＧＣ回路４４が設けられる。具体的にはＡＧＣ回路４４は、フィードバック信号ＦＤの振幅（振動子の振動速度ｖ）が一定になるように、ゲインを可変に自動調整する。なお、発振ループでの位相シフトが０度（０deg）になるように位相が調整される。また発振起動時には、高速な発振起動を可能にするために、発振ループのゲインは１よりも大きなゲインに設定される。

駆動側の増幅回路４２は、振動子１０からのフィードバック信号ＦＤを増幅する。具体的には増幅回路４２が含むＩ／Ｖ変換回路４３が、振動子１０からのフィードバック信号ＦＤである電流（電荷）を、電圧に変換して増幅し、駆動側増幅信号ＶＤ２として出力する。

ＡＧＣ回路４４は、駆動側の増幅回路４２により増幅された後の信号である駆動側増幅信号ＶＤ２を監視して、発振ループのゲインを制御する。このＡＧＣ回路４４は、発振ループ内の発振振幅を制御するためのゲインコントロールアンプ（ＧＣＡ）や、発振振幅に応じてゲインコントロールアンプのゲインを調整するための制御電圧を出力するゲイン制御回路を含むことができる。また、このゲイン制御回路は、増幅回路４２からの交流の信号ＶＤ２を直流信号に変換する整流回路（全波整流回路）や、整流回路からの直流信号の電圧と基準電圧との差分に応じた制御電圧を出力する回路などを含むことができる。

２値化回路４６は、正弦波である駆動側増幅信号ＶＤ２の２値化処理を行い、２値化処理により得られた同期信号（参照信号）ＣＬＫを、検出回路６０の同期検波回路１００に出力する。この２値化回路４６は、増幅回路４２からの正弦波（交流）の信号ＶＤ２が入力されて、矩形波の同期信号ＣＬＫを出力するコンパレータにより実現できる。なお増幅回路４２と２値化回路４６の間や２値化回路４６と同期検波回路１００の間に他の回路を設けてもよい。例えばハイパスフィルタや移相回路（位相シフタ）などを設けてもよい。

検出回路６０は、増幅回路７０、同期検波回路１００、フィルタ部１１０を含む。なおこれらの一部の構成要素を省略したり、他の構成要素を追加してもよい。

検出側の増幅回路７０は、振動子１０からの検出信号ＩＳＰ、ＩＳＭを増幅する。具体的には増幅回路７０が含むＱ／Ｖ変換回路７２、７４が、振動子１０からの信号ＩＳＰ、ＩＳＭを受け、振動子１０で発生した電荷（電流）を電圧に変換して増幅する。

同期検波回路（検波回路、検波器）１００は、同期信号（同期クロック、参照信号）ＣＬＫに基づいて同期検波を行う。この同期検波により、機械振動漏れの不要信号の除去が可能になる。

同期検波回路１００の後段側に設けられるフィルタ部１１０は、同期検波後の信号ＶＳ６のフィルタ処理を行う。具体的には、高周波成分を除去するローパスフィルタ処理を行う。

振動子１０からの検出信号（センサ信号）には、所望信号（所望波）と不要信号（不要波）が混在している。不要信号の振幅は一般的に所望信号の振幅の１００〜５００倍程度となるため、検出装置３０に対する要求性能は高くなる。この不要信号には、機械振動漏れや、静電結合漏れや、離調周波数Δｆや、２ｆｄ（２ωｄ）や、ＤＣオフセットなどに起因するものがある。機械振動漏れの不要信号は、振動子１０の形状のアンバランス等に起因して発生する。また静電結合漏れの不要信号は、図１の駆動信号ＶＤが、寄生キャパシタＣＰ、ＣＭを通じてＩＳＰ、ＩＳＭの入力端子等に漏洩することで発生する。

図３（Ａ）〜図３（Ｃ）は、不要信号の除去について説明するための周波数スペクトラムである。図３（Ａ）は同期検波前の周波数スペクトラムである。図３（Ａ）に示すように、同期検波前の検出信号では、ＤＣの周波数帯域にはＤＣオフセットの不要信号が存在する。またｆｄの周波数帯域には、機械振動漏れの不要信号と所望信号が存在する。

図３（Ｂ）は同期検波後の周波数スペクトラムである。図３（Ａ）のｆｄの周波数帯域の所望信号は、図３（Ｂ）に示すように同期検波後はＤＣ及び２ｆｄの周波数帯域に現れる。また図３（Ａ）のＤＣの周波数帯域の不要信号（ＤＣオフセット）は、図３（Ｂ）に示すように同期検波後はｆｄの周波数帯域に現れる。また図３（Ａ）のｆｄの周波数帯域の不要信号（機械振動漏れ）は、図３（Ｂ）に示すように同期検波後は２ｆｄの周波数帯域に現れる。

図３（Ｃ）はフィルタ処理後の周波数スペクトラムである。同期検波後の信号をフィルタ部１１０で平滑化（ＬＰＦ）することで、ｆｄ、２ｆｄ等の周波数帯域の不要信号の周波数成分を除去できる。

そして本実施形態では図１に示すように、オフセットの調整処理（オフセット電圧の除去）を行うオフセット調整回路２０が設けられている。このオフセット調整回路２０は、駆動側の増幅回路４２により増幅された後の信号である駆動側の増幅信号ＶＤ２を駆動回路４０から受ける。そして駆動側の増幅信号ＶＤ２と周波数が同一のオフセット調整信号ＶＯＦを、検出側の増幅回路７０により増幅された後の信号である検出側の増幅信号ＶＳ３に対して合成（加算又は減算等）する。この信号の合成は例えば合成部２１により行われる。この合成部２１は、例えばアナログ回路の加算器や減算器などにより実現できる。なお検出回路６０が元々有する回路や素子を利用して、オフセット調整信号ＶＯＦと信号ＶＳ３の合成を実現してもよい。

例えば図４に本実施形態の比較例を示す。この比較例では、同期検波回路１０１及びフィルタ部１１１の後段側に、アナログ回路の加算器（減算器）で構成されるオフセット調整回路２１が設けられている。そして同期検波及びＬＰＦ（ローパスフィルタ）処理後の信号に対してオフセット調整処理が行われている。しかしながら、この比較例には以下のような問題点がある。
（Ａ１）漏れ信号（不要信号、ＤＣオフセット）のレベルが変動すると、出力オフセットも変動する。例えば電源電圧の変動等により駆動信号の振幅が変化すると、漏れ信号のレベルも変動し、これによりジャイロ出力信号ＶＳＱのオフセットも変動してしまう。
（Ａ２）ジャイロセンサの信号帯域はＤＣ〜数百Ｈｚであるため、オフセット調整回路２１が含むオペアンプ（増幅器）ＯＰＪの１／ｆノイズが影響し、ジャイロ出力信号ＶＳＱのＳＮＲ（Signal-to-Nose Ratio）が悪化する。
（Ａ３）オフセット調整電圧ＶＡを生成するために、基準電圧生成回路やＤ／Ａ変換回路が必要になり、回路の大規模化や高コスト化を招く。
（Ａ４）同期検波回路１０１の後段側にオフセット調整回路２１が設けられているため、同期検波回路１０１の入力信号ＶＳ５に漏れ信号も重畳されてしまい、オペアンプ等の飽和制限により、検出できる角速度範囲が小さくなる。

これに対して図１の本実施形態によれば、駆動回路４０からの信号ＶＤ２に基づいてオフセット調整信号ＶＯＦが生成されるため、オフセットの調整レベルが、駆動回路４０の駆動電圧に比例するようになる。従って、ジャイロ出力信号ＶＳＱのオフセット変動を最小限に抑えることができる。

また本実施形態によれば、同期検波回路１００による同期検波前の信号ＶＳ３に対してオフセット調整が行われる。このような同期検波前であると、信号帯域が駆動周波数ｆｄの付近になるため（図３（Ａ）参照）、オペアンプの１／ｆノイズ等を小さくできる。

また本実施形態によれば、図４のオフセット調整電圧ＶＡを生成するための基準電圧生成回路やＤ／Ａ変換回路が不要になるため、回路の小規模化や低コスト化を図れる。

２．Ｑ／Ｖ変換回路、Ｉ／Ｖ変換回路
図５（Ａ）に、検出側の増幅回路７０の構成例を示す。増幅回路７０は、Ｑ／Ｖ変換回路７２、７４、差動増幅回路７６を含む。Ｑ／Ｖ変換回路７２、７４は、振動子１０で発生した電荷（電流）を電圧に変換する。差動増幅回路７６は、Ｑ／Ｖ変換回路７２、７４からの信号ＶＳ１Ｐ、ＶＳ１Ｍの差動増幅を行う。

図５（Ｂ）にＱ／Ｖ（Ｉ／Ｖ）変換回路の構成例を示す。このＱ／Ｖ（Ｉ／Ｖ）変換回路は、ノードＮＡ１とＮＡ２の間に設けられるキャパシタＣＡ１及び抵抗ＲＡ１と、オペアンプ（演算増幅器）ＯＰＡを含み、ローパスフィルタの周波数特性を有する。オペアンプＯＰＡの第１の入力端子（反転入力端子）には入力ノードＮＡ１が接続され、第２の入力端子（非反転入力端子）にはＡＧＮＤの電源ノード（基準電源電圧ノード）が接続される。

図５（Ｂ）の回路を、検出側の増幅回路７０が含むＱ／Ｖ変換回路（電荷／電圧変換回路）７２、７４として機能させる場合には、図６（Ａ）に示すように、カットオフ周波数ｆｃ＝１／２πＣＲが駆動周波数ｆｄよりも十分に小さくなるように、ＣＡ１の容量値とＲＡ１の抵抗値を設定する。これにより共振周波数ｆｄにおいて位相が約−９０度（９０deg）だけ変化するようになる。

一方、図５（Ｂ）の回路を、駆動側の増幅回路４２が含むＩ／Ｖ変換回路（電流／電圧変換回路）４３として機能させる場合には、図６（Ｂ）に示すように、カットオフ周波数ｆｃ＝１／２πＣＲが駆動周波数ｆｄよりも十分に大きくなるように、ＣＡ１の容量値とＲＡ１の抵抗値を設定する。

図５（Ｃ）に差動増幅回路７６の構成例を示す。差動増幅回路７６は、抵抗ＲＢ１、ＲＢ２、ＲＢ３、ＲＢ４とオペアンプＯＰＢを含む。ＲＢ１、ＲＢ２の抵抗比とＲＢ３、ＲＢ４の抵抗比を等しくすることで、図５（Ｃ）の差動増幅回路７６は、互いに逆相の信号である入力信号ＶＳ１Ｐ、ＶＳ１Ｍの差分を増幅する差動増幅を行う。この差動増幅により、振動子１０からのＱ／Ｖ変換回路７２、７４に入力されるコモンモードノイズや静電結合漏れ等の不要信号の除去が可能になる。

例えば本実施形態の比較例として、オフセット調整回路２０に対して、抵抗やキャパシタで構成されるパッシブの移相回路を設け、この移相回路により９０度の移相を行う手法が考えられる。

しかしながら、この比較例の手法では、温度変動等による移相回路の伝達特性の変動が大きいため、オフセット調整量が変動してしまう。この結果、ジャイロ出力信号のオフセット変動が発生する。

これに対して図１では、駆動側の増幅回路４２にＩ／Ｖ変換回路４３を含ませる一方で、検出側の増幅回路７０にＱ／Ｖ変換回路７２、７４を含ませている。このようにすれば、共振周波数ｆｄにおいてそれぞれ、Ｉ／Ｖ変換回路４３の移相は１８０度（又は０度）となる一方で、Ｑ／Ｖ変換回路７２、７４の移相は−９０度（又は＋９０度）になる。これにより、オフセット調整回路２０にパッシブの移相回路を設けなくても済むようになる。この結果、温度変動等によるジャイロ出力信号のオフセット変動を最小限に抑えることが可能になる。

３．オフセット調整
次に図７、図８の複素平面図を用いて、オフセット調整の詳細について説明する。図７、図８において、Ｉ_ｄｒは駆動回路４０による振動子１０の駆動電流であり、Ｖ_ｄｒは駆動電圧である（図１のＶＤ）。θ_ｄｒは、駆動電圧Ｖ_ｄｒと駆動電流Ｉ_ｄｒとの位相差である。この位相差θ_ｄｒは、振動子１０の寄生インダクタンスや寄生キャパシタ等により生じるものである。

Ｖ_ｇｙｒｏは、ジャイロ検出信号であり、振動子１０（ジャイロセンサ）の回転角速度から生じるコリオリ力に比例して生成される信号である。

Ｖ_ｖｉｂは、振動子１０の形状のアンバランス等を原因として、駆動用振動子の駆動機械振動が検出用駆動子側に漏れることで生成される信号である。

Ｖ_ｅｓは、駆動電圧が素子端子（電極）、ワイヤボンディング、ＩＣパターン等の等価結合キャパシタ（ＣＰ、ＣＭ）を介して検出回路６０に混入される信号である。
（１）図７、図８において、駆動電流は下式のように表される。

Ｉ_ｄｒ（ωｔ）＝Ｄ_１・ｃｏｓωｔ
ここでＤ_１は駆動電流振幅である。また図７、図８は、駆動信号の駆動電流ベクトルであるＩ_ｄｒの方向を実軸の正方向とする複素数平面図になっている。
（２）駆動電圧は下式のように表される。

Ｖ_ｄｒ（ωｔ）＝Ｄ_２・ｃｏｓ（ωｔ＋θ_ｄｒ）
ここでＤ_２は駆動電圧振幅であり、θ_ｄｒは駆動電圧と駆動電流の位相差である。
（３）フィードバック信号増幅信号（駆動側増幅信号ＶＤ２）は下式のように表される。

Ｖ_ｄｒ２（ωｔ）＝Ａ_ｄｒ・Ｖ_ｄｒ（ωｔ＋θ_１）
＝Ａ_ｄｒ・Ｄ_２・ｃｏｓ（ωｔ＋θ_１＋θ_ｄｒ）
＝Ｇ・ｃｏｓ（ωｔ＋θ_１＋θ_ｄｒ）
ここでＡ_ｄｒは駆動電圧−フィードバック信号増幅信号の増幅率である。またθ_１（第１の角度）は駆動側の移相であり、例えば駆動側の増幅回路４２をＩ／Ｖ変換回路４３で構成した場合には、θ_１はπ［ｒａｄ］（１８０［ｄｅｇ］）程度になる。
（４）ジャイロ検出電流は下式のように表される。

Ｉ_ｇｙｒｏ（ωｔ）＝Ｆ_Ｃ・Ｋ_ｇ・ｃｏｓ（ωｔ＋π／２）
ここでＦ_Ｃはコリオリ力であり、Ｋ_ｇはコリオリ力−検出電流の変換効率であり、ωは駆動角振動数である。
（５）同期検波前におけるジャイロ検出信号（所望信号）は下式のように表される。

Ｖ_ｇｙｒｏ（ωｔ）＝Ｉ_ｇｙｒｏ（ωｔ＋θ_２）・Ａ_１
＝Ｆ_Ｃ・Ｋ_ｇ・Ａ_１・ｃｏｓ（ωｔ＋π／２＋θ_２）
＝Ｈ・ｃｏｓ（ωｔ＋π／２＋θ_２）
ここでＡ_１は検出回路の同期検波前増幅率であり、θ_２（第２の角度）は同期検波前の検出側の移相である。例えば検出側の増幅回路７０をＱ／Ｖ変換回路７２、７４で構成した場合には、θ_２は−π／２［ｒａｄ］（−９０［ｄｅｇ］）程度になる。
（６）ジャイロ出力におけるジャイロ検出信号（所望信号）は下式のように表される。

｜Ｓ_ｇｙｒｏ｜＝｜Ｖ_ｇｙｒｏ（ωｔ）｜_ｍａｘ・Ｋ_ｄ・Ａ_２・ｃｏｓ（θ_ｄｒ−π／２＋θ_１−θ_２）
＝Ｈ・Ｋ_ｄ・Ａ_２・ｃｏｓ（θ_ｄｒ−π／２＋θ_１−θ_２）
ここでＫ_ｄは同期検波振幅変換の最大効率であり、Ａ_２は検出回路の同期検波以後の増幅率である。ここではＡＭ変調が行われているため、｜Ｖ_ｇｙｒｏ（ωｔ）｜_ｍａｘ＝Ｆ_Ｃ・Ｋ_ｇ・Ａ_１＝Ｈとなる。
（７）同期検波前における機械漏れ信号は下式のように表される。

Ｖ_ｖｉｂ（ωｔ）＝Ｉ_ｄｒ（ωｔ＋θ_２）・Ｋ_ｖｉｂ・Ａ_１
＝Ｋ_ｖｉｂ・Ａ_１・Ｄ_１・ｃｏｓ（ωｔ＋θ_２）
＝Ｉ・ｃｏｓ（ωｔ＋θ_２）
ここでＫ_ｖｉｂは検出電流−機械漏れの比例定数である。
（８）ジャイロ出力における機械漏れ信号は下式のように表される。

｜Ｓ_ｖｉｂ｜＝｜Ｖ_ｖｉｂ（ωｔ）｜_ｍａｘ・Ｋ_ｄ・Ａ_２・ｃｏｓ（θ_ｄｒ＋θ_１−θ_２）
＝Ｉ・Ｋ_ｄ・Ａ_２・ｃｏｓ（θ_ｄｒ＋θ_１−θ_２）
（９）同期検波前における静電漏れ信号は下式のように表される。

Ｖ_ｅｓ（ωｔ）＝Ｖ_ｄｒ（ωｔ＋π／２＋θ_２）・Ｋ_ｅｓ・Ａ_１
＝Ｋ_ｅｓ・Ａ_１・Ｄ_２・ｃｏｓ（ωｔ＋θ_ｄｒ＋π／２＋θ_２）
＝Ｊ・ｃｏｓ（ωｔ＋θ_ｄｒ＋π／２＋θ_２）
ここでＫ_ｅｓは駆動電圧−静電漏れの比例定数である。
（１０）ジャイロ出力における静電漏れ信号は下式のように表される。

｜Ｓ_ｅｓ｜＝｜Ｖ_ｅｓ（ωｔ）｜_ｍａｘ・Ｋ_ｄ・Ａ_２・ｃｏｓ（θ_１−θ_２−π／２）
＝Ｊ・Ｋ_ｄ・Ａ_２・ｃｏｓ（θ_１−θ_２−π／２）
（１１）その他の不要信号（機械漏れ、静電漏れ以外の不要信号）をＶ_ｅｔｃ（ωｔ）とすると、同期検波前の漏れ信号の合計である合計漏れ信号は下式のようになる。

Ｖ_ｏｆｓ（ωｔ）＝Ｖ_ｖｉｂ（ωｔ）＋Ｖ_ｅｓ（ωｔ）＋Ｖ_ｅｔｃ（ωｔ）
（１２）オフセット調整回路が出力すべきオフセット調整信号は下式のようになる。

Ｓ_ａｄｊ（ωｔ）＝＋／−｜Ｖ_ｄｒ２（ωｔ）｜_ｍａｘ・Ｋ_ｄ・Ａ_ｏｆｓ・ｃｏｓ（θ_ｏｆｓ）
ここでＡ_ｏｆｓは調整ゲインであり、θ_ｏｆｓは図７、図８に示すように合計漏れ信号−駆動電圧の位相差である。

図７、図８の複素平面では、移相の基準となる駆動電流Ｉ_ｄｒのベクトル（広義には駆動信号の電流ベクトル）の方向が、実軸（Ｒｅ）の正方向となっている。

また、駆動電流Ｉ_ｄｒのベクトルとジャイロ検出電流Ｉ_ｇｙｒｏのベクトルは直交する（（４）参照）。また検出側の増幅回路７０が、移相θ_２が−９０度（−９０deg）となるＱ／Ｖ変換回路７２、７４を含むため、ジャイロ検出電流Ｉ_ｇｙｒｏのベクトルと同期検波前のジャイロ検出信号Ｖ_ｇｙｒｏの電圧ベクトルは直交する（（５）参照）。このため、図７、図８に示すように、Ｖ_ｇｙｒｏの電圧ベクトルは、Ｉ_ｄｒの電流ベクトルと平行になる。

また駆動側の増幅回路４２が、移相θ_１が１８０度となるＩ／Ｖ変換回路４３を含むため、フィードバック信号増幅信号Ｖ_ｄｒ２の電圧ベクトルとＩ_ｄｒの電流ベクトルとの位相差は、図７、図８に示すように（１８０＋θ_ｄｒ）度になる。また静電漏れ信号Ｖ_ｅｓの電圧ベクトルとＩ_ｄｒの電流ベクトルとの位相差も（１８０＋θ_ｄｒ）度になり、機械漏れ信号Ｖ_ｖｉｂの電圧ベクトルとＩ_ｄｒの電流ベクトルとの位相差は９０度になる。そしてＶ_ｅｓの電圧ベクトルとＶ_ｖｉｂの電圧ベクトルの合成ベクトルが、合計漏れ信号Ｖ_ｏｆｓの電圧ベクトルになる。

この場合には図８に示すように、合計漏れ信号Ｖ_ｏｆｓ（広義には不要信号）の電圧ベクトルを、Ｖ_ｄｒ２の電圧ベクトル（広義には駆動側増幅信号の電圧ベクトル）に平行な軸に投影した成分が、オフセット信号の電圧Ｓ_ｏｆｓになる。即ち同期信号の電圧ベクトルに平行な軸に投影した成分が、オフセット信号Ｓ_ｏｆｓの電圧になる。またＶ_ｇｙｒｏの電圧ベクトルを、Ｖ_ｄｒ２の電圧ベクトル（同期信号の電圧ベクトル）に平行な軸に投影した成分が、ジャイロ検出信号Ｓ_ｇｙｒｏの電圧になる。

そこで図８に示すように、オフセット調整回路２０は、オフセット信号Ｓ_ｏｆｓの電圧に応じたオフセット調整信号Ｓ_ａｄｊを生成して、駆動側の増幅信号ＶＳ３に合成する。例えばオフセット信号Ｓ_ｏｆｓの電圧が正の電圧レベルであれば、負の電圧レベルのオフセット調整信号Ｓ_ａｄｊを合成し、オフセット信号Ｓ_ｏｆｓの電圧が負の電圧レベルであれば、正の電圧レベルのオフセット調整信号Ｓ_ａｄｊを合成する。またオフセット信号Ｓ_ｏｆｓの電圧の絶対値が大きければ、電圧の絶対値が大きいオフセット調整信号Ｓ_ａｄｊを合成し、オフセット信号Ｓ_ｏｆｓの電圧の絶対値が小さければ、電圧の絶対値が小さいオフセット調整信号Ｓ_ａｄｊを合成する。即ちオフセット信号Ｓ_ｏｆｓを相殺するオフセット調整信号Ｓ_ａｄｊを合成（生成）する。これにより、漏れ信号Ｖ_ｏｆｓによるオフセット電圧を除去することができ、適正なオフセット調整を実現できる。

例えば比較例の手法として、オフセット調整を実現するために、抵抗やキャパシタにより構成され、移相が９０度となるパッシブの移相回路をオフセット調整回路に設ける手法が考えられる。

しかしながら、この比較例の手法では、温度変動等による移相回路の伝達特性変動が大きいため、オフセット調整量が変動し、この結果、出力のオフセット変動が発生する。

これに対して図１では、駆動側の増幅回路４２に、移相がθ_１（１８０度）となるＩ／Ｖ変換回路４３を含ませると共に、検出側の増幅回路７０に、移相がθ_２（−９０度）となるＱ／Ｖ変換回路７２、７４を含ませている。そしてオフセット調整回路２０は、Ｉ／Ｖ変換回路４３により第１の角度θ_１（１８０度）だけ移相された駆動側の増幅信号ＶＤ２を受け、Ｑ／Ｖ変換回路７２、７４により第２の角度θ_２（−９０度）だけ移相された検出側の増幅信号ＶＳ３に対して、オフセット調整信号ＶＯＦを合成している。従って、Ｉ／Ｖ変換回路４３とＱ／Ｖ変換回路７２、７４とにより９０度の位相差を実現できるため、オフセット調整回路２０に移相回路を設けなくても済む。この結果、温度変動等によるオフセット変動を最小限に抑えることが可能になる。

４．オフセット調整回路
図９（Ａ）にオフセット調整回路２０の第１の構成例を示す。このオフセット調整回路２０は、抵抗ＲＣ１、ＲＣ２、オペアンプＯＰＣ１、位相反転切替回路２２を含む。

ここで抵抗ＲＣ１、ＲＣ２、オペアンプＯＰＣ１によりゲイン調整付きの反転増幅回路（広義にはゲイン調整回路）が構成される。即ち可変抵抗ＲＣ１、ＲＣ２の抵抗値をオフセット調整データＤＡＤに基づいて可変に制御することで、駆動側の増幅信号ＶＤ２に対するオフセット調整信号ＶＯＦのゲイン（調整ゲインＡ_ｏｆｓ）を制御できる。このようにゲインを制御することで、図８のオフセット信号Ｓ_ｏｆｓの電圧に応じてオフセット調整信号Ｓ_ａｄｊの電圧を制御できるようになり、適正なオフセット調整を実現できる。

また位相反転回路２２は、オフセット調整信号ＶＯＦの位相の反転（１８０度）、非反転（０度）を切り替える回路である。この位相反転回路２２は、例えばバイパス用のスイッチング素子ＳＣ１と通常パス用のスイッチング素子ＳＣ２と反転増幅器ＯＰＣ２により構成できる。例えば位相を反転させる場合には、スイッチング素子ＳＣ１がオフになると共にスイッチング素子ＳＣ２がオンになり、反転増幅器ＯＰＣ２により位相の反転が行われる。一方、位相を反転させない場合にはスイッチング素子ＳＣ１がオンになると共にスイッチング素子ＳＣ２がオフになり、信号がバイパスされる。このような位相反転回路２２を設ければ、オフセット信号Ｓ_ｏｆｓの電圧が正か負かであるかに応じて、位相の反転、非反転を切り替えて、適正なオフセット調整を実現できる。

図９（Ｂ）、図９（Ｃ）にオフセット調整回路２０の第２、第３の構成例を示す。図９（Ｂ）、図９（Ｃ）では、図９（Ａ）の位相反転回路２２が省略されている。そして図９（Ｂ）のオフセット調整回路では、抵抗ＲＣ３、ＲＣ４、オペアンプＯＰＣ３によりゲイン調整付きの反転増幅回路が構成される。また図９（Ｃ）のオフセット調整回路では、抵抗ＲＣ５、ＲＣ６、オペアンプＯＰＣ４によりゲイン調整付きの非反転増幅回路（広義にはゲイン調整回路）が構成される。

例えば図８のオフセット信号Ｓ_ｏｆｓの電圧が、正又は負のいずれか一方で一定である場合がある。即ちセンサ素子やパッケージの構造などにより、図１の寄生キャパシタＣＰ、ＣＭのどちらか一方のみが大きい場合がある。或いは、図１の合成部２１が、加算器と減算器の切替が可能な構成である場合もある。このような場合には、図９（Ａ）の位相反転回路２２は不要となり、図９（Ｂ）又は図９（Ｃ）の構成のオフセット調整回路で対応できる。

図９（Ｄ）にオフセット調整回路２０の第４の構成例を示す。図９（Ｄ）のオフセット調整回路２０は、スイッチト・キャパシタ・フィルタＳＣＦ（広義には離散時間型フィルタ）により構成され、オフセット調整信号ＶＯＦの位相を変化させる移相回路２４を含む。また抵抗ＲＣ７、ＲＣ８、オペアンプＯＰＣ５により構成されるゲイン調整付きの反転増幅回路を含む。なお図９（Ａ）のような位相反転回路２２や図９（Ｃ）のようなゲイン調整付きの非反転増幅回路を含む構成にしてもよい。

例えば図１０（Ａ）に、ＳＣＦによりローパスフィルタＬＰＦを構成した場合の周波数特性を示す。図１０（Ａ）では、動作周波数であるｆｄにおいて位相がαだけ変化している。このような周波数特性を有するＳＣＦを移相回路２４として用いることで、オフセット調整信号ＶＯＦの位相をαだけ変化させることができ、オフセット調整を容易化できる。

また図１０（Ｂ）に、ＳＣＦによりハイパスフィルタＨＰＦを構成した場合の周波数特性を示す。図１０（Ｂ）では、動作周波数であるｆｄにおいて位相がβだけ変化している。このような周波数特性を有するＳＣＦを移相回路２４として用いることで、オフセット調整信号ＶＯＦの位相をβだけ変化させることができ、オフセット調整を容易化できる。

例えば、抵抗やキャパシタで構成されるパッシブのローパスフィルタＬＰＦやハイパスフィルタＨＰＦで移相回路を実現する前述の比較例の手法では、温度変動等により大きなオフセット変動が生じてしまう。これに対して、図９（Ｄ）に示すようにＳＣＦで移相回路２４を構成すれば、温度変動等に対して影響を受けにくくなる。

即ち、パッシブのＬＰＦ、ＨＰＦでは、温度変動等によりカットオフ周波数ｆｃが変動するため、移相が変化し、オフセット変動が生じる。これに対して、ＳＣＦでは、温度変動等によるカットオフ周波数ｆｃの変動が小さく、移相α、βの変動も小さくなるため、温度変動等によるオフセット変動を最小限に抑えることができる。従って、例えば図１においてＱ／Ｖ変換回路７２、７４の代わりにＩ／Ｖ変換回路を増幅回路に設けた場合にも、移相回路２４による位相調整により、適正なオフセット調整を実現できるようになる。

なお、オフセット調整回路２０によるオフセット調整は例えば以下のようにして実現できる。即ちオフセット調整回路２０は、例えば環境温度が２５℃（ティピカル温度）である場合に、検出装置３０の出力電圧（ＶＳＱの電圧）が基準出力電圧（例えばＶＤＤ／２）に一致するように、調整を行う。例えば図１１（Ａ）では、出力電圧ＶＱが基準出力電圧ＶＲと一致していない。この場合には図１１（Ｂ）に示すように、初期オフセット電圧である｜ＶＱ−ＶＲ｜が除去されて０になるように、オフセット調整回路２０が調整を行う。具体的には、ジャイロセンサの製造後に検出装置３０の出力電圧ＶＱをモニタする。そして出力電圧ＶＱを基準出力電圧ＶＲに一致させるための初期オフセットの調整データを、図示しない不揮発性メモリ等に書き込む。するとオフセット調整回路２０は、検出装置３０の出力電圧ＶＱがＶＲに一致するように、上記調整データに基づいてオフセット調整を行う。即ち図９（Ａ）〜図９（Ｄ）の抵抗（ＲＣ１〜ＲＣ８）の抵抗値を、オフセット調整データＤＡＤに基づいて変化させて、図８においてＳ_ａｄｊ＝−Ｓ_ｏｆｓとなるようにする。このようにすることで、環境温度が２５℃であり、ジャイロセンサの角速度が０である静止時には、検出装置３０の出力電圧（０点電圧）ＶＱは基準出力電圧ＶＲに一致するようになる。

但し、このように初期オフセット電圧を除去して０にしても、図１１（Ｂ）に示すように、電源電圧の変動などの環境変化によるオフセット変動が生じる。この点、本実施形態のオフセット調整手法によれば、電源電圧が変動して、漏れ信号の不要信号の電圧レベルが変動した場合には、オフセット調整信号ＶＯＦの電圧レベルも変化する。従って、電源電圧の変動によるオフセット変動を最小限に抑えることができる。

５．同期検波回路
図１では、検出回路６０は、駆動回路４０からの同期信号ＣＬＫに基づいて同期検波を行う同期検波回路１００を含んでいる。そして検出側の増幅信号ＶＳ３は、同期検波回路１００による同期検波前の信号となっており、オフセット調整回路２０は、同期検波前の増幅信号ＶＳ３に対して、オフセット調整信号ＶＯＦを合成している。

図１２に同期検波回路１００の第１の構成例を示す。この同期検波回路１００は、同期信号ＣＬＫでオン・オフ制御されるスイッチング素子ＳＥＡと、反転同期信号ＣＬＫＮでオン・オフ制御されるスイッチング素子ＳＥＢを含み、シングルバランス・ミキサ方式で同期検波を行う。スイッチング素子ＳＥＡには信号ＶＳ５が入力され、スイッチング素子ＳＥＢには、信号ＶＳ５を反転増幅器ＯＰＥＢで反転した信号ＶＳ５Ｎが入力される。同期検波回路１００の後段側のフィルタ部１１１は、ローパスフィルタＬＰＦ、バッファ回路（出力アンプ）ＢＵＦを含む。

図１３に、シングルバランス・ミキサ方式で同期検波を行う場合の信号波形例を示す。図１３に示すように、同期信号ＣＬＫがＨレベルとなる第１の期間Ｔ１では、入力信号ＶＳ５が信号ＶＳ６として出力端子に出力され、同期信号ＣＬＫがＬレベルとなる第２の期間Ｔ２では、入力信号ＶＳ５の反転信号ＶＳ５Ｎが信号ＶＳ６として出力端子に出力される。

このシングルバランス・ミキサ方式の同期検波回路１００には、ミキサ・ゲインは２／πになる。このため、ＳＮＲの点で不利であるという課題がある。

図１４に同期検波回路１００の第２の構成例を示す。この同期検波回路１００は、同期信号ＣＬＫ又は反転同期信号ＣＬＫによりオン・オフ制御される第１〜第４のスイッチング素子ＳＥ１〜ＳＥ４を含み、ダブルバランス・ミキサ方式で同期検波を行う。

図１４において、第１の入力ノードＮＥＩ１には、増幅回路７０により増幅された第１の信号ＶＳ５（非反転入力信号）に対応する信号が入力される。ここでＶＳ５に対応する信号とは、ＶＳ５そのもの或いはＶＳ５に応じて電圧レベルが変化する信号である。第２の入力ノードＮＥＩ２には、第１の信号ＶＳ５の反転信号となる第２の信号ＶＳ５Ｎ（反転入力信号）に対応する信号が入力される。ここでＶＳ５Ｎに対応する信号とは、ＶＳ５Ｎそのもの或いはＶＳ５Ｎに応じて電圧レベルが変化する信号である。この信号ＶＳ５Ｎは、例えばＶＳ５を反転増幅器ＯＰＥで反転することで得られる。また第１の出力ノードＮＥＱ１には第１の出力信号ＶＳ６Ｐ（非反転出力信号）が出力され、第２の出力ノードＮＥＱ２には第２の出力信号ＶＳ６Ｍ（反転出力信号）が出力される。

第１のスイッチング素子ＳＥ１は、第１の入力ノードＮＥＩ１と第１の出力ノードＮＥＱ１との間に設けられ、同期信号ＣＬＫがＨレベル（広義には第１の電圧レベル）となる第１の期間Ｔ１においてオンになる。第２のスイッチング素子ＳＥ２は、第２の入力ノードＮＥＩ２と第１の出力ノードＮＥＱ１との間に設けられ、同期信号ＣＬＫがＬレベル（広義には第２の電圧レベル）となる第２の期間Ｔ２においてオンになる。

第３のスイッチング素子ＳＥ３は、第２の入力ノードＮＥＩ２と第２の出力ノードＮＥＱ２との間に設けられ、同期信号ＣＬＫがＨレベルとなる第１の期間Ｔ１においてオンになる。第４のスイッチング素子ＳＥ４は、第１の入力ノードＮＥＩ１と第２の出力ノードＮＥＱ２との間に設けられ、同期信号ＣＬＫがＬレベルとなる第２の期間Ｔ２においてオンになる。

同期検波回路１００の後段側に設けられるフィルタ部１１０は、差動増幅回路１１２を含む。またローパスフィルタＬＰＦやバッファ回路（出力アンプ）ＢＵＦを含むことができる。差動増幅回路１１２には、同期検波回路１００からの第１、第２の出力信号ＶＳ６Ｐ、ＶＳ６Ｍが、第１、第２の差動入力信号（非反転差動入力信号、反転差動入力信号）として入力される。そして差動増幅回路１１２は、第１、第２の差動入力信号の差動増幅を行い、信号ＶＳ７をローパスフィルタＬＰＦに出力する。ローパスフィルタＬＰＦは信号ＶＳ７に対するローパスフィルタ処理を行う。バッファ回路ＢＵＦは、ローパスフィルタ処理後の信号ＶＳ８をバッファリングして、ジャイロ出力信号ＶＳＱとして出力する。

図１５に、図１４のダブルバランス・ミキサ方式を採用した場合の信号波形例を示す。図１５に示すように、同期検波回路１００は、同期信号ＣＬＫがＨレベル（第１の電圧レベル）となる第１の期間Ｔ１では、増幅回路７０により増幅された第１の信号ＶＳ５に対応する信号を、第１の出力信号ＶＳ６Ｐとして出力する。またＶＳ５の反転信号となる第２の信号ＶＳ５Ｎに対応する信号を、第２の出力信号ＶＳ６Ｍとして出力する。

一方、同期検波回路１００は、同期信号ＣＬＫがＬレベル（第２の電圧レベル）となる第２の期間Ｔ２では、第２の信号ＶＳ５Ｎに対応する信号を、第１の出力信号ＶＳ６Ｐとして出力する。また第１の信号ＶＳ５に対応する信号を、第２の出力信号ＶＳ６Ｍとして出力する。

同期検波回路１００の第１、第２の出力信号ＶＳ６Ｐ、ＶＳ６Ｍは、差動増幅回路１１２により差動増幅される。そして差動増幅後の信号ＶＳ７に対して、ローパスフィルタＬＰＦ、バッファ回路ＢＵＦによるフィルタ処理、バッファリング処理が行われ、信号ＶＳＱ（ジャイロ出力信号）がフィルタ部１１０から出力される。この信号ＶＳＱの電圧レベルをＡ／Ｄ変換することで、振動子の回転角速度のデジタルデータを得ることができる。

図１４のダブルバランス・ミキサ方式の同期検波回路１００によれば、シングルバランス・ミキサ方式の同期検波回路に比べて、ミキサ・ゲインを２倍にできる。従って、同期検波回路１００の後段の回路のゲインを例えば１／２にできるため、後段の回路のＳＮＲを改善できる。

特に、振動ジャイロセンサにおいては、ジャイロ信号であるコリオリ力信号の帯域はＤＣから数１００Ｈｚの範囲となる。このため、同期検波回路１００の後段の回路（能動素子）の１／ｆノイズの影響が大きい。従って、ダブルバランス・ミキサ方式を採用して、同期検波回路１００の後段の回路のＳＮＲを改善することで、振動ジャイロセンサの全体のＳＮＲを改善できる。

即ち図３（Ａ）〜図３（Ｃ）に示すように、同期検波回路１００の前段の回路が発生するノイズ（ＤＣオフセット）や機械振動漏れの不要信号については、同期検波及びＬＰＦ処理により除去できる。これに対して図３（Ｃ）から明らかなように、同期検波回路１００の後段の回路が発生する検波後混入ノイズについては、同期検波及びＬＰＦ処理によっては除去することができず、残存してしまう。

そして、近年、携帯機器への組み込みのためにジャイロセンサが小型化され、振動子１０からの検出信号が極めて微弱になってきている。このため、検波後混入ノイズによるシステム全体のＳＮＲの劣化が無視できなくなってきた。そして、従来では、このようなジャイロセンサ等の検出装置に特有のノイズ混入のメカニズムについては、詳細に検討されておらず、スイッチング・ミキサやシングルバランス・ミキサ方式の同期検波回路が用いられていた。

この点、ダブルバランス・ミキサ方式を採用してミキサ・ゲインを２倍にできれば、システム全体のゲイン設定において、同期検波回路１００の後段の回路を小さなゲインに設定できる。そして、このように後段の回路のゲインを小さく設定できれば、後段の回路が発生する検波後混入ノイズも低減される。この結果、システム全体としてＳＮＲを向上でき、振動子１０からの検出信号が極めて微弱である場合にも、所望信号を適切に抽出できるようになる。

なお図１４では、差動増幅回路１１２とＬＰＦ（ローパスフィルタ）が別々に設けられている。しかしながら、このような構成にすると、回路の構成要素数が増えるため、増幅器の数が増え、その分だけノイズ源が増えてしまい、ＳＮＲの点で不利になる。

この点、図１６では、差動増幅回路１１２に対して、差動アンプの機能とローパスフィルタＬＰＦの機能の両方を持たせている。即ち差動増幅回路１１２が、第１、第２の差動入力信号ＶＳ６Ｐ、ＶＳ６Ｍの差動増幅を行う差動アンプとして動作すると共に、ＬＰＦとして動作する。例えば１つのオペアンプ（増幅器）を用いて差動アンプとＬＰＦの両方の機能を実現している。このようにすれば、図１４に比べて、回路の構成要素数を減らして、増幅器の数を減らすことが可能になるため、ノイズ源の数を減らすことができ、ＳＮＲを改善できる。

図１７（Ａ）〜図１７（Ｃ）に、差動アンプとＬＰＦの両方の機能を実現できる差動増幅回路の第１〜第３の構成例を示す。

例えば図１７（Ａ）のＡ１に示す部分の回路は、差動アンプとして動作すると共に１次のアクティブのＬＰＦとして動作する。一方、Ａ２に示す部分はパッシブのＬＰＦとして動作する。従って、差動増幅回路の全体としては、差動アンプとして動作すると共に２次のＬＰＦとして動作することになる。

一方、図１７（Ｂ）、図１７（Ｃ）の差動増幅回路は、差動アンプとして動作すると共に２次のアクティブのＬＰＦとして動作する。この図１７（Ｂ）、図１７（Ｃ）の構成の差動増幅回路によれば、図１７（Ａ）のようなパッシブのＬＰＦ（ＲＨ５、ＣＨ３）を付加しなくても、２次のＬＰＦを実現できるという特徴がある。従って、２次のＬＰＦを実現する場合に、図１７（Ａ）に比べて差動増幅回路の出力インピーダンスを低くできるという利点がある。

なお図１８に示すように、差動増幅回路１１２の後段に、離散時間型フィルタであるスイッチト・キャパシタ・フィルタＳＣＦを設けてもよい。このＳＣＦは、例えば、振動子の駆動側共振周波数ｆｄと検出側共振周波数ｆｓとの差に対応する離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の成分を除去し、所望信号の周波数成分（ＤＣ成分）を通過させる周波数特性を有する。即ち連続時間型のローパスフィルタだけでは、このような離調周波数Δｆの成分の不要信号の除去が難しいが、急峻な減衰特性を有するＳＣＦによれば、このような離調周波数の除去が可能になる。

この場合に、例えば差動増幅回路１１２のローパスフィルタＬＰＦを、ＳＣＦのプリフィルタとして用いるようにしてもよい。即ち差動増幅回路１１２を、第１、第２の差動入力信号ＶＳ６Ｐ、ＶＳ６Ｍの差動増幅を行う差動アンプとして動作させると共に、ＳＣＦ（離散時間型フィルタ）のプリフィルタ（前置フィルタ）として動作させる。

例えば、差動増幅回路１１２にプリフィルタの機能を持たせずに、差動増幅回路１１２とＳＣＦの間に別個のプリフィルタを設ける手法では、回路の構成要素が３つに増えるため、その分だけノイズ源が増えてしまい、ＳＮＲが低下する。これに対して、図１８に示すように差動増幅回路１１２を、差動アンプとしてのみならずＳＣＦのプリフィルタ（ＬＰＦ）としても動作させれば、回路の構成要素が２つで済む。従って、ノイズ源の数を減らすことができ、ＳＮＲを向上できる。

この場合に、差動増幅回路１１２のプリフィルタに、温度変化や電圧変化などの環境変化による不要信号のオフセット変動分を除去する周波数特性を持たせてもよい。

即ち環境温度が２５℃であれば、図１１（Ａ）のようにオフセット調整回路２０によるオフセット調整を行うことにより、不要信号の成分が除去されて、現れないようになる。

しかしながら、環境温度が２５℃からずれると、温度変化によるこれらの不要信号のオフセット変動分が、ＤＣ、ｆｄの周波数帯域に現れてくる。このような不要信号のオフセット変動分については、ジャイロセンサの製造後の調整工程では除去することができないという問題がある。

この点、差動増幅回路１１２のプリフィルタに、環境変化による不要信号のオフセット変動分を除去する周波数特性を持たせれば、このような問題を解消できる。

６．変形例
図１９に本実施形態の検出装置３０の第１の変形例を示す。図１では、オフセット調整回路２０は、駆動側増幅信号として、正弦波の信号ＶＤ２を受けて、オフセット調整信号ＶＯＦを生成している。これに対して図１９では、オフセット調整回路２０は、駆動側増幅信号として、矩形波の同期信号ＣＬＫを受けて、オフセット調整信号ＶＯＦを生成している。このように駆動側増幅信号は、正弦波であってもよいし、矩形波であってもよい。また例えば駆動信号ＶＤを、駆動側増幅信号としてオフセット調整回路２０に入力してもよい。このように、オフセット調整回路２０に入力される駆動側増幅信号としては、種々の信号を用いることができる。

図２０に本実施形態の検出装置３０の第２の変形例を示す。図２０では、検出回路６０は、同期検波回路１００の前段側に設けられ、ゲインを可変に制御して感度（出力電圧の単位角速度当たりの変化量）の調整を行う感度調整回路８０を含む。そして検出側増幅信号ＶＳ３は、感度調整回路８０による感度調整前の信号となり、オフセット調整回路２０は、感度調整前の検出側増幅信号ＶＳ３に対して、オフセット調整信号ＶＯＦを合成している。そして合成後の信号ＶＳ４が、同期検波回路１００に入力される。このように、オフセット調整回路２０からのオフセット調整信号ＶＯＦの合成対象となる検出側増幅信号としては、種々の信号を用いることができる。

図２０に示すように、感度調整前の信号にオフセット調整信号ＶＯＦを合成すれば、感度調整回路８０には、不要信号が除去された信号が入力されるようになる。従って、感度調整回路８０のオペアンプが過入力により飽和動作状態になり、出力がオーバフローしてしまうなどの事態を防止できる。

また図２０に示すように、同期検波回路１００の前段側に感度調整回路８０を設ければ、ＤＣ信号ではなく、周波数ｆｄの信号の状態で感度調整が行われるようになる。従って、周波数が高いほど小さくなるフリッカノイズ（１／ｆノイズ）の悪影響を最小限に抑えることができる。また感度調整回路８０自体に発生したノイズは、同期検波によりｆｄの周波数帯域に現れ、フィルタ部１１０により除去できる。従って、感度調整回路８０自体に発生したノイズの悪影響も低減できる。更に、フィルタ部１１０の後段側に感度調整回路を設ける手法に比べて、感度調整回路８０の前段側の回路ブロックの数が減るため、これらの回路ブロックのノイズを感度調整回路８０が増幅することによるＳＮＲの劣化を、最小限に抑えることができる。

図２１（Ａ）、図２１（Ｂ）に感度調整回路（Programmable Gain Amp）８０の構成例を示す。図２１（Ａ）は非反転増幅型の例である。図２１（Ａ）の感度調整回路８０は、出力ノードＮＤ３と基準電源電圧ＡＧＮＤ（第１の電源電圧）のノードの間に設けられる可変抵抗ＲＤ１、ＲＤ２を含む。また、その非反転入力端子（＋）に入力ノードＮＤ１が接続され、その反転入力端子（−）に可変抵抗ＲＤ１、ＲＤ２の出力タップＱＴ（ノードＮＤ２）が接続されるオペアンプＯＰＤ１を含む。

図２１（Ａ）では、出力ノードＮＤ３と出力タップＱＴの間の可変抵抗ＲＤ２の抵抗値と、出力タップＱＴとＡＧＮＤのノードの間の可変抵抗ＲＤ１の抵抗値が、感度調整データＤＰＧＡに基づいて可変に制御される。これにより、感度調整回路８０のゲインが調整されて、感度調整が行われる。

例えば抵抗ＲＤ１、ＲＤ２の抵抗値をＲ１、Ｒ２とすると、ＰＧＡである感度調整回路８０のゲインはＧ＝（Ｒ１＋Ｒ２）／Ｒ１になる。このようにオペアンプＯＰＤ１は、可変抵抗ＲＤ１、ＲＤ２の抵抗値（抵抗比）で決まるゲインで信号を増幅する。

図２１（Ｂ）は反転増幅型の例である。図２１（Ｂ）の感度調整回路８０は、入力ノードＮＤ４とノードＮＤ５の間に設けられる可変抵抗ＲＤ３と、ノードＮＤ５と出力ノードＮＤ６の間に設けられる可変抵抗ＲＤ４を含む。また、その反転入力端子にノードＮＤ５が接続され、その非反転入力端子に電源電圧ＡＧＮＤのノードが接続されるオペアンプＯＰＤ２を含む。図２１（Ｂ）では、可変抵抗ＲＤ３、ＲＤ４の抵抗値をＲ３、Ｒ４とすると、感度調整回路８０のゲインはＧ＝−Ｒ４／Ｒ３になる。

図２２（Ａ）、図２２（Ｂ）に、感度調整回路８０の他の構成例を示す。図２２（Ａ）は非反転増幅型の例であり、図２２（Ｂ）は反転増幅型の例である。図２２（Ａ）、図２２（Ｂ）では、感度調整回路８０が、可変ゲインアンプ（ＰＧＡ）として動作すると共にハイパスフィルタとして動作する。またアクティブフィルタであるハイパスフィルタと可変ゲインアンプとで、オペアンプが共用される。

図２２（Ａ）では、出力ノードＮＤ１１と出力タップＱＴの間の可変抵抗ＲＤ７の抵抗値と、出力タップＱＴとＡＧＮＤのノードの間の可変抵抗ＲＤ６の抵抗値が、感度の調整データＤＰＧＡに基づいて可変に制御される。これにより、感度調整回路８０のゲインが調整されて、感度調整が行われる。例えば可変抵抗ＲＤ６、ＲＤ７の抵抗値をＲ６、Ｒ７とすると、ＰＧＡである感度調整回路８０のゲインはＧ＝（Ｒ６＋Ｒ７）／Ｒ６になる。一方、図２２（Ｂ）では、可変抵抗ＲＤ８、ＲＤ９の抵抗値をＲ８、Ｒ９とすると、感度調整回路８０のゲインはＧ＝−Ｒ９／Ｒ８になる。

図２１（Ａ）〜図２２（Ｂ）の感度調整回路８０を用いた感度調整は、具体的には以下のように実現する。まずジャイロセンサの製造後に検出装置３０の出力電圧ＶＱをモニタする。そして、例えばジャイロセンサを静止状態から所与の回転角速度で回転させ、その時の出力電圧ＶＱの変化量（図７の直線の傾き）である感度を求める。そして求められた感度を、基準感度に一致させるための調整データＤＰＧＡを、図示しない不揮発性メモリ等に書き込む。すると感度調整回路８０は、検出装置３０の感度が基準感度に一致するように、上記の調整データＤＰＧＡに基づいて、オペアンプのゲインを調整するようになる。

また図２２（Ａ）、図２２（Ｂ）の感度調整回路８０は、可変ゲインアンプとして動作すると共に、例えばハイパスフィルタとして動作する。具体的には図２２（Ａ）では、キャパシタＣＤ１、抵抗ＲＤ５、オペアンプＯＰＤ３により、ハイパスのアクティブフィルタが構成される。即ちオペアンプＯＰＤ３は、キャパシタＣＤ１、抵抗ＲＤ５で構成されるハイパスフィルタのバッファとして機能する。また、可変抵抗ＲＤ６、ＲＤ７、オペアンプＯＰＤ３により、可変ゲインアンプが構成される。即ち図２２（Ａ）では、オペアンプＯＰＤ３が、ハイパスのアクティブフィルタと可変ゲインアンプとで共用されている。

一方、図２２（Ｂ）では、抵抗ＲＤ８、キャパシタＣＤ２、抵抗ＲＤ９、オペアンプＯＰＤ４により、ハイパスのアクティブフィルタが構成される。また抵抗ＲＤ８、可変抵抗ＲＤ９、オペアンプＯＰＤ４により、可変ゲインアンプが構成される。即ち図２２（Ｂ）では、オペアンプＯＰＤ４が、ハイパスのアクティブフィルタと可変ゲインアンプとで共用されている。

感度調整回路８０をハイパスフィルタとして動作させれば、ＤＣ成分をカットでき、可変ゲインアンプ（ＰＧＡ）によりＤＣ信号が増幅されてしまう事態を防止できる。従って、感度調整回路８０の可変ゲインアンプや後段側のオペアンプ（例えば同期検波回路のオペアンプ）が、過入力により飽和動作状態になり、出力がオーバフローしてしまうなどの事態を防止できる。またこのハイパスフィルタによりＤＣノイズも除去でき、ＳＮＲの向上を図ることも可能になる。

また図２２（Ａ）、図２２（Ｂ）では、ハイパスのアクティブフィルタと可変ゲインアンプとでオペアンプが共用される。従って、アクティブフィルタ用のオペアンプと可変ゲインアンプ用のオペアンプを別々に設ける場合に比べて、オペアンプの個数を減らすことができる。従って、回路の小規模化を図れると共に、ノイズ源となる回路ブロックの数も減るため、ＳＮＲを向上できる。

７．電子機器
図２３に本実施形態の検出装置３０を含むジャイロセンサ５１０（広義にはセンサ）と、ジャイロセンサ５１０を含む電子機器５００の構成例を示す。なお電子機器５００、ジャイロセンサ５１０は図２３の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器５００としては、デジタルカメラ、ビデオカメラ、携帯電話機、カーナビゲーションシステム、ロボット、ゲーム機、携帯型情報端末等の種々のものが考えられる。

電子機器５００はジャイロセンサ５１０と処理部５２０を含む。またメモリ５３０、操作部５４０、表示部５５０を含むことができる。処理部（ＣＰＵ、ＭＰＵ等）５２０はジャイロセンサ５１０等の制御や電子機器５００の全体制御を行う。また処理部５２０は、ジャイロセンサ５１０により検出された角速度情報（物理量）に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、ＧＰＳ自律航法などのための処理を行う。メモリ（ＲＯＭ、ＲＡＭ等）５３０は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部５４０はユーザが電子機器５００を操作するためのものであり、表示部５５０は種々の情報をユーザに表示する。本実施形態の検出装置３０によれば、電子機器５００に組み込まれるジャイロセンサ５１０として、小型のセンサを採用できる。これにより、電子機器５００のコンパクト化、低コスト化を実現できる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（物理量トランスデューサ、センサ、離散時間型フィルタ等）と共に記載された用語（振動子、ジャイロセンサ、ＳＣＦ等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また振動子の構造、検出装置やセンサや電子機器の構成も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。またオフセット調整回路、駆動回路、検出回路の構成、動作も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

本実施形態の検出装置の構成例。 図２（Ａ）、図２（Ｂ）は振動子の説明図。 図３（Ａ）〜図３（Ｃ）は周波数スペクトラムの説明図。 比較例のオフセット調整回路の構成例。 図５（Ａ）〜図５（Ｃ）は増幅回路、Ｑ／Ｖ（Ｉ／Ｖ）変換回路、差動増幅回路の構成例。 図６（Ａ）、図６（Ｂ）はＱ／Ｖ変換回路、Ｉ／Ｖ変換回路の周波数特性。 本実施形態のオフセット調整手法を説明するための複素数平面図。 本実施形態のオフセット調整手法を説明するための複素数平面図。 図９（Ａ）〜図９（Ｄ）はオフセット調整回路の構成例。 図１０（Ａ）、図１０（Ｂ）は移相回路の周波数特性。 図１１（Ａ）、図１１（Ｂ）は、オフセット調整の説明図。 シングルバランス・ミキサ方式の同期検波回路の構成例。 シングルバランス・ミキサ方式の場合の信号波形例。 ダブルバランス・ミキサ方式の同期検波回路の構成例。 ダブルバランス・ミキサ方式の場合の信号波形例。 差動増幅回路を差動アンプ及びＬＰＦとして動作させる場合の構成例。 図１７（Ａ）〜図１７（Ｃ）は差動増幅回路の構成例。 差動増幅回路をＳＣＦのプリフィルタとして動作させる場合の構成例。 本実施形態の第１の変形例。 本実施形態の第２の変形例。 図２１（Ａ）、図２１（Ｂ）は感度調整回路の構成例。 図２２（Ａ）、図２２（Ｂ）は感度調整回路の構成例。 電子機器、ジャイロセンサの構成例。

符号の説明

２、４ 駆動端子、６、８ 検出端子、１０ 振動子、１１、１２ 駆動側振動子、
１６、１７ 検出側振動子、２０ オフセット調整回路、２１ 合成部、
２２ 位相反転切替回路、２４ 移相回路、３０ 検出装置、４０ 駆動回路、
４２ 増幅回路、４３ Ｉ／Ｖ変換回路、４４ ＡＧＣ回路、４６ ２値化回路、
６０ 検出回路、７０ 増幅回路、７２、７４ Ｑ／Ｖ変換回路、７６ 差動増幅回路、
８０ 感度調整回路、１００ 同期検波回路、１１０ フィルタ部、
１１２ 差動増幅回路、５００ 電子機器、５１０ ジャイロセンサ、
５２０ 処理部、５３０ メモリ、５４０ 操作部、５５０ 表示部

Claims (16)

1. 駆動信号を出力して物理量トランスデューサを駆動し、前記物理量トランスデューサからフィードバック信号を受ける駆動回路と、
   前記物理量トランスデューサから検出信号を受け、前記検出信号から所望信号を検出する検出回路と、
   オフセットの調整処理を行うオフセット調整回路とを含み、
   前記駆動回路は、
   前記物理量トランスデューサからの前記フィードバック信号を増幅する駆動側増幅回路を含み、
   前記検出回路は、
   前記物理量トランスデューサからの前記検出信号を増幅する検出側増幅回路を含み、
   前記オフセット調整回路は、
   前記駆動側増幅回路により増幅された後の信号である駆動側増幅信号を前記駆動回路から受け、前記駆動側増幅信号と周波数が同一のオフセット調整信号を、前記検出側増幅回路により増幅された後の信号である検出側増幅信号に対して合成することを特徴とする検出装置。
2. 請求項１において、
   前記駆動回路の前記駆動側増幅回路は、
   前記物理量トランスデューサからの前記フィードバック信号の増幅を行うための電流／電圧変換回路を含み、
   前記検出回路の前記検出側増幅回路は、
   前記物理量トランスデューサからの前記検出信号の増幅を行うための電荷／電圧変換回路を含み、
   前記オフセット調整回路は、
   前記電流／電圧変換回路により第１の角度だけ移相された前記駆動側増幅信号を受け、前記電荷／電圧変換回路により第２の角度だけ移相された前記検出側増幅信号に対して前記オフセット調整信号を合成することを特徴とする検出装置。
3. 請求項１又は２において、
   前記駆動信号の電流ベクトルの方向を実軸の正方向とする複素数平面において、前記検出信号に含まれる不要信号の電圧ベクトルを、前記駆動側増幅信号の電圧ベクトルに平行な軸に投影した成分をオフセット信号の電圧とした場合に、
   前記オフセット調整回路は、
   前記オフセット信号の電圧に応じた前記オフセット調整信号を前記検出側増幅信号に対して合成することを特徴とする検出装置。
4. 請求項３において、
   前記オフセット調整回路は、
   前記オフセット信号の電圧が正の電圧レベルである場合には、負の電圧レベルの前記オフセット調整信号を前記検出側増幅信号に対して合成し、前記オフセット信号の電圧が負の電圧レベルである場合には、正の電圧レベルの前記オフセット調整信号を前記検出側増幅信号に対して合成することを特徴とする検出装置。
5. 請求項１乃至４のいずれかにおいて、
   前記オフセット調整回路は、
   オフセットの調整データに基づいて、前記駆動側増幅信号に対する前記オフセット調整信号のゲインを制御するゲイン制御回路を含むことを特徴とする検出装置。
6. 請求項１乃至５のいずれかにおいて、
   前記オフセット調整回路は、
   前記オフセット調整信号の位相の反転、非反転を切り替える位相反転切替回路を含むことを特徴とする検出装置。
7. 請求項１乃至６のいずれかにおいて、
   前記オフセット調整回路は、
   離散時間型フィルタにより構成され、前記オフセット調整信号の位相を変化させる移相回路を含むことを特徴とする検出装置。
8. 請求項１乃至７のいずれかにおいて、
   前記検出回路は、
   前記駆動回路からの同期信号に基づいて同期検波を行う同期検波回路を含み、
   前記検出側増幅信号は、前記同期検波回路による同期検波前の信号であり、
   前記オフセット調整回路は、
   同期検波前の前記検出側増幅信号に対して前記オフセット調整信号を合成することを特徴とする検出装置。
9. 請求項８において、
   前記同期検波回路は、
   前記同期信号に基づいて、ダブルバランス・ミキサ方式で同期検波を行うことを特徴とする検出装置。
10. 請求項９において、
    前記同期検波回路は、
    前記同期信号が第１の電圧レベルとなる第１の期間では、前記増幅回路により増幅された第１の信号に対応する信号を、第１の出力信号として出力し、前記第１の信号の反転信号となる第２の信号に対応する信号を、第２の出力信号として出力し、
    前記同期信号が第２の電圧レベルとなる第２の期間では、前記第２の信号に対応する信号を、前記第１の出力信号として出力し、前記第１の信号に対応する信号を、前記第２の出力信号として出力することを特徴とする検出装置。
11. 請求項９又は１０において、
    前記同期検波回路の後段側に設けられるフィルタ部を含み、
    前記フィルタ部は、
    前記同期検波回路からの第１、第２の出力信号が、第１、第２の差動入力信号として入力される差動増幅回路を含むことを特徴とする検出装置。
12. 請求項１１において、
    前記差動増幅回路は、
    前記第１、第２の差動入力信号の差動増幅を行う差動アンプとして動作すると共にローパスフィルタとして動作することを特徴とする検出装置。
13. 請求項８乃至１２のいずれかにおいて、
    前記検出回路は、
    前記同期検波回路の前段側に設けられ、ゲインを可変に制御して感度調整を行う感度調整回路を含み、
    前記検出側増幅信号は、前記感度調整回路による感度調整前の信号であり、
    前記オフセット調整回路は、
    感度調整前の前記検出側増幅信号に対して前記オフセット調整信号を合成することを特徴とする検出装置。
14. 請求項１乃至１３のいずれかにおいて、
    前記物理量トランスデューサは振動ジャイロであることを特徴とする検出装置。
15. 請求項１乃至１４のいずれかに記載の検出装置と、
    前記物理量トランスデューサと、
    を含むことを特徴とするセンサ。
16. 請求項１５に記載のセンサと、
    前記センサの検出情報に基づいて処理を行う処理部と、
    を含むことを特徴とする電子機器。

Images