JP2008014932A - 検出装置、ジャイロセンサ及び電子機器 - Google Patents

Abstract

【課題】不要信号を効率的に除去できる検出装置、ジャイロセンサ、電子機器等の提供。
【解決手段】検出装置は駆動回路と検出回路を含む。検出回路は、振動子からの出力信号を増幅する増幅回路と、増幅後の信号に対して、参照信号に基づいて同期検波を行う同期検波回路と、離散時間型フィルタを有し同期検波後の信号のフィルタ処理を行うフィルタ部を含む。駆動回路又は検出回路は、離散時間型フィルタのサンプリング用のクロックの位相を調整し、離散時間型フィルタでのサンプリング点を調整するサンプリング点調整回路を含む。サンプリング点調整回路は、同期検波回路による同期検波により２ｆｄの周波数帯域に現れる不要信号のゼロクロス点に、サンプリング点を設定する。
【選択図】図１３

Description

本発明は、検出装置、ジャイロセンサ及び電子機器に関する。

デジタルカメラ、ビデオカメラ、携帯電話機、カーナビゲーションシステム等の電子機器には、外的な要因で変化する物理量を検出するためのジャイロセンサ（物理量トランスデューサ）が組み込まれている。このようなジャイロセンサは、角速度等の物理量を検出し、いわゆる手振れ補正、姿勢制御、ＧＰＳ自律航法などに用いられる。

近年、ジャイロセンサの軽量小型化と共に高い検出精度も要求され、ジャイロセンサの１つとして圧電型の振動ジャイロセンサが注目されている。そのなかでも、圧電材料として水晶が用いられる水晶圧電振動ジャイロセンサは、多くの装置への組み込み向けに最適なセンサとして期待が寄せられている。この振動ジャイロセンサでは、回転によって発生するコリオリ力に対応した物理量を検出している。

このような振動ジャイロセンサでは、振動子の軽量小型化に伴い、振動子からの出力信号（出力電流）は非常に微弱な信号になっている。従って、このような微弱な出力信号に基づき所望信号（コリオリ力等の物理量に応じた信号）を検出する検出装置には、無歪み・低ノイズで、且つできるだけ大きなゲインで所望信号を検出できる性能が要求される。

また振動ジャイロセンサでは、同期検波により、駆動側共振周波数２ｆｄ等の周波数領域に不要信号の強いスペクトラムが現れ、この不要信号により所望信号の品質が劣化するおそれがある。従って、このような不要信号を如何にして効率的に除去するかが課題になる。
特開２００５−１２７９７８号公報

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、不要信号を効率的に除去できる検出装置、ジャイロセンサ及び電子機器を提供することにある。

本発明は、振動子を駆動して振動子を励振させる駆動回路と、振動子からの出力信号を受け、所望信号を検出する検出回路とを含み、前記検出回路は、振動子からの出力信号を増幅する増幅回路と、前記増幅回路による増幅後の信号に対して、参照信号に基づいて同期検波を行う同期検波回路と、離散時間型フィルタを有し、同期検波後の信号のフィルタ処理を行うフィルタ部とを含み、前記駆動回路又は前記検出回路は、前記離散時間型フィルタのサンプリング用のクロックの位相を調整し、前記離散時間型フィルタでのサンプリング点を調整するサンプリング点調整回路を含む検出装置に関係する。

本発明では、同期検波後の信号のフィルタ処理を行うフィルタ部が、離散時間型フィルタを含む。そして駆動回路又は検出回路が含むサンプリング点調整回路が、離散時間型フィルタのサンプリング用のクロックの位相を調整する。具体的には例えば参照信号の位相とクロックの位相が異なるように位相差を調整する。このようにすれば、同期検波により現れる不要信号を任意のサンプリング点でサンプリングでき、不要信号を簡素な構成の回路で除去できるようになる。

本発明では、前記離散時間型フィルタは、前記離散時間型フィルタのサンプリング周波数をｆｓｐとし、振動子の駆動側共振周波数である同期検波用の前記参照信号のクロック周波数をｆｄとした場合に、ｆｓｐ＝ｆｄとなる周波数のクロックでサンプリング動作を行い、前記サンプリング点調整回路は、前記同期検波回路による同期検波により周波数２ｆｄの周波数帯域に現れる不要信号のゼロクロス点に、サンプリング点を設定するための調整を行うようにしてもよい。

このようにｆｓｐ＝ｆｄに設定してサンプリング動作を行えば、離散時間型フィルタの周波数特性と同期検波との関係が簡素化され、設計の容易化等を図れる。そして２ｆｄの不要信号のゼロクロス点（ゼロクロス点に対応する点）にサンプリング点を設定すれば、同期検波により現れた２ｆｄの不要信号をｆｓｐでサンプリングすることにより生じる折り返し雑音を除去でき、Ｓ／Ｎ比の劣化を防止できる。

また本発明では、前記駆動回路が、前記サンプリング点調整回路と、第１、第２の２値化回路を含み、前記第１の２値化回路は、駆動信号の２値化処理を行い、２値化処理により得られた前記参照信号を前記同期検波回路に出力し、前記サンプリング点調整回路は、前記駆動信号の位相調整を行い、位相調整後の信号を前記第２の２値化回路に出力し、前記第２の２値化回路は、前記位相調整後の信号の２値化処理を行い、２値化処理により得られたクロックを前記離散時間型フィルタに出力するようにしてもよい。

このようにすれば、参照信号とクロックの位相をずらして、位相が調整されたクロックを離散時間型フィルタに供給できるようになる。また離散時間型フィルタに供給するクロックの精度の高い位相調整も可能になる。

また本発明では、前記検出回路が、前記サンプリング点調整回路を含み、前記サンプリング点調整回路は、前記参照信号を受け、前記参照信号の遅延処理を行い、遅延処理により位相が調整されたクロックを前記離散時間型フィルタに出力するようにしてもよい。

このようにすれば、簡素な回路構成で、参照信号とクロックの位相をずらして、位相が調整されたクロックを離散時間型フィルタに供給できるようになる。

また本発明では、前記離散時間型フィルタは、振動子の駆動側共振周波数ｆｄと検出側共振周波数ｆｓとの差に対応する離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の成分を除去し、所望信号の周波数成分を通過させる周波数特性を有するようにしてもよい。

このようにすれば、周波数ｆｄに対して離調周波数Δｆが十分に小さいような場合にも、離調周波数Δｆの不要信号の成分を、確実且つ容易に除去できる。

また本発明では、前記フィルタ部は、前記離散時間型フィルタの前段側に設けられた連続時間型フィルタを含み、前記同期検波回路による同期検波により周波数２ｆｄの周波数帯域に現れる不要信号が、前記連続時間型フィルタにより減衰され、前記サンプリング点調整回路は、前記連続時間型フィルタの減衰による２ｆｄの不要信号の残留成分が、所望信号の振幅以下になるように、前記離散時間型フィルタでのサンプリング点を調整するようにしてもよい。

このようにすれば、連続時間型フィルタにより除去できなかった不要信号の残留成分を除去することができる。従って、残留成分の折り返し雑音が所望信号に悪影響を及ぼしてＳ／Ｎ比が劣化する事態を防止できる。

また本発明では、検出装置の出力信号のオフセット電圧を除去するための調整を行うオフセット調整回路を含むようにしてもよい。

このようなオフセット調整回路を設ければ、検出装置の出力電圧を基準出力電圧に一致させる調整が可能になる。

また本発明では、前記オフセット調整回路は、オフセットの調整データをオフセットの調整電圧に変換するＤ／Ａ変換回路と、入力信号の電圧に対して、前記Ｄ／Ａ変換回路からの前記調整電圧を加算する加算回路を含むようにしてもよい。

このようにすれば、オフセット（初期オフセット）の調整データをＤ／Ａ変換回路に入力することで、オフセットの調整電圧が、入力信号（例えば同期検波前の信号やフィルタ処理後の信号）の電圧に加算（加減算）されるようになる。従って、例えば検出装置の出力信号の電圧をモニタして、オフセット電圧が除去されるような調整データをＤ／Ａ変換回路に入力するだけで、オフセット調整が可能になる。

また本発明では、前記オフセット調整回路は、前記同期検波回路の前段側に設けられ、前記同期検波回路は、第１のスイッチング素子と、その一端が前記第１のスイッチング素子の一端に接続され、その他端に前記入力信号と同相の信号が入力され、前記第１のスイッチング素子がオン状態の場合にオフ状態になり、前記第１のスイッチング素子がオフ状態の場合にオン状態になる第２のスイッチング素子を含み、前記オフセット調整回路の前記加算回路は、前記入力信号の電圧と前記調整電圧の加算により得られた信号であって、前記入力信号と逆相の信号を、前記第１のスイッチング素子の他端に出力するようにしてもよい。

このようすれば、入力信号の電圧と調整電圧の加算により得られた信号であって、入力信号と逆相の信号が、同期検波回路の第１のスイッチング素子の他端に入力されるようになる。従って、同期検波回路に必要な反転増幅器の機能を、オフセット調整回路が含む加算器による信号反転機能により代用できる。従って増幅器の個数を減らすことができるため、回路を小規模化できる。また、ノイズ源となる回路ブロックの数が減るため、Ｓ／Ｎ比を向上できる。

また本発明では、前記離散時間型フィルタは、スイッチト・キャパシタ・フィルタであってもよい。

また本発明は、上記のいずれかに記載の検出装置と、前記振動子とを含むジャイロセンサに関係する。

また本発明では、前記振動子は、その固有共振周波数が駆動側共振周波数ｆｄとなる駆動用振動子と、その固有共振周波数が検出側共振周波数ｆｓとなる検出用振動子とを有するようにしてもよい。

また本発明は、上記に記載のジャイロセンサと、前記ジャイロセンサにより検出された角速度情報に基づいて処理を行う処理部とを含む電子機器に関係する。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．電子機器、ジャイロセンサ
図１に本実施形態の検出装置３０を含むジャイロセンサ５１０と、ジャイロセンサ５１０を含む電子機器５００の構成例を示す。なお電子機器５００、ジャイロセンサ５１０は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器５００としては、デジタルカメラ、ビデオカメラ、携帯電話機、カーナビゲーションシステム、ロボット、ゲーム機、携帯型情報端末等の種々のものが考えられる。

電子機器５００はジャイロセンサ５１０と処理部５２０を含む。またメモリ５３０、操作部５４０、表示部５５０を含むことができる。処理部（ＣＰＵ、ＭＰＵ等）５２０はジャイロセンサ５１０等の制御や電子機器５００の全体制御を行う。また処理部５２０は、ジャイロセンサ（物理量トランスデューサ）５１０により検出された角速度情報（物理量）に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、ＧＰＳ自律航法などのための処理を行う。メモリ（ＲＯＭ、ＲＡＭ等）５３０は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部５４０はユーザが電子機器５００を操作するためのものであり、表示部５５０は種々の情報をユーザに表示する。

ジャイロセンサ５１０は振動子１０、検出装置３０を含む。図１の振動子１０は、水晶などの圧電材料の薄板から形成される音叉型の圧電振動子であり、駆動用振動子１１、１２と、検出用振動子１６、１７を含む。駆動用振動子１１、１２には駆動端子２、４が設けられ、検出用振動子１６、１７には検出端子６、８が設けられている。

検出装置３０が含む駆動回路４０は、駆動信号（駆動電圧）を出力して振動子１０（広義には物理量トランスデューサ）を駆動し、振動子１０からフィードバック信号を受ける。これにより振動子１０を励振させる。検出回路６０は、駆動信号により駆動される振動子１０から検出信号（検出電流、電荷）を受け、検出信号から所望信号（コリオリ力信号）を検出（抽出）する。

具体的には、駆動回路４０からの交流の駆動信号（駆動電圧）が駆動用振動子１１の駆動端子２に印加される。すると逆電圧効果によって駆動用振動子１１が振動を開始し、音叉振動により駆動用振動子１２も振動を開始する。この時、駆動用振動子１２の圧電効果によって発生する電流（電荷）が、駆動端子４からフィードバック信号として駆動回路４０にフィードバックされる。これにより振動子１０を含む発振ループが形成される。

駆動用振動子１１、１２が振動すると、検出用振動子１６、１７が図１に示す方向で振動速度ｖで振動する。すると、検出用振動子１６、１７の圧電効果によって発生する電流（電荷）が、検出信号として検出端子６、８から出力される。すると、検出回路６０は、この振動子１０からの検出信号を受け、コリオリ力に応じた信号である所望信号（所望波）を検出する。即ち、検出軸１９を中心に振動子１０（ジャイロセンサ）が回転すると、振動速度ｖの振動方向と直交する方向にコリオリ力Ｆｃが発生する。例えば検出軸１９を中心に回転したときの角速度をωとし、振動子の質量をｍとし、振動子の振動速度をｖとすると、コリオリ力はＦｃ＝２ｍ・ｖ・ωと表される。従って検出回路６０が、コリオリ力に応じた信号である所望信号（センサ信号）を検出（抽出）することで、ジャイロセンサ（振動子）の回転角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部５２０は、手振れ補正、姿勢制御、或いはＧＰＳ自律航法等のための種々の処理を行うことができる。

なお振動子１０には、駆動側共振周波数ｆｄと検出側共振周波数ｆｓがある。具体的には、駆動用振動子１１、１２の固有共振周波数（駆動振動モードの固有共振周波数）がｆｄであり、検出用振動子１６、１７の固有共振周波数（検出振動モードの固有共振周波数）がｆｓである。この場合に、駆動用振動子１１、１２と検出用振動子１６、１７とが不要な共振結合を起こさないように、ｆｄとｆｓの間に一定の周波数差を持たせている。この周波数差である離調周波数Δｆ＝｜ｆｄ−ｆｓ｜は、ｆｄ、ｆｓに比べて十分に小さな周波数に設定されている。

なお図１では、振動子１０が音叉型である場合の例を示しているが、本実施形態の振動子１０はこのような構造に限定されない。例えばＴ字型やダブルＴ字型等であってもよい。また振動子１０の圧電材料は水晶以外であってもよい。

２．検出装置
図２に本実施形態の検出装置３０の構成例を示す。なお検出装置３０は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

検出装置３０は、振動子１０を駆動して振動子を励振させる駆動回路４０と、振動子１０からの出力信号（電荷、電流）を受け、所望信号（所望波）を検出する検出回路６０を含む。

駆動回路（発振回路）４０は、電流を電圧に変換するＩ／Ｖ変換回路４２と、自動ゲイン制御を行うＡＧＣ（Automatic Gain Control）回路４４と、第１、第２の２値化回路（コンパレータ）４６、４８を含む。また駆動回路４０はサンプリング点調整回路４７（位相調整回路）を含む。

駆動回路４０では、ジャイロセンサの感度を一定に保つために、振動子１０（駆動用振動子）に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのＡＧＣ回路４４が設けられる。具体的にはＡＧＣ回路４４は、入力信号ＩＤの振幅（振動子の振動速度ｖ）が一定になるように、ゲインを可変に自動調整する。なお、発振ループでの位相シフトが０度になるように位相が調整される。また発振起動時には、高速な発振起動を可能にするために、発振ループのゲインは１よりも大きなゲインに設定される。

Ｉ／Ｖ変換回路４２は、振動子１０からの信号ＩＤである電流（電荷）を電圧に変換して、駆動信号ＶＤ１として出力する。このＩ／Ｖ変換回路４２は、キャパシタ、抵抗、オペアンプにより実現できる。

ＡＧＣ回路４４は、駆動信号ＶＤ１を監視して、発振ループのゲインを制御する。このＡＧＣ回路４４は、発振ループ内の発振振幅を制御するためのゲインコントロールアンプ（ＧＣＡ）や、発振振幅に応じてゲインコントロールアンプのゲインを調整するための制御電圧を出力するゲイン制御回路を含むことができる。また、このゲイン制御回路は、Ｉ／Ｖ変換回路４２からの交流の駆動信号ＶＤ１を直流信号に変換する整流回路（全波整流回路）や、整流回路からの直流信号の電圧と基準電圧との差分に応じた制御電圧を出力する回路などを含むことができる。

２値化回路４６（第１の２値化回路）は、正弦波である駆動信号ＶＤ１の２値化処理を行い、２値化処理により得られた参照信号（同期信号）ＲＳを同期検波回路１００に出力する。この２値化回路４６は、Ｉ／Ｖ変換回路４２からの正弦波（交流）の信号ＶＤ１が入力されて、矩形波の参照信号ＲＳを出力するコンパレータにより実現できる。なおＩ／Ｖ変換回路４２と２値化回路４６の間や２値化回路４６と同期検波回路１００の間に他の回路を設けてもよい。例えばハイパスフィルタや移相回路（位相シフタ）などを設けてもよい。

サンプリング点調整回路４７は、フィルタ部１１０のＳＣＦ１１４（広義には離散時間型フィルタ）に供給するサンプリング用のクロックＣＫ（動作クロック）の位相を調整し、ＳＣＦ１１４でのサンプリング点（サンプリング点の位置）を調整する。具体的にはＳＣＦ１１４は、サンプリング周波数をｆｓｐとし、参照信号ＲＳのクロック周波数（振動子の駆動側共振周波）をｆｄとした場合に、ｆｓｐ＝ｆｄとなる周波数のクロックＣＫでサンプリング動作を行う。そしてサンプリング点調整回路４７は、同期検波回路１００による同期検波により周波数２ｆｄの周波数帯域に現れる不要信号（機械振動漏れ）のゼロクロス点（ゼロクロス点に対応する点）に、サンプリング点を設定するための調整を行う。

サンプリング点調整回路４７は、例えばＩ／Ｖ変換回路４２からの正弦波の駆動信号ＶＤ１を受け、駆動信号ＶＤ１の位相調整を行う。そして位相調整後の信号ＶＤ３を２値化回路４８（第２の２値化回路）に出力する。２値化回路４８は、位相調整後の信号ＶＤ３の２値化処理を行い、２値化処理により得られたクロックＣＫをフィルタ部１１０のＳＣＦ１１４（離散時間型フィルタ）に出力する。この２値化回路４８は、サンプリング点調整回路４７からの正弦波（交流）の信号ＶＤ３が入力されて、矩形波のクロックＣＫを出力するコンパレータにより実現できる。そしてＳＣＦ１１４は、位相が調整されたクロックＣＫに基づいて、信号をサンプリングする。

検出回路６０は、増幅回路７０、同期検波回路１００、フィルタ部１１０を含む。なお検出回路６０に、オフセットを除去するオフセット調整回路や、ゲインを可変に制御して感度を調整する感度調整回路や、ハイパスフィルタなどを含ませてもよい。

増幅回路７０は、振動子１０からの出力信号ＩＳＰ、ＩＳＭを増幅する。この増幅回路７０は、Ｑ／Ｖ変換回路７２、７４、差動増幅回路７６を含む。Ｑ／Ｖ変換回路７２、７４は、振動子１０からの信号ＩＳＰ、ＩＳＭを受け、振動子１０で発生した電荷（電流）を電圧に変換する。差動増幅回路７６は、Ｑ／Ｖ変換回路７２、７４からの信号ＶＳ１Ｐ、ＶＳ１Ｍの差動増幅を行う。

図３（Ａ）にＱ／Ｖ（Ｉ／Ｖ）変換回路７２、７４の構成例を示す。Ｑ／Ｖ変換回路７２、７４は、ノードＮＡ１とＮＡ２の間に設けられる帰還キャパシタＣＡ１及び帰還抵抗ＲＡ１と、オペアンプ（演算増幅器）ＯＰＡを含み、ローパスフィルタの周波数特性を有する。オペアンプＯＰＡの反転入力端子（−）には入力ノードＮＡ１が接続され、非反転入力端子（＋）には基準電源電圧ＡＧＮＤ（アナロググランド）のノードが接続される。

図３（Ａ）の回路をＱ／Ｖ変換回路として機能させる場合には、カットオフ周波数ｆｃ＝１／２πＣＲが共振周波数ｆｄよりも十分に小さくなるように、ＣＡ１の容量値とＲＡ１の抵抗値を設定する。これにより共振周波数ｆｄにおいて位相が約−９０度だけ変化するようになる。一方、図３（Ａ）の回路をＩ／Ｖ変換回路として機能させる場合には、カットオフ周波数ｆｃ＝１／２πＣＲが共振周波数ｆｄよりも十分に大きくなるように、ＣＡ１の容量値とＲＡ１の抵抗値を設定する。この場合には位相がほとんど変化しないため、参照信号ＲＳの位相を＋９０度又は−９０度だけ変化させるための移相回路が必要になる。

図３（Ｂ）に差動増幅回路７６の構成例を示す。差動増幅回路７６は、抵抗ＲＢ１、ＲＢ２、ＲＢ３、ＲＢ４とオペアンプＯＰＢを含む。ＲＢ１、ＲＢ２の抵抗比とＲＢ３、ＲＢ４の抵抗比を等しくすることで、図３（Ｂ）の差動増幅回路７６は、互いに逆相の信号である第１、第２の入力信号（ＶＳ１Ｐ、ＶＳ１Ｍ）の差分成分を増幅する差動増幅を行う。これにより、センサ信号（所望信号）と同相の不要信号（妨害信号）である静電結合漏れ信号を除去できる。

図２の同期検波回路（検波回路、検波器）１００は、増幅後の信号ＶＳ５に対して、参照信号（参照クロック）ＲＳに基づいて同期検波（検波）を行う。この同期検波により、センサ信号に対して９０度の位相差がある不要信号である機械振動漏れ信号を除去できる。

図４に同期検波回路１００の構成例を示す。この同期検波回路１００は、反転増幅器１０２と、非反転増幅器１０４と、インバータ１０６と、スイッチング素子ＳＥ１、ＳＥ２を含む。スイッチング素子ＳＥ１の一端とスイッチング素子ＳＥ２の一端は、出力信号Ｑ（ＶＳ６）のノードＮＥ４に接続される。そして、入力信号ＩＮ（ＶＳ５）は反転増幅器１０２により反転増幅され、入力信号ＩＮと逆相の信号ＩＮ１がスイッチング素子ＳＥ１の他端に入力される。また入力信号ＩＮは非反転増幅器１０４により増幅され、入力信号ＩＮと同相の信号ＩＮ２がスイッチＳＥ２の他端に入力される。ＭＯＳトランジスタにより構成されるスイッチング素子ＳＥ１は、参照信号ＲＳの反転信号ＲＳＸによりオン・オフ制御され、スイッチング素子ＳＥ２は参照信号ＲＳによりオン・オフ制御される。即ちスイッチング素子ＳＥ１、ＳＥ２が交互にオンになることで、同期検波が行われる。

図２のフィルタ部１１０は、同期検波後の信号ＶＳ６のフィルタ処理を行う。具体的には、高周波成分を除去するローパスフィルタ処理を行う。

図５に検出装置３０の動作を説明するための信号波形例を示す。駆動信号ＶＤ１は、その周波数が駆動側固有周波数ｆｄとなる正弦波である。この駆動信号ＶＤ１を２値化回路４６により２値化することで、矩形波の参照信号ＲＳが得られる。同期検波回路１００に入力される信号ＶＳ５（センサ信号）は、コリオリ力の大きさ（角速度）に応じて振幅変調（ＡＭ変調）されている。この信号ＶＳ５を、参照信号ＲＳにより同期検波し、得られた信号ＶＳ６をフィルタ部１１０により平滑化することで、所望信号のＤＣ成分が信号ＶＳＱとして出力されるようになる。即ち信号ＶＳＱの電圧レベルが、コリオリ力の大きさに応じた電圧レベルになり、この電圧レベルを求めることでジャイロセンサの回転角速度を得ることができる。

３．不要信号
センサ信号には、所望信号（所望波）と不要信号（不要波）が混在している。また不要信号の振幅は一般的に所望信号の振幅に比べて非常に大きいため、検出装置３０に対する要求性能は高くなる。この不要信号には、機械振動漏れや、静電結合漏れや、離調周波数Δｆや、２ｆｄ（２ωｄ）や、ＤＣオフセットなどに起因するものがある。

機械振動漏れの不要信号は、振動子１０の形状のアンバランス等に起因して発生する。信号ＩＳＰに重畳される機械振動漏れの不要信号と信号ＩＳＭに重畳される機械振動漏れの不要信号は互いに逆相になるため、差動増幅回路７６によっては除去できない。しかしながら、信号ＶＳ５に重畳される機械振動漏れの不要信号は、所望信号と９０度の位相差を持つため、同期検波回路１００により除去できる。一方、静電結合漏れの不要信号は、駆動信号ＶＤ２が寄生容量を通じて信号ＩＳＰ、ＩＳＭの入力端子等に漏洩することで生じる。信号ＩＳＰに重畳される静電結合漏れの不要信号と信号ＩＳＭに重畳される静電結合漏れの不要信号は互いに同相になるため、差動増幅回路７６により除去できる。２ｆｄの不要信号は、何らかの原因で振動子が、２ｆｄの高調波の周波数で振動することにより発生する。ＤＣオフセットの不要信号は、入力リーク、静電結合漏れのアンバランス、センサ信号と参照信号との間に存在する位相ずれ、参照信号のデューティのずれ、回路ブロックが有するＤＣオフセットなどに起因して発生する。

次に、図６（Ａ）〜図６（Ｃ）の周波数スペクトラムを用いて不要信号の除去について詳細に説明する。図６（Ａ）は同期検波前の周波数スペクトラムである。図６（Ａ）に示すように、同期検波前のセンサ信号では、ＤＣの周波数帯域にはＤＣオフセットの不要信号が存在する。またｆｄの周波数帯域には、機械振動漏れの不要信号と所望信号が存在する。

図６（Ｂ）は同期検波後の周波数スペクトラムである。図６（Ａ）のｆｄの周波数帯域の所望信号は、図６（Ｂ）に示すように同期検波後はＤＣの周波数帯域に現れる。また図６（Ａ）のＤＣの周波数帯域の不要信号（ＤＣオフセット）は、図６（Ｂ）に示すように同期検波後はｆｄの周波数帯域に現れる。また図６（Ａ）のｆｄの周波数帯域の不要信号（機械振動漏れ）は、図６（Ｂ）に示すように同期検波後は２ｆｄの周波数帯域に現れる。なお図６（Ａ）において２ｆｄの周波数帯域に不要信号が存在した場合には、同期検波後は３ｆｄ及びｆｄの周波数帯域に現れるようになる。また検波後の混入ノイズは、同期検波回路１００の後段の回路が発生するノイズなどである。

図６（Ｃ）はフィルタ処理後の周波数スペクトラムである。同期検波後の信号をフィルタ部１１０で平滑化（ＬＰＦ）することで、ｆｄ、２ｆｄ等の周波数帯域の不要信号の周波数成分が除去されている。

所望信号は、図５で説明したように振幅変調されているため、Ａ（ｔ）ｓｉｎ（ωｄ×ｔ）と表すことができる。また機械漏れ振動の不要信号（妨害波）は、所望信号と位相が９０度ずれているため、Ｂｓｉｎ（ωｄ×ｔ＋π／２）と表すことができる。また、センサ信号は所望信号と不要信号の和であるため、Ａ（ｔ）ｓｉｎ（ωｄ×ｔ）＋Ｂｓｉｎ（ωｄ×ｔ＋π／２）と表すことができる。また駆動信号は、Ｃｓｉｎ（ωｄ×ｔ）と表すことができる。なおＡ（ｔ）、Ｂ、Ｃは振幅であり、ωｄ＝２πｆｄである。

同期検波は、センサ信号と駆動信号（参照信号）の乗算とみなすことができる。従って、センサ信号のうち所望信号については、
Ａ（ｔ）ｓｉｎ（ωｄ×ｔ）×Ｃｓｉｎ（ωｄ×ｔ）
＝｛（Ａ（ｔ）×Ｃ）／２｝×｛１−ｃｏｓ（２ωｄ×ｔ）｝
となる。従って図６（Ｂ）に示すように、同期検波後に所望信号はＤＣ並びにｆｄの周波数帯域に現れるようになる。

一方、センサ信号のうち機械振動漏れの不要信号については、
Ｂｓｉｎ（ωｄ×ｔ＋π／２）×Ｃｓｉｎ（ωｄ×ｔ）
＝｛−（Ｂ×Ｃ）／２｝×ｃｏｓ（２ωｄ×ｔ＋π／２）
となる。従って図６（Ｂ）に示すように、同期検波後に機械振動漏れの不要信号は２ｆｄ（２ωｄ）の周波数帯域に現れ、ＤＣには現れない。

次に、図７（Ａ）〜図７（Ｄ）の模式図を用いて同期検波について説明する。なお実際には、不要信号（機械漏れ振動）の振幅Ｂは所望信号の振幅Ａ（ｔ）に比べて非常に大きいが、図面の都合上、振幅Ａ（ｔ）とＢを等しくしてある。

図７（Ａ）のように所望信号の位相と参照信号（駆動信号）の位相が完全に揃っている場合には、同期検波後に所望信号と不要信号は図７（Ｂ）のようになる。即ち所望信号は、完全な全波整流波形になり、不要信号は、正の部分と負の部分の面積が等しい波形になる。従って、フィルタ部１１０で平滑化することにより、所望信号のＤＣ成分が信号ＶＳＱとして出力されるようになり、不要信号の成分が信号ＶＳＱとして現れることはない。

一方、図７（Ｃ）のように所望信号の位相と参照信号（駆動信号）の位相がγだけずれている場合には、同期検波後に所望信号と不要信号は図７（Ｄ）のようになる。即ち所望信号は、完全な全波整流波形ではなく、負の成分を含む。また、不要信号は、正の部分と負の部分の面積が等しくならない。従って、フィルタ部１１０での平滑化で得られる信号ＶＳＱにおいて、所望信号のＤＣ成分が図７（Ｂ）の場合よりも小さくなると共に、不要信号の成分が信号ＶＳＱとして現れるようになる。

４．離調周波数
不要信号のうち、離調周波数Δｆ＝｜ｆｄ−ｆｓ｜に起因する不要信号は、センサ信号に検出側共振周波数ｆｓの信号が混入し、このセンサ信号が同期検波回路１００により同期検波されることにより発生する。例えばジャイロセンサの応答を良くするために、検出用振動子をアイドリング的に微少振幅で固有共振周波数ｆｓにて振動させる場合がある。或いは、ジャイロセンサの外部からの外部振動が振動子に加わることで、検出用振動子が固有共振周波数ｆｓにて振動してしまう場合がある。そしてこのように検出用振動子が周波数ｆｓで振動すると、同期検波回路１００に入力される信号ＶＳ５に周波数ｆｓの信号が混入される。そして同期検波回路１００は、周波数ｆｄの参照信号ＲＳに基づき同期検波を行うため、周波数ｆｄとｆｓの差に相当する離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の不要信号が生成されてしまう。

例えば、混入される周波数ｆｓの信号はＤｓｉｎ（ωｓ×ｔ）と表すことができる。なおωｓ＝２πｆｓである。そして同期検波は、センサ信号と駆動信号（参照信号）の乗算とみなすことができるため、センサ信号のうち周波数ｆｓの信号については、
Ｃｓｉｎ（ωｄ×ｔ）×Ｄｓｉｎ（ωｓ×ｔ）
＝｛−（Ｄ×Ｃ）／２｝×［ｃｏｓ｛（ωｄ＋ωｓ）ｔ｝−ｃｏｓ｛（ωｄ−ωｓ）ｔ｝］
となる。上式から明らかなように、周波数ｆｓの信号が混入されることにより、同期検波後に、離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の不要信号が生成されてしまう。

ここで、離調周波数Δｆ＝｜ｆｄ−ｆｓ｜は、ｆｄ、ｆｓに比べて十分に小さい。従って、この離調周波数Δｆの成分の不要信号を除去するためには、図８に示すような急峻な減衰特性が必要になる。従って、従来のような連続時間型のローパスフィルタだけでは、このような離調周波数Δｆの成分の不要信号の除去が難しい。

そこで図９では、フィルタ部１１０に、離散時間型フィルタであるＳＣＦ（スイッチト・キャパシタ・フィルタ）１１４を設けている。このＳＣＦ１１４は、振動子の駆動側共振周波数ｆｄと検出側共振周波数ｆｓとの差に対応する離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の成分を除去し、所望信号の周波数成分（ＤＣ成分）を通過させる周波数特性を有する。またフィルタ部１１０は、ＳＣＦ１１４の前段側に設けられたプリフィルタ（前置フィルタ）１１２と、ＳＣＦ１１４の後段側に設けられたポストフィルタ（後置フィルタ）１１６を含む。これらのプリフィルタ１１２、ポストフィルタ１１６は連続時間型フィルタになっている。

図９に示すように、フィルタ部１１０に、ＳＣＦ１１４（広義には離散時間型フィルタ）を設ければ、図８に示すような急峻な減衰特性の実現も容易になる。従って、離調周波数Δｆが、周波数ｆｄに比べて極めて小さい場合にも、離調周波数Δｆの周波数帯の不要信号の成分を、通過帯域の所望信号に悪影響を与えることなく、確実且つ容易に除去できる。

また連続時間型フィルタでは、フィルタを構成するキャパシタの容量値Ｃ、抵抗の抵抗値Ｒがばらつくと、フィルタの周波数特性もばらついてしまい、安定した周波数特性を得ることが難しいという不利点がある。例えばＣ、Ｒの絶対値は±２０パーセント程度ばらつき、連続時間型フィルタ（ＲＣフィルタ）のカットオフ周波数はＣ×Ｒで決まるため、ばらつきが大きくなる。そしてカットオフ周波数がばらつくと、通過帯域にある所望信号の振幅が減衰してしまったり位相が変化してしまい、信号品質が劣化する。

これに対してＳＣＦ１１４では、容量比やサンプリング周波数（クロック周波数）によりフィルタ特性を決めることができる。例えば容量比の精度は０．１パーセント以下であるため、カットオフ周波数のばらつきも少ない。従って、ＳＣＦ１１４によれば、通過帯域の所望信号を通過させながら離調周波数Δｆの不要信号を確実に除去するという急峻な減衰特性を、容易に実現できる。

図１０にＳＣＦ１１４の構成例を示す。図１０のＳＣＦ１１４は、ノードＮＧ１、ＮＧ２の間に設けられたスイッチト・キャパシタ回路２１０と、ノードＮＧ２、ＮＧ５の間に設けられたスイッチト・キャパシタ回路２１２及びキャパシタＣＧ５を含む。またノードＮＧ２，ＮＧ３間、ノードＮＧ４、ＮＧ５間、ノードＮＧ１、ＮＧ４間に設けられたキャパシタＣＧ４、ＣＧ６、ＣＧ７を含む。また、その反転入力端子がノードＮＧ２に接続され、その非反転入力端子がＡＧＮＤのノードに接続されるオペアンプＯＰＧ１と、その反転入力端子がノードＮＧ４に接続され、その非反転入力端子がＡＧＮＤのノードに接続されるオペアンプＯＰＧ２を含む。ここで、スイッチト・キャパシタ回路２１０、２１２、２１４のスイッチング素子ＳＧ１〜ＳＧ６は、ＭＯＳトランジスタ（トランスファーゲート）により構成できる。なおＳＣＦ１１４は図１０の構成に限定されず、種々の変形実施が可能である。

５．サンプリング点の調整
図９のようにフィルタ部１１０にＳＣＦ１１４を設けた場合、ＳＣＦ１１４では離散時間で信号をサンプリングするため、サンプリングによる周波数の折り返し現象であるエイリアシングが生じる。例えばサンプリング周波数をｆｓｐとした場合に、図１１のフィルタ部１１０の周波数特性図に示すように、ｆｓｐ／２（＝ｆｄ／２）の高調波周波数の信号がＤＣの周波数領域等に折り返し、Ｓ／Ｎ比が劣化する。

このようなエイリアシングの悪影響を防止するために、図９では、ＳＣＦ１１４の前段側にアンチエイリアシング用のプリフィルタ１１２（広義には連続時間型フィルタ）を設けている。即ちサンプリング周波数をｆｓｐ（＝ｆｄ）とした場合に、プリフィルタ１１２に、ｆｓｐ／２（＝ｆｄ／２）以上の周波数成分を除去するアンチエイリアシングの周波数特性を持たせている。このようにすれば、図１１の周波数特性図に示すように、２ｆｄの不要信号を、ある程度減衰させることができる。

しかしながら、ジャイロセンサのように微少信号を扱うセンサでは、一般的なアンチエイリアシング用のプリフィルタ１１２だけでは、不要信号を十分に除去できないおそれがある。即ちジャイロセンサのセンサ信号では、不要信号の振幅は所望信号の振幅に比べて非常に大きい。従って、一般的なアンリエイリアシングの減衰特性では、不要信号の振幅が所望信号（ＤＣ成分）の振幅よりも大きくなってしまい、ＳＣＦ１１４のサンプリングによるＤＣ成分への折り返し等により、Ｓ／Ｎ比が劣化してしまう。

例えば通常のアンチエイリアシング用プリフィルタは、下記（Ａ１）の課題を解決するために設けられる。
（Ａ１）ランダム雑音や回路中で発生するパルス性ノイズなどの不要信号が、ＳＣＦの通過帯域に折り返す。

これに対して、ジャイロセンサのように微少信号を扱うセンサでは、上記（Ａ１）の課題に加えて、下記（Ａ２）の課題がある。
（Ａ２）同期検波によって生じ、２ｆｄなどのｋ×ｆｄに必ず存在する不要信号（妨害波）が、ＳＣＦ１１４でのサンプリングによりＤＣに折り返し、ＤＣに存在する所望信号（コリオリ力信号）の品質（Ｓ／Ｎ比）を劣化させる。

上記（Ａ２）は、ジャイロセンサに特有の下記（Ｂ１）〜（Ｂ３）の事情に起因する。（Ｂ１）ジャイロセンサでは同期検波が行われる。
（Ｂ２）同期検波により２ｆｄなどに不要信号の強いスペクトラムが現れる。
（Ｂ３）ＳＣＦのサンプリング周波数がｆｓｐ＝ｆｄとなるため、２ｆｄなどの不要信号が、所望信号が存在するＤＣに折り返す。

例えば同期検波後に２ｆｄ等に現れる不要信号（図６（Ｂ）参照）の振幅は、所望信号に比べて極めて大きい。また、システム構成の簡素化のためには、ＳＣＦ１１４のサンプリング周波数をｆｓｐ＝ｆｄとすることが望ましい。そしてｆｓｐ＝ｆｄにすると、ＳＣＦ１１４でのサンプリングにより、２ｆｄ等の不要信号が、ぴったりとＤＣに折り返してしまう。

一方、同期検波前にｆｄに存在した所望信号（図６（Ａ）参照）は、同期検波によりＤＣに現れる（図６（Ｂ）参照）。従って、何ら対策を施さないと、２ｆｄ等に存在する振幅の大きい不要信号の折り返しにより、ＤＣの所望信号の品質が極めて劣化する。具体的には、２ｆｄ等の不要信号が折り返して、所望信号の最小分解能よりも大きい不要信号がＤＣに重畳されると、ジャイロセンサが静止状態であっても、あたかもジャイロセンサが一定の角速度で回転しているかのような偽情報を与えてしまう。

そこで本実施形態では、このような課題を解決するために図２に示すようなサンプリング点調整回路４７を設けている。このサンプリング点調整回路４７は、ＳＣＦ１１４に供給するクロックＣＫの位相を調整し、ＳＣＦ１１４でのサンプリング点を調整する。例えば同期検波用の参照信号ＲＳの位相とクロックＣＫの位相が異なるようにその位相差を調整する。更に具体的にはサンプリング点調整回路４７は、図１２のＥ１、Ｅ２に示すように、２ｆｄ等の不要信号（サンプリング対象となる信号）のゼロクロス点にサンプリング点ＳＰ１、ＳＰ２が設定されるように、クロックＣＫの位相を調整する。これにより参照信号ＲＳに対してクロックＣＫの位相が例えば９０度程度遅れるようにする。図７（Ｂ）を例にとれば、Ｆ１、Ｆ２、Ｆ３に示す点がサンプリング点に設定されるように、クロックＣＫの位相を調整する。

即ち本実施形態では、サンプリング周波数をｆｓｐとし、参照信号ＲＳのクロック周波数（振動子の駆動側共振周波）をｆｄとした場合に、ＳＣＦ１１４はｆｓｐ＝ｆｄとなる周波数のクロックＣＫでサンプリング動作を行う。具体的には例えばクロックＣＫにより、互いにノン・オーバラップの２相のクロック（サンプリングクロック）が生成される。そして生成された２相のクロックに基づき図１０のスイッチング素子ＳＧ１〜ＳＧ６をオン・オフ制御して、ＳＣＦ１１４のサンプリング動作を実現する。

このようにすれば、駆動回路で生成されたクロックを有効活用して、ＳＣＦ１１４のサンプリング動作を実現できるため、回路の小規模化を図れる。また参照信号ＲＳの周波数である駆動側共振周波数ｆｄと、ＳＣＦ１１４のサンプリング周波数ｆｓｐが一致するため、フィルタの周波数特性の設計を容易化できる。また駆動側共振周波数ｆｄが、環境変化（温度変化）や経時変化によって変動した場合に、この変動に応じてＳＣＦ１１４のサンプリング周波数ｆｓｐも変動するようになる。従って、周波数ｆｄの変化に応じて、ＳＣＦ１１４のカットオフ周波数も変化させて調整できるようになる。従って、環境変化や経時変化が生じた場合にも、離調周波数ｆｄの不要信号を確実に除去することが可能になる。

ところが、このようにｆｓｐ＝ｆｄに設定し、参照信号ＲＳにより同期検波を行うと、前述した下式から明らかなように、図６（Ｂ）に示すように２ｆｄ（２ωｄ）の周波数帯域に強いスペクトラムの不要信号が現れる。

Ｂｓｉｎ（ωｄ×ｔ＋π／２）×Ｃｓｉｎ（ωｄ×ｔ）
＝｛−（Ｂ×Ｃ）／２｝×ｃｏｓ（２ωｄ×ｔ＋π／２）
この２ｆｄの不要信号（妨害信号）は、図１１に示すようにフィルタ部１１０のプリフィルタ１１２により減衰するものの、その残留分は、周波数ｆｓｐ＝ｆｄのクロックＣＫでサンプリングされて、ＳＣＦ１１４に取り込まれる。そして取り込まれた不要信号の残留分は、ＳＣＦ１１４の通過帯域（所望信号が存在するＤＣ成分）に対して、雑音として折り返す。

本実施形態ではこの折り返し雑音を極小化するために、図１２に示すように、２ｆｄの不要信号をｆｓｐ＝ｆｄのクロックＣＫでサンプリングする際に、２ｆｄの不要信号のゼロクロス点をサンプル・ホールドするように、クロックＣＫの位相を調整する。このようにすれば、プリフィルタ１１２では除去できなかった不要信号の残留分を、更に減衰させることができる。或いは、本実施形態のサンプリング点調整手法を併用することにより、プリフィルタ１１２に対する減衰量の要求を、従来構成において要求されていた減数量よりも小さくすることができる。つまり、プリフィルタ１１２の次数を例えば２次から１次にすることなどが可能になり、プリフィルタ１１２の構成を簡略化・小規模化できる。そしてＳＣＦ１１４でのサンプリングによる折り返し雑音によりＳ／Ｎ比が劣化してしまう事態を防止でき、微少信号を扱うジャイロセンサに最適な検出装置を提供できる。

特に、図７（Ａ）（Ｂ）に示すように、同期検波により２ｆｄに現れる機械振動漏れの不要信号と、参照信号ＲＳ及びクロックＣＫとの位相関係は決まっており、明確に把握できる。従って、クロックＣＫの位相を調整することで、２ｆｄの不要信号のゼロクロス点にサンプリング点を設定して、不要信号の残留成分を除去することが可能になる。

また駆動側共振周波数である参照信号ＲＳの周波数ｆｄが、環境変化や経時変化によって変動した場合に、この変動に応じてクロックＣＫの周波数ｆｓｐ＝ｆｄも変動する。従って、参照信号ＲＳとクロックＣＫの位相差については変化しないようになるため、不要信号の安定した除去が可能になる。

なお、サンプリング点はゼロクロス点と完全に一致している必要はなく、ゼロクロス点に対応する点にサンプリング点が設定されていればよい。

即ち、理想的には、ＳＣＦ１１４のサンプリングクロックＣＫのエッジ（立ち下がりエッジ）が図１２のＥ１、Ｅ２に示す位置になるように調整を行えば、機械振動漏れの不要信号のゼロクロス点を取り込むことができる。しかしながら実際には、２値化回路４８におけるサンプリングクロックの遅延や、同期検波回路１００及びプリフィルタ１１２における信号並びに不要信号の遅延が存在する。また、ＳＣＦ１１４を構成するスイッチング素子（図１０のＳＧ１〜ＳＧ６）のオン抵抗（トランジスタのオン抵抗）がゼロにならないことによる信号並びに不要信号の遅延が存在する。このため、実際のサンプリングクロックＣＫのエッジは、図１２のＥ１、Ｅ２に一致しなくてもよい。具体的には、不要信号のゼロクロス点よりも時間的に例えば少しだけ遅らせた点にサンプリング点を設定すれば、実質的に不要信号のゼロクロス点でサンプリングすることが可能になり、２ｆｄの不要信号によるＳ／Ｎ比の劣化を最小限に抑えることができる。更に具体的には、後述する図２２（Ａ）に示すように、サンプリング点調整回路４７での調整量（遅延量）をスイープし、出力電圧が極小となる最適のサンプリング点を探し出す。

また本実施形態ではＳＣＦ１１４（離散時間型フィルタ）の前段側に設けられたプリフィルタ１１２（連続時間型フィルタ）により、２ｆｄの不要信号が減衰される。従って、サンプリング点調整回路４７は、プリフィルタ１１２の減衰による２ｆｄの不要信号の残留成分が、所望信号の振幅以下になるように、ＳＣＦ１１４でのサンプリング点を調整することが望ましい。ここで、所望信号の振幅は、所望信号の最小分解能に対応する振幅であり、本実施形態の検出装置の検出対象である角速度（単位dps:degree per second）に対応する振幅値である。また所望信号の振幅は、ＤＣの周波数領域での所望信号の振幅である。

このようにすれば、所望信号よりも振幅が大きい不要信号が周波数２ｆｄに現れた場合にも、この不要信号を、プリフィルタ１１２による減衰とサンプリング点調整回路４７の調整の両方により除去できるようになる。また、プリフィルタ１１２に、それほど急峻な減衰特性を持たせなくても、２ｆｄ等に現れる不要信号を確実に除去できるようになるため、プリフィルタ１１２の回路の小規模化を図りながらＳ／Ｎ比を向上できる。なお、プリフィルタ１１２は、１次のフィルタであってもよいし、２次のフィルタであってもよい。

６．サンプリング点調整回路の構成
図１３（Ａ）にサンプリング点調整回路４７の構成例を示す。このサンプリング点調整回路４７は、ノードＮＪ１とＮＪ２の間に設けられる抵抗ＲＪ１と、ノードＮＪ２とＡＧＮＤ（アナロググランド）のノードの間に設けられるキャパシタＣＪ１を含む。

図１３（Ａ）のサンプリング点調整回路４７は、図１３（Ｂ）に示すようにローパスフィルタの周波数特性を有する。そしてキャパシタＣＪ１の容量値や抵抗ＲＪ１の抵抗値を、サンプリング点の調整データＤＡＳ［ｍ：０］を用いて可変に調整することで、ＳＣＦ１１４のクロックＣＫの位相を調整できる。例えば図１３（Ａ）の回路では、図１３（Ｂ）に示すように周波数ｆｄの時に位相がαだけ遅れる。これにより、ＳＣＦ１１４のクロックＣＫの位相もαだけ遅らせることができる。従って、図１２のサンプリング点ＳＰ１、ＳＰ２がゼロクロス点に一致するように、調整データＤＡＳ［ｍ：０］を用いてαを調整することで、位相調整を実現できる。

なおサンプリング点調整回路４７は図１３（Ａ）の構成に限定されず、種々の変形実施が可能であり、例えば図１４（Ａ）のような構成にしてもよい。図１４（Ａ）のサンプリング点調整回路４７は、ノードＮＫ１とＮＫ２の間に設けられるキャパシタＣＫ１と、ノードＮＫ２とＡＧＮＤのノードの間に設けられる抵抗ＲＫ１を含み、ハイパスフィルタの周波数特性を有する。そしてキャパシタＣＫ１の容量値や抵抗ＲＫ１の抵抗値を、サンプリング点の調整データＤＡＳ［ｍ：０］を用いて可変に調整することで、ＳＣＦ１１４のクロックＣＫの位相を調整できる。例えば図１４（Ａ）の回路では、図１４（Ｂ）に示すように周波数ｆｄの時に位相がβだけ進む。これにより、ＳＣＦ１１４のクロックＣＫの位相もβだけ進ませることができる。従って、図１２のサンプリング点ＳＰ１、ＳＰ２がゼロクロス点に一致するように、調整データＤＡＳ［ｍ：０］を用いてβを調整することで、位相調整を実現できる。

７．変形例
図１５に本実施形態の第１の変形例を示す。図１５ではサンプリング点調整回路４９が、２値化された矩形波の参照信号ＲＳを受け、参照信号ＲＳの遅延処理を行う。そして、遅延処理により得られた信号を、位相調整されたクロックＣＫとしてフィルタ部１１０のＳＣＦ１１４に出力する。そしてＳＣＦ１１４は、位相が調整されたクロックＣＫを用いてサンプリング動作を行う。

このサンプリング点調整回路４９は、例えば複数のバッファ（インバータ）を直列に接続した遅延回路により実現できる。そしてバッファの出力信号を取り出すための出力タップを選択することで、遅延時間を調整して、クロックＣＫの位相を可変に調整できる。

図１６にサンプリング点調整回路４９の構成例を示す。サンプリング点調整回路４９は、直列に接続されたバッファＢＦ１、ＢＦ２、ＢＦ３・・・・ＢＦｊ、バッファＢＦＱ、選択回路１２０を含む。各バッファＢＦ１〜ＢＦｊ、ＢＦＱは例えば２段のインバータにより構成できる。初段のバッファＢＦ１には参照信号ＲＳが入力され、選択回路１２０には、バッファＢＦ１〜ＢＦｊの出力信号ＤＳ１〜ＤＳｊが出力タップＴＰ１〜ＴＰｊを介して入力される。そして選択回路１２０は、サンプリング点（遅延時間）の調整データＤＡＳ［ｍ：０］を用いて出力信号ＤＳ１〜ＤＳｊのいずれを選択して、選択遅延信号ＤＳＱを出力する。この選択遅延信号ＤＳＱは、バッファＢＦＱによりバッファリングされてクロックＣＫとしてフィルタ部１１０のＳＣＦ１１４に出力される。図１６の構成によれば、調整データＤＡＳ［ｍ：０］により、参照信号ＲＳに対するクロックＣＫの遅延時間を任意に調整して、参照信号ＲＳとクロックＣＫの位相差を調整できる。

図１７（Ａ）にサンプリング点調整回路４９の他の構成例を示す。図１７（Ａ）のサンプリング点調整回路４９は、直列接続された複数の遅延回路（遅延段）を含む。そして第１段目の遅延回路は、電源ＶＤＤ、ＶＳＳ間に直列に接続されたＰ型トランジスタＴＰ１、バッファＢＡ１、Ｎ型トランジスタＴＮ１を含み、第２段目の遅延回路は、ＶＤＤ、ＶＳＳ間に直列に接続されたＰ型トランジスタＴＰ２、バッファＢＡ２、Ｎ型トランジスタＴＮ２を含む。また最終段である第ｊ段の遅延回路は、ＶＤＤ、ＶＳＳ間に直列接続されたＰ型トランジスタＴＰｊ、バッファＢＡｊ、Ｎ型トランジスタＴＮｊを含む。そしてＰ側バイアス電圧ＶＢＰが、トランジスタＴＰ１、ＴＰ２・・・ＴＰｊのゲートに入力され、Ｎ側バイアス電圧ＶＢＮが、トランジスタＴＮ１、ＴＮ２・・・ＴＮｊのゲートに入力される。これらのＰ側、Ｎ側バイアス電圧ＶＢＰ、ＶＢＮは、図１７（Ｂ）のようなトランジスタＴＡ１〜ＴＡ４により構成されるバイアス電圧生成回路により生成できる。即ち基準バイアス電圧ＶＢを変化させることで、Ｐ側、Ｎ側バイアス電圧ＶＢＰ、ＶＢＮが変化し、図１７（Ａ）の各段の遅延回路に流れる電流が制御され、バッファＢＡ１、ＢＡ２・・・ＢＡｊの遅延量（遅延時間）が制御される。これによりサンプリング点の調整が可能になる。なおバイアス電圧ＶＢは、図１６等で説明したサンプリング点の調整データＤＡＳ［ｍ：０」をＤ／Ａ変換をすることなどにより設定できる。

図１８に本実施形態の第２の変形例を示す。図１８では検出回路６０がオフセット調整回路９０を含む。なお図１５の第１の変形例において検出回路６０にオフセット調整回路９０を含ませてもよい。

図１８では、例えば環境温度が２５℃（ティピカル温度）である場合に、検出装置３０の出力電圧ＶＱ（ＶＳＱの電圧）が基準出力電圧ＶＲ（例えばＶＤＤ／２）に一致するように、オフセット調整回路９０が調整を行う。例えばオフセット電圧（初期オフセット電圧）である｜ＶＱ−ＶＲ｜が除去されて０になるように、オフセット調整回路９０が調整を行う。具体的には、ジャイロセンサの製造後に検出装置３０の出力電圧ＶＱをモニタする。そして出力電圧ＶＱを基準出力電圧ＶＲに一致させるための初期オフセットの調整データを、図示しない不揮発性メモリ等に書き込む。するとオフセット調整回路９０は、検出装置３０の出力電圧ＶＱがＶＲに一致するように、上記調整データに基づいてオフセット調整を行う。

図１９にオフセット調整回路９０の構成例を示す。なおオフセット調整回路９０の構成は図１９に限定されず、その構成要素を変更・削除したり、他の構成要素を追加するなどの種々の変形実施が可能である。

オフセット調整回路９０は、Ｄ／Ａ変換回路９２と加算回路（加減算回路）９４を含む。Ｄ／Ａ変換回路９０は、オフセット（初期オフセット）の調整データＤＤＡ［ｍ：０］をアナログのオフセット調整電圧ＶＡに変換する。

加算回路９４は、入力信号ＩＮ（ＶＳ４）の電圧に対して、Ｄ／Ａ変換回路９２からの調整電圧ＶＡを加算する。この加算回路９４は、ノードＮＥ５とＮＥ６、ＮＥ１、ＮＥ２の間にそれぞれ設けられた抵抗ＲＥ１、ＲＥ２、ＲＥ３を含む。また、その反転入力端子にノードＮＥ５が接続され、その非反転入力端子にＡＧＮＤのノードが接続されるオペアンプＯＰＥを含む。

例えば本実施形態では、ジャイロセンサの製造後に検出装置３０の出力信号ＶＳＱの電圧をモニタする。そしてＶＳＱの電圧を基準出力電圧に一致させるためのオフセットの調整データを、図示しない不揮発性メモリ等に書き込む。そしてこの不揮発性メモリ等に書き込まれた調整データＤＤＡ［ｍ：０］がＤ／Ａ変換回路９２に入力され、Ｄ／Ａ変換回路９２は、ＤＤＡ［ｍ：０］に応じたオフセットの調整電圧ＶＡを出力する。すると、加算回路９４は、この調整電圧ＶＡを、入力信号ＩＮの電圧に加算することで、オフセット電圧を除去する調整を行う。

図１９に示すように、オフセット調整回路９０は、同期検波回路１００の前段側に設けられる。そして同期検波回路１００は、スイッチング素子ＳＥ１、ＳＥ２（第１、第２のスイッチング素子）と、インバータ１０６を含む。これらのスイッチング素子ＳＥ１、ＳＥ２はＭＯＳトランジスタ（トランスファーゲート）により構成される。

スイッチング素子ＳＥ１の一端とスイッチング素子ＳＥ２の一端は、出力信号Ｑ（ＶＳ６）のノードＮＥ４を介して接続される。スイッチング素子ＳＥ１の他端には、加算回路９４の出力が入力される。スイッチング素子ＳＥ２の他端には、非反転増幅回路１０４を介して、入力信号ＩＮと同相の信号ＩＮ２が入力される。そしてオフセット調整回路９０の加算回路９４は、入力信号ＩＮの電圧と調整電圧ＶＡとの加算により得られた信号であって、入力信号ＩＮと逆相の信号ＩＮ１を、スイッチング素子ＳＥ１の他端に出力する。

またスイッチング素子ＳＥ１は、参照信号ＲＳの反転信号ＲＳＸによりオン・オフ制御され、スイッチング素子ＳＥ２は参照信号ＲＳによりオン・オフ制御される。即ちスイッチング素子ＳＥ１がオン状態の場合に、スイッチング素子ＳＥ２はオフ状態になり、スイッチング素子ＳＥ１がオフ状態の場合には、スイッチング素子ＳＥ２はオン状態になる。このようにスイッチング素子ＳＥ１、ＳＥ２が交互にオンになることで、同期検波が実現される。

例えば加算回路９４の抵抗ＲＥ１、ＲＥ２、ＲＥ３の抵抗値が全て等しいとする。また入力信号ＩＮの電圧をＶ１とし、オフセットの調整電圧をＶＡとし、加算回路９４の出力電圧をＶ２とする。すると、Ｖ２＝−（Ｖ１＋ＶＡ）が成り立つ。従って、参照信号ＲＳがＨレベルになり、スイッチング素子ＳＥ１がオフ状態になり、スイッチング素子ＳＥ２がオン状態になると、同期検波回路１００からは、入力信号ＩＮの電圧Ｖ１が出力される。次に、参照信号ＲＳがＬレベルになり、スイッチング素子ＳＥ１がオン状態になり、スイッチング素子ＳＥ２がオフ状態になると、同期検波回路１００からは、電圧Ｖ２＝−（Ｖ１＋ＶＡ）が出力される。即ち入力信号ＩＮの電圧Ｖ１に調整電圧ＶＡを加算した信号の反転信号が出力されるようになる。これにより、調整電圧の加算と、同期検波を両立できる。

即ち図１９では、加算回路９４が、入力信号ＩＮの反転信号を出力する反転増幅器としても機能する。例えば図４の同期検波回路では反転増幅器１０２と非反転増幅器１０４が必要になる。図１９の構成によれば、図４の反転増幅器１０２を、加算回路９４が含むオペアンプＯＰＥで代用できる。即ちオフセット調整回路９０と同期検波回路１００とで、オペアンプＯＰＥを共用できる。このようにすれば、オペアンプ（増幅器）の個数を減らすことができるため、回路を小規模化できる。また、ノイズ源となる回路ブロックの数が減るため、Ｓ／Ｎ比を向上できる。

なお非反転増幅器１０４を設ける場所は任意である。例えば図２０に示すように、オフセット調整回路９０よりも前段側の回路に設けられる非反転増幅器１０４を、同期検波回路１００用の非反転増幅器として用いるようにしてもよい。

また図１８、図１９、図２０では、オフセット調整回路９０を同期検波回路１００の前段側に設けているが、オフセット調整回路９０を設ける場所も任意であり、例えばフィルタ部１１０の後段側（最終段）にオフセット調整回路９０を設けるなどの種々の変形実施が可能である。

８．調整方法
次に本実施形態の検出装置の調整方法の詳細について図２１のフローチャートを用いて説明する。なお図２１の一連の調整は以下のような条件で行う。
（１）振動子と検出装置は一体実装する。
（２）駆動振動子を動作状態に設定する。
（３）角速度が加えられないようにジャイロセンサを静止状態に保持する。

以上のような条件に設定することにより、検出装置に不要信号のみが入力され、コリオリ力によるセンサ信号が加わらない状態が実現される。

本実施形態の調整方法では図２１に示すように、まずサンプリング点の調整処理を行う（ステップＳ１）。具体的には、検出装置の出力電圧ＶＱをモニタする（ステップＳ２）。そして図１３（Ａ）、図１４（Ａ）、図１６等で説明したサンプリング点調整データＤＡＳ［ｍ：０］により、出力電圧ＶＱが極小（極小値）になるようにサンプリング点の調整を行う（ステップＳ３）。例えば図２２（Ａ）に示すように、調整データＤＡＳ［ｍ：０］によりサンプリング点調整回路での調整量（遅延量）をスイープし、サンプリング点の位置を変化させる。そして出力電圧ＶＱ（出力電圧と基準出力電圧の差）が極小になるポイントを探し出す。これにより、図１２で説明したように不要信号のゼロクロス点にサンプリング点を実質的に設定することが可能になる。そして最終的なサンプリング点調整データを不揮発性メモリに書き込み（ステップＳ４）、サンプリング点調整処理を終了する。

次にオフセット調整処理を行う（ステップＳ５）。具体的には、検出装置の出力電圧ＶＱをモニタする（ステップＳ６）。そして図１９、図２０で説明したオフセット調整データＤＤＡ［ｍ：０］により、出力電圧ＶＱが基準出力電圧ＶＲに一致するように調整する（ステップＳ７）。これにより図２２（Ｂ）のようにオフセット電圧の除去が可能になる。そして最終的なオフセット調整データを不揮発性メモリに書き込み（ステップＳ８）、オフセット調整処理を終了する。

次に感度調整処理を行う（ステップＳ９）。具体的には、検出装置の出力電圧ＶＱをモニタする（ステップＳ１０）。そして感度調整データにより、感度が基準値に一致するように調整する（ステップＳ１１）。そして最終的な感度調整データを不揮発性メモリに書き込み（ステップＳ１２）、感度調整処理を終了する。

このように図２１では、通常のオフセット調整処理（ステップＳ５〜Ｓ８）に先だって、サンプリング点調整処理（ステップＳ１〜Ｓ４）を行う。このようにすれば、少なくとも２ｆｄの機械振動漏れの不要信号を要因とするオフセット電圧を除去した後に、他の要因によるオフセット電圧を除去できるようになる。従って通常のオフセット調整処理の前段階において、全体的なオフセット電圧において支配的な機械振動漏れのオフセット電圧を予め除去しておくことができる。従って、通常のオフセット調整処理の調整範囲を少なくすることができ、効率的なオフセット調整処理を実現できる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（離散時間型フィルタ、連続時間型フィルタ等）と共に記載された用語（ＳＣＦ、プリフィルタ等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また振動子の構造、検出装置やジャイロセンサや電子機器の構成も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。また離散時間型フィルタをＳＣＦ以外のフィルタ（例えばデジタルフィルタ等）で実現することも可能である。

電子機器、ジャイロセンサの構成例。 検出装置の構成例。 図３（Ａ）、図３（Ｂ）はＱ／Ｖ（Ｉ／Ｖ）変換回路、差動増幅回路の構成例。 同期検波回路の構成例。 検出装置の動作を説明するための信号波形例。 図６（Ａ）〜図６（Ｃ）は周波数スペクトラムの例。 図７（Ａ）〜図７（Ｄ）は同期検波の説明図。 離調周波数の説明図。 フィルタ部の構成例。 ＳＣＦの構成例。 フィルタ部の周波数特性図。 本実施形態のサンプリング点調整手法の説明図。 図１３（Ａ）、図１３（Ｂ）はサンプリング点調整回路の構成例とその説明図。 図１４（Ａ）、図１４（Ｂ）はサンプリング点調整回路の他の構成例とその説明図。 本実施形態の第１の変形例。 第１の変形例のサンプリング点調整回路の構成例。 図１７（Ａ）、図１７（Ｂ）はサンプリング点調整回路の他の構成例。 本実施形態の第２の変形例。 オフセット調整回路、同期検波回路の構成例。 オフセット調整回路、同期検波回路の他の構成例。 検出装置の調整方法を説明するためのフローチャート。 図２２（Ａ）、図２２（Ｂ）は、検出装置の調整方法を説明するための図。

符号の説明

１０ 振動子、３０ 検出装置、４０ 駆動回路、４２ Ｉ／Ｖ変換回路、
４４ ＡＧＣ回路、４６、４８ ２値化回路、４７、４９ サンプリング点調整回路、
６０ 検出回路、７０ 増幅回路、７２、７４ Ｑ／Ｖ（Ｉ／Ｖ）変換回路、
７６ 差動増幅回路、９０ オフセット調整回路、１００ 同期検波回路、
１１０ フィルタ部、１１２ プリフィルタ、１１４ ＳＣＦ、１１６ ポストフィルタ、５００ 電子機器、５１０ ジャイロセンサ、５２０ 処理部、５３０ メモリ、
５４０ 操作部、５５０ 表示部

Claims (13)

1. 振動子を駆動して振動子を励振させる駆動回路と、
   振動子からの出力信号を受け、所望信号を検出する検出回路とを含み、
   前記検出回路は、
   振動子からの出力信号を増幅する増幅回路と、
   前記増幅回路による増幅後の信号に対して、参照信号に基づいて同期検波を行う同期検波回路と、
   離散時間型フィルタを有し、同期検波後の信号のフィルタ処理を行うフィルタ部とを含み、
   前記駆動回路又は前記検出回路は、
   前記離散時間型フィルタのサンプリング用のクロックの位相を調整し、前記離散時間型フィルタでのサンプリング点を調整するサンプリング点調整回路を含むことを特徴とする検出装置。
2. 請求項１において、
   前記離散時間型フィルタは、
   前記離散時間型フィルタのサンプリング周波数をｆｓｐとし、振動子の駆動側共振周波数である同期検波用の前記参照信号のクロック周波数をｆｄとした場合に、ｆｓｐ＝ｆｄとなる周波数のクロックでサンプリング動作を行い、
   前記サンプリング点調整回路は、
   前記同期検波回路による同期検波により周波数２ｆｄの周波数帯域に現れる不要信号のゼロクロス点に、サンプリング点を設定するための調整を行うことを特徴とする検出装置。
3. 請求項１又は２において、
   前記駆動回路が、前記サンプリング点調整回路と、第１、第２の２値化回路を含み、
   前記第１の２値化回路は、
   駆動信号の２値化処理を行い、２値化処理により得られた前記参照信号を前記同期検波回路に出力し、
   前記サンプリング点調整回路は、
   前記駆動信号の位相調整を行い、位相調整後の信号を前記第２の２値化回路に出力し、
   前記第２の２値化回路は、
   前記位相調整後の信号の２値化処理を行い、２値化処理により得られたクロックを前記離散時間型フィルタに出力することを特徴とする検出装置。
4. 請求項１又は２において、
   前記検出回路が、前記サンプリング点調整回路を含み、
   前記サンプリング点調整回路は、
   前記参照信号を受け、前記参照信号の遅延処理を行い、遅延処理により位相が調整されたクロックを前記離散時間型フィルタに出力することを特徴とする検出装置。
5. 請求項１乃至４のいずれかにおいて、
   前記離散時間型フィルタは、
   振動子の駆動側共振周波数ｆｄと検出側共振周波数ｆｓとの差に対応する離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の成分を除去し、所望信号の周波数成分を通過させる周波数特性を有することを特徴とする検出装置。
6. 請求項１乃至５のいずれかにおいて、
   前記フィルタ部は、
   前記離散時間型フィルタの前段側に設けられた連続時間型フィルタを含み、
   前記同期検波回路による同期検波により周波数２ｆｄの周波数帯域に現れる不要信号が、前記連続時間型フィルタにより減衰され、
   前記サンプリング点調整回路は、
   前記連続時間型フィルタの減衰による２ｆｄの不要信号の残留成分が、所望信号の振幅以下になるように、前記離散時間型フィルタでのサンプリング点を調整することを特徴とする検出装置。
7. 請求項１乃至６のいずれかにおいて、
   検出装置の出力信号のオフセット電圧を除去するための調整を行うオフセット調整回路を含むことを特徴とする検出装置。
8. 請求項７において、
   前記オフセット調整回路は、
   オフセットの調整データをオフセットの調整電圧に変換するＤ／Ａ変換回路と、
   入力信号の電圧に対して、前記Ｄ／Ａ変換回路からの前記調整電圧を加算する加算回路を含むことを特徴とする検出装置。
9. 請求項８において、
   前記オフセット調整回路は、前記同期検波回路の前段側に設けられ、
   前記同期検波回路は、
   第１のスイッチング素子と、
   その一端が前記第１のスイッチング素子の一端に接続され、その他端に前記入力信号と同相の信号が入力され、前記第１のスイッチング素子がオン状態の場合にオフ状態になり、前記第１のスイッチング素子がオフ状態の場合にオン状態になる第２のスイッチング素子を含み、
   前記オフセット調整回路の前記加算回路は、
   前記入力信号の電圧と前記調整電圧の加算により得られた信号であって、前記入力信号と逆相の信号を、前記第１のスイッチング素子の他端に出力することを特徴とする検出装置。
10. 請求項１乃至９のいずれかにおいて、
    前記離散時間型フィルタは、スイッチト・キャパシタ・フィルタであることを特徴とする検出装置。
11. 請求項１乃至１０のいずれかに記載の検出装置と、
    前記振動子と、
    を含むことを特徴とするジャイロセンサ。
12. 請求項１１において、
    前記振動子は、
    その固有共振周波数が駆動側共振周波数ｆｄとなる駆動用振動子と、
    その固有共振周波数が検出側共振周波数ｆｓとなる検出用振動子とを有することを特徴とするジャイロセンサ。
13. 請求項１１又は１２に記載のジャイロセンサと、
    前記ジャイロセンサにより検出された角速度情報に基づいて処理を行う処理部と、
    を含むことを特徴とする電子機器。

Images